CH636480A5 - Verfahren zur herstellung einer halbleiteranordnung mit wenigstens einem feldeffekttransistor. - Google Patents

Verfahren zur herstellung einer halbleiteranordnung mit wenigstens einem feldeffekttransistor. Download PDF

Info

Publication number
CH636480A5
CH636480A5 CH1003078A CH1003078A CH636480A5 CH 636480 A5 CH636480 A5 CH 636480A5 CH 1003078 A CH1003078 A CH 1003078A CH 1003078 A CH1003078 A CH 1003078A CH 636480 A5 CH636480 A5 CH 636480A5
Authority
CH
Switzerland
Prior art keywords
boron
electrode layer
effect transistor
field effect
hydrogen
Prior art date
Application number
CH1003078A
Other languages
English (en)
Inventor
Jose Solo De Zaldivar
Original Assignee
Faselec Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Faselec Ag filed Critical Faselec Ag
Publication of CH636480A5 publication Critical patent/CH636480A5/de

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H10P32/141—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer comprising oxides only
    • H10P32/1412—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer comprising oxides only through the applied layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/30—Diffusion for doping of conductive or resistive layers
    • H10P32/302—Doping polycrystalline silicon or amorphous silicon layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/923—Diffusion through a layer

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit wenigstens einem Feldef- 35 fekttransistor mit einer isolierten Gateelektrode, wobei ein Siliziumkörper mit einer aus Siliziumdioxid bestehenden Gate-Isolierschicht versehen wird, auf der eine aus mit Bor dotiertem Polysilizium bestehende Elektrodenschicht gebildet wird. 4o
Mit Hilfe eines solchen Verfahrens kann z.B. ein p-Kanal-Feldeffekttransistor vom Anreicherungstyp hergestellt werden. Es wurde dabei festgestellt, dass, wenn nach den genannten Verfahrensstufen eine Wärmebehandlung in einer Wasserstoff enthaltenden Atmosphäre ausgeführt wird, die Schwellen- 45 Spannung erniedrigt oder sogar ein Feldeffekttransistor des Verarmungstyps an Stelle des beabsichtigten Anreicherungstyps erhalten werden kann.
Diese Erfahrungen haben zu der Auffassung geführt, dass, wenn Feldeffekttransistoren mit mit Bor dotierten 50
Polysiliziumelektrodenschichten hergestellt werden sollen, die Atmosphäre keinen Wasserstoff enthalten darf (siehe z.B. J. Electrochem. Soc. SSS and T, Bd. 120, S. 146-148 [1973]).
Daneben ist aber auch ein Bedarf an Verfahren gewachsen, bei denen die Schwellenspannung eines Feldeffekttransistors 55 genau eingestellt werden kann, was bei den bisherigen Verfahren nur auf kompliziertem Wege erreicht werden konnte.
Mit der Erfindung wird. u.a. beabsichtigt, die bekannten Verfahren wenigstens in erheblichem Masse zu verbessern. Die Erfindung beruht u.a. auf der Erkenntnis, dass eine Ver- 60 besserung in einer genaueren Definition der Prozessbedingungen gefundep werden kann, unter denen die Herstellung erfolgt.
Das eingangs erwähnte Verfahren ist nach der Erfindung deshalb dadurch gekennzeichnet, dass die Elektrodenschicht mit Hilfe eines Niederdruckprozesses niedergeschlagen wird, dass die Bordotierung der Elektrodenschicht durch Ionenimplantation erhalten wird und dass danach der Siliziumkörper einer Wärmebehandlung in einer Wasserstoff enthaltenden Atmosphäre ausgesetzt wird, wobei Bor aus der Elektrodenschicht durch die Gate-Isolierschicht in ein unter der Elektrodenschicht liegendes Kanalgebiet diffundiert wird.
Unter «Niederschlagen mit Hilfe eines Niederdruckprozesses» ist ein Niederschlagen zu verstehen, das bei einem den normalen (atmosphärischen) Druck unterschreitenden Druck, und zwar im Druckbereich zwischen 10-4 und 1 Atm., durchgeführt wird, wobei Erscheinungen (im Falle des Niederschlagens von Polysilizium chemische Erscheinungen), die an der Oberfläche des zu überziehenden Körpers auftreten, geschwindigkeitsbestimmend sind, wobei Wärmezufuhr für den Prozess auf übliche Weise über diesen Körper stattfindet.
Es ist bekannt, dass in Anwesenheit von Wasserstoff die Diffusion von Bor durch Siliziumoxid um einige Zehnerpotenzen vergrössert wird. Beim Verfahren nach der Erfindung hat die Borquelle, nämlich die mit Bor dotierte Elektrodenschicht, eine gleichmässige Dicke und eine reproduzierbare Borkonzentration. Dadurch sind wesentlich Bedingungen geschaffen, die zusammen mit anderen Parametern der Wärmebehandlung, wie Behandlungszeit, Behandlungstemperatur und Wasserstoffkonzentration, eine genaue Einstellung der Borkonzentration im Kanalgebiet und damit z.B. der Schwellenspannung ermöglichen.
Wenn positive Ladungen in Siliziumdioxidschichten anwesend sind, ist ihr Einfluss dahin gerichtet, das Kanalgebiet in einem p-Typ-Siliziumkörper zu verarmen oder eben in den n-Typ zu invertieren. Auch kann das Kanalgebiet in einem n-Typ-Siliziumkörper angereichtert werden.
Das Verfahren nach der Erfindung kann angewendet werden zur Herabsetzung der Abschnürspannung eines n-Kanal-Feldeffekttransistors des Verarmungstyps oder zum Erhalten eines n-Kanal-Feldeffekttransistors des Anreicherungstyps mit einer gewünschten Schwellenspannung.
Vorzugsweise wird das erfindungsgemässe Verfahren zur Herabsetzung der Schwellenspannung bei einem p-Kanal-Feldeffekttransistor des Anreicherungstyps verwendet. Das Verfahren kann auch zum Erhalten einer gewünschten Abschnürspannung bei einem p-Kanal-Feldeffekttransistor des Verarmungstyps angewendet werden.
Verhältnismässig wenig Verfahrensschritte sind notwendig, wenn vorzugsweise bei der Herstellung eines p-Kanal-Feldef-fekttransistors die Bordotierung in der Elektrodenschicht gleichzeitig mit einer Borimplantation zum Erhalten von Source- und Drainzonen des Feldeffekttransistors stattfindet.
Auch wird verhältnismässig schnell gearbeitet, wenn vorzugsweise die Wärmebehandlung in der Wasserstoffatmosphäre wenigstens teilweise einen Schritt zur Eindiffusion von in Source und Drainzonen implantierten Borionen in der Zeit überlappt.
Die Erfindung bezieht sich auch auf Halbleiteranordnungen, die mit Hilfe des erfindungsgemässen Verfahrens hergestellt sind.
Die Erfindung wird nachstehend an Hand eines Beispiels und anliegender Zeichnung erläutert.
In der Zeichnung ist schematisch ein Schnitt durch einen Teil einer Halbleiteranordnung in einer Herstellungsstufe unter Anwendung des erfindungsgemässen Verfahrens dargestellt.
Das Beispiel betrifft die Herstellung einer Halbleiteranordnung mit wenigstens einem Feldeffekttransistor mit einer isolierten Gateelektrode, wobei ein Siliziumkörper 1 mit einer aus Siliziumdioxid bestehenden Gate-Isolierschicht 2 versehen wird.
Auf der Schicht 2 wird eine aus mit Bor dotiertem Polysilizium bestehende Elektrodenschicht 3 gebildet.
Erfindungsgemäss wird die Elektrodenschicht 3 mit Hilfe eines Niederdruckprozesses niedergeschlagen und die Bordo-
3
636 480
tierung durch Ionenimplantation erhalten. Danach wird der Siliziumkörper 1 einer Wärmebehandlung in einer Wasserstoff enthaltenden Atmosphäre ausgesetzt, wobei Bor aus der Elektrodenschicht 3 durch die Gate-Isolierschicht 2 in ein unter der Elektrodenschicht 3 liegendes Kanalgebiet 4 diffundiert 5 wird.
Ein p-Kanal-Feldeffekttransistor des Anreicherungstyps wird z.B. in folgender Weise hergestellt. Es wird von einem n-Typ-Siliziumkörper 1 mit einem spezifischen Widerstand von 5 Q cm ausgegangen. io
Auf dem Körper wird auf üblichem Wege durch thermische Oxidation eine 0,1 |am dicke Gate-Isolierschicht 2 erhalten.
Auf der Schicht 2 wird eine 0,5 um dicke Elektrodenschicht 3 niedergeschlagen. Dabei wird von einer Silan (SÌH4) 15 enthaltenden Gasatmosphäre ausgegangen und wird bei einem Druck von 0,2 Atm. bei 650°C in etwa 40 min die Schicht 3 gebildet. Die so erhaltene Schicht 3 weist eine Dickengenauigkeit und Reproduzierbarkeit von 2 bis 3% auf.
Eine Borimplantation erfolgt auf übliche Weise durch 20 Ionenbeschuss bei 60 KeV während 20 Min., wobei eine Konzentration in der Schicht 3 von 5-1015 Boratomen/cm3 erhalten wird.
Die erhaltene Konzentration ist gut reproduzierbar, weil die Dicke und die implantierte Ionenmenge genau eingehalten werden können.
Die Dotierung der Elektrodenschicht 3 kann gleichzeitig mit einer Borimplantation zum Erhalten von Source- und Drainzonen 5 bzw. 6 des Feldeffekttransistors stattfinden. Die Wärmebehandlung in der Wasserstoffatmosphäre findet bei 1050°C während 5 bis 20 min statt. Bei dieser Temperatur und unter den obenerwähnten Bedingungen sinkt die Schwellenspannung um 20 mV pro Minute. Der zuletztgenannte Wert nimmt mit abnehmender Dicke der Gate-Isolierschicht 2 zu. Der genannte Wert ist über grössere Bereiche der Behandlungszeit auch von der Behandlungszeit abhängig. Im gegebenen Beispiel, nimmt die Schwellenspannung von 700 mV in 10 min um 200 mV ab.
Die Wärmebehandlung mit Wasserstoff kann wenigstens teilweise einen z.B. 50 Minuten dauernden Schritt zur Eindiffusion von in Source- und Drainzonen 5 und 6 implantierten Borionen in der Zeit überlappen. Zum Beispiel wird dabei im letzten Teil des Eindiffusionsschrittes Wasserstoff in den Diffusionsofen eingelassen.
Die Erfindung ist nicht auf das gegebene Beispiel beschränkt. Zum Beispiel können in Siliziumkörpern mehrere Feldeffekttransistoren mit unterschiedlichen Charakteristiken gebildet werden, nämlich mit p- und mit n-Kanälen.
G
1 Blatt Zeichnungen

Claims (5)

  1. 636 480
    2
    PATENTANSPRÜCHE
    1. Verfahren zur Herstellung einer Halbleiteranordnung mit wenigstens einem Feldeffekttransistor mit einer isolierten Gateelektrode, wobei ein Siliziumkörper mit einer aus Siliziumdioxid bestehenden Gate-Isolierschicht versehen wird, auf 5 der eine aus mit Bor dotiertem Polysilizium bestehende Elektrodenschicht gebildet wird, dadurch gekennzeichnet, dass die Elektrodenschicht mit Hilfe eines Niederdruckprozesses niedergeschlagen wird, dass die Bordotierung der Elektrodenschicht durch Ionenimplantation erhalten wird und dass io danach der Siliziumkörper einer Wärmebehandlung in einer Wasserstoff enthaltenden Atmosphäre ausgesetzt wird, wobei Bor aus der Elektrodenschicht durch die Gate-Isolierschicht in ein unter der Elektrodenschicht liegendes Kanalgebiet diffundiert wird. 15
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
    dass eine Halbleiteranordnung mit einem p-Kanal-Feldeffekt-transistor des Anreicherungstyps hergestellt wird.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet,
    dass die Bordotierung in der Elektrodenschicht gleichzeitig 20 mit einer Borimplantation zum Erhalten von Source- und Drainzonen des Feldeffekttransistors stattfindet.
  4. 4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Wärmebehandlung in der Wasserstoffatmosphäre wenigstens teilweise einen Schritt zur 25 Eindiffusion von in Source- und Drainzonen implantierten Borionen in der Zeit überlappt.
  5. 5. Halbleiteranordnung, die mit Hilfe des Verfahrens nach einem der vorhergehenden Ansprüche hergestellt ist.
    30
CH1003078A 1977-09-29 1978-09-26 Verfahren zur herstellung einer halbleiteranordnung mit wenigstens einem feldeffekttransistor. CH636480A5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7710635A NL7710635A (nl) 1977-09-29 1977-09-29 Werkwijze voor het vervaardigen van een halfgeleiderinrichting.

Publications (1)

Publication Number Publication Date
CH636480A5 true CH636480A5 (de) 1983-05-31

Family

ID=19829254

Family Applications (1)

Application Number Title Priority Date Filing Date
CH1003078A CH636480A5 (de) 1977-09-29 1978-09-26 Verfahren zur herstellung einer halbleiteranordnung mit wenigstens einem feldeffekttransistor.

Country Status (8)

Country Link
US (1) US4332076A (de)
JP (1) JPS5458375A (de)
CA (1) CA1110780A (de)
CH (1) CH636480A5 (de)
DE (1) DE2841201C2 (de)
FR (1) FR2404920A1 (de)
GB (1) GB2005075B (de)
NL (1) NL7710635A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693509B2 (ja) * 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ
US4676847A (en) * 1985-01-25 1987-06-30 American Telephone And Telegraph Company At&T Bell Laboratories Controlled boron doping of silicon
US4604150A (en) * 1985-01-25 1986-08-05 At&T Bell Laboratories Controlled boron doping of silicon
US4653173A (en) * 1985-03-04 1987-03-31 Signetics Corporation Method of manufacturing an insulated gate field effect device
US4632713A (en) * 1985-07-31 1986-12-30 Texas Instruments Incorporated Process of making Schottky barrier devices formed by diffusion before contacting
US4679300A (en) * 1985-10-07 1987-07-14 Thomson Components-Mostek Corp. Method of making a trench capacitor and dram memory cell
FR2603813B1 (fr) * 1986-09-11 1989-05-12 Rossignol Sa Raquette de tennis
JPH0734477B2 (ja) * 1990-05-28 1995-04-12 株式会社東芝 半導体装置の製造方法
JPH05198795A (ja) * 1991-08-21 1993-08-06 Ricoh Co Ltd ＭＩＳ型半導体素子用ＰｏｌｙＳｉゲート電極
US5918129A (en) * 1997-02-25 1999-06-29 Advanced Micro Devices, Inc. Method of channel doping using diffusion from implanted polysilicon
US7943463B2 (en) * 2009-04-02 2011-05-17 Micron Technology, Inc. Methods of semiconductor processing involving forming doped polysilicon on undoped polysilicon

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3540925A (en) * 1967-08-02 1970-11-17 Rca Corp Ion bombardment of insulated gate semiconductor devices
US3704178A (en) * 1969-11-05 1972-11-28 Bryan H Hill Process for forming a p-n junction in a semiconductor material
BE766403A (fr) * 1970-05-25 1971-09-16 Gen Electric Procede de fabrication de transistors a effet de champ
US3775191A (en) * 1971-06-28 1973-11-27 Bell Canada Northern Electric Modification of channel regions in insulated gate field effect transistors
DE2245165A1 (de) * 1971-09-18 1973-04-26 Fujitsu Ltd Verfahren zum herstellen einer halbleitervorrichtung
DE2449688C3 (de) * 1974-10-18 1980-07-10 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer dotierten Zone eines Leitfähigkeitstyps in einem Halbleiterkörper
US4062699A (en) * 1976-02-20 1977-12-13 Western Digital Corporation Method for fabricating diffusion self-aligned short channel MOS device
US4151007A (en) * 1977-10-11 1979-04-24 Bell Telephone Laboratories, Incorporated Hydrogen annealing process for stabilizing metal-oxide-semiconductor structures

Also Published As

Publication number Publication date
US4332076A (en) 1982-06-01
GB2005075A (en) 1979-04-11
FR2404920B1 (de) 1984-05-04
GB2005075B (en) 1982-02-10
DE2841201C2 (de) 1986-05-28
JPS5458375A (en) 1979-05-11
FR2404920A1 (fr) 1979-04-27
DE2841201A1 (de) 1979-04-05
CA1110780A (en) 1981-10-13
NL7710635A (nl) 1979-04-02

Similar Documents

Publication Publication Date Title
DE68910841T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung, wobei auf selbstregistrierende Art und Weise Metallsilicid angebracht wird.
DE2655998C2 (de) Isolierschicht-Feldeffekttransistor mit zusammengesetztem Kanal und Verfahren zu seiner Herstellung
DE2425382A1 (de) Verfahren zur herstellung von isolierschicht-feldeffekttransistoren
DE3312720C2 (de)
CH657229A5 (de) Verfahren zum herstellen einer halbleitervorrichtung.
DE3030385C2 (de) Verfahren zur Herstellung einer MOS-Halbleitervorrichtung
DE2422138A1 (de) Verfahren zur herstellung von elektroden aus halbleitermaterial
DE2704626A1 (de) Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie
DE2655341A1 (de) Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung
CH636480A5 (de) Verfahren zur herstellung einer halbleiteranordnung mit wenigstens einem feldeffekttransistor.
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2064886A1 (de) Integrierte Schaltung mit Feldeffekt transistoren Ausscheidung aus 2047672
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE2124764A1 (de) Verfahren zur Herstellung einer Halb leiteranordnung
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE3138140A1 (de) "verfahren zur herstellung von halbleiterbauelementen"
CH471239A (de) Verfahren zur Herstellung eines Oxydbelages auf einem Körper aus Halbleitermaterial
EP0028786B1 (de) Ionenimplantationsverfahren
CH628756A5 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung.
DE2230749C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2120832C3 (de) Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper
DE2650865A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2013625A1 (de) Verfahren zur Vorablagerung von Fremdstoffen auf eine Halbleiteroberfläche
DE2027588A1 (de) Verfahren zur Herstellung von mit Phosphorsihkatglas passivierten Transistoren

Legal Events

Date Code Title Description
PL Patent ceased
PL Patent ceased