JPH0734477B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0734477B2
JPH0734477B2 JP2300184A JP30018490A JPH0734477B2 JP H0734477 B2 JPH0734477 B2 JP H0734477B2 JP 2300184 A JP2300184 A JP 2300184A JP 30018490 A JP30018490 A JP 30018490A JP H0734477 B2 JPH0734477 B2 JP H0734477B2
Authority
JP
Japan
Prior art keywords
oxide film
conductivity type
polycrystalline silicon
film
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2300184A
Other languages
English (en)
Other versions
JPH04118936A (ja
Inventor
義明 豊島
珠生 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2300184A priority Critical patent/JPH0734477B2/ja
Priority to US07/705,570 priority patent/US5153146A/en
Priority to EP91108692A priority patent/EP0459398B1/en
Priority to KR1019910008712A priority patent/KR940008571B1/ko
Priority to DE69105621T priority patent/DE69105621T2/de
Publication of JPH04118936A publication Critical patent/JPH04118936A/ja
Publication of JPH0734477B2 publication Critical patent/JPH0734477B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/637—Lateral IGFETs having no inversion channels, e.g. buried channel lateral IGFETs, normally-on lateral IGFETs or depletion-mode lateral IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H10P32/141—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer comprising oxides only
    • H10P32/1412—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer comprising oxides only through the applied layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/923—Diffusion through a layer

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体装置の製造方法に係り、特にMOS（絶
縁ゲート型）トランジスタおよびこれを含む半導体集積
回路の製造方法に関する。
（従来の技術） ゲートに不純物濃度の高い多結晶シリコン膜を用いるシ
リコンゲート型MOSトランジスタを製造する場合、例え
ばｎ型シリコン基板上にｐチャネル型MOSトランジスタ
を製造する場合には、一般的に第３図（ａ）乃至（ｄ）
に示すような工程で製造している。
即ち、まず、第３図（ａ）に示すように、ｎ型シリコン
基板31の表面に素子間分離用のフィールド絶縁膜32を選
択酸化法により形成する。
次に、第３図（ｂ）に示すように、素子形成予定領域上
にシリコン酸化膜33を形成し、さらに、MOSトランジス
タの閾値を制御するためにシリコン酸化膜33を通してｐ
型不純物、例えばＢ（ボロン）のイオン注入を行う。
次に、第３図（ｃ）に示すように、前記シリコン酸化膜
33を除去し、再び、所定の膜厚のシリコン酸化膜（ゲー
ト酸化膜）34を形成し、さらに、多結晶シリコン膜35を
堆積し、これにｎ型不純物、例えばＰ（リン）を拡散し
てゲート電極材とする。
次に、第３図（ｄ）に示すように、上記多結晶シリコン
膜35を所定の形状にパターニングしてMOSトランジスタ
のゲート電極35″を形成した後、ｐ型不純物、例えばボ
ロンのイオン注入を行うことにより、基板表面にMOSト
ランジスタのｐ型ソース・ドレイン拡散層36を形成す
る。
上記したような製造方法は、現在広く用いられている
が、MOSトランジスタの微細化に伴って特にｐチャネル
型MOSトランジスタの形成に際して問題が顕在化してき
た。即ち、ｎ型不純物が添加された多結晶シリコンゲー
ト電極35″を用いるｐチャネル型MOSトランジスタで
は、MOSトランジスタの閾値を−0.8〜−0.5Vの実用範囲
に設定するために前記したようにｐ型のボロンをイオン
注入すると、第３図（ｃ）に示すように、ゲート酸化膜
34とシリコン基板31との界面近傍にはｐ型層37が形成さ
れる。
第４図は、第３図（ｄ）のｐチャネル型MOSトランジス
タのチャネル部の基板深さ方向の不純物分布の一例を示
している。ここで、閾値を制御する上で、上記ｐ型層37
には十分な濃度、かつ、浅い分布を持たせる必要があ
り、また、不純物分布のピークはなるべくゲート酸化膜
界面に配置されるようにする必要がある。
ところで、前記したような製造方法のように、MOSトラ
ンジスタの閾値を制御するためにイオン注入法を用いた
場合には、注入イオンに晒されたシリコン酸化膜33をそ
のまま用いてMOSトランジスタを構成することには問題
が多い。即ち、MOSトランジスタの微細化に伴ってゲー
ト酸化膜厚も薄くする必要があるが、上記したような注
入イオンに晒されたシリコン酸化膜33では十分な耐圧や
信頼性を確保することが困難になってきている。そこ
で、第３図（ｂ）に示したイオン注入工程の後にシリコ
ン酸化膜33を除去し、再び、所定の膜厚のMOSトランジ
スタのゲート酸化膜34を形成している。
しかし、このような製造方法では、MOSトランジスタの
閾値を制御するためのボロンのイオン注入後にゲート酸
化膜34を形成するので、基板表面付近のボロンがゲート
酸化膜34中に吸い出され、基板表面付近のボロン濃度が
低下し、前述したように不純物分布のピークをゲート酸
化膜界面に配置することが困難になる。このことは、第
４図中に示したｐ型層37の拡散深さxiを大きくするの
で、微細なｐチャネル型MOSトランジスタを形成するこ
とが極めて困難なものになってしまう。
（発明が解決しようとする課題） 上記したように従来のMOSトランジスタの製造方法は、M
OSトランジスタの閾値を制御するためにゲート酸化膜を
通してイオン注入を行うことに起因して、イオン注入工
程後にゲート酸化膜を除去し、再び、所定の膜厚のMOS
トランジスタのゲート酸化膜を形成する必要が生じ、こ
のイオン注入後のゲート酸化膜の形成時に基板表面付近
の不純物がゲート酸化膜中に吸い出され、基板表面付近
の不純物濃度が低下し、不純物分布のピークをゲート酸
化膜界面に配置することが困難になり、微細なMOSトラ
ンジスタを形成することが極めて困難なものになるとい
う問題がある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、ゲート酸化膜を通してイオン注入を行うこと
なくMOSトランジスタの閾値を制御することが可能にな
り、ゲート酸化膜がイオン注入に晒されることがなく、
MOSトランジスタの閾値制御後にゲート酸化膜を再び形
成する必要がなくなり、基板の深さ方向の不純物分布の
ピークをゲート酸化膜界面に配置することが容易にな
り、微細なMOSトランジスタを容易に形成し得る半導体
装置の製造方法を提供することにある。
［発明の構成］ （課題を解決するための手段） 本発明の半導体装置の製造方法は、第１導電型の半導体
基板表面にシリコン酸化膜を形成した後に多結晶シリコ
ン膜を堆積する工程と、上記多結晶シリコン膜に上記第
１導電型とは逆導電型の第２導電型不純物を添加する工
程と、上記第２導電型不純物が添加された多結晶シリコ
ン膜から前述半導体基板表面に第２導電型不純物を拡散
させる工程と、上記第２導電型不純物が添加された多結
晶シリコン膜に第１導電型不純物を拡散させることによ
り、上記多結晶シリコン膜の導電型を変化させる工程と
を含むことを特徴とする。
（作用） 本発明方法では、ゲート酸化膜を通してイオン注入を行
うことなくMOSトランジスタの閾値を制御することが可
能になり、ゲート酸化膜がイオン注入に晒されることが
なく、MOSトランジスタの閾値制御後にゲート酸化膜を
再び形成する必要がなくなる。従って、基板表面付近の
不純物がゲート酸化膜中に吸い出されて基板表面付近の
不純物濃度が低下することもなく、基板の深さ方向の不
純物分布のピークをゲート酸化膜界面に配置することが
容易になり、微細なMOSトランジスタを容易に形成する
ことが可能になる。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
第１図（ａ）乃至（ｄ）は、ｎ型シリコン基板上にｐチ
ャネル型MOSトランジスタを製造する場合の工程を示し
ている。
即ち、まず、第１図（ａ）に示すように、ｎ型シリコン
基板11の表面に素子間分離用のフィールド絶縁膜12を選
択酸化法により形成し、素子形成予定領域上に例えば10
nm以下の薄いシリコン酸化膜（ゲート酸化膜）13を形成
する。これまでの工程は従来と同様である。
次に、MOSトランジスタの閾値を制御するために、第１
図（ｂ）に示すように、基板上の全面に多結晶シリコン
膜14を400nm程度堆積し、この多結晶シリコン膜14に対
して、ｐ型不純物、例えばボロンのイオン注入を加速電
圧40KeV、ドーズ量５×1015cm-2で行う。引き続き、10
％の水素を含む窒素雰囲気中で900℃、30分の熱処理を
行うことにより、上記多結晶シリコン膜14から基板表面
にボロンを拡散させてｐ型層15を形成する。ここで雰囲
気ガスに水素を添加する利点は、上記のように900℃の
熱処理を行う場合、窒素のみの雰囲気と比べて水素を含
む窒素雰囲気では、ボロンのシリコン酸化膜13中におけ
る拡散速度が約1000倍に増加するが、シリコン基板11中
における拡散速度はそれ程大きくは変化しないというこ
とである。この性質を利用することにより、シリコン基
板11中には浅いｐ型層15を形成することができる。すな
わち、温度を上げずに、又は拡散時間を長くせずに、ボ
ロンが添加された多結晶シリコン膜14からシリコン酸化
膜13を通してシリコン基板11にボロンを効率良く輸送で
き、基板表面のボロン濃度を上げることができ、結果と
してシリコン基板表面に形成されるｐ型層15の拡散深さ
を浅くかつ高濃度にすることができる。また、シリコン
基板11の表面に多結晶シリコン膜14からボロンを拡散さ
せる際には、水素の代わりに水を含む窒素雰囲気中で熱
処理を行っても同様の効果を得ることができる。なお、
この状態では、上記多結晶シリコン膜14はボロンにより
ｐ型になっている。
引き続き、第１図（ｃ）に示すように、ｎ型不純物、例
えばリンを含む雰囲気中で900℃、60分の熱拡散を行う
ことにより、上記多結晶シリコン膜14をｎ型に変化させ
てゲート電極材14′とする。なお、この場合、リンはボ
ロンと比べて、シリコン酸化膜13中での拡散がはるかに
遅いので、基板へのリン拡散は殆んど生じない。
次に、第１図（ｄ）に示すように、上記ゲート電極材
（ｎ型の多結晶シリコン膜）14′を所定の形状にパター
ニングしてMOSトランジスタのゲート電極14″を形成し
た後、ｐ型不純物、例えばボロンのイオン注入を加速電
圧35KeV、ドーズ量１×1015cm-2で行うことにより、基
板表面にMOSトランジスタのｐ型ソース・ドレイン拡散
層16を形成する。この場合、ボロンはｎ型のゲート電極
14″中にも注入されるが、前記したリンの拡散により多
結晶シリコン膜14′中のｎ型不純物濃度は十分高くなっ
ているので、上記ボロンが注入されてもゲート電極14″
のｎ型導電性は保証される。
第２図は、上記したように製造された第１図（ｄ）のｐ
チャネル型MOSトランジスタのチャネル部の基板深さ方
向の不純物分布の一例を示している。
即ち、上記実施例の製造方法によれば、ゲート酸化膜13
を通した拡散によりｐ型層15を形成するものであり、ゲ
ート酸化膜13を通してイオン注入を行うことなくMOSト
ランジスタの閾値を制御することが可能になる。これに
より、ゲート酸化膜13がイオン注入に晒されてイオン注
入による損傷が生じることなく、MOSトランジスタの閾
値制御後にゲート酸化膜を再び形成する必要がなくなる
ので、MOSトランジスタのチャネル部の基板深さ方向の
不純物分布のピークをゲート酸化膜界面に配置すること
が容易になり、かつ、ｐ型層15の拡散深さxiを約0.05μ
ｍと極めて小さく保つことが可能になる。従って、同一
の熱工程を経た従来のｐチャネル型MOSトランジスタと
比べて、微細なｐチャネル型MOSトランジスタを容易に
形成することが可能になり、ゲート長縮小による閾値の
低下、いわゆる短チャネル効果においても約0.15μｍの
改善効果が認められた。
また、上記実施例の製造方法によれば、ゲート酸化膜13
の膜厚、多結晶シリコン膜14に対する注入するボロンイ
オンのドーズ量、多結晶シリコン膜14から基板11へのボ
ロン拡散の条件などの制御が容易な要素により、チャネ
ル部表面の不純物濃度の高精度制御が可能になる。
また、ゲート酸化膜13の膜厚が10nm、多結晶シリコン膜
14から基板表面にボロンを拡散させる条件を前述のよう
に、水素を添加した窒素雰囲気で900℃、30分、多結晶
シリコン膜14に対するボロンのイオン注入をドーズ量１
×1015〜５×1015cm-2で行った場合、基板表面濃度を５
×1016〜１×1018cm-3に制御することができ、拡散深さ
は0.03〜0.08μｍとなり、従来例の拡散深さの1/2〜1/3
にすることができた。
なお、上記実施例において、第１図（ｂ）に示したｐ型
層形成工程を経たゲート酸化膜13をそのまま用いるのに
問題がある場合には、前記多結晶シリコン膜14および前
記ゲート酸化膜13を除去し、再び、基板表面にシリコン
酸化膜（ゲート酸化膜）を形成した後に多結晶シリコン
膜を堆積し、この多結晶シリコン膜にｎ型不純物を拡散
するように工程を変更してもよい。
また、上記実施例では、ディスクリート・デバイスにつ
いて説明を行ったが、本発明は、MOS（絶縁ゲート）型
半導体集積回路、あるいは、バイポーラ・MOS型半導体
集積回路、あるいは、CCD（電荷結合素子）とかEPROM
（紫外線消去・再書込み可能な読み出し専用メモリセ
ル）素子を混載した半導体集積回路の製造方法にも適用
できる。
［発明の効果］ 上述したように本発明の半導体装置の製造方法によれ
ば、ゲート酸化膜を通してイオン注入を行うことなくMO
Sトランジスタの閾値を制御することが可能になり、ゲ
ート酸化膜がイオン注入に晒されることがなく、MOSト
ランジスタの閾値制御後にゲート酸化膜を再び形成する
必要がなくなるので、MOSトランジスタのチャネル部の
基板深さ方向の不純物分布のピークをゲート酸化膜界面
に配置することが容易になり、微細なMOSトランジスタ
を容易に形成することが可能になる。
【図面の簡単な説明】
第１図（ａ）乃至（ｄ）は本発明の一実施例に係るｐチ
ャネル型MOSトランジスタの製造工程における断面構造
を示す図、第２図は第１図（ｄ）のMOSトランジスタの
チャネル部の基板深さ方向の不純物分布の一例を示す
図、第３図（ａ）乃至（ｄ）は従来のｐチャネル型MOS
トランジスタの製造工程における断面構造を示す図、第
４図は第３図（ｄ）のMOSトランジスタのチャネル部の
基板深さ方向の不純物分布の一例を示す図である。 11…ｎ型シリコン基板、12…フィールド絶縁膜、13…シ
リコン酸化膜（ゲート酸化膜）、14…多結晶シリコン
膜、14″…ゲート電極、15…ｐ型層、16…ｐ型ソース・
ドレイン拡散層。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】第１導電型の半導体基板表面にシリコン酸
    化膜を形成した後に多結晶シリコン膜を堆積する工程
    と、 上記多結晶シリコン膜に上記第１導電型とは逆導電型の
    第２導電型不純物を添加する工程と、 上記第２導電型不純物が添加された多結晶シリコン膜か
    ら前記半導体基板表面に第２導電型不純物を拡散させる
    工程と、 上記第２導電型不純物が添加された多結晶シリコン膜に
    第１導電型不純物を拡散させることにより、上記多結晶
    シリコン膜の導電型を変化させる工程 とを含むことを特徴とする半導体装置の製造方法。
  2. 【請求項２】第１導電型の半導体基板表面に第１のシリ
    コン酸化膜を形成した後に第１の多結晶シリコン膜を堆
    積する工程と、 上記第１の多結晶シリコン膜に上記第１導電型とは逆導
    電型の第２導電型不純物を添加する工程と、 上記第２導電型不純物が添加された第１の多結晶シリコ
    ン膜から前記半導体基板表面に第２導電型不純物を拡散
    させる工程と、 上記第２導電型不純物が添加された第１の多結晶シリコ
    ン膜および前記第１のシリコン酸化膜を除去する工程
    と、 半導体基板表面に第２のシリコン酸化膜を形成した後に
    第２の多結晶シリコン膜を堆積する工程と、 上記第２の多結晶シリコン膜に第１導電型不純物を拡散
    する工程 とを含むことを特徴とする半導体装置の製造方法。
  3. 【請求項３】前記第２導電型不純物が添加された第１の
    多結晶シリコン膜から前記半導体基板表面に第２導電型
    不純物を拡散させる工程が、水素又は水を含む雰囲気ガ
    ス中の熱処理により行われる請求項１又は２記載の半導
    体装置の製造方法。
JP2300184A 1990-05-28 1990-11-06 半導体装置の製造方法 Expired - Fee Related JPH0734477B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2300184A JPH0734477B2 (ja) 1990-05-28 1990-11-06 半導体装置の製造方法
US07/705,570 US5153146A (en) 1990-05-28 1991-05-24 Maufacturing method of semiconductor devices
EP91108692A EP0459398B1 (en) 1990-05-28 1991-05-28 Manufacturing method of a channel in MOS semiconductor devices
KR1019910008712A KR940008571B1 (ko) 1990-05-28 1991-05-28 반도체장치의 제조방법
DE69105621T DE69105621T2 (de) 1990-05-28 1991-05-28 Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP13733390 1990-05-28
JP2-137333 1990-05-28
JP2300184A JPH0734477B2 (ja) 1990-05-28 1990-11-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04118936A JPH04118936A (ja) 1992-04-20
JPH0734477B2 true JPH0734477B2 (ja) 1995-04-12

Family

ID=26470677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2300184A Expired - Fee Related JPH0734477B2 (ja) 1990-05-28 1990-11-06 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5153146A (ja)
EP (1) EP0459398B1 (ja)
JP (1) JPH0734477B2 (ja)
KR (1) KR940008571B1 (ja)
DE (1) DE69105621T2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279976A (en) * 1991-05-03 1994-01-18 Motorola, Inc. Method for fabricating a semiconductor device having a shallow doped region
US5371395A (en) * 1992-05-06 1994-12-06 Xerox Corporation High voltage input pad protection circuitry
JP3431647B2 (ja) 1992-10-30 2003-07-28 株式会社半導体エネルギー研究所 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法
JPH06216377A (ja) * 1993-01-18 1994-08-05 Shin Etsu Handotai Co Ltd Ｍｏｓ型半導体装置の製造方法
TW304301B (ja) * 1994-12-01 1997-05-01 At & T Corp
US5597753A (en) * 1994-12-27 1997-01-28 United Microelectronics Corporation CVD oxide coding method for ultra-high density mask read-only-memory (ROM)
US5918129A (en) * 1997-02-25 1999-06-29 Advanced Micro Devices, Inc. Method of channel doping using diffusion from implanted polysilicon
US6329704B1 (en) * 1999-12-09 2001-12-11 International Business Machines Corporation Ultra-shallow junction dopant layer having a peak concentration within a dielectric layer
FR2828331A1 (fr) * 2001-07-31 2003-02-07 St Microelectronics Sa Procede de fabrication de transistor bipolaire dans un circuit integre cmos
KR100603510B1 (ko) * 2004-10-07 2006-07-20 삼성전자주식회사 반도체 소자의 제조 방법
JP2009070840A (ja) * 2007-09-10 2009-04-02 Elpida Memory Inc 半導体装置及びその製造方法
US9478616B2 (en) 2011-03-03 2016-10-25 Cree, Inc. Semiconductor device having high performance channel
CN108074811A (zh) * 2016-11-10 2018-05-25 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6028383B2 (ja) * 1977-05-04 1985-07-04 日本電信電話株式会社 半導体基板内への選択的不純物拡散法
NL7710635A (nl) * 1977-09-29 1979-04-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
JPS61208829A (ja) * 1985-03-14 1986-09-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH07101677B2 (ja) * 1985-12-02 1995-11-01 株式会社東芝 半導体装置の製造方法
US5091328A (en) * 1989-11-21 1992-02-25 National Semiconductor Corporation Method of late programming MOS devices

Also Published As

Publication number Publication date
US5153146A (en) 1992-10-06
DE69105621D1 (de) 1995-01-19
EP0459398B1 (en) 1994-12-07
KR940008571B1 (ko) 1994-09-24
EP0459398A3 (en) 1992-01-08
JPH04118936A (ja) 1992-04-20
DE69105621T2 (de) 1995-06-08
EP0459398A2 (en) 1991-12-04

Similar Documents

Publication Publication Date Title
US4502202A (en) Method for fabricating overlaid device in stacked CMOS
KR900008207B1 (ko) 반도체기억장치
JPH0734477B2 (ja) 半導体装置の製造方法
JP2003142420A (ja) 集積回路の製造方法
JPH06342914A (ja) 半導体装置の製造方法
US4344222A (en) Bipolar compatible electrically alterable read-only memory
JPH0276255A (ja) 短いゲート長さを有するｃｍｏｓデバイスの製造方法
US4814290A (en) Method for providing increased dopant concentration in selected regions of semiconductor devices
JPH05335559A (ja) 二重拡散層の作り込み方法
JP2838315B2 (ja) 半導体装置及びその製造方法
JPS6074663A (ja) 相補型半導体装置の製造方法
JPH06163576A (ja) 半導体装置の製造方法
JP3120428B2 (ja) Ｍｏｓ型半導体装置の製造方法
JPS62165968A (ja) マ−ジされたバイポ−ラ／相補形バイポ−ラトランジスタとその製造法
JPS63117459A (ja) 絶縁ゲート電界効果トランジスタの製造方法
JPH02162739A (ja) 半導体装置の製造方法
JP3000657B2 (ja) 電界効果型半導体装置の製造方法
JPS6358872A (ja) Ｍｏｓ型半導体装置およびその製造方法
JPH0221648A (ja) 半導体装置の製造方法
JPH0770543B2 (ja) トランジスタの製造方法
JPH0629543A (ja) 半導体装置の製造方法
JPH01246871A (ja) バイポーラトランジスタの製造方法
JPH02174236A (ja) 半導体装置の製造方法
JPH03204968A (ja) 半導体装置の製造方法
JPS6323362A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees