CH658561A5

CH658561A5 - Optische codieranordnung.

Info

Publication number: CH658561A5
Application number: CH4877/81A
Authority: CH
Inventors: Donald Herbert Breslow
Original assignee: Itek Corp
Priority date: 1980-07-28
Filing date: 1981-07-27
Publication date: 1986-11-14
Also published as: DE3129565A1; DE3129565C2; CA1200906A; JPH04270918A; JPH0563727B2; FR2487506B1; GB2081539A; GB2081539B; US4445110A; FR2487506A1; JPH0480325B2; JPH04270919A; IL63362A; JPS5757214A

Description

Die Erfindung betrifft eine optische Codieranordnung entsprechend dem Oberbegriff des Patentanspruchs 1.

Ein bekanntes optisches Codiersystem ist in Fig. 1 dargestellt. Eine Codewelle 22 trägt eine Codierscheibe 20, wobei die Winkeleinstellung der Welle überwacht wird. Die Scheibe ist allgemein aus Glas und trägt eine Anzahl konzentrischer ringförmiger Codierspuren 24. Jede Spur besteht aus aufeinanderfolgenden durchscheinenden und undurchsichtigen Segmenten, welche rund um die Welle 22 gleiche Teile definieren. Die Anzahl der Codezyklen kann von einem Zyklus auf der gröbsten Spur 23 bis zu mehreren tausend Zyklen auf der äusseren Feinspur 25 reichen. Die jeweilige Winkelstellung der Codierscheibe lässt sich aus dem momentanen binären Status der verschiedenen Codierspuren bestimmen.

In Fig. 1 ist ferner das optische Code-Lesesystem für die Feinspur dargestellt; es versteht sich, dass jede andere Spur in gleicher Weise gelesen werden kann. Die Spur wird von einer lichtemittierenden Diode (LED) 26 beleuchtet. Die derart beleuchteten, durchscheinenden und undurchsichtigen Segmente der Spur werden von Photodetektoren 28 nach Passieren des Strahles durch optische Präzisionsschlitze 30 erfasst. Das momentane Ausgangssignal des Photodetektors hängt davon ab, ob gerade ein durchscheinendes oder ein undurchsichtiges Segment in einer Linie mit dem Photodetektor und dem zugeordneten Schlitz liegt. Die Detektoren, die anderen als der Feinstspur zugeordnet sind, erzeugen beim Rotieren der Scheibe Rechteckschwingungen, und es bilden die Signale von unterschiedlichen Spuren einen Binärcode.

Die Segmente auf der Feinspur liegen räumlich so dicht aufeinander folgend, dass sie ein Defraktionsgitter bilden, das einem Sinuswellen-Photodetektor mit hoher Wiedergabetreue beim Drehen der Codierscheibe ein Ausgangsleistung (output) liefert. Die sinusförmigen Outputs, die von der Feinspur ausgehen, werden in einem Code-Multiplizierkreis so verarbeitet,

dass eine Positionsanzeige erhalten wird, die eine hohe Schärfe aufweist. Diese Auflösung ist mit einer einfach Binärausgabe aus der Feinspur 25 nicht zu erhalten. Hierzu hat Sidney Win-gate bereits angegeben, dass zwei Rechteckschwingungen der gleichen Ortsfrequenz, aber mit ungleicher Phase, sich logisch derart verknüpfen lassen, z.B. in einem Exklusiv-ODER-5 Gatter, dass eine neue Rechteckschwingung mit der doppelten Ausgangsfrequenz entsteht. Dieses Signal mit doppelter Frequenz wird dann logisch verknüpft mit einem ähnlichen, aber phasenverschobenen Signal; es kann ein Signal mit der vierfachen Ortsfrequenz gegenüber dem Ausgangssignal gebildet wer-lo den. Die für dieses Verfahren erforderliche Mehrfachphasen-wandlung wird durch Summieren und Gewichten von Sinus-und Cosinus-Signalen vorgenommen. Die sich ergebenden phasenverschobenen Sinusschwingungen werden sodann für die erwähnte logische Verknüpfung in Rechteckschwingungen umge-i5 wandelt (US-PSen 3 310 798 und 3 312 828 Wingate).

Die Betriebsweise eines konventionellen X32 (32 fachen)-Multiplizierers wird an Hand der Fig. 2 und 3 erläutert. Am Kopf von Fig. 2 ist eine Schwingung der Feinspur dargestellt. Unter dieser Spur sind die beiden, von dieser Codespur erhalte-20 nen sinusförmigen Signale in Abhängigkeit vom Codierscheibenwinkel aufgezeichnet. Das am meisten kennzeichnende Bit (binäres Zeichen) aus der Feinspur, nämlich das X2-Bit, wird direkt aus der Sinuswelle durch deren Verbringen in Rechteckform erhalten. Die X2-Indikation beruht auf den zwei Durch-25 gängen zu diesem Bit für jeden Codezyklus der Feinspur. Zusätzliche Bits, die zur besseren Auflösung aus der Feinspur abgeleitet wurden, sind aus den X4, X8, X16, X32-Bits unten in dieser Figur ersichtlich. Offensichtlich bilden die von der Feinspur abgeleiteten fünf Bits einen natürlichen Binärcode, der von 30 0 bis 31 durchzuzählen ist, woraus sich 32 Durchgänge in einem Codezyklus ergeben.

Um die am wenigsten kennzeichnenden Bits aus der Feinspur zu bilden, wird eine Familie von Schwingungen synthetisiert (Fig. 2). Diese Familie von Schwingungen beinhaltet die Sinus-35 Schwingung sowie die um Inkremente von 11 1/4 Grad phasenverschobenen Sinus-Schwingungen. Gemäss Fig. 3 werden die Schwingungen in Parallelkreisen synthetisiert. Jede Schwingung ist gebildet durch entsprechendes Gewichten der Sinus- und Cosinus-Signale und Summieren dieser Signale. Der resultieren-40 de Vektor ist eine Sinuslinie der gleichen Amplitude und Frequenz wie die ursprünglichen Sinuslinien, jedoch vom Sinus um die angezeigten Beträge phasenverschoben. Für einen X16-Mul-tiplier würde nur die Hälfte Sinuslinen benötigt und sie würden um Winkel von 22 1/2 Grad zunehmen. In ähnlicher Weise wä-45 ren für einen X 64-Mutliplier doppelt so viele Sinuslinien erforderlich, wobei die Winkelzunahme 5 5/8 Grad beträgt.

Die Familie der Sinuslinien wird in parallelen Gliedern in Rechteckform gebracht, um die Rechteckschwingungen zu bilden, die unter der X2-Wellenlinie ersichtlich sind. Danach wer-50 den zur Verarbeitung der weniger signifikanten Bits in einem Exklusiv-ODER-Kreis ausgewählte Rechteckschwingungen kombiniert. Beispielsweise werden die Rechteck-Sinus- und Cosinus-Schwingungen in ein Exklusiv-ODER-Gatter eingegeben, um das X4-Bit abzuleiten. Das X4-Bit dient dann zum Er-55 zeugen des X8-Bits, indem man es in ein Exklusiv-ODER-Gatter zusammen mit einem um 45° phasenverschobenes X4 Signal eingibt. Letztgenanntes Signal wurde wiederum aus einem Exklusiv-ODER-Gatter zugeführten 45° und 135° Signalen gewonnen. Das Ableiten des X16-Bits auf die gleiche Weise er-60 fordert die doppelte Anzahl Parallelkreise, um phasenverschobene Rechteckschwingungen zu erzeugen und diese mit dem nächsten signifikanteren Bit zu kombinieren. Mit jedem zusätzlichen, von der Feinspur abgeleiteten Bit wird die Anzahl der erforderlichen gewichtenden, summierenden sowie Rechteck-65 Schwingungen erzeugenden Kreise verdoppelt.

Andere Codespuren ausser der Feinspur werden als Zyklus-Zählbits bezeichnet. Zusammen bestimmen diese Bits die absolute Adresse der Feinspur, bei der die Scheibe positioniert ist.

658 561

4

Bei einem System-Typ liefert jede dieser Spuren ein direktes, natürliches binäres Signal. Die Raumfrequenz der Spuren nimmt in Richtung zum Zentrum der Codierscheibe ab, bis bei der innersten Spur der Code bei einer Umdrehung nur doch einen Zyklus aufweist. Jedes Signal aus einer natürlichen binären Spur muss mit der vorherigen Spur synchronisiert sein. Hierzu verwenden herkömmliche Systeme zwei Detektoren, einen Vorlaufdetektor und einen Nachlaufdetektor für jede natürliche binäre Spur. Die Übergänge der Signale von diesen Detektoren gewährleisten gemäss Fig. 4 Vor- oder Nachlauf-Übergänge im nächsten, weniger signifikanten Bit. In Abhängigkeit von der Wertigkeit des vorangegangenen Bit dient entweder das Signal vom Vorlauf- oder vom Nachlauf-Detektor zum Bilden des nächsten signifikanten Bit. Insbesondere wenn das Bit niederer Ordnung eine logische Null ist, wählt das System das Vorlauf-Signal; wenn hingegen das Bit niederer Ordnung eine logistische Eins ist, wählt das System das Nachlauf-Signal. Das Ergebnis ist das in Fig. 4 unten ersichtliche natürliche binäre Bit (NB Bit).

Eine Abwandlung des vorbeschriebenen sogenannten V-Scan-Systems ist das nachstehend erläuterte U-Scan-System. Bei diesem System kann eine Spur eliminiert werden und es wird das entsprechende Bit aus den vorangegangenen und nachfolgenden Spuren abgeleitet. In diesem Falle werden vier Detektoren, zwei vorlaufende und zwei nachlaufende, bei der folgenden Spur benötigt.

Ein Vorteil des vorbeschriebenen Codierverfahrens der Spuren besteht in der Möglichkeit, Gatter mit Mehrfach-Schlitzen zu verwenden, wovon jedes mehrere Codezyklen überdeckt. Mehrfach-Schlitze sind wünschenswert für jede Spur, um den Signalpegel beim Photodetektor anzuheben sowie um kleine photographische Unvollkommenheiten (Kratzer, Staub u.dgl.) auszugleichen, die auf der Codierscheibe, insbesondere bei den feineren Spuren vorkommen können. Ein Nachteil des natürlichen binären Code-Systems ist die Notwendigkeit, Vor- und Nachlauf-Detektoren zu verwenden.

Der Gray-Code kommt demgegenüber ohne Vor- und Nachlauf-Detektoren aus. Bei diesem Code ist jederzeit immer nur ein Bit im Übergang. Folglich ist eine Synchronisation zwischen den Spuren durch Vor- und Nachlauf-Detektoren nicht erforderlich. Ein Nachteil des Gray-Codes ist jedoch, dass Mehrfach-Schlitze, welche den Signalpegel am Detektor anheben, nicht bei allen Spuren vorgesehen werden können. Da bei einem Gray-Code jede Spur die feinste Auflösung bewirkt, ist die Leistung der Codiereinrichtung begrenzt.

Sowohl das natürliche binäre als auch das Gray-Code-System benötigen wenigstens eine Ausgangsleitung je Code-Spur. Acht Spuren beim Gray-Code erfordern acht Ausgangskanäle, während für acht Spuren beim natürlichen binären Code sechzehn Ausgangskanäle erforderlich sind.

Aufgabe der vorliegenden Erfindung ist, eine Codieranordnung der eingangs genannten Art zu schaffen, bei welcher die Anzahl der zur Bildung von Mehrbits aus einer Feinspur erforderlichen Parallelkreise zum Wichten und Summieren wesentlich vermindert ist, der Aufwand an optischen Mitteln geringer ist und weniger Detektorausgänge benötigt werden.

Erfindungsgemäss weist die Codieranordnung die im kennzeichnenden Teil des Patentanspruchs 1 angeführten Merkmale auf.

Weitere Einzelheiten der Erfindung sowie durch diese erzielte Vorteile gehen aus der nachfolgenden Beschreibung von Ausführungsbeispielen sowie aus der zugehörigen Zeichnung hervor; in dieser zeigen:

Fig. 1 eine herkömmliche Codierscheibe mit lichtemittierender Diode, Lichtschlitzscheibe und Photodetektor für die Feinspur, in stark vereinfachter perspektivischer Darstellung,

Fig. 2 die Familie phasenverschobener Sinuslinien, auch als Rechteckschwingungen dargestellt, sowie fünf in einem herkömmlichen Codiersystem erhaltene Bits,

Fig. 3 in einem herkömmlichen X32-Multiplier phasenverschobene Sinuslinien in Vektordarstellung,

Fig. 4 typische Schwingungsformen mit Darstellung einer herkömmlichen Vor- bzw. Nachlauf-Erfassung einer Codespur und Synchronisierung des Ausgangssignals mit einer voherigen Codespur,

Fig. 5 eine erstes Beispiel einer Codieranordnung in Blockdarstellung,

Fig. 6 die Quadrantenselektion sowie den Multiplizierkreis zur Anordnung gemäss Fig. 5,

Fig. 7 die Optik zur Feinspur-Erfassung, in schematischer Darstellung,

Fig. 8 verschiedene, im Kreis gemäss Fig. 7 erhaltene Schwingungsformen, aufgezeichnet in Abhängigkeit von der Winkelstellung der Codierscheibe,

Fig. 9 einen im Multiplizierkreis gemäss Fig. 5 angewandten Vorverstärker und Inverter, als Schaltbild dargestellt,

Fig. 10 den Multiplizierkreis gemäss Fig. 5, mit Quadrantenschaltung der Multipliziereingänge, als Schaltbild dargestellt.

Fig. 11 fünf lichtemittierende Dioden LED über neun Codespuren samt den zugehörigen 20 Photodetektoren, in schematischer Darstellung,

Fig. 12 die Code-erfassende Optik, gemäss Fig. 11, als elektrisches Schaltbild dargestellt,

Fig. 13 den Zeitkreis zu der den Kreis gemäss Fig. 5 steuernden Zeitabfrage, als Schemabild,

Fig. 14 den Sequenz-Zeitgeber zum Kreis gemäss Fig. 5, als Schaltbild dargestellt,

Fig. 15 den Daten-Bereitschaftskreis zu Fig. 5, in Schaltbilddarstellung,

Fig. 16 einen Umsetzer aus einem der Zyklus-zählenden Kanäle in Fig. 5,

Fig. 17 den Zyklus-zählenden, entschlüsselnden Kreis zur Anordnung gemäss Fig. 5, als Schaltschema dargestellt,

Fig. 18 ein Zeitkreisbild zur Erläuterung der Synchronisation zwischen aus den natürlichen binären bzw. aus den Gray-Code-Spuren erhaltenen Bits,

Fig. 19 eine bildliche Darstellung der Vorteile aus der Anwendung von gemischten natürlichen binären und Gray-Code-Zyklus zählenden Spuren,

Fig. 20 ein zweites Ausführungsbeispiel, bei dem ein Mikroprozessor einbezogen ist, als Elektroschaltbild dargestellt,

Fig. 21 den LED-Treiberkreis zum Beispiel gemäss Fig. 20, als Elektroschaltbild dargestellt und

Fig. 22 den Vektor und Rechteckwellen bildenden Kreis zum Beispiel gemäss Fig. 20, als Elektroschaltbild dargestellt.

Fig. 5 ist ein Blockschaubild des Code-Lese- und Entschlüsselkreises zur erfindungsgemässen Anordnung. Wie noch zu erläutern sein wird, besteht die Code-Erfassungsoptik 32 aus einer Anzahl lichtemittierender Dioden LED, welche Licht auf die Codespuren der Codescheibe werfen, und aus einer Anzahl Photodetektoren, die in Abhängigkeit von der Winkelstellung der Codescheibe Licht erhalten. Herkömmliche sinusförmige Ausgangsignale werden von der Feinspur über die Leitungen 34 und 36 abgenommen. Diese Signale werden um 90° gegenüber dem Feinspurzyklus phasengertrennt und bilden Sinus- und Cosinus-Signale. Die Sinus- und Cosinus-Signale werden in einen Multiplizierer 38 eingegeben. In einer noch zu erläuternden neuartigen Weise leitet der Multiplizierer aus den Sinus- und Cosinus-Signalen mehrere Informations-Bits her, um ein Ausgangssignal hoher Auflösung zu bewirken. In der Abbildung ist ein X32-Multiplizierer dargestellt; es sind jedoch auch andere Anordnungen brauchbar.

Wie später noch erläutert wird, werden die von den zwölf zusätzlichen Codespuren stammenden Signale optisch gemulti-plext. Sämtliche 16 gemultiplexten Signale gelangen in vier Ausgangsleitungen, die hier mit CHI bis CH4 bezeichnet sind. Die-

5

10

15

20

25

30

35

40

45

50

55

CO

65

5

658 561

se Leitungen sind verbunden mit einem Démultiplexer und De-codierer 40. In vorliegendem Fall liefert dieser Kreis elf Informations-Bits in einem natürlichen binären Code. Andere Gestaltungen sind gleichwohl möglich.

Ein Folgezeitgeber 42 liefert die Zeit-Signale für die Code-Erfassungoptik 32, den Multiplizierer 38 sowie den Démultiplexer und Decodierer 40. Die Decodier-Operation wird eingeleitet von einem Abfragesignal an einen Zeitgeber 42. Während des Decodierens wird aus dem Fertigdatenkreis 44 ein Signal auf die Leitung DR gegeben.

Bevor auf Einzelheiten zum Multiplizierer 38 eingegangen wird, werden zunächst anhand von Fig. 2 und 6 die Grundlagen des Quadranten-Wandlerkreises erläutert. Wie aus Fig. 2 unten zur ersehen ist, wiederholen sich die Codesequenzen der X8-und der weniger signifikanten Bits durch jeden Quadranten des Feinspur-Codezyklus.

Die vier Quadranten dieses Zyklus sind durch senkrechte, gestrichelte Linien (Fig. 6), durch die Bit-Sequenzen sowie durch die phasenverschobenen und in Rechteckform gebrachten Signale (Fig. 2 und 6) dargestellt.

Da jede dieser Codesequenzen sich selbst durch jeden Quadranten wiederholt, braucht ein Multiplierkreis lediglich dafür ausgelegt sein, um die sinusförmigen Eingangssignale des Multiplizierers in einem dieser Quadranten zu erfassen, sofern die Eingangssignale im Multiplizierer durch jeden Quadranten gleich gehalten werden. Aus dem Vergleich der phasenverschobenen Rechtecksignale in Fig. 2 mit den X32-Bits ist beispielsweise zu ersehen, dass die Signaldurchgänge dieses Bits an den Durchgängen der einzelnen Rechteckwellen erfolgen. Im ersten Quadranten des Codezyklus steuern z.B. die Durchgänge der zwischen 90° und 180° phasenverschobenen Rechteckwellen die Durchgänge im ersten Quadranten. Entsprechend steuern die Durchgänge der Rechteckwellen mit Phasenwinkeln zwischen 0° und 90° die Durchgänge im zweiten Quadranten. Die abfallenden Flanken dieser beiden Gruppen von Rechteckwellen steuern die Durchgänge im dritten bzw. vierten Quadranten des Codezyklus.

Wenn zunächst 16 Wellen benötigt werden, um die für den X32-Bit benötigten Durchgänge zu schaffen, so ist doch zu ersehen, dass die benötigte Anzahl von Rechteckwellen auf die Hälfte ermässigt wird, indem man den Multiplizierer in einem einzigen Quadranten betreibt. Beispielsweise liefert die Gruppe von Rechteckwellen mit Phasenwinkeln zwischen 0 und 90 Grad die Anzahl Durchgänge, die im zweiten Quadranten der X32-Bit-Frequenz benötigt werden. Es verbleibt jedoch das Problem bei der Auslegung der Logikgatter im Multiplizierer, welche die Bit-Sequenz in einem Quadranten aus den Rechteckwellensignalen eben dieses Quadranten erzeugen. Wenn ferner der gleiche Multiplizierer für jeden Quadranten verwendet wird, müssen die Eingangssignale des Multiplizierers entsprechend dem Quadranten variiert werden, so dass die Rechteckwellenbil-dung den Erfordernissen der Logikgatter entspricht.

Aus Fig. 2 geht auch hervor, ausgehend vom zweiten Quadranten des Feinspur-Zyklus, dass die X8-Bit-Schwingung des zweiten Quadranten identisch ist mit der 45 Grad-Rechteckwelle dieses Quadranten. Um also das X8-Bit zu erzeugen, muss man eine Sinuswelle nach Phasenverschiebung um 45 Grad in Rechteckform bringen und direkt auf einen X8-Ausgang leiten.

Um die X16-Bit-Sequenz im zweiten Quadranten des Codezyklus mittels eines Exklusiv-ODER-Gatters herzuleiten, wird ein Signal benötigt, das eine Schwingungsform hat, wie sie gestrichelt unter der X8-Sequenz angedeutet ist (Fig. 2). Diese Schwingungsform lässt sich wiederum mittels eines Exklusiv-ODER-Gatters aus den 22 1/2 Grad und den 67 1/2 Grad Signalen im zweiten Quadranten herleiten. In gleicher Weise kann die X32-Sequenz im zweiten Quadranten mittels Exklusiv-ODER-Gatter aus der XI6-Bit-Sequenz sowie die unter der X16-Sequenz gestrichelt dargestellte Schwingung abgeleitet werden. Letztere Schwingungsform kann wiederum mittels Exklusiv-ODER-Gatter aus den 56 1/4 Grad und den 78 1/4 Grad-Signalen erhalten werden.

Mit einem zum Durchführen der vorbeschriebenen Steuerfunktionen ausgelegten Multiplizierer kann dieser auch dazu dienen, entsprechende Signale in jedem der drei anderen Quadranten des Feinspur-Zyklus zu bewirken, wenn er nämlich für ein Auslesen aus einem zweiten Quadranten geeignet ist, indem man dann die entsprechenden Sinus-Signale auf den Kreis schaltet.

Bei diesen anderen Quadranten müssen die Signale so aufgeschaltet werden, dass die normalerweise im zweiten Quadranten zu findenden Signale nachgebildet sind. Die auf die gewichtenden und summierenden Kreise in jedem Quadranten des Codezyklus zu schaltenden Signale lassen sich gemäss Fig. 6 bestimmen. In dieser Figur sind konventionelle Cosinus- und Sinus-Signale zusammen mit deren Umkehrsignalen dargestellt. Bei der Auswahl der Umkehr-Sinus- und Cosinus-Signale zum Ersetzen der Cosinus- und Sinus-Signale verdoppeln die Schwingungen im ersten Quadranten die Schwingungen im zweiten Quadranten, wofür der Multiplizierer ausgelegt ist. Dies ist für die genannten Signale durch dick ausgezogene Linien dargestellt. In ähnlicher Weise wurden im dritten Quadranten die Sinus- und Umkehr-Cosinus-Signale sowie im vierten Quadranten die Umkehr-Cosinus- und die Umkehr-Sinus-Signale gewählt.

Der Quadrant des Codezyklus, in dem der Codierer liegt, ist durch die X2- und X4-Bits angegeben. Im Gray-Code sind diese Bits in Fig. 6 zu sehen (Signale A und B).

Die spezielle Anordnung der Feinspur-Code-Erfassungs-optik sowie der Multiplizierer 38 sind aus Fig. 7 und 10 ersichtlich.

In Fig. 7 ist der Photodetektor-Kreis zum Liefern der Sinus-Signale und in Fig. 8 sind ausgewählte Signale in Abhängigkeit von der Winkellage dargestellt. Zu Erzeugung des Sinus-Signals werden zwei Gruppen von Schlitzen 52 und 54 in Bezug auf die Feinspur 25 in solcher Art genau zur Deckung gebracht, dass jeder eine Anzahl Zyklen plus 180 Zyklus-Grade gegenüber dem anderen beabstandet ist. Die den Schlitzen 52 und 54 zugeordneten Detektoren sind die Photo-Transistoren 56 und 58, die in Gegentaktschaltung liegen. Andererseits sind die Schlitze 54 um 180 Grad aus der Phase in Bezug auf die Schlitze 52; sie liegen in Linie mit lichtundurchlässigen Segmenten, so dass der Transistor 58 nicht leitet. Beim Rotieren der Codescheibe erhalten die beiden Transistoren abwechselnd Licht und erzeugen damit die in Fig. 8a und 8b dargestellten Signale. Das auf Leitung 60 gelangende Signal ist sinusförmig (Fig. 8c).

Zur Erzeugen eines Cosinus-Signals sind zwei Gruppen von Schlitzen 62 und 64 um eine Anzahl von Zyklen plus 90 Grad gegenüber den Schlitzgruppen 52 und 54 positioniert. Als Ergebnis erhalten die Cosinus-Detektortransistoren 66 und 68 derart Licht, dass auf der Leitung 70 das aus Fig. 8f ersichtliche Signal entsteht. Offensichtlich ist das Cosinus-Signal nach Linie 8f um 90 Zyklus-Grade gegenüber dem Sinus-Signal nach Fig. 8c voreilend.

Die Sinuswelle auf Leitung 34 wird in einem Umkehr-Vorverstärker 72 verstärkt und bildet die Umkehr-Sinuswelle s. Dieses Signal s wird nach Passieren eines Analog-Inverters 74 das verstärkte Sinus-Signal s. Der Vorverstärker 72 und der In-verter 74 sind in Fig. 9 im einzelnen dargestellt. Das Cosinus-Signal der Leitung 36 wird in ähnlicher Weise vorverstärkt und umgekehrt im Verstärker 76 und Inverter 78.

Um die am meisten signifikanten Bits aus der Feinspur zu erhalten, die X2- und X4-Bits, werden die Sinus- und Cosinus-Signale in den X4-Multiplizierer 80 eingegeben. Der Multiplizierer 80 liefert auch die aus Fig. 6 ersichtlichen Quadranten-Wahl its A und B. Insbesondere werden im Multiplizierer 80 die Sinus- und Cosinus-Signale in die Vergleicher 82 und 84 eingegeben, welche die Rechteckwellen A und B liefern. Wenn vom

5

10

15

20

25

30

35

40

45

50

55

60

65

658 561

6

Folgezeitgeber 42 das 0-Signal erhalten wird, werden auch die Signale A und B in den Flipflop-Speichern 86 und 88 gespeichert. Der Zwei-Bit-Gray-Code wird mittels des Exklusiv-ODER-Gatters 90 in eine natürliche Binärform entschlüsselt, wodurch die Ausgabe der X4-Bits entsteht.

Wie oben erläutert wurde, bezeichnen die Signale A und B den Quadranten des Feinspur-Zyklus, in dem die Codierscheibe augenblicklich sich befindet. Diese Signale gelangen in eine Analog-Schaltbank 92, welche diejenigen s,c,s" oder c Signale auswählt, die zum gewichtenden und summierenden Kreis über die X COM-bzw. Y COM-Leitungen gelangen sollen. Die auf die X COM-bzw. Y COM-Leitungen gegebenen sinusartigen Signale gelangen in einen Quadranten-Multiplizierer, welcher in der oben erläuterten Weise ausgelegt ist. D.h. zum Erzeugen des X8-Bit werden die sinusartigen Signale durch Widerstände R 14 und R 15 gleich gewichtet und beim Knoten 96 beim nicht-invertierenden Eingang eines Vergleichers 98 summiert. Das Ausgangssignal des Komparators 98 ist eine um 45 Grad voreilende Rechteckschwingung von der X COM-Schwingung. Der Wert dieser Rechteckschwingung an der abfallenden Flanke des 01-Zeitsignals beim Multiplizierer 94 wird in einem Speicher 100 gespeichert, der das X8-Bit-Signal hält.

Wie erwähnt, stammt das X16-Bit-Signal aus dem Exklusiv-ODER-Gatter, das um 22 1/2 Grad und 67 1/2 Grad phasenverschobene Rechteckschwingungen vom X COM-Signal verarbeitet und die resultierende Rechteckschwingung mit dem X8-SÌ-gnal in einem Exklusiv-ODER-Gatter behandelt. Hierzu wird das um 22 1/2 Grad voreilende Signal durch Gewichten und Summieren der resultierenden Signale beim Knoten 102 am Eingang des Komparators 104 gebildet. Das Rechteckschwingungs-Ausgangssignal des Vergleichers 104 wird im Speicher 106 gespeichert, wenn von diesem Speicher das 01-Signal abgefragt wird. In ähnlicher Weise wird die 67 1/2 Grad-Rechteckschwin-gung vom Komparator 108 erhalten, und es wird dieses Signal in einem Speicher 110 gespeichert. Die in den Speichern 106 und 110 gespeicherten digitalen Signale werden durch das Exklusiv-OÖER-Gatter 112 gesteuert und liefern das in Fig. 2 unter dem X8-Bit gestrichelt eingzeichnete Signal. Dieses Signal wird wiederum in dem Gatter 114 mit dem X8-Bit verarbeitet und liefert das X16-Bit.

In ähnlicher Weise werden die um 111/4 Grad, 33 1/4 Grad, 56 1/4 Grad sowie 78 3/4 Grad phasenverschobenen Rechteckschwingungen durch Gewichten und Summieren der Sinusschwingungen bei den Eingängen der Komparatoren 116, 118, 120 und 122 gewonnen. Die entsprechenden digitalen Signale werden in den Speichern 124, 126, 128 und 130 gespeichert, was ein 01-Zeitsignal taktet. Die 11 1/4 Grad- und 33 3/4 Grad-Signale gelangen zum Gatter 132, während die 56 1/4 Grad und 78 3/4 Grad Signale im Gatter 134 verarbeitet werden. Die resultierenden Signale werden im Gatter 136 verabeitet und liefern das in Fig. 2 unter dem X16-Bit gestrichelt eingezeichnete Signal. Zusammen mit dem X16-Signal wird schliesslich das Signal nochmals einem Gatter zugeführt, um das X32-Signal zu erhalten.

Hieraus ist zu ersehen, dass in Abhängigkeit vom Quadranten des vom X4-Multiplizierer angegebenen Feinspur-Zyklus die Sinus-Schwingungen zum Liefern der Eingangssignale (voll ausgezogenen Linien in Fig. 6) in die parallel gewichtenden, summierenden und quadrierenden Kreise des Quadranten-Multipli-zierers eingegeben werden. Diese Signale werden wiederum in Speichern gespeichert und dann den Logik-Gattern eingegeben, welche die phasenverschobenen Rechteckschwingungen zum Bilden von X8, X16 und X32-Bits decodieren.

Für den X32-Multiplizierer wurde hier eine Quadrantenschaltung beschrieben. Für eine bessere Auflösung kann indessen auch eine Oktantenschaltung zweckmässig sein, wofür ein X6-Multiplizierer in Betracht kommt. In diesem Falle werden die drei ersten Bits, nämlich die X2, X4 und X8-Bits zunächst in einem Oktantenselektor gewonnen. Ferner müssen zunächst acht Sinuslinien, deren Phasenwinkel die acht Winkel-Segmente des vollständigen 360 Grad-Feinspur-Zyklus bestimmen, vor dem Oktantenschaltkreis gewonnen werden. Insbesondere sind die 45 Grad- und die 135 Grad-Sinuslinien durch einen gewichtenden und summierenden Kreis zu erzeugen und deren Kehrwerte zu schaffen. Die neuen Sinuslinien werden zusammen mit den Sinus-, Cosinus- sowie Umkehr-Sinus- und Umkehr-Cosinus-Schwingungen in der Analog-Schaltbank 92 verarbeitet.

Fig. 11 zeigt ein vereinfachtes Anordnungsschaubild der lichtemittierenden Dioden LED und Photodetektoren für dreizehn Codespuren der Code-Erfassungsoptik 32. Das elektrische Schaltbild hierzu ist aus Fig. 12 ersichtlich. Wie bereits erwähnt, beleuchtet LED 57 dauernd eine Feinspur 25, um Sinus-und Cosinus-Signale von den Detektoren 56, 58, 66 und 68 zu erhalten. Die verbleibenden zwölf Codespuren erhalten Licht von den vier LED 150, 168, 178 und 196. Wenn im Codiersystem eine Winkellage abgefragt wird, beleuchten diese vier LED aufeinander folgend die Codespuren, um optisch die Signale von den Photodetektoren zu multiplexen.

Hierzu wird während der Eröffnungsphase der Abfragesequenz die erste Codespur 152 zum natürlichen Binärcode (nachfolgend NB genannt) durch Präzisionsschlitze beim Vorlauf-Photodetektor 156 und Nachlauf-Photodetektor 158 optisch abgefragt. Das gleiche erfolgt gleichzeitig für die zweite NB-Codespur durch die Vorlauf- und Nachlauf-Phototransistoren 160 und 162. Die verbleibenden Photodetektoren sind vom LED 150 sowohl durch ihre räumliche Trennung als auch durch die Präzisionsschlitze optisch isoliert. Wahlweise ist es auch möglich, die Spuren selektiv durch Faseroptik zu beleuchten.

In der zweiten Phase der Abfragesequenz bringt LED 168 Licht auf die dritte NB-Codespur 164 sowie die vierte NB-Codespur 166. Die dritten und vierten Vorlauf- und Nachlaufsignale werden mittels der Photodetektoren 170 und 172 bzw. 174 und 176 erhalten.

Während der dritten Phase der Abfragesequenz werden vier Gray-Codespuren 180, 182, 184 und 186 durch Photodetektoren 188, 190, 192 und 194 erfasst. In der vierten Phase der Sequenz erfassen die Photodetektoren 206, 208, 210 und 212 die Gray-Codespuren 198, 200, 202 und 204.

Es ist anzumerken, dass obwohl sechzehn einzelne Detektoren dargestellt sind, für einen Vier-Kanal-Ausgang vier Detektoren genügen würden. Jede Gruppe von vier Photodetektoren, die in einer gemeinsamen Detektor-Ausgangsleitung zusammen münden, könnten durch einen einzigen Photodetektor ersetzt werden, der durch vier Gruppen von Schlitzen Licht erhält.

Aus Fig. 11 und 12 ist zu ersehen, dass die Signale von den sechzehn Photodetektoren, sofern lediglich eines der vier LED's 150, 168, 178 und 196 zu einer gegebenen Zeit Licht abstrahlt, in den vier Ausgangskanälen CHI und CH4 nach der Zeit ge-multiplext werden. Die aus Fig. 13 ersichtlichen Abfrage-Zeitsignale werden im Folgezeitgeber 42 gebildet, den Fig. 14 im einzelnen zeigt. Der Abfrageimpuls triggert einen 25 Mikro-sekunden-Monovibrator 214 im Folgezeitgeber. Das Signal taktet die Speicher in den Multiplizierern 80 und 94, um die hier gespeicherten Signale sofort zu aktualisieren und damit die aus der Feinspur kommenden Bits zu aktualisieren. Das Signal 01 schaltet auch die LED 150 ein.

Der erste NB-Decodierer benötigt ein Übertragungssignal des Multiplizierers, wie noch erläutert wird. Um sicher zu sein, dass das Übertragungssignal absolut stabil ist, bevor das Umsetzen der ersten NB-Codespur eingeleitet wird, verzögert man durch die Inverter 216 und 218 das 01-Signal. Das zweite natürliche binäre Bit wird ebenfalls während der um eine Periode verzögerten Phase entschlüsselt. Die Hinterkante des 25 Mikro5

10

15

20

25

30

35

40

45

50

55

60

65

7

658 561

sekunden-Impulses triggert den Monovibrator 220, der seinerseits das 02-Signal zum Einschalten des LED 168 liefert und das Decodieren der dritten und vierten natürlichen binären Bits von den Vorlauf- und Nachlaufsignalen aus den Kanälen CHI bis CH4 einleitet. Sodann wird ein dritter Monovibrator 222 ge-triggert, um ein Signal 03 zu liefern. Das Signal 03 schaltet LED 178 auf und steuert das Speichern der vier letzten signifikanten Gray-Code-Bits.

Schliesslich liefert ein Monovibrator 224 den letzten Zeitimpuls 04, um über LED 196 die vier am meisten signifikanten Gray-Code-Signale auszulösen.

Der aus Fig. 15 ersichtliche Fertigdatenkreis 44 ist ein ODER-Gatter und gebildet durch Verknüpfen der vier Phasensignale zu einem gemeinsamen Eingangssignal eines Vergleichers 226.

Es ist anzumerken, dass die LED 150 über die erste und die zweite NB-Codespur durch das 01-Zeitsignal gesteuert ist. Die Feinspur- und NB-Multiplizierer-Speicher werden am Ende der Phase einmal je Periode aktualisiert. Die verbleibenden Phasenperioden 02 bis 04 sind ebenfalls 25 Mikrosekunden lang. Die natürlichen binären sowie die Gray-Code-Bits werden am Ende einer jeden Phase gespeichert, um ein ordnungsgemässes Ausgangssignal zu erhalten.

Jedes Analogsignal in jedem der vier Kanäle CHI bis CH4 aus den Code-Erfassungsoptiken wird in je einem zugehörigen Verstärker 230, 232, 234 bzw. 236 verstärkt. Von diesen untereinander identischen Verstärkern ist der Verstärker 230 in Fig. 16 im einzelnen dargestellt. Das Signal vom Photodetektor wird auf den invertierenden Eingang eines Verstärkers 238 gegeben, und es wird das Ausgangssignal des Verstärkers auf den invertierenden Eingang eines Komparators 240 gegeben. Dieses Signal gelangt danach in den NB-Decodierer und Speicher 242 sowie zu dem Gray-Code-Speicher 244. Diese Kreise sind im einzelnen in Fig. 17 dargestellt.

Der natürliche binäre Code ist durch mehrfache Bit-Übergänge bei Codewechseln gekennzeichnet. Ein extremes Beispiel hierzu ist «Alle Null» von «Alle Eins» oder umgekehrt. Wenn für jede Spur ein einziger Detektor verwendet sowie ferner die Codescheibe und die Schlitze nicht genau in einer Linie liegen würden, dann könnten einzelne Bits etwas zu früh oder zu spät «ein» oder «aus» sein; das entsprechende Wort am Ausgang würde hierdurch äussert ungenau. Um Mehrdeutigkeit in den Lesesignalen zu vermeiden, wird bei einem natürlichen binären System eine sog. V-Abtastung angewandt; auch hier wird eine solche Abtastung zum Lesen der natürlichen binären Bits verwendet. Die V-Abtastung ist dadurch gekennzeichnet, dass alle zykluszählenden Bits von zwei Stellungen abgeleitet werden. Im Hinblick auf das Sinus-Signal aus der Feinspur liegen diese Stellungen phasenmässig so, dass kein erfasstes V-Abtastsignal jemals im Übergang liegt, wenn die Feinspur gerade wechselt. Wie anhand von Fig. 4 erläutert wurde, eilt ein erfasstes Signal gegenüber dem Signal des vorherigen Bit vor und ein anderes Signal läuft demgegenüber nach. Wenn das Bit niederer Ordnung eine logistische Null ist, wird das voreilende Photodetektorsignal ausgewählt; ist aber das Bit niederer Ordnung eine Eins, dann wird das nachlaufende Detektorsignal gewählt. Derart wurde das in Fig. 4 ganz unten gezeigte Bit erhalten. Dieses Bit ist zu dem vorangegangenen natürlichen binären Bit synchronisiert worden.

Indem man derart jedes natürliche binäre Bit mit dem vorherigen natürlichen binären Bit synchronisiert, werden alle derartigen Bits mit der Feinspur synchronisiert.

Der NB-Decodierer nach Fig. 17 beinhaltet einen selektierender Logikübertrager 246 und einen Vorlauf/Nachlauf-Logikkreis 248. Während der ersten Phase der Zeitsequenz ist die Betriebsweise des Kreises 242 folgendermassen. Das «Über-trag»-Signal des Multiplizierers 80 passiert den Inverter 250,

wenn das 01 DEL-Signal hoch ist. Die C-und C-Signale werden auf die entsprechenden UND-Gatter 252 und 254 des Vorlauf/Nachlauf-Logikkreises 248 übertragen. Entsprechend den Regeln der V-Abtast-Logik passiert das Vorlaufsignal durch s den Inverter 256, wenn das X2-Bit Null ist, d.h. wenn das C-Signal hoch ist. Andererseits lässt ein X2-Bit Eins, entsprechend einem hohen C-Signal, das Nachlaufsignal auf Leitung D2 durch den Inverter 256 passieren. Am Ende des 01 DEL-Impulses wird das erste natürliche binäre Signal am Ausgang io des Inverters 256 im Speicher 258 gespeichert.

Auch das zweite natürliche binäre Bit ist während dieser ersten Zeitphase bestimmLjffierzu werden die NB1- und NBl-Signale als C- und C-Signale in den selektierenden Vor-lauf/Nachlauf-Kreis 260_eingegeben. Sofern das NBl-Signal ei-15 ne Null ist, passiert ein C-Signal das Vorlaufsignal auf Leitung D3 durch den Inverter 262. In ähnlicher Weise passiert ein hohes NBl-Signal das Nachlaufsignal auf Leitung D4 durch den Inverter 262.

Beim Durchgang von der 01- zur 02-Zeitperiode werden 20 die ersten und zweiten natürlichen binären Bits in den entsprechenden Speichern 258 und 264 gespeichert, und es wird aus dem Speicher 264 ein C2-Signal zurück in den Selektivübertrager 246 gegeben. Das hohe 02-Signal lässt das C2-Signal durch den Inverter 250 passieren. Mit diesem neuen Übertragsignal, 25 das den selektierenden Vorlauf/Nachlauf-Logikkreis 248 erreicht, wird aus den Leitungen Dl oder D2 ein Vorlauf- oder ein Nachlaufsignal selektiert und erzeugt ein drittes natürliches binäres Bit am Ausgang zum Inverter 256. Es werden auch wie zuvor C- und C-Signale beim selektierenden Kreis 260 ange-30 wandt, um aus den Leitungen D3 und D4 Vorlauf- oder Nachlaufsignale für das vierte natürliche binäre Bit zu wählen. Am Ende der zweiten Phase werden diese beiden zuletzt hergeleiteten natürlichen binären Bits in den Speichern 266 und 268 gespeichert. An diesem Punkt werden die ersten vier natürlichen 35 binären Bits, deren jedes durch eine V-Abtastlogik mit dem vorangegangenen natürlichen binären Bit synchronisiert wurde, an den Ausgangsanschlüssen 1NB bis 4NB bereitgehalten.

Während jeder der dritten und vierten Zeitphasen werden 40 vier Gray-Code-Spuren beleuchtet; am Ende jeder dieser Phasen werden vier erfasste Gray-Code-Bits in den entsprechenden Speichern 244 gespeichert. Nur einer der acht in 03 und 04 erhaltenen Gray-Code-Bits wechselt zu einer bestimmten Zeit.

45 Im Decodierer 270 werden die in den Speichern 244 gespeicherten Gray-Code-Bits in einen natürlichen binären Code umgeschlüsselt. Dieser Decodierer ist eine Bank von Exklusiv-Oder-Gattern. Jedes Bit ausser dem am meisten signifikanten Bit wird durch Verarbeiten des Gray-Code-Bit im Exklusiv-50 ODER-Gatter mit dem nächst signifikanteren natürlichen binären Bit gebildet. Das am meisten signifikante natürliche binäre Bit ist das gleiche wie das am meisten signifikante Gray-Code-Bit.

Obwohl die vom Gray-Code umgeschlüsselten natürlichen 55 binären Bits inhärent untereinander synchronisiert sind, müssen diese Bits noch mit dem vierten natürlichen binären Bit synchronisiert werden, das vom Vorlauf/Nachlauf-Logikkreis stammt. Hierzu sind die Codespuren so ausgelegt, dass die vom Gray-Code abgeleiteten natürlichen binären Bits ein 6o Bit beinhalten, welches das vierte natürliche binäre Bit überlappt, aber das dem letztgenannten Bit um 90 Zyklusgrade nacheilt. Das zeigt Fig. 18, worin das vom Vorlauf/Nachlauf-Logikkreis erhaltene natürliche binäre Bit am Kopf aufscheint; die drei am wenigsten signifikanten natürlichen binären Bits, 65 die vom Gray-Code abgeleitet sind, scheinen darunter auf. Als nächstes sind die drei am wenigsten signifikanten Gray-Code-Bits dargestellt, von denen die natürlichen binären Bits abgeleitet wurden.

658 561

8

Das vom Gray-Code abgeleitete, am wenigsten signifikante natürliche binäre Bit wird mit dem am meisten signifikanten natürlichen binären Bit verglichen, das bereits mit der Feinspur verknüpft ist. Der Vergleich erfolgt in einem UND-Gatter 272 mit dem Kehrwert des 4NB-Bit als dem einen Eingangssignal und dem überlappenden natürlichen binären Bit von dem Gray-Code als dem anderen Eingangssignal. Wenn das natürliche binäre Bit eine Null und das vom Gray-Code abgeleitete natürliche binäre Überlappungs-Bit eine Eins ist, wird angenommen, dass beim ersterwähnten ein Übergang erfolgte, während die Gray-Code-Sequenz noch nacheilt. In diesem Falle wird zu der vollständigen dekodierten Gray-Code-Bitsequenz in einem Addierwerk 274 eine Eins addiert, um das überlappende Bit dem synchronisierten Bit gleich zu machen. Dies bringt die vollständige, vom Gray-Code abgeleitete Bitsequenz in Synchronisation mit der Feinspur. Das überflüssige überlappende Bit wird fallengelassen.

Die gleichzeitige Anwendung sowohl von natürlichen binären Codespuren als auch von Gray-Codespuren ist eine Besonderheit vorliegenden Systems. Wie bereits bemerkt, benötigt die V-Abtastung zwei Detektoren je Codespur, während der Gray-Code lediglich mit einem Detektor auskommt. Aus diesem Grunde verwenden einige bekannte Systeme den Gray-Code, um sämtliche zykluszählenden Bits zu erhalten. Andererseits haben andere bekannte Systeme V-Abtastung verwendet, um Mehrfachschlitze je Codespur zu ermöglichen und um die Zahl der Detektorsignale zu erhöhen.

Fig. 19 veranschaulicht die Verbesserung im Schlitzbereich und die dadurch bewirkte Anhebung des Anzeigepegels, welche durch die kombinierte Anwendung der V-Abtastung und des Gray-Code möglich ist. Durch Beschränkung des Gray-Code auf die verhältnismässig groben Spuren ist der Schlitzbereich vielfach breiter als dies möglich wäre, wenn der Gray-Code für sämtliche Spuren angewandt würde. Der Gray-Code wird zum natürlichen binären in einem Prozess decodiert, der vom am meisten signifikanten Bit zum am wenigsten signifikanten Bit fortschreitet. Beim Decodieren der Gray-Code-Signale erfolgt ein Übergang von jeder Spur, einschliesslich der gröbsten, zu den Bits mit feinster Auflösung und ist in diesen enthalten. Somit ist die Schlitzbreite einer jeden Spur durch die feinste Codespur bestimmt. Weil für den am meisten signifikanten Gray-Code-Bit im Codierer üblicherweise ein Zyklus je Umdrehung vorgesehen ist, kann man keine Mittelwerte über mehrere Zyklen der Grobspur bilden. Diese Unmöglichkeit, auch aus den gröbsten Codespuren Mittelwerte zu bilden, beschränkt die Genauigkeit einer jeden Bitsequenz, einschliesslich derjeniger mit der höchsten Auflösung.

Die natürliche binäre V-Abtastung ist gekennzeichnet durch eine Feinspur, welche vollständig die Genauigkeit bestimmt, jedoch auf Kosten zweier Detektoren je Bit. Die Zählfrequenz rückt von den feineren Bits zu den gröberen Bits vor; Übergänge der gröberen Bits haben keinen Einfluss auf die letzte Genauigkeit, wie dies beim Gray-Code der Fall ist.

Es ist nun ein besonderer Vorteil der Erfindung, dass durch sie die der V-Abtastung eigene Genauigkeit der ganzen neuen Codieranordnung zugute kommt.

Die besondere Komplexität der V-Abtastung wird lediglich für wenige Codespuren benötigt. Sobald die Codefrequenz verhältnismässig grob ist, wird die nutzbare Breite des Gray-Code-Schlitzes hinreichend gross, um bedeutendere Detektorströme zu erlauben. Da nunmehr in vorteilhafter Weise der Gray-Code im Verbund mit einer V-Abtastung angewandt wird, ist die Genauigkeit nicht begrenzt, wie dies früher bei bekannten Gray-Code-Sequenzen der Fall war.

Wie in Fig. 19A dargestellt, sehen die Mehrfach-Schlitzgitter bei jedem natürlichen binären Detektor eine wirksame Schlitzbreite von 0,38 mm (0,015 Zoll) vor. Die Anzahl der Schlitze eines Viertel-Codezyklus bei jedem Detektor liegen zwischen drei bei der 4NB-Spur und 48 bei der Feinspur. Jeder Gray-Codeschlitz hat eine Breite von 0,0635 mm (0,0025 Zoll), das ist ein Achtel der Breite des 4BN-Zyklus. Für scharfen Kontrast hat bei einem reinen Gray-Code-System mit 14 Bit, 16384 Statement, 50,8 mm (2 Zoll) Durchmesser der Codescheibe jeder Viertel-Bitschlitz eine Breite von 0,00203 mm (0,00004 Zoll). Somit ist durch das kombinierte natürliche binäre und Gray-Code-System die schmälste wirksame Schlitzbreite 30 mal so gross als bei einem reinen Gray-Code-System.

Der Gray-Code-Decodierer einschliesslich des Decodierers 270, des UND-Gatters 272 sowie des Addierwerks 274 lassen sich leicht durch ein ROM-Chip ersetzen. Das Eingangssignal des ROM würde die acht Bits beinhalten, die in den Gray-Code Speichern 244 gespeichert sind; ferner das überlappende Bit aus den NB-Speichern 242. Hierfür wären 29 oder 512 Adressen im ROM erforderlich.'Die sieben erforderlichen NB-Bits plus das überlappende Bit können dem Acht-Bit Ausgang eines 512 x 8 Speicherchip entnommen werden.

Anwender von optischen Decodierern verwenden oft auch sonst Mikroprozessoren. Sofern ein solcher Mikroprozessor über nicht ausgenützte Kapazitäten verfügt, ermöglicht das Konzept des optischen Multiplexens das Entschlüsseln im Mikroprozessor unter erheblichen Ersparnissen in der Anlage. Ein Beispiel eines solchen Systems ist in Fig. 20 dargestellt. Es handelt sich hier um ein zweiachsiges System, in welchem zwei optische Codierer zum Datenverarbeiten der Höhe und des Azi-muth eines mechanischen Systems dienen.

Wie Fig. 20 zeigt, werden sowohl die Azimuth-Code-Leseoptik 280 als auch die Höhen-Code-Leseoptik 282 jede durch einen LED Treiber 284 gesteuert, der wiederum durch den Mikroprozessor 286 gesteuert ist. Während unterschiedlicher Phasen der Zeitsequenz werden die Sinus- und Cosinus-Signale der zugehörigen Code-Leseoptiken durch Verstärker 288 und 290 einem vektorbildenden sowie quadrierenden Kreis 292 zugeführt. In diesem Falle werden nur drei Bits von der Feinspur abgeleitet; es werden somit nur vier Vektoren zum Bilden der X2, X4 und X8-Bits benötigt. Diese vier Vektoren werden in den Mikroprozessor eingegeben.

Der Mikroprozessor übernimmt die Funktion der Exklusiv-ODER-Gatter in einem herkömmlichen X8-Multiplizierer.

Durch digitalisierende und verstärkende Kreise 294, 296, 298 und 300 werden vier zusätzliche Kanäle von den Code-Lese-optiken 289 und 282 nach der Zeit gemultiplext. Die digitalisierten Signale Dl bis D4 werden in den Mikroprozessor eingegeben, welcher die natürlichen binären sowie die Gray-Code-Bits entschlüsselt.

Die Zeitsequenz zum Steuern der lichtemittierenden Dioden in den Code-Leseoptiken wird im LED-Treiber 284 unter Steuerung durch fünf Zeitsignale 01, 02, 03, und 04 sowie der Azimuth/Elevation-Wahl erzeugt. Der LED-Treiber 284 bewirkt acht zeitlich phasenverschobene Signale, vier zum Erregen der Azimuth-Code-Leseoptiken und vier zum Erregen der Höhen-Code-Leseoptiken.

Während der ersten Phase werden die LED's über der Azimuth-Feinspur sowie die ersten und zweiten NB-Spuren erregt. Hierdurch erhalten die 0, 90, 45 und 135 Grad Vektoren Energie und die ersten und zweiten NB-Vor- und Nachlaufsignale Dl bis D4. Die acht so gebildeten Bits werden in dem Hilfsspeicher des Mikroprozessors gespeichert. In der nächsten Phase erhält die dritte NB-Spur Licht und es werden die Vor- und Nachlaufsignale dieser Spur dem Mikroprozessor über Leitungen Dl und D2 zugeführt. In der dritten Phase erhalten vier Gray-Codespuren Licht und es gibt vier Gray-Code-Bitsignale für den Mikroprozessor auf Leitungen Dl bis D4. Zum Abschluss der Azimuth-Code-Ablesung werden in der vierten Phase die Gray-Code-Bits 5 bis 8 dem Mikroprozessor auf Leitungen Dl bis D4 eingegeben. In den Phasen fünf bis acht wird diese Datenerfassungssequenz für den Höhendaten-Decodierer wiederholt.

5

10

15

20

25

30

35

40

45

50

55

60

65

9

658 561

Sodann digitalisiert der Mikroprozessor die Daten und bildet zwei Dreizehn-Bit-NB-Codesequenzen, eine für jede Achse. Für einen Anwendungsfall werden die Daten dann beispielsweise mit 6400/8192 multipliziert und in binär-codierte Dezimale umgewandelt, um einen militärischen 6400 Artillerie-Code zu bilden. Nach etwa sechs Millisekunden Rechnerarbeit schaltet der Mikroprozessor das Ergebnis als Ausgangssignal in die Speicher 302, 304, 306 und 308. Diese Speicher können im Hinblick auf Serienrechnungen geschaltet s sein.

v

13 Blätter Zeichnungen

Claims

658 561

2

PATENTANSPRÜCHE

1. Optische Codieranordnung mit einer Codierscheibe, die mehrere konzentrische optische Coderspuren trägt, mit einer die Codespuren beleuchtenden Vorrichtung, mit Detektoren zum Erfassen des durch die Codespuren gelangenden Lichts und mit entschlüsselnden Kreisen, die in Abhängigkeit von den Ausgangssignalen der Detektoren ein die Winkelstellung der Codierscheibe angebendes Winkelsignal liefern, gekennzeichnet durch Mittel zum optischen Multiplexen von aus mehreren aufeinanderfolgend eingeschalteten Beleuchtungseinrichtungen gewonnenen Codespursignalen, durch gemeinsame Detektorausgänge, von welchen jeder einer einzelnen Codespur in jeder einer Mehrzahl von Codespurgruppen zugeordnet ist, und durch eine Decodierschaltung zum Entmultiplexen der Signale der gemeinsamen Detektorausgänge, um ein Winkelausgangssignal zu erzeugen, das auf der Information jeder der Codespuren beruht.
2. Codieranordnung nach Anspruch 1, gekennzeichnet durch mehrere Beleuchtungseinrichtungen, die Gruppen von Codespuren zugeordnet sind, wobei jede Beleuchtungseinrichtung gegenüber den nicht zugeordneten Codespuren optisch abgeschirmt ist, und durch Einrichtungen zum aufeinanderfolgenden Schalten der Beleuchtungseinrichtungen, um die Codespursignale optisch zu multiplexen.
3. Codieranordnung nach Anspruch 1 oder 2, gekennzeichnet durch je einen jeder Codespur zugeordneten individuellen Photodetektor, wobei mit jedem gemeinsamen Detektorausgang mehrere Photodetektoren verbunden sind.
4. Codieranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Codespuren eine Feincodespur, mindestens eine signifikantere, für ein natürliches binäres Ausgangssignal codierte Spur und mindestens zwei am meisten signifikante, für ein Grey-Code-Ausgangssignal codierte Grobspuren enthält, dass die den signifikanteren, natürlichen binären Spuren zugeordneten Detektoren mindestens einen Vorlaufdetektor und einen Nachlaufdetektor enthalten, dass die diesen Spuren zugeordnete Decodierschaltung Mittel zum Wählen des Ausgangssignals des Vorlaufdetektors oder des Nachlaufdetektors enthält, um jede Spur mit der vorangehenden Spur zu synchronisieren, und dass die den am meisten signifikanten Grey-Code-Spuren zugeordnete Decodierschaltung Mittel zum Synchronisieren dieser Spuren mit den signifikanteren Spuren enthält.
5. Codieranordnung nach Anspruch 4, dadurch gekennzeichnet, dass die Mittel zum Synchronisieren der am meisten signifikanten Spuren mit den signifikanteren Spuren eine Deco-dieranordnung zum Decodieren des Grey-Code-Ausgangssignals zu einem natürlichen binären Ausgangssignal enthält, welches das natürliche binäre Ausgangssignal der signifikanteren Spuren um 1 Bit überlappt, ferner einen Komparator zum Vergleich der überlappenden Bits, und eine Anordnung zum Verändern des natürlichen binären Ausgangssignals der am meisten signifikanten Codespuren in Abhängigkeit von den Werten der überlappenden Bits.
6. Codieranordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass zur Beleuchtung jedes den signifikanteren Codespuren zugeordneten Detektors mehrfache Schlitze vorhanden sind, wobei sich die Schlitze über mehrere Codezyklen erstrecken.
7. Codieranordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Codierscheibe eine Feincodespur trägt, dass die Detektoren zur Erzeugung von sinusförmigen Ausgangssignalen in Funktion der Winkelstellung der Codierscheibe ausgebildet sind, dass eine Multiplizierschaltung vorhanden ist, welche aus den sinusförmigen Ausgangssignalen ein digitales Mehrbitsignal dadurch erzeugt, dass sie eine Familie phasenverschobener Sinusschwingungen in Parallelkreisen ableitet, die Familie der Sinusschwingungen in Rechteckschwingungen umsetzt und die Rechteckschwingungen der Parallelkreise logisch verknüpft, wobei die Multiplizierschaltung dazu ausgebildet ist, ein digitales Mehrbitsignal direkt aus dem sinusförmigen Detektor-Ausgangssignalen einzig über eines von mehreren Segmenten des Feinspurzyklus zu bilden, und dass eine Schaltungsanordnung zum selektiven Verändern der sinusförmigen Eingangssignale der Multiplizierschaltung vorhanden ist, derart, dass diese Eingangssignale über jedes der genannten Segmente des Feinspurzyklus identisch sind.
8. Codieranordnung nach Anspruch 7, dadurch gekennzeichnet, dass die Detektoren zur Abgabe von zwei sinusförmigen Ausgangssignalen als Funktion der Winkelstellung der Codierscheibe ausgebildet sind, dass die Multiplizierschaltung zur Abgabe eines digitalen Mehrbitsignals aus den sinusförmigen Ausgangssignalen derart ausgebildet ist, dass die sinusförmigen Ausgangssignale in Parallelkreisen gewichtet und summiert werden, die summierten Signale in Rechtecksignale umgesetzt werden und die Rechtecksignale aus Parallelkreisen logisch verknüpft werden, dass ferner eine Anordnung zur Erzeugung mehrerer Sinusschwingungen vorhanden ist, wobei die Phasenwinkel der Sinusschwingungen gleiche Winkelsegmente des sich gesamthaft über 360° erstreckenden Feinspurzyklus definieren, dass eine Segmentwahlschaltung zur Erzeugung der am meisten signifikanten, aus der Feinspur abgeleiteten Bits vorhanden ist, wobei diese Bits ein Segment des Feinspurzyklus angeben, und dass eine Schaltanordnung zum Aufschalten eines Paares der Sinusschwingungen auf eine Multiplizierschaltung in Abhängigkeit vom Winkelsegment des Feinspurzyklus, welches durch die am meisten signifikanten Bits angegeben wird, vorhanden ist.
9. Codieranordnung nach Anspruch 7, dadurch gekennzeichnet, dass die Detektoren zur Abgabe von zwei sinusförmigen Ausgangssignalen als Funktion der Winkelstellung der Codierscheibe ausgebildet sind, dass die Multiplizierschaltung zur Abgabe eines digitalen Mehrbitsignals aus den sinusförmigen Ausgangssignalen derart ausgebildet ist, dass die sinusförmigen Ausgangssignale in Parallelkreisen gewichtet und summiert werden, die summierten Signale in Rechtecksignale umgesetzt werden und die Rechtecksignale aus Parallelkreisen logisch verknüpft werden, dass ferner eine Anordnung zur Erzeugung von 2n Sinusschwingungen vorhanden ist, wobei n eine ganze Zahl grösser als eins ist und wobei die Phasenwinkel der 2" Sinusschwingungen 2™ gleiche Winkelsegmente des sich gesamthaft über 360° erstreckenden Feinspurzyklus definieren, dass eine Segmentwahlschaltung zur Erzeugung der n am meisten signifikanten, aus der Feinspur abgeleiteten Bits vorhanden ist, wobei diese Bits ein Segment des Feinspurzyklus angeben, und dass eine Schaltanordnung zum Aufschalten eines Paares der 2" Sinusschwingungen auf eine Multiplizierschaltung in Abhängigkeit vom Winkelsegment des Feinspurzyklus, welches durch die n am meisten signifikanten Bits angegeben wird, vorhanden ist.
10. Codieranordnung nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die sinusförmigen Ausgangssignale eine Phasendifferenz von 90° haben, dass eine Anordnung zur Erzeugung von zwei natürlichen binären Bits aus den zwei sinusförmigen Detektorausgangssignalen als die am meisten signifikanten, aus der Feinspur abgeleiteten Stellungsbits vorhanden ist, dass eine Anordnung zum Umkehren der sinusförmigen Detektorausgangssignale vorhanden ist, dass eine Schaltanordnung zum Aufschalten von Paaren der sinusförmigen Detektorsignale und ihrer Kehrwerte auf eine Multiplizierschaltung in Abhängigkeit von dem durch die am meisten signifikanten Bits angegebenen Quadranten innerhalb des Feinspurzyklus vorhanden ist, und dass die Multiplizierschaltung dazu ausgebildet ist, die geschalteten Paare der sinusförmigen Signale in Parallelkreisen zu wichten und zu summieren, die summierten Signale in Rechtecksignale umzusetzen und die Rechtecksignale der Parallelkreise logisch zu verknüpfen, um die weniger signifikanten binären, aus der Feinspur abgeleiteten Bits zu bilden.
11. Codieranordnung nach Anspruch 10, dadurch gekenn5

10

15

20

25

30

35

40

45

50

55

60

65

3

658 561

zeichnet, dass die Phasenwinkel der summierten Signale gleich-mässig einer Winkelbereich von 90° überdecken.
12. Codieranordnung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch gemeinsame Detektorausgänge, die Gruppen von gemultiplexten Codespuren zugeordnet sind, durch eine Decodierschaltung zum Entmultiplexen der Signale der gemeinsamen Detektorausgänge, durch eine Multiplizierschaltung zur Erzeugung eines digitalen Mehrbitsignals aus sinusförmigen Ausgangssignalen einer Feinspur durch Ableiten einer Familie phasenverschobener Sinusschwingungen in Parallelkreisen, Umsetzen der Familie der Sinusschwingungen in Rechteckschwingungen und logisches Verknüpfen der Rechteckschwingungen der Parallelkreise, wobei die Multiplizierschaltung dazu ausgebildet ist, ein digitales Mehrbitsignal direkt aus den sinusförmigen Detektor-Ausgangssignalen einzig über eines von mehreren Segmenten des Feinspurzyklus zu bilden, und durch eine Schaltungsanordnung zum selektiven Verändern der sinusförmigen Eingangssignale der Multiplizierschaltung, derart,

dass diese Eingangssignale über jedes der genannten Segmente des Feinspurzyklus identisch sind, wobei die signifikanteren Spuren zugeordneten Detektoren mindestens einen Vorlaufdetektor und einen Nachlaufdetektor enthalten, wobei ferner die diesen Spuren zugeordnete Decodierschaltung Mittel zum Wählen des Ausgangssignals entweder des Vorlaufdetektors oder des Nachlaufdetektors enthalten, um jede Spur mit der vorangehenden Spur zu synchronisieren, und wobei eine am meisten signifikanten Grey-Code-Spuren zugeordnete Decodierschaltung Mittel zum Synchronisieren dieser Spuren mit den natürlichen binären Spuren enthält.