CN100490077C - 碳化硅半导体元件及其制造方法 - Google Patents

碳化硅半导体元件及其制造方法 Download PDF

Info

Publication number
CN100490077C
CN100490077C CNB2005800003598A CN200580000359A CN100490077C CN 100490077 C CN100490077 C CN 100490077C CN B2005800003598 A CNB2005800003598 A CN B2005800003598A CN 200580000359 A CN200580000359 A CN 200580000359A CN 100490077 C CN100490077 C CN 100490077C
Authority
CN
China
Prior art keywords
silicon carbide
layer
semiconductor device
carbide semiconductor
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800003598A
Other languages
English (en)
Other versions
CN1788335A (zh
Inventor
高桥邦方
北畠真
山下贤哉
内田正雄
楠本修
宫永良子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1788335A publication Critical patent/CN1788335A/zh
Application granted granted Critical
Publication of CN100490077C publication Critical patent/CN100490077C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H10P30/2042—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors into crystalline silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

半导体元件的制造方法，包括：向形成在碳化硅衬底1上的碳化硅薄膜2内注入离子的工序，通过在减压气体环境下加热碳化硅衬底，在碳化硅衬底表面上形成碳层5的工序，以及在与形成碳层5的工序相比压力更高且温度更高的气体环境下对碳化硅衬底进行活化退火的工序。

Description

碳化硅半导体元件及其制造方法
技术领域
本发明涉及一种使用了碳化硅衬底的半导体元件及其制造方法。
背景技术
碳化硅(SiC：Silicon Carbide)，因为与硅(Si)相比带隙既大，导致绝缘击穿的电场强度又高，所以是一种期待应用到下一代低损耗功率器件等中的半导体材料。碳化硅具有多种多晶型：立方晶系的3C—SiC、六角晶系的6H—SiC、4H—SiC等。其中，为了制作实用的碳化硅半导体元件一般使用的是6H—SiC和4H—SiC。其中，以与垂直于晶轴即c轴的(0001)面大致相同的面为主面的碳化硅衬底(SiC衬底)经常用来制作碳化硅半导体元件(SiC半导体元件)。
为形成碳化硅半导体元件，需要在碳化硅衬底上形成成为半导体元件的活性区域的外延生长层，在该外延生长层的选出的区域控制导电型和载流子浓度。为在选出的局部区域形成杂质掺杂层，利用将杂质掺杂剂离子注入到外延生长层中的手法。
在此，说明利用离子注入形成由碳化硅构成的MOSFET(MetalOxide Semiconductor Field Effect Transistor)的一般方法。
图9(a)～图9(d)是显示为形成由碳化硅构成的MOSFET的一般方法的剖面图。
首先，在图9(a)所示的工序中，使碳化硅薄膜在碳化硅衬底140上外延生长，形成n型漂移层141。在本工序中，故意使碳化硅衬底140的(0001)面有小小的角度(几度)，增大衬底表面的台阶密度，通过台阶的横向生长即台阶生成(step-flow)使碳化硅薄膜生长。现在，一般以(0001)面为基准面，使4H—SiC在[11—20]方向上成8度的角度(offcutangle)；使6H—SiC成3.5度的角度。
接着，在图9(b)所示的工序中，在n型漂移层141上面形成离子注入用注入掩模142。该注入掩模142覆盖n型漂移层141的一部分，使在后面的工序中成为p型阱143的区域开口。
接着，在图9(c)所示的工序中，从注入掩模142上面向n型漂移层141内注入铝(Al)离子144。
之后，在图9(d)所示的工序中，除去注入掩模142后，在稀有气体(例如氩气)环境下，将碳化硅衬底140加热到1700℃或1700℃以上的温度进行活化退火处理，以便修复因离子注入而造成的损坏且活化所注入的杂质离子。通过该活化退火处理，在n型漂移层141的一部分就形成了p型阱区域143。
此后，能够进行追加的离子注入和电极形成等，制作纵型MOSFET。
但是，在图9(d)所示的工序中，因为以高温处理碳化硅衬底，所以在注入离子的区域上面形成了宏观台阶(macro step)145。再说，虽然与离子注入区域的宏观台阶145相比尺寸更小，但是未注入离子的区域上面也形成了宏观台阶146。在此，每几层形成在碳化硅薄膜表面上的原子层级别的台阶，合并起来构成一个宏观台阶。这样，在如图9所示的现有技术中，在活化退火后的碳化硅薄膜上面形成由宏观台阶所造成的凹凸，成为提高半导体元件性能的很大的妨碍。补充说明一下，一般认为，形成在离子注入区域的宏观台阶145的尺寸之所以比形成在未离子注入的区域的宏观台阶146大，是因为由于离子注入造成了损坏，从而硅原子和碳原子容易从碳化硅薄膜表面上脱离之故。活化退火的温度越高，宏观台阶145的尺寸就越大，有时台阶高度(参照图9(d))达到几十nm，平台(terrace)宽度到达几百nm。
宏观台阶的形成是包括MOSFET的很多半导体元件性能下降的原因。比如说，在是肖脱基二极管的情况下有这样的不良现象：在形成在碳化硅薄膜上面的肖脱基电极中宏观台阶前端部分产生电场集中，耐压下降。在是电流流过碳化硅薄膜表层的MESFET(Metal Semiconductor FieldEffect Transistor)的情况下，有这样的不良现象：在宏观台阶中发生载流子的混乱，移动率下降，互导也下降。再说，是在碳化硅薄膜上面上通过热氧化形成栅极氧化膜的MOSFET的情况下，有这样的不良现象：因为形成在宏观台阶的台阶侧壁部分和平台部分的氧化膜厚度相互不同，所以施加栅极电压形成的反转层厚度也不均匀，从而沟道移动率下降。这样，在现有的方法下，即使利用碳化硅制作半导体元件，也难以得到根据碳化硅本身的优秀的物理特性值所期待的电气特性。
于是，已提案过进行活化退火前在碳化硅薄膜上面上形成类钻碳(DLC：Diamond Like Carbon)膜、光致抗蚀剂作为保护膜，以免在碳化硅薄膜上面由于活化退火形成台阶(例如，参照专利文献1)。
《专利文献1》日本公开专利公报特开2001—68428号公报
然而，专利文献1所公开的现有碳化硅半导体元件及其制造方法中，存在以下不良现象。
首先，因为在碳化硅薄膜上面上形成类钻碳膜、光致抗蚀剂作为保护膜，所以半导体元件的制造工序数会增加的问题。根据半导体元件的结构，也有需要进行多次活化退火的时候，但是在现有方法中，每次进行活化退火都要形成保护膜。再说，需要新的装置形成这样的保护膜，制造成本也大。还需要进行活化退火后除去保护膜的工序、除去保护膜的装置。
除了这些问题以外，还有这样的可能性：在1600℃或1600℃以上的高温下进行活化退火时，保护膜中的杂质由于扩散而侵入到碳化硅薄膜中，或者退火炉内由从保护膜升华出的杂质受到污染。在受到这种杂质的污染的情况下，碳化硅半导体元件的特性明显下降。
因此，即使能利用这样的对策控制台阶聚束(step bunching)的形成，形成特性优秀的碳化硅半导体元件也非常困难。因此，希望通过活化退火在表面上不形成凹凸，并且无由于杂质导致的特性恶化的碳化硅半导体元件及其制造方法。
发明内容
本发明正是为解决这些问题而研究开发出来的。其目的在于：提供一种能够提高注入的杂质的活化率，将碳化硅薄膜上面保持得很平坦的碳化硅半导体元件的制造方法和按照该方法制造出的碳化硅半导体元件。
为了解决上述课题，本发明的碳化硅半导体元件的制造方法包括：向碳化硅层(包括碳化硅衬底和外延生长在碳化硅衬底上的碳化硅膜在内)注入杂质离子的工序(a)，通过加热所述碳化硅层在所述碳化硅层表面上形成碳层的工序(b)，以及所述工序(b)之后，在与所述工序(b)相比温度更高的气体环境下对所述碳化硅层进行活化退火处理的工序(c)。
根据该方法，能在形成了碳层的状态下进行工序(c)的活化退火处理，所以即使以高温进行活化退火也能使形成在离子注入区域表面上的宏观台阶更小。因此，能在不使注入在碳化硅衬底或碳化硅膜中的杂质的活化率下降的情况下，制作出与现有技术相比碳化硅衬底或碳化硅膜上面平坦化了的半导体元件。特别是根据本发明的方法，因为成为保护膜的碳层是由碳化硅衬底或碳化硅膜生成出来的，所以能够防止由抗蚀剂膜的成分等杂质污染半导体元件。
因为通过在所述工序(b)中，在低于大气压的压力条件下形成所述碳层，在所述工序(c)中，在比所述工序(b)更高的压力条件下进行活化退火处理，在工序(b)中促进硅从碳化硅衬底或碳化硅膜表面的升华，所以与在与工序(c)一样的压力条件下进行工序(b)的情况相比能更快地形成碳层。
最好是在同一个加热炉内进行所述工序(b)和所述工序(c)。这样，就能减少使用的装置的种类，简化工序。
最好是在所述工序(b)中，在包括氢的气体环境下形成所述碳层，这样能促进碳层的形成。
最好是在所述工序(b)中，在高于等于1×10-5Pa且低于等于10Pa的压力条件下形成所述碳层。因为有下述忧虑之故：在压力高于10Pa的情况下，台阶通过加热处理形成在碳化硅衬底或碳化硅膜上面；在压力低于10-5Pa的情况下，连碳也通过加热处理会升华。
最好是在所述工序(b)中，所述碳化硅层的温度高于等于1100℃且低于等于1400℃。因为有下述忧虑之故：在衬底温度低于1100℃的情况下，不发生硅从衬底表面的升华；在高于1400℃的情况下，连碳也会升华。
最好是在所述工序(c)中，在高于等于1kPa且低于等于100kPa的压力条件下，设所述碳化硅层的温度高于等于1500℃且低于等于2000℃，进行活化退火处理。通过在该压力和温度范围内进行活化退火，能够充分地提高杂质的活化率。
还包括所述工序(c)之后，在包括氧原子的气体环境下加热所述碳化硅层，除去所述碳层的工序(d)，这样就能使碳膜与氧分子反应而除去碳膜。
在所述工序(d)中，如果所述碳化硅层的温度高于等于500℃且低于等于1000℃，就能更确实地除去碳层。特别是，最好使衬底温度为800℃。这样，就能使碳化硅不发生氧化反应，而且更有效地除去碳层。
在与所述工序(c)中的活化退火处理一样的加热炉内进行所述工序(d)中的碳层的除去，这样就能减少使用的装置的种类，简化工序。
本发明的碳化硅半导体元件包括：碳化硅层、形成在所述碳化硅层的一部分的杂质掺杂层以及设在所述碳化硅层上的电极，所述碳化硅层中所述杂质掺杂层和除了所述杂质掺杂层以外的区域，上面的台阶高度本质上一样高。补充说明一下，在本说明书和权利要求书中，“台阶高度”是指在碳化硅层表面上的各边边长10μm的正方形区域中，用台阶数除所有台阶的高度的和之值。如图9(d)所示，“台阶的高度”是指相邻的2个台阶中的晶面的高度之差(垂直于晶面的方向上的高度之差)。本发明的杂质掺杂层露出在碳化硅层上面的一部分。
这样，能通过本发明的碳化硅半导体元件的制造方法，使碳化硅层中的杂质掺杂层和其他区域的台阶高度本质上一样高。就是说，因为在碳化硅层上面上从碳化硅层生成出碳层，所以在碳层和碳化硅层的界面键很紧密地结合，即使进行为使杂质活化的退火，碳化硅层上面的宏观台阶的形成也受到控制。在现有技术中，在杂质掺杂层形成有与其他区域相比更大的宏观台阶；在本发明中，因为由与碳化硅层键紧密结合的碳层保护杂质掺杂层和其他区域，所以2种区域中的台阶高度本质上一样高。
本发明的碳化硅半导体元件中，例如在电流流过杂质掺杂层上面附近的情况下，能提高载流子的移动率。或者，在杂质掺杂层上设置肖脱基电极的情况下，能减少电场集中，使耐压提高。
最好是所述碳化硅层的所述上面上的台阶高度高于等于0.1nm且低于等于1nm。特别是在这种情况下，能够实现高耐压、能使电流密度高的电流流动的碳化硅半导体元件。
在形成本发明的碳化硅半导体元件的工序中，因为从碳化硅层形成出碳层，所以在所述杂质掺杂层中，除了碳、硅以及所述杂质掺杂层的掺杂剂以外的元素的浓度保持为低于等于1×1014cm-3。在现有技术中，在使用类钻碳膜、光致抗蚀剂作为保护膜的情况下，包含在保护膜中的杂质一扩散到碳化硅层中，碳化硅半导体元件的特性就恶化，这是一个忧虑。然而，在本发明中使用碳化硅层原来就含有的碳，碳化硅半导体元件的特性不会恶化。
补充说明一下，类钻碳本身是由碳构成的，但是利用等离子体化学汽相沉积(PCVD)法形成类钻碳的时候，有SUS容器(chamber)内的铬、镍、铁或锰这些杂质混进到类钻碳内之忧。在使用类钻碳作为保护膜的情况下，有该杂质侵入到碳化硅层内之忧。
抗蚀剂由碳、氢和氧构成。使用抗蚀剂作为保护膜的情况下，有这些元素扩散到碳化硅层中的。
综上所述，在本发明的碳化硅半导体元件中，与现有技术相比包含在类钻碳和抗蚀剂内的杂质浓度变低。就是说，氢、氧、铬、镍、锰及铁的浓度变低。
可以是这样的，本发明的碳化硅半导体元件还包括：设在所述碳化硅层上的栅极绝缘膜、设在所述栅极绝缘膜上的栅电极、以及与所述碳化硅层欧姆接触的第一电极。在这种情况下，因为能使栅极绝缘膜的膜厚与现有技术相比更均匀，所以能使栅极耐压更高。
可以是这样的，本发明的碳化硅半导体元件还包括：设在所述碳化硅层下面上的碳化硅衬底和与所述碳化硅衬底的下面欧姆接触的第二电极。在这种情况下，能够使例如纵型MOSFET等电流沿纵向流过的元件实现特性的提高。
可以是这样的，本发明的碳化硅半导体元件还包括：与所述碳化硅层肖脱基接触的第三电极。在这种情况下，因为能够良好地形成在碳化硅膜和第二电极之间所形成的肖脱基势垒，所以能够实现耐压提高了的半导体元件。
—发明的效果—
如上所述，根据本发明的半导体元件的制造方法，能够提供一种碳化硅半导体膜维持着平坦的表面，实现高活化率的碳化硅半导体元件。
附图说明
图1(a)～图1(d)是显示本发明的第一实施例所涉及的半导体元件的制造方法中，通过离子注入形成杂质掺杂层的工序的剖面图。
图2是显示用二次离子质量分析仪(SIMS)对活化退火后的衬底进行分析的结果的图。
图3是显示图1(b)～图1(d)所示的工序中的衬底温度、加热炉内的压力及气体供给量随时间变化的时序图。
图4是显示在图1(b)中形成的碳层的厚度和衬底温度的关系的曲线图。
图5(a)～图5(c)是显示本发明的第二实施例所涉及的碳化硅MOSFET的制造方法的剖面图。
图6(a)～图6(c)是显示本发明的第二实施例所涉及的碳化硅MOSFET的制造方法的剖面图。
图7(a)～图7(d)是显示本发明的实施例所涉及的肖脱基二极管的制造方法的剖面图。
图8(a)～图8(d)是显示本发明的实施例所涉及的MESFET的制造方法的剖面图。
图9(a)～图9(d)是显示为形成由碳化硅构成的MOSFET的一般方法的剖面图。
图10是显示在本发明的半导体元件的制造方法中使用的退火炉的结构的剖面图。
符号说明
1—碳化硅衬底；2—碳化硅薄膜；3—杂质离子；4—杂质离子注入层；5、25—碳层；6—杂质掺杂层；21—碳化硅衬底；22—n型漂移层；23—第一杂质离子注入层；24—第二杂质离子注入层；26—p型阱区域；27—源极用接触区域；28—栅极绝缘膜；29—源电极；30—漏电极；31—栅电极；150—反应炉；151—衬底；152—基座；153—支撑轴；154—线圈；155—氩气；156—氢气；157—氧气；158—气供气系统；159—气排气系统；160—排气用管道；161—压力调整阀；162—绝热材料。
具体实施方式
(第一实施例)
本发明的第一实施例所涉及的半导体元件的制造方法，在离子注入后的活化退火前在减压环境下进行退火，在衬底表面形成碳层，接着弄高压力和温度继续进行活化退火。下面，参考附图说明第一实施例所涉及的半导体元件及其制造方法。
图10是显示在本发明的半导体元件的制造方法中使用的退火炉的结构的剖面图。如该图所示，该退火炉包括：反应炉150、用以固定衬底151的碳制基座152、支撑轴153、用以加热试件的线圈154、用以供给反应炉150氩气155、氢气156及氧气157的气供气系统158、用以排出反应炉150内的气体的气排气系统159、排气用管道160以及压力调整阀161。基座152由绝热材料162覆盖其周围。被支撑轴153支撑着的基座152，借助使用了缠在反应炉150周围的线圈154的高频介质加热而被加热。
说明用该退火炉在离子注入后的碳化硅衬底上形成碳层后，进行活化退火的半导体元件的制造方法。
图1(a)～图1(d)是显示第一实施例的半导体元件的制造方法的剖面图。
首先，在图1(a)所述的工序中，准备在[11—20]方向上成8度、直径50mm的碳化硅衬底1。在此，使用例如n型4H—SiC衬底作为碳化硅衬底1。接着，通过CVD法，使碳化硅薄膜(碳化硅膜)2在碳化硅衬底1上外延生长，使该碳化薄膜的厚度为10μm。接着，利用离子注入装置向碳化硅薄膜2注入杂质离子3。这样，就形成了杂质离子注入层4(参照图1(b))。选择出例如用以形成p型掺杂层的铝离子作为在此注入的杂质离子3。具体说，以7种加速电压多级地注入铝离子。这时，分别注入加速电压分别为1.0MeV、1.6MeV及2.4MeV、剂量3×1014cm-3的离子，加速电压分别为3.3MeV和4.4MeV、剂量7×1014cm-3的离子，以及加速电压分别为5.6MeV和7.0MeV、剂量3×1014cm-3的离子。设注入离子时的衬底温度为室内温度。这样，就形成了平均掺杂浓度约为5×1018cm-3、厚度4μm的杂质离子注入层4。
接着，在图1(b)所示的工序中，在退火炉的基座152上设置形成有杂质离子注入层4的碳化硅衬底1后，通过气排气系统159进行容器内的抽真空。这时，设真空度(容器内的气压)约为10-4Pa。在对容器内已进行抽真空的状态下，在感应加热用线圈上施加20.0kHz、20kW的高频功率，将碳化硅衬底1加热到1250℃。在该状态下，进行60分钟的退火。这时，可以边使炉内保持着低压，边供给氢气。在这种情况下，由于氢的存在而能容易将硅和碳的结合切开。因此，能更容易地选出硅并使该硅升华。
图2是显示用二次离子质量分析仪(SIMS)对活化退火后的衬底进行分析的结果的图。如该图所示，衬底上部组成的分析结果显示，厚度约为30nm的碳层5形成在衬底表面即杂质离子注入层4上。
接着，在图1(c)所示的工序中，在在1250℃温度下对在表面上形成有碳层5的碳化硅衬底1进行加热的状态下，从气供气系统158供给退火气体环境用气体(退火气体)。选择氩气155作退火气体，设气体流量为每分钟0.5升。用压力调整阀161使容器内的压力增加，达到91kPa以后保持该值。之后，将衬底温度上升到1750℃，保持着该温度进行30分钟的活化退火。接着，边供给氩气155边停止在线圈154上施加高频功率，结束加热，冷却衬底151。通过该活化退火处理，使杂质离子注入层4中的铝离子活化，在碳化硅薄膜2中形成杂质掺杂层6。
接着，在图1(d)所示的工序中，为了除去碳层5，保持退火炉的容器内的衬底温度为800℃，供给流量每分钟5升的氧，进行30分钟的加热处理。通过该处理，衬底表层的碳层5被完全地除掉，杂质掺杂层6露出来。
本工序后，经过例如在杂质掺杂层6上形成电极等工序，能制作出MOSFET等各种各样的半导体元件。
补充说明一下，图3是显示图1(b)～图1(d)所示的工序中的衬底温度、加热炉内的压力及气体供给量随时间变化的时序图。
如该图所示，在图1(b)所示的形成碳层5的工序中，使加热炉内的压力为至少低于大气压的值，好是大约高于等于10-5Pa且低于等于10Pa；使衬底温度比活化退火温度低，即大约高于等于1100℃且低于等于1400℃。图4是显示在图1(b)中形成的碳层的厚度和衬底温度的关系的曲线图。从图4中能得知，在衬底温度高于等于1100℃且低于等于1400℃的情况下形成了碳层。这是因为如果衬底温度低于1100℃，就不产生硅(Si)的升华；如果高于1400℃，连碳(C)也就升华之故。就是说，因为Si在比C还低的温度下升华，所以通过如上述那样限定温度范围，从杂质离子注入层4选出Si并使该Si升华，只有C留在衬底表面。因此形成了碳层5。使炉内的压力小于大气压，是为了促进Si升华。不过，炉内的压力一低于10-5Pa，连C也就通过加热处理升华；一超过10Pa，台阶就形成在衬底表面上。因此最好是在所述压力范围进行处理。不过，只要衬底温度设在所述范围，形成碳层5这本身是可能的。
接着，在图1(c)所示的活化退火工序中，供给氩气，使加热炉的压力为至少比碳层5的形成工序高的压力，最好保持在高于等于1kPa且低于等于100kPa，设衬底温度高于等于1500℃且低于等于2000℃。补充说明一下，因为杂质的活化率与衬底温度大致成正比，所以在碳化硅的升华速度不大的范围下使衬底温度为比碳层5的形成工序高，就能使杂质掺杂层6中的活化率达到80％或80％以上。补充说明一下，在本说明书中，“活化率”是指用注入的杂质的浓度(密度)除包含在杂质掺杂层中的载流子浓度的值。载流子浓度能从每单位面积的电流量计算出来，注入的杂质的浓度(密度)能利用SIMS等测量出来。
接着，停止氩气的供给后，在图1(d)所示的工序中设衬底温度为高于等于500℃且低于等于1000℃的状态下，供给氧气。在本工序中，若衬底温度高于等于500℃且低于等于1000℃，就能使氧和碳层5互相有效地反应以除去碳层5。衬底温度最佳是800℃，这样使碳化硅不发生氧化反应即能除去碳层5。即使供给包括氧分子的气体来代替氧气，也能除去碳层。
接着，本案发明人，用原子间力显微镜(AFM：atomic forcemicroscope)来分析已按照所述方法进行了活化退火的衬底的表面状态。另外，准备了在与本实施例一样的条件下注入杂质离子后，又在现有技术的氩气环境下进行了活化退火的碳化硅衬底，以便比较。现有技术的活化退火条件是：衬底温度1750℃、氩气流量每分钟0.5升，保持退火时炉内压力为91kPa，退火时间为30分钟。也利用AFM测量了按照现有方法进行了活化退火的衬底的表面状态。
对本实施例的方法和根据现有技术的活化退火的结果的表面状态做一下比较，即得知与现有方法相比，根据本实施例的活化退火方法能使衬底表面的粗度减少几十倍。按照本实施例的方法处理的衬底上面的表面粗度约为0.5nm。在此，“表面粗度”的意思与台阶高度一样。还对按照本实施例的方法处理的衬底中的铝离子活化率进行了调查，结果显示，实现了约90％的非常高的活化率。
这些结果显示，根据本实施例的方法，就能在维持着平坦的表面的情况下实现高活化率。补充说明一下，在现有技术中，虽然使活化退火的温度开高以后，活化率提高，但因为宏观台阶变大，所以难以同时实现活化率的提高和宏观台阶的控制。
根据本实施例的方法，因为包含在抗蚀剂等中的杂质不进入用以进行活化退火的加热炉内，所以能够防止由于杂质导致的半导体元件的特性恶化。再说，因为能用与活化退火一样的加热炉形成用以控制宏观台阶的产生的碳层5，所以不需要引进新的装置，便能够简化为了制造半导体元件的工序。因为也能用与活化退火一样的加热炉进行碳层5的除去，所以与用不同的装置进行活化退火和碳层5的除去的情况相比，既能减少制造装置的数量，又能大大简化制造工序。
补充说明一下，在本实施例所说明的方法中，在同一个炉内连续进行了为形成碳层的退火和离子注入的活化退火，即使在不同的加热炉中进行各工序，也能得到与本实施例一样的效果。
在本实施例的所述方法中，在同一个炉内连续进行了离子注入的活化退火和碳层的除去，即使在不同的加热炉中进行各工序，也能得到与本实施例一样的效果。
在所述实施例中，通过热氧化除去了碳层，即使通过用氧的等离子处理、臭氧处理来除去碳层，也能得到与本实施例一样的效果。
在所述实施例中，使用了4H—SiC作碳化硅衬底，也可以使用由除了4H—SiC以外的多晶型构成的碳化硅衬底。
在本实施例的所述例子中，注入p型离子后形成了碳层，如果按照与此一样的方法注入n型离子，也能形成碳层。
补充说明一下，如图1(d)所示，按照所述方法制造出的碳化硅半导体元件包括：碳化硅衬底1，设在碳化硅衬底1主面上、厚度10μm的碳化硅薄膜2以及设在碳化硅薄膜2内、厚度4μm的杂质掺杂层6。杂质掺杂层6含有例如浓度为5×1018cm-3左右的p型杂质(铝等)。在此未示，碳化硅半导体元件，在例如杂质掺杂层6上、碳化硅衬底1背面上设有电极等，进行晶体管、二极管等半导体元件的工作。
在本实施例的碳化硅半导体元件中，在杂质掺杂层6上面形成有微小的高低差(台阶)，该台阶高度大约大于等于0.1nm且小于等于1nm。
因此，在是纵型MOSFET等在杂质掺杂层上设有栅极绝缘膜的元件的情况下，因为能使栅极绝缘膜的厚度均匀，且载流子的移动不被宏观台阶阻挡，所以能够提高耐压性，使电流密度高的电流流过。就此后面再详细讲。再说，因为杂质掺杂层6中的p型杂质的活化率高于等于80％，所以与活化率低的情况相比，能提高作为半导体元件的特性。
(第二实施例)
参照附图说明本发明的第二实施例，即引进了杂质的层的上面的台阶高度小于等于1nm的碳化硅MOSFET及其制造方法，作为碳化硅半导体元件之一例。
图5(a)～图5(c)、图6(a)～图6(c)是显示本实施例的碳化硅MOSFET的制造方法的剖面图。
首先，在图5(a)所示的工序中，准备碳化硅衬底21。使用例如主面在[11—20]方向上与(0001)面成8°、直径50mm的4H—Sic衬底作为碳化硅衬底21。该衬底是n型，载流子浓度为1×1018cm-3。
接着，通过CVD法，使n型杂质掺杂层在碳化硅衬底21上外延生长。这样，在碳化硅衬底21上就形成了厚度10μm、载流子浓度约5×1015cm-3的MOSFET的n型漂移层22。
接着，在图5(b)所示的工序中，在n型漂移层22上面形成由例如硅氧化膜(SiO2)构成的第一注入掩模(未示)，以形成第一杂质离子注入层23。该第一注入掩模覆盖n型漂移层22的一部分，将后来成为第一杂质离子注入层23的区域开了口。然后，从第一注入掩模的上方向n型漂移层22内多级地注入铝离子。在此，设铝离子的注入条件与第一实施例一样。
接着，除去第一注入掩模后，在衬底上形成由SiO2制成的第二注入掩模(未示)，使一部分开口。接着，通过第二注入掩模的开口部向第一杂质离子注入层23注入氮离子，在第一杂质离子注入层23内形成第二杂质离子注入层24。
接着，在图5(c)所示的工序中，在退火炉的基座152上设置衬底(已形成有各层的碳化硅衬底21)，用气排气系统已将容器内抽真空的状态下，把衬底加热到1250℃。然后，在该状态下进行180分钟的退火，形成厚度约为100nm的碳层25。
接着，在图6(a)所示的工序中，保持着衬底温度为1250℃，以每分钟0.5升的流量供给氩气，设容器内的压力为91kPa。之后，使衬底温度上升到1750℃，边保持着该温度边进行30分钟的活化退火。这样，包含在第一杂质离子注入层23和第二杂质离子注入层24中的杂质就被活化，分别形成为p型阱区域26和n型源极用接触区域27。p型阱区域26和n型源极用接触区域27中的杂质的活化率，分别高于等于80％。
接着，在图6(b)所示的工序中，保持退火炉的容器内的衬底温度为800℃，供给流量每分钟5升的氧气，进行30分钟的加热处理，以除去碳层25。通过该处理，设在碳化硅衬底21上方的碳层25被完全地除掉。这样，p型阱区域26和源极用接触区域27就露出来。补充说明一下，包含在p型阱区域26的载流子浓度为1×1017cm-3，形成了包含在源极用接触区域27的载流子浓度为1×1018cm-3的n型源极用接触区域27。形成在本工序的活化退火后的p型阱区域26和源极用接触区域27上面的台阶的高度大于等于0.1nm且小于等于1nm，与使用了现有方法的情况相比台阶高度减少到小于等于10分之1的值。
接着，在图6(c)所示的工序中，在1100℃温度下对衬底进行热氧化，在衬底表面形成厚度30nm的栅极绝缘膜28。之后，用电子束(EB)蒸镀装置在源极用接触区域27上面和碳化硅衬底21背面蒸镀上镍(Ni)。接着，用加热炉在1000℃温度下加热，在源极用接触区域27上形成成为第一欧姆电极的源电极29；在碳化硅衬底21背面上形成成为第二欧姆电极的漏电极30。
接着，在栅极绝缘膜28上蒸镀铝，进行栅电极31的形成，这样就形成了如图6(c)所示的结构的MOSFET。
按照上述方法制作了的MOSFET，包括：n型碳化硅衬底21，形成在所述碳化硅衬底21主面上的n型漂移层22，设在所述n型漂移层22内的p型阱区域26，设在所述p型阱区域26内的n型源极用接触区域27，设在所述n型漂移层22和p型阱区域26上的栅极绝缘膜28，设在所述栅极绝缘膜28上的栅电极31，设在所述源极用接触区域27上的源电极(欧姆电极)29以及设在所述碳化硅衬底21背面上的漏电极30。形成在p型阱区域26和源极用接触区域27上面的台阶高度大于等于0.1nm且小于等于1nm，n型漂移层22中的注入了离子的区域和未注入离子的区域，形成在上面的台阶高度基本均匀一致。
接着，为了检查本实施例所涉及的MOSFET的性能，测定了电流电压特性。下面说明其结果。
准备了按照现有技术进行活化退火而制作出的MOSFET，以便比较。现有技术的活化退火条件是：衬底温度1750℃、氩气流量每分钟0.5升，保持退火时炉内压力为91kPa，设退火时间为30分钟。补充说明一下，按照现有技术制作出的MOSFET的元件结构与本实施例的MOSFET一样。
测定了本实施例的MOSFET和现有技术的MOSFET工作时的漏极电流的值而进行比较后，得知了本实施例的MOSFET与根据现有技术形成的MOSFET相比漏极电流大2倍或2倍以上。认为其理由是这样的：在现有MOSFET中，因为台阶高度(表面粗度)大于等于10nm，所以流过p型阱区域26表面附近的载流子的移动率下降，漏极电流难以流过。与此相对，在本实施例的MOSFET中，因为p型阱区域26和源极用接触区域27的台阶高度小于等于1nm，所以载流子的移动率不下降，电流密度高的漏极电流流动。
上述，显示出：在注入离子后的活化退火处理之前在减压气体环境下进行退火，在衬底表面形成碳层，接着提高温度进行活化退火，这样就能在维持着平坦的表面的情况下实现高活化率，能制作出表面粗度小于等于1nm的碳化硅MOSFET。
补充说明一下，在本实施例中说明了MOSFET，再说，设有与碳化硅薄膜形成肖脱基势垒的栅电极、与碳化硅薄膜欧姆接触的源电极和漏电极的MESFET，包括设在碳化硅薄膜上的肖脱基电极和设在碳化硅衬底背面上的欧姆电极的肖脱基二极管等，也能得到与所述的一样的效果。
在所述实施例中说明了反转型MOSFET，积累型MOSFET也能得到与本实施例的MOSFET一样的效果。
在所述说明中，以MOSFET为例进行了说明，即使是利用离子注入制造出的、除了MOSFET以外的碳化硅半导体元件，只要把杂质掺杂层上面控制得比现有技术平坦，也就能提高电气特性。
(其他实施例)
除了在第二实施例中说明的MOSFET以外，还有肖脱基二极管、MESFET等是利用离子注入制造出来的，从而能应用本发明的制造方法。下面，说明把这些元件中的宏观台阶的尺寸控制得很小的方法。
图7(a)～图7(d)是显示本发明的实施例所涉及的肖脱基二极管的制造方法的剖面图。
首先，在图7(a)所示的工序中，利用CVD法在n型碳化硅衬底31上形成厚度10μm、载流子浓度约为5×1015cm-3的n型外延生长层32。在此，包含在n型碳化硅衬底31中的载流子浓度为1×1018cm-3。
接着，在图7(b)所示的工序中，向外延生长层32的一部分注入铝离子，形成保护环(guard ring)33a。
接着，在图7(c)所示的工序中，设衬底温度为1250℃，保持180分钟。这样，在衬底上来形成厚度100nm的碳层35。接着，用与退火工序一样的加热炉把衬底温度提高到1750℃，使保护环33a内的杂质活化，形成保护环33。
接着，在图7(d)所示的工序中，在n型碳化硅衬底31背面上蒸镀上镍，在1000℃温度下加热，形成欧姆电极39。在外延生长层32上面蒸镀上Ti(钛)，形成肖脱基电极37。
按照所述方法制造出的肖脱基二极管，如图7(d)所示，包括：n型碳化硅衬底31，设在n型碳化硅衬底31上、由n型SiC构成的外延生长层32，设在外延生长层32上、由钛构成的肖脱基电极37，设在外延生长层32中位于肖脱基电极37两侧下方的区域、含有p型杂质的保护环33以及设在n型碳化硅衬底31背面上、由镍构成的欧姆电极39。
在图7(c)所示的工序中，因为在为了使杂质活化的退火处理之前形成碳层35，所以在本实施例的肖脱基二极管中，外延生长层32上面的台阶高度受到控制，为大于等于0.1nm小于等于1nm左右。于是，与现有技术的肖脱基二极管相比，在本实施例的肖脱基二极管中能控制肖脱基电极37和外延生长层32的界面处的电场集中，能提高耐压。
接着，还说明用本发明的方法制造出的MESFET。
图8(a)～图8(d)是显示本发明的实施例所涉及的MESFET的制造方法的剖面图。
首先，在图8(a)所示的工序中，利用CVD法使由碳化硅构成的未掺杂层43在碳化硅衬底41上生长，使该未掺杂层43为厚度10μm。接着，使载流子浓度约5×1017cm-3、由碳化硅构成的沟道层45在未掺杂层43上生长，使该沟道层45为厚度200μm。
接着，在图8(b)所示的工序中，向沟道层45和未掺杂层43的一部分注入氮离子，形成源极用接触区域47a和漏极用接触区域49a，将沟道层45中未掺杂的部分(图8(c)以后所示的沟道层45)夹起来。
接着，如图8(c)所示，在1250℃温度下对衬底进行180分钟的退火处理，在衬底上形成厚度100nm的碳层51。接着，用与退火工序一样的加热炉把衬底温度提高到1750℃进行活化退火，形成源极区域47和漏极区域49。
之后，如图8(d)所示，在源极区域47和漏极区域49上面蒸镀上镍，再在1000℃温度下加热，形成源电极53和漏电极55。在沟道层45上面还蒸镀上钛，形成栅电极。
按照所述方法制造出的本实施例的MESFET，包括：碳化硅衬底41，设在碳化硅衬底41上、厚度10μm、由未掺杂的SiC构成的未掺杂层43，设在未掺杂层43上、由含有n型杂质的SiC构成的沟道层45，设在沟道层45上的栅电极57，形成在未掺杂层43和沟道层45中位于栅电极57两侧下方的区域的源极区域47和漏极区域49，设在源极区域47上的源电极53以及设在漏极区域49上的漏电极55。
在本实施例的MESFET中，源极区域47和漏极区域49及沟道层45的各上面的台阶高度受到控制，为大于等于0.1nm小于等于1nm左右。因此，与现有的MESFET相比，本实施例的MESFET中载流子的混乱受到控制，互导也提高了。
—实用性—
在等离子显示等要求高电压下工作的机器中非常适合使用本发明的碳化硅半导体元件。

Claims (15)

1.一种碳化硅半导体元件的制造方法，其特征在于：包括：
向碳化硅层注入杂质离子的工序(a)，
通过在低于大气压的压力条件下加热所述碳化硅层，在所述碳化硅层表面上形成碳层的工序(b)，
以及所述工序(b)之后，在与所述工序(b)相比温度更高的气体环境下，并且在比所述工序(b)高的压力条件下对所述碳化硅层进行活化退火处理的工序(c)。
2.根据权利要求1所述的碳化硅半导体元件的制造方法，其特征在于：
在同一个加热炉内进行所述工序(b)和所述工序(c)。
3.根据权利要求1所述的碳化硅半导体元件的制造方法，其特征在于：
在所述工序(b)中，在存在包括氢的气体的环境下形成所述碳层。
4.根据权利要求1所述的碳化硅半导体元件的制造方法，其特征在于：
在所述工序(b)中，在高于等于1×10-5Pa且低于等于10Pa的压力条件下形成所述碳层。
5.根据权利要求1所述的碳化硅半导体元件的制造方法，其特征在于：
在所述工序(b)中，所述碳化硅层的温度高于等于1100℃且低于等于1400℃。
6.根据权利要求1所述的碳化硅半导体元件的制造方法，其特征在于：
在所述工序(c)中，在高于等于1kPa且低于等于100kPa的压力条件下，使所述碳化硅层的温度高于等于1500℃且低于等于2000℃，进行活化退火处理。
7.根据权利要求1所述的碳化硅半导体元件的制造方法，其特征在于：
所述工序(c)之后，还包括在存在包括氧原子的气体的环境下加热所述碳化硅层，除去所述碳层的工序(d)。
8.根据权利要求7所述的碳化硅半导体元件的制造方法，其特征在于：
在所述工序(d)中，所述碳化硅层的温度高于等于500℃且低于等于1000℃。
9.根据权利要求7所述的碳化硅半导体元件的制造方法，其特征在于：
所述工序(d)中的碳层的除去，在所述工序(c)中进行活化退火处理所用的加热炉内进行。
10.一种碳化硅半导体元件，包括：碳化硅层、形成在所述碳化硅层的一部分中的杂质掺杂层以及设在所述碳化硅层上的电极，其特征在于：
所述碳化硅层中所述杂质掺杂层和除了所述杂质掺杂层以外的区域，上面的台阶高度本质上一样高，
所述碳化硅层的所述上面上的台阶高度高于等于0.1nm且低于等于1nm。
11.根据权利要求10所述的碳化硅半导体元件，其特征在于：
在所述杂质掺杂层中，除了碳、硅以及所述杂质掺杂层的掺杂剂以外的元素的浓度低于等于1×1014cm-3。
12.根据权利要求11所述的碳化硅半导体元件，其特征在于：
所述元素是氢、氧、铬、镍、锰以及铁。
13.根据权利要求10所述的碳化硅半导体元件，其特征在于：
还包括：设在所述碳化硅层上的栅极绝缘膜，
设在所述栅极绝缘膜上的栅电极，
以及与所述碳化硅层欧姆接触的第一电极。
14.根据权利要求13所述的碳化硅半导体元件，其特征在于：
还包括：设在所述碳化硅层的下面上的碳化硅衬底，
和与所述碳化硅衬底的下面欧姆接触的第二电极。
15.根据权利要求10所述的碳化硅半导体元件，其特征在于：
还包括：与所述碳化硅层肖脱基接触的第三电极。
CNB2005800003598A 2004-02-06 2005-01-28 碳化硅半导体元件及其制造方法 Expired - Fee Related CN100490077C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP030972/2004 2004-02-06
JP2004030972 2004-02-06

Publications (2)

Publication Number Publication Date
CN1788335A CN1788335A (zh) 2006-06-14
CN100490077C true CN100490077C (zh) 2009-05-20

Family

ID=34836022

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800003598A Expired - Fee Related CN100490077C (zh) 2004-02-06 2005-01-28 碳化硅半导体元件及其制造方法

Country Status (8)

Country Link
US (1) US7462540B2 (zh)
EP (1) EP1713117B1 (zh)
JP (1) JP4418794B2 (zh)
KR (1) KR20060125700A (zh)
CN (1) CN100490077C (zh)
AT (1) ATE496392T1 (zh)
DE (1) DE602005025976D1 (zh)
WO (1) WO2005076327A1 (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7334918B2 (en) * 2003-05-07 2008-02-26 Bayco Products, Ltd. LED lighting array for a portable task light
WO2005076327A1 (ja) * 2004-02-06 2005-08-18 Matsushita Electric Industrial Co., Ltd. 炭化珪素半導体素子及びその製造方法
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US7394158B2 (en) * 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US8368165B2 (en) * 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
JP2007115875A (ja) * 2005-10-20 2007-05-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP4961805B2 (ja) * 2006-04-03 2012-06-27 株式会社デンソー 炭化珪素半導体装置の製造方法
KR101170210B1 (ko) * 2006-05-01 2012-08-01 어플라이드 머티어리얼스, 인코포레이티드 탄소 합금된 ｓｉ 필름을 사용한 초박형 접합 형성 방법
US9627552B2 (en) * 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture
WO2008020911A2 (en) * 2006-08-17 2008-02-21 Cree, Inc. High power insulated gate bipolar transistors
CN101542688B (zh) * 2007-03-29 2011-03-30 松下电器产业株式会社 碳化硅半导体元件的制造方法
WO2008136126A1 (ja) * 2007-04-20 2008-11-13 Canon Anelva Corporation 炭化ケイ素基板を有する半導体デバイスのアニール方法と半導体デバイス
JP2008283143A (ja) * 2007-05-14 2008-11-20 Ulvac Japan Ltd 処理装置、トランジスタ製造方法
JP4600438B2 (ja) * 2007-06-21 2010-12-15 株式会社デンソー 炭化珪素半導体装置の製造方法
GB2457410B (en) * 2007-06-22 2012-01-04 Panasonic Corp Plasma display panel driving device and plasma display
US8039204B2 (en) * 2007-07-25 2011-10-18 Mitsubishi Electric Corporation Manufacturing method of silicon carbide semiconductor apparatus
US7820534B2 (en) * 2007-08-10 2010-10-26 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
JP2009206413A (ja) * 2008-02-29 2009-09-10 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2009212365A (ja) * 2008-03-05 2009-09-17 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP4935741B2 (ja) * 2008-04-02 2012-05-23 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP4480775B2 (ja) * 2008-04-23 2010-06-16 トヨタ自動車株式会社 半導体装置の製造方法
DE102008023609A1 (de) * 2008-05-15 2009-11-19 Siced Electronics Development Gmbh & Co. Kg Verfahren zum thermischen Ausheilen und elektrischen Aktivieren implantierter Siliziumcarbidhalbleiter
KR101063914B1 (ko) * 2008-08-08 2011-09-14 한국전기연구원 탄화규소에 내열금속카바이드를 오믹 접촉 형성시키는 방법및 이를 이용한 전력용 반도체 소자
JP2014225692A (ja) * 2008-12-25 2014-12-04 ローム株式会社 半導体装置および半導体装置の製造方法
JP5518326B2 (ja) 2008-12-26 2014-06-11 昭和電工株式会社 炭化珪素半導体装置の製造方法
WO2010110123A1 (ja) * 2009-03-26 2010-09-30 キヤノンアネルバ株式会社 基板処理方法および結晶性炭化ケイ素（ＳｉＣ）基板の製造方法
JP5525940B2 (ja) 2009-07-21 2014-06-18 ローム株式会社 半導体装置および半導体装置の製造方法
US8242030B2 (en) * 2009-09-25 2012-08-14 International Business Machines Corporation Activation of graphene buffer layers on silicon carbide by ultra low temperature oxidation
US20120076927A1 (en) * 2010-02-01 2012-03-29 United States Government As Represented By The Secretary Of The Army Method of improving the thermo-mechanical properties of fiber-reinforced silicon carbide matrix composites
JP5220049B2 (ja) * 2010-03-09 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5766495B2 (ja) * 2010-05-18 2015-08-19 株式会社日立ハイテクノロジーズ 熱処理装置
JP2010239152A (ja) * 2010-06-23 2010-10-21 Mitsubishi Electric Corp 炭化珪素半導体装置
JP5954856B2 (ja) 2011-02-01 2016-07-20 ルネサスエレクトロニクス株式会社 縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法
JP5799458B2 (ja) * 2011-03-29 2015-10-28 学校法人関西学院 半導体素子の製造方法
WO2012157679A1 (ja) * 2011-05-18 2012-11-22 ローム株式会社 半導体装置およびその製造方法
JP5759293B2 (ja) * 2011-07-20 2015-08-05 住友電気工業株式会社 半導体装置の製造方法
JP6011340B2 (ja) * 2011-08-05 2016-10-19 住友電気工業株式会社 基板、半導体装置およびこれらの製造方法
JP5802492B2 (ja) * 2011-09-09 2015-10-28 株式会社東芝 半導体素子及びその製造方法
JP5977986B2 (ja) 2011-11-08 2016-08-24 株式会社日立ハイテクノロジーズ 熱処理装置
JP5539302B2 (ja) * 2011-12-21 2014-07-02 三菱電機株式会社 カーボン膜除去方法
WO2013145022A1 (ja) * 2012-03-30 2013-10-03 株式会社日立製作所 炭化珪素半導体装置の製造方法
JP2015065316A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015065318A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015065289A (ja) * 2013-09-25 2015-04-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN105723499B (zh) * 2013-11-13 2018-11-06 三菱电机株式会社 半导体装置的制造方法以及半导体装置
JP6588423B2 (ja) * 2014-03-24 2019-10-09 キヤノンアネルバ株式会社 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム
US10403509B2 (en) * 2014-04-04 2019-09-03 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Basal plane dislocation elimination in 4H—SiC by pulsed rapid thermal annealing
US20160045881A1 (en) * 2014-08-15 2016-02-18 Rec Silicon Inc High-purity silicon to form silicon carbide for use in a fluidized bed reactor
JP6472016B2 (ja) * 2014-09-25 2019-02-20 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
CN104766798A (zh) * 2015-03-27 2015-07-08 西安电子科技大学 改善SiC/SiO2界面粗糙度的方法
JP2015159309A (ja) * 2015-04-07 2015-09-03 ルネサスエレクトロニクス株式会社 パワーｊｆｅｔ
CN105470119B (zh) * 2015-11-19 2018-09-11 泰科天润半导体科技（北京）有限公司 一种碳化硅器件的正面欧姆接触的加工方法
CN105448673B (zh) * 2016-01-04 2018-05-18 株洲南车时代电气股份有限公司 一种碳化硅器件背面欧姆接触的制作方法
JP7687078B2 (ja) 2021-06-21 2025-06-03 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN113644119A (zh) * 2021-07-14 2021-11-12 深圳市森国科科技股份有限公司 碳化硅肖特基二极管及其制造方法、装置及存储介质
CN116092923B (zh) * 2023-01-16 2025-11-04 湖北九峰山实验室 一种基于碳膜的碳化硅欧姆接触结构及其制备方法
FR3153689A1 (fr) * 2023-09-28 2025-04-04 Soitec Procédé de traitement d’un substrat de carbure de silicium

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184714A (ja) * 2000-12-12 2002-06-28 Denso Corp 炭化珪素半導体装置の製造方法
CN1414605A (zh) * 2001-10-25 2003-04-30 松下电器产业株式会社 半导体衬底、半导体元件及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693441B2 (ja) * 1989-09-22 1994-11-16 株式会社東芝 半導体集積回路装置の加熱処理方法
KR0179677B1 (ko) * 1993-12-28 1999-04-15 사토 후미오 반도체장치 및 그 제조방법
JP3721588B2 (ja) * 1994-10-04 2005-11-30 富士電機デバイステクノロジー株式会社 炭化けい素半導体素子の製造方法
JP3647515B2 (ja) * 1995-08-28 2005-05-11 株式会社デンソー ｐ型炭化珪素半導体の製造方法
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
JP3206727B2 (ja) * 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
JP3180895B2 (ja) * 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
WO1999017345A1 (de) * 1997-09-30 1999-04-08 Infineon Technologies Ag Verfahren zum thermischen ausheilen von durch implantation dotierten siliziumcarbid-halbleitern
JP3216804B2 (ja) * 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JP3956487B2 (ja) 1998-06-22 2007-08-08 富士電機デバイステクノロジー株式会社 炭化けい素半導体素子の製造方法
JP3460585B2 (ja) * 1998-07-07 2003-10-27 富士電機株式会社 炭化けい素ｍｏｓ半導体素子の製造方法
JP3344562B2 (ja) * 1998-07-21 2002-11-11 富士電機株式会社 炭化けい素半導体装置の製造方法
JP3760688B2 (ja) 1999-08-26 2006-03-29 富士電機ホールディングス株式会社 炭化けい素半導体素子の製造方法
JP4560179B2 (ja) 2000-06-22 2010-10-13 クボタ松下電工外装株式会社 窯業系基材切削部の補強方法
JP2002016013A (ja) 2000-06-27 2002-01-18 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
JP2002089551A (ja) 2000-09-18 2002-03-27 Sumitomo Metal Mining Co Ltd エンコーダ付き転がり軸受け
JP4595224B2 (ja) * 2001-03-27 2010-12-08 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4961633B2 (ja) 2001-04-18 2012-06-27 株式会社デンソー 炭化珪素半導体装置の製造方法
WO2004049449A1 (ja) * 2002-11-25 2004-06-10 National Institute Of Advanced Industrial Science And Technology 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器
JP4015068B2 (ja) * 2003-06-17 2007-11-28 株式会社東芝 半導体装置の製造方法
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
JP2005197464A (ja) * 2004-01-07 2005-07-21 Rohm Co Ltd 半導体装置の製造方法
WO2005076327A1 (ja) * 2004-02-06 2005-08-18 Matsushita Electric Industrial Co., Ltd. 炭化珪素半導体素子及びその製造方法
US7195996B2 (en) * 2005-08-09 2007-03-27 New Japan Radio Co., Ltd. Method of manufacturing silicon carbide semiconductor device
JP4961805B2 (ja) * 2006-04-03 2012-06-27 株式会社デンソー 炭化珪素半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184714A (ja) * 2000-12-12 2002-06-28 Denso Corp 炭化珪素半導体装置の製造方法
CN1414605A (zh) * 2001-10-25 2003-04-30 松下电器产业株式会社 半导体衬底、半导体元件及其制造方法

Also Published As

Publication number Publication date
EP1713117A4 (en) 2009-07-22
JPWO2005076327A1 (ja) 2007-08-02
US20060220027A1 (en) 2006-10-05
KR20060125700A (ko) 2006-12-06
ATE496392T1 (de) 2011-02-15
EP1713117B1 (en) 2011-01-19
EP1713117A1 (en) 2006-10-18
DE602005025976D1 (de) 2011-03-03
US7462540B2 (en) 2008-12-09
CN1788335A (zh) 2006-06-14
JP4418794B2 (ja) 2010-02-24
WO2005076327A1 (ja) 2005-08-18

Similar Documents

Publication Publication Date Title
CN100490077C (zh) 碳化硅半导体元件及其制造方法
US6600203B2 (en) Semiconductor device with silicon carbide suppression layer for preventing extension of micropipe
CN101652835B (zh) 具有碳化硅基板的半导体器件的退火方法和半导体器件
EP1981076B1 (en) Method for manufacturing silicon carbide semiconductor device
US6995396B2 (en) Semiconductor substrate, semiconductor device and method for fabricating the same
US8697555B2 (en) Method of producing semiconductor device and semiconductor device
JP2005303010A (ja) 炭化珪素素子及びその製造方法
JP4666200B2 (ja) ＳｉＣ半導体装置の製造方法
JP2008205296A (ja) 炭化珪素半導体素子及びその製造方法
US8524585B2 (en) Method of manufacturing semiconductor device
JPH11297712A (ja) 化合物膜の形成方法及び半導体素子の製造方法
US7867882B2 (en) Method of manufacturing silicon carbide semiconductor device
JP2015065316A (ja) 炭化珪素半導体装置の製造方法
KR20250044378A (ko) 반도체 기판 및 반도체 기판의 제조 방법
WO2025102821A1 (zh) 提高碳化硅金属氧化物半导体场效应晶体管沟道迁移率的材料处理方法
JP2008004726A (ja) 半導体素子およびその製造方法
JP2001077027A (ja) ドープ層を有する半導体薄膜の成長方法
JP6853621B2 (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090520

Termination date: 20140128