CN102403201A - 制造氮化物半导体晶体层的方法 - Google Patents

制造氮化物半导体晶体层的方法 Download PDF

Info

Publication number
CN102403201A
CN102403201A CN2011100495250A CN201110049525A CN102403201A CN 102403201 A CN102403201 A CN 102403201A CN 2011100495250 A CN2011100495250 A CN 2011100495250A CN 201110049525 A CN201110049525 A CN 201110049525A CN 102403201 A CN102403201 A CN 102403201A
Authority
CN
China
Prior art keywords
crystal layer
nitride semiconductor
layer
silicon
semiconductor crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100495250A
Other languages
English (en)
Other versions
CN102403201B (zh
Inventor
杉山直治
盐田伦也
布上真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102403201A publication Critical patent/CN102403201A/zh
Application granted granted Critical
Publication of CN102403201B publication Critical patent/CN102403201B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3241—Materials thereof being conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1908—Preparing SOI wafers using silicon implanted buried insulating layers, e.g. oxide layers [SIMOX]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers

Landscapes

  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

根据一个实施例，公开了一种制造氮化物半导体晶体层的方法。所述方法可包括在硅晶体层上形成具有第一厚度的所述氮化物半导体晶体层。所述硅晶体层被设置在基体上。在形成所述氮化物半导体晶体层之前，所述硅晶体层具有第二厚度。所述第二厚度小于所述第一厚度。所述形成所述氮化物半导体晶体层包括使所述硅晶体层的至少一部分并入到所述氮化物半导体晶体层中以从所述第二厚度减薄所述硅晶体层的厚度。

Description

制造氮化物半导体晶体层的方法
相关申请的交叉引用
本申请基于并要求在2010年9月7日提交的在先日本专利申请2010-200086和在2011年2月25日提交的在先日本专利申请2011-039407的优先权；通过引用将其全部内容并入到本文中。
技术领域
本文中描述的实施例一般而言涉及制造氮化物半导体晶体层的方法。
背景技术
化合物半导体被用于各种领域，例如以高频器件为例的高速电子器件、以光发射和光接收器件为例的光学器件等等。高性能器件被实际使用。为了制造高质量器件，通常需要制备高质量衬底晶体。然而，(如果)与具有大直径的硅衬底相比，化合物半导体的晶体衬底具有小的直径。于是，使用这样的衬底制造半导体的方法倾向于具有差的批量生产率。
发明内容
一般而言，根据一个实施例，公开了一种制造氮化物半导体晶体层的方法。所述方法可包括在硅晶体层上形成具有第一厚度的所述氮化物半导体晶体层。所述硅晶体层被设置在基体(base body)上。在形成所述氮化物半导体晶体层之前，所述硅晶体层具有第二厚度。所述第二厚度小于所述第一厚度。所述形成所述氮化物半导体晶体层包括使所述硅晶体层的至少一部分并入到所述氮化物半导体晶体层中以从所述第二厚度减薄所述硅晶体层的厚度。
例如，根据实施例的制造氮化物半导体晶体层的方法为这样的制造氮化物半导体晶体层的方法，该方法包括在其中硅晶体层被层叠在基体上的结构上层叠所述氮化物半导体晶体层。所述氮化物半导体晶体层具有的厚度大于所述硅晶体层的厚度。所述制造方法通过使所述硅晶体层的一部分或全部并入到所述氮化物半导体晶体层中而减薄所述硅晶体层的厚度。
例如，根据实施例的制造氮化物半导体晶体层的方法为这样的制造氮化物半导体晶体层的方法，该方法包括在被层叠在基体上的中间层上形成的晶体层上形成所述氮化物半导体晶体层。所述制造方法通过使所述晶体层的一部分或全部并入到所述氮化物半导体晶体层中而减薄所述晶体层的厚度。
附图说明
图1为示例出根据第一实施例的制造氮化物半导体晶体层的方法的示意性截面图；
图2为示例出根据第一实施例的制造氮化物半导体晶体层的方法的流程图；
图3A和3B为示例出根据第一实施例的制造氮化物半导体晶体层的方法的示意性截面图；
图4A和4B为示例出根据第一实施例的制造氮化物半导体晶体层的方法的示意性截面图；
图5A和5B为示例出由根据第一实施例的制造氮化物半导体晶体层的方法制成的半导体器件的配置的示意性截面图；
图6A和6B为示例出根据第二实施例的制造氮化物半导体晶体层的方法的示意性截面图；
图7A到7C为示例出根据第二实施例的制造氮化物半导体晶体层的方法的示意性截面图；
图8A到8D为示例出根据第三实施例的制造氮化物半导体晶体层的方法的示意性截面图；
图9A和9B为示例出根据第三实施例的制造氮化物半导体晶体层的方法的示意性图；
图10A到10C为示例出根据第三实施例的制造氮化物半导体晶体层的方法的示意性截面图；
图11为示例出根据第一实施例的制造氮化物半导体晶体层的方法的中途的晶体层的状态的电子显微照片；
图12为示例出根据第一实施例的制造氮化物半导体晶体层的方法的中途的晶体层的状态的电子显微照片；
图13为示例出根据第一实施例的制造氮化物半导体晶体层的方法的中途的晶体层的状态的图；
图14为示例出根据第一实施例的制造氮化物半导体晶体层的方法的晶体层的状态的电子显微照片；
图15为示例出参考例的制造氮化物半导体晶体层的方法的晶体层的状态的电子显微照片；
图16A到16D为示出分析结果的图像，该分析结果示例出氮化物半导体晶体层的特性；
图17A和17B为示例出根据第一实施例的制造氮化物半导体晶体层的方法的晶体层的分析结果的图；以及
图18A和18B为示例出参考例的晶体层的分析结果的图。
具体实施方式
下文中将参考附图描述各实施例。
第一实施例
图1为示例出根据第一实施例的制造氮化物半导体晶体层的方法的示意性截面图。
图2为示例出根据第一实施例的制造氮化物半导体晶体层的方法的流程图。
该实施例为一种制造氮化物半导体晶体层的方法，其包括：制备其中具有50nm或更小的厚度的硅晶体层40被层叠在基体20上的结构，并在该结构上层叠具有大于硅晶体层40的厚度的氮化物半导体晶体层50。
在该实施例中，氮化物半导体晶体层50被形成在其中硅晶体层被层叠在基体20上的结构上(步骤S110)。在该形成氮化物半导体晶体层50之后或在该形成氮化物半导体晶体层50时，通过使硅晶体层40的一部分或全部与氮化物半导体晶体层50反应而减薄硅晶体层40的厚度(步骤S120)。发生镓原子与硅原子的互扩散，并且硅原子被并入到氮化物半导体晶体中。
在该实施例中，提供这样的结构，在该结构中，通过硅晶体层40而将氮化物半导体晶体层50层叠在基体20上，该硅晶体层40是超薄的且其晶格沿面内方向延伸。可以在基体20与氮化物半导体晶体层50之间设置具有与III族金属原子(3族金属原子)的低反应性的中间层30。
在该实施例中，提供了一种方法，其中，为了实现上述层叠结构，在基体20上设置具有均匀厚度的超薄硅晶体层40，并在该超薄硅晶体层40上层叠具有大于该超薄硅晶体层40的厚度的氮化物半导体晶体层50。
具体而言，超薄硅晶体层40的厚度为50nm或更小，更优选为20nm或更小。
另一方面，在其中氮化物半导体晶体层被直接外延生长在具有不小于500μm且不大于1000μm的厚度的硅晶体衬底上的参考例的方法中，随着氮化物半导体晶体层的厚度增加，由氮化物半导体晶体与硅晶体之间的晶格失配导致的应变增加，最终地，通过在氮化物半导体晶体层侧引入位错以弛豫(relax)该应力，发生塑性形变，从而弛豫了积累的应力。结果，在形成于硅晶体衬底上的氮化物半导体晶体层中残留了大量的约1×108(位错数·m-2)的位错。
另一方面，如在该实施例中，当制备超薄硅晶体层40并且在其上生长具有大于超薄硅晶体层40的厚度的氮化物半导体晶体层50时，可以通过将位错40t引入到基材(base material)的超薄硅晶体层40侧来弛豫伴随着氮化物半导体晶体层的生长厚度的应变。
具体而言，当基材的硅晶体层40的厚度充分大于外延生长的氮化物半导体晶体层50的厚度时，将难以发生与在基材侧的位错的引入相伴的塑性形变，而当基材的硅晶体层40的膜厚度充分小于氮化物半导体晶体层50的厚度时，与在基材的硅晶体层40侧的位错产生相伴的塑性形变的发生变得容易。
在该实施例中，制备这样的结构，在该结构中，具有均匀膜厚度的超薄硅晶体层40被直接层叠在基体20上或夹着(via)中间层30而被层叠，该中间层30没有继承基体20的晶体形状(crystal profile)。通过在超薄硅晶体层40上外延生长氮化物半导体晶体层50，可以在超薄硅晶体层40侧以良好重现性产生与位错40t的引入相伴的塑性形变。
另一方面，如果在其上外延生长了氮化物半导体晶体层50的硅晶体层40基材为不均匀的并具有局部厚的部分，则将不可能通过与在基材侧的位错的产生相伴的塑性形变的产生而导致应力弛豫。更确切地，与位错产生相伴的塑性形变将发生在被层叠在顶部上的氮化物半导体晶体层50侧。由此，将不可能充分地降低氮化物半导体晶体层50中的位错密度。
在具有与超薄硅晶体层40的晶体形状不同的晶体形状的基体20上形成在该实施例中描述的超薄硅晶体层40。例如，可以给出这样的结构，其中，超薄硅晶体层40被层叠在作为基体20的硅石(silica)玻璃衬底等等上。
当使用具有大直径的硅晶体衬底(硅衬底)(例如，被广泛用于制造电子器件的那些硅晶体衬底)作为基体20时，夹着中间层30而在硅晶体衬底上层叠超薄硅晶体层40。
具体而言，在一个实例中，使用氧化硅膜(SiO2)作为中间层30。例如，将这样的结构称为“绝缘体上硅”(SOI)结构，在该结构中，夹着SiO2层而将薄膜Si晶体层层叠在硅衬底晶体上，并且可以提供具有高工业质量的产品。
在许多情况下，在通常被提供用于诸如集成电路等等的电子器件的SOI衬底的SOI层的厚度约为不小于100nm且不大于1μm。然而，通过热氧化其表面，以高精确度减薄SOI层的厚度是容易的。
此外，在该实施例中，直接支撑超薄硅晶体层40的基材层不必是硅玻璃或SiO2层，也不必是非晶层，而可以是晶体层。换言之，硅晶体层40的基材层是与超薄硅晶体层40不具有共同晶体形状的材料就足够了。
然而，如下文中描述的，该基材层被配置为具有与诸如镓(Ga)、铟(In)等等的III族元素的低反应性，并且在约1000℃下的热处理中是稳定的。
在该实施例中，超薄硅晶体层40被层叠在具有与诸如镓(Ga)、铟(In)等等的III族元素的低反应性的基体20上或中间层30上，并外延生长氮化物半导体晶体层50。因此，由III族元素导致的硅晶体层40的回熔蚀刻(melt back etching)受到限制。
具体而言，根据该实施例，因为超薄硅晶体层40的厚度为50nm或更小，在低温下在超薄硅晶体层40上层叠氮化物半导体晶体层50之后，即使在高温下进行处理，将经受由III族元素导致的回熔蚀刻的最大区域也被限制到超薄硅晶体层40的厚度(50nm)或更小。
在该实施例中，当在基体20上夹着中间层30而层叠超薄硅晶体层40且然后在其上外延生长氮化物半导体晶体层50时，构成超薄硅晶体层40的硅原子的一部分或全部与氮化物半导体晶体层50反应，发生镓原子与硅原子的互扩散，由此硅原子被并入到氮化物半导体晶体中。结果，与在生长氮化物半导体晶体层50之前相比，进一步减薄了超薄硅晶体层40的膜厚度，或者超薄硅晶体层40消失。然而，在氮化物半导体晶体层50中扩散的硅原子的总量是有限的，因而可以减薄对氮化物半导体晶体层50的导电性类型控制的影响。
此外，当氮化物半导体晶体层50的厚度不充分大于超薄硅晶体层40的厚度(特别地，当1μm或更大)时，实际产生的层叠结构可被认为是包括基体20、中间层30以及氮化物半导体晶体层50的三层结构。
这里，当基体20为硅晶体衬底并且中间层30为SiO2层时，形成硅晶体衬底、SiO2层以及氮化物半导体晶体层50的三层结构，并且与如参考例中的当氮化物半导体晶体层被层叠在硅衬底晶体上时相比，形成了其中SiO2层被插入在两个晶体层之间的结构。在该参考例中，在硅晶体衬底上层叠氮化物半导体晶体层之后，存在当降低温度时由两者的热膨胀系数之间的差导致的开裂问题。然而，根据该实施例，形成了这样的结构，其中具有小热膨胀系数的SiO2层被插入在具有相对大的热膨胀系数的硅衬底层与具有更大的热膨胀系数的氮化物半导体(氮化镓)层之间。
此外，在该实施例中，叠层结构的构成要素的具体厚度为：硅晶体衬底(不小于400μm且不大于1000μm)；SiO2层(不小于100nm且不大于1000nm)以及氮化物半导体晶体层(不小于1μm且不大于10μm)。由此，通过插入具有小的热收缩量的SiO2层，平衡了在形成氮化物半导体晶体层之后的冷却处理期间由热膨胀系数的差异导致的收缩。因此，可以避免在硅晶体衬底与氮化物半导体晶体层的二层结构中出现翘曲(warping)和与该翘曲相伴的开裂。
接下来，将更详细地描述第一实施例。
图3A和3B以及图4A和4B为示例出根据第一实施例的制造氮化物半导体晶体层的方法的示意性截面图。
如图3A所示，制备具有绝缘体上硅(SOI)结构的衬底80作为衬底。作为基体衬底晶体的基体20的厚度为650μm；作为掩埋氧化物膜层的中间层30的厚度为200nm；顶部超薄硅晶体层(SOI层)40的厚度为10nm。表面的SOI层的晶面的取向为(111)面。任何晶体取向都可被用于基体20，基本上不会导致任何问题。在该实施例中，基体20的晶体取向为(100)面。作为基体20的硅晶体可以为多晶而不会产生问题。此外，衬底80可以具有其中超薄硅晶体层40被附到硅石衬底的结构。
这里，当超薄硅晶体层(SOI层)40的厚度大时，可通过利用热氧化来氧化表面层并减薄硅晶体层(SOI层)40的厚度，获得具有10nm厚度的超薄层。在热氧化之后，可以通过氢氟酸处理而容易地去除表面氧化膜。此外，当不存在附到表面的热氧化膜时，用具有约1％的浓度的稀释的氢氟酸溶液处理样品衬底约一分钟，以在衬底表面上形成氢终端(hydrogentermination)。通过该氢终端，硅晶体层(SOI层)40成为被氢封端的(terminated by hydrogen)表面结构，由此成为拒水表面。
接下来，如图3B所示，在具有被氢封端的表面的超薄SOI层上生长(外延生长)氮化物半导体晶体层50a(氮化镓晶体层)。作为样品衬底的衬底80被引入到MOCVD(金属有机化学气相沉积)装置中，衬底温度被升高到500℃，并使用TMG(三甲基镓)和NH3(氨)作为源材料而形成具有20nm厚度的氮化物半导体晶体层50a。
接下来，如图4A所示，衬底80的温度被升高到1080℃。此时，归因于由氮化物半导体晶体层50a与超薄硅晶体层40之间的晶格失配而导致的应力，在超薄硅晶体层40侧引入位错40t，从而发生塑性形变。此外，由于超薄硅晶体层40的塑性形变，施加到氮化物半导体晶体层50a的应变被释放。该阶段的条件被示意性地示于图4A中。
如图4B所示，接下来，在1080℃下，使用TMG(三甲基镓)和NH3(氨)作为源材料而形成具有2μm的厚度的氮化物半导体晶体层50b(氮化镓晶体层)。
此外，在该阶段，构成超薄硅晶体层40的硅原子的一部分或全部与氮化物半导体晶体层50反应，发生镓原子与硅原子的互扩散，因而硅原子被并入到氮化物半导体晶体中。结果，与在生长氮化物半导体晶体层50之前相比，进一步减薄了超薄硅晶体层40的膜厚度，或者超薄硅晶体层40消失。
此外，虽然前面提到当温度升高到1080℃时在低温下形成的氮化物半导体晶体层50a弛豫其晶格，即使在该阶段氮化物半导体晶体层50a没有完全弛豫且保留局部应变，当在高温下生长具有2μm厚度的氮化物半导体晶体层50b时的阶段将获得具有完全晶格弛豫的氮化物半导体晶体层50a。
当制造以发光二极管(LED)为例的光学半导体器件时，可以在氮化物半导体晶体层50上层叠由InGaN等等形成的发光层(稍后描述)。此外，可以用n型Si、p型Mg等等掺杂氮化物半导体晶体层50以注入电流，从而使发光层发光。通常，还可以在1080℃下生长氮化镓的工艺中进行掺杂，还可以形成具有约1×1018(原子·cm-3)的硅原子的层以在基材衬底侧形成n型层。然而，在诸如其中在超薄硅晶体层40上形成氮化物半导体晶体层50的该实施例的情况下，在氮化物半导体晶体层50中的镓原子与硅晶体反应，并且硅原子被扩散到氮化物半导体晶体层50中。
具体而言，即使没有在生长期间进行其中引入甲硅烷的掺杂，在接触超薄硅晶体层40的500nm的氮化镓晶体层(生长层的底部)中也包含不小于1×1019(原子·cm-3)且不大于1×1020(原子·cm-3)的浓度的硅原子。因此，超薄硅晶体层40的厚度小于在形成氮化物半导体晶体层50之前的厚度，或者已经完全消失。当使用常规硅晶体衬底代替超薄SOI层作为衬底时，更大量的硅原子会扩散到氮化物半导体晶体层50的所有区域中，生长层的底部将呈现接近于硅和氮化镓的混合晶体的形状。
在该实施例中，给出了金属有机化学气相沉积(MOCVD)作为用于薄膜晶体生长氮化物半导体晶体层50的技术，但是可以使用用于生长氮化物半导体晶体的任何常规薄膜晶体生长方法，例如，分子束外延(MBE)和氢化物气相外延(HVPE)。
通常，化合物半导体晶体的晶格常数与硅晶体的晶格常数不同。因此，难以在硅衬底晶体上形成化合物半导体晶体。例如，当在硅衬底上外延生长GaAs晶体时，由于硅晶体的晶格常数与GaAs晶体的晶格常数相差约4％，在GaAs晶体中产生位错。因此，通过在生长的层中产生位错，将弛豫在Si衬底上生长的GaAs晶体，从而不能获得具高质量的GaAs晶体。
近年来，氮化物半导体晶体因用作发光器件材料而受到关注。在氮化物半导体晶体中，在许多情况下，使用六方晶体，该六方晶体具有与硅晶体所通常呈现的立方晶形不同的晶形。另外，晶格常数的差异更大。此外，由于氮化物半导体晶体与硅晶体的热膨胀系数的差异大，因此存在在每次进行诸如升温或降温的热处理时会发生开裂的问题。
为了解决这些问题，已经提出了各种技术，例如，通过疏松的(fragile)硅晶体层在硅衬底上制备薄膜硅晶体层，随后在其上形成晶格失配的化合物半导体晶体层。具体而言，在参考例中描述了一种技术，其中，在硅衬底的顶部上形成多孔硅层，随后在表面上形成连续的且平坦的超薄层，然后外延生长化合物半导体层。
在该技术中，由于与硅的晶格失配、以及由于热膨胀系数差异和从膜形成温度到环境温度的冷却而引入的晶体缺陷被认为仅仅被引入到超薄硅晶体层中。然而，对于该方法，在多孔层的孔隙度大的条件下(当多孔层的被空位所占据的比例大时)，难以在表面上形成平坦的超薄层。如在参考例中所描述的，在20％的小孔隙度的条件下，即使超薄层被形成为在表面上平坦，硅晶体被连接到超薄层的80％的面积中的基材。因而，超薄部分实际上仅占20％。因此，为了引入缺陷以减小由与层叠的化合物半导体晶体层的晶格失配造成的应变的目标，留下了再现性的问题。
在另一参考例中，提出了一种方法，其中在形成在硅衬底的顶部上的多孔层上直接外延生长氮化物半导体晶体层。认为通过该多孔层可减小由晶格失配造成的应变和由衬底与氮化物半导体之间的热膨胀系数差造成的应变。然而，通过该方法，在其上生长化合物半导体晶体层的基材是不平坦的。晶体生长在从多孔层的表面不连续地暴露的突起部开始。因此，在生长开始之后的即刻，形成孤立的晶体，并且这些孤立的晶体最终沿横向聚结(coalesce)。在该情况下，用作基材的硅晶体中的晶格常数和晶形不同于已生长的化合物半导体晶体的晶格常数和晶形。在开始独立生长的晶体之间进行聚结的部分处形成晶粒边界。这导致问题。
此外，在另一参考例中，存在当在硅晶体上形成氮化物半导体晶体时硅晶体部分被GaN晶体回熔蚀刻的问题。具体地，氮在高温下从层叠在硅晶体上的GaN晶体升华，从而偏析出Ga原子，于是硅晶体部分被回熔蚀刻并在界面部分中形成腔。此外，从回熔蚀刻的硅晶体部分分离的硅原子扩散到顶部GaN晶体中。它们成为高浓度的n型杂质，并降低了导电类型的可控性。
因此，在参考例中，存在当在硅衬底上层叠化合物半导体晶体(特别地，氮化物半导体晶体)时出现的各种问题。
另一方面，在该实施例中，提供了一种用于获得高质量晶体层的结构和技术，以形成具有与基材硅衬底晶体的晶格常数大不相同的晶格常数的化合物半导体晶体层，特别地，氮化物半导体晶体。该结构和技术实现了抑制在氮化物半导体晶体侧由晶格失配引起的位错的引入。还提供了其技术。
通过该实施例，提供了一种结构和技术，以抑制当在硅衬底上层叠氮化物半导体晶体层时硅晶体被III族原子回熔蚀刻的问题。它们还抑制了由被回熔蚀刻的部分的大量硅原子扩散到氮化物半导体层中而导致的使导电类型控制变困难的问题。
当在硅衬底上层叠氮化物半导体晶体层时在高温下形成薄膜之后的冷却时发生由热膨胀系数差异导致的开裂。通过实施例，提供了一种结构和技术以降低开裂的密度。
根据实施例，在超薄硅晶体层40上层叠具有大于超薄硅晶体层40的厚度的氮化物半导体晶体层50。该超薄硅晶体层40没有继承基材的晶体形状，并且具有均匀厚度。从而，可以在超薄硅晶体层40侧产生由晶格失配导致的位错40t，并减少引入到氮化物半导体晶体层50中的位错40t。
在该实施例中，在具有与III族元素的低反应性的基体上层叠超薄硅晶体层40，或者通过在基体上插入的具有与III族元素的低反应性的中间层30而层叠超薄硅晶体层40。在其上层叠具有大于超薄硅晶体层40的厚度的氮化物半导体晶体层50。由此，即使在硅晶体部分被氮化物半导体晶体层50回熔蚀刻时，也可以限制回熔蚀刻的量。从而抑制了扩散到氮化物半导体晶体层50侧的硅原子的量，并避免了控制氮化物半导体晶体层50的导电类型的问题。
在该实施例中，通过由SiO2层形成的中间层30而在由硅晶体形成的基体20上层叠超薄硅晶体层40，并且在其上外延生长氮化物半导体晶体层50。通过该工艺，形成了三层结构，其中具有小热膨胀系数的SiO2层被插入在具有相对大的热膨胀系数的硅衬底层与具有更大的热膨胀系数的氮化物半导体(氮化镓)层之间。由此，通过插入具有小的热收缩的SiO2层，平衡了在形成氮化物半导体晶体层50之后的冷却时由热膨胀系数差异导致的收缩。因此，抑制了在硅晶体衬底与氮化物半导体晶体层的二层结构中的翘曲，并可以抑制与该翘曲相伴的开裂。
接下来，将描述使用根据第一实施例的氮化物半导体晶体层50制造的半导体器件的配置。
图5A和5B为示例出使用根据第一实施例的制造氮化物半导体晶体层的方法而制造的半导体器件的配置的示意性截面图。
首先，将使用图5A和5B描述使用根据该实施例的制造氮化物半导体晶体层的方法制造的半导体器件的实例。这里，作为半导体器件的实例，描述了氮化镓(GaN)高电子迁移率晶体管(HEMT)和氮化镓发光二极管(LED)。
如图5A所示，半导体器件100为GaN HEMT。在半导体器件100中，在氮化物半导体晶体层50上设置半导体层叠体150。具体地，例如，半导体器件100包括夹着缓冲层102而在氮化物半导体晶体层50上设置的第一半导体层103以及具有比第一半导体层103大的带隙的第二半导体层104。第一半导体层103为沟道层，第二半导体层104为势垒层。在第一半导体层103与第二半导体层104之间存在异质结。缓冲层102、第一半导体层103以及第二半导体层104被依次外延生长在氮化物半导体晶体层50上。
第一半导体层103包括，例如，不包含杂质的未掺杂的AlαGa1-αN(其中0≤α≤1)。第二半导体层104包括，例如，未掺杂的或n型的AlβGa1-βN(其中0≤β≤1且α＜β)。例如，将未掺杂的GaN层用于第一半导体层103，并将未掺杂的或n型AlGaN层用于第二半导体层104。例如，将AlN层或AlGaN层用于缓冲层102。注意，缓冲层102不是必需的，其可被省略。
在第二半导体层104上相互分隔地设置源极电极105和漏极电极106。源极电极105和漏极电极106各自与第二半导体层104的表面欧姆接触。在源极电极105与漏极电极106之间的第二半导体层104上设置栅极电极107。栅极电极107与第二半导体层104的表面肖特基接触。
第二半导体层104的晶格常数小于第一半导体层103的晶格常数。由此，在第二半导体层104中产生应变，并且由于压电效应而在第二半导体层104中产生压电极化。因此，在第一半导体层103与第二半导体层104之间的界面附近形成二维电子气109。在半导体器件100中，通过控制对栅极电极107施加的栅极电压，在栅极电极107下方的二维电子气109的浓度改变，由此改变在源极电极105与漏极电极106之间的电流。
如图5B所示，半导体器件200为GaN LED。在半导体器件200中，在氮化物半导体晶体层50上设置半导体层叠体250。例如，半导体器件200包括设置在氮化物半导体晶体层50上的n型GaN层210、设置在n型GaN层210上的n型GaN导引层212、设置在n型GaN导引层212上的有源层214、设置在有源层214上的p型GaN导引层216以及设置在p型GaN导引层216上的p型GaN层220。有源层214包含InGaN，并具有例如其中层叠了In0.15Ga0.85N层和In0.02Ga0.98N层的多量子阱(MQW)结构。
在半导体器件200中，n型GaN层210的部分表面暴露，并且在该暴露部分的n型GaN层210上设置n侧电极230。在p型GaN层220上设置p侧电极240。
当在n侧电极230与p侧电极240之间施加预定电压时，有源层中的空穴和电子复合，由此从有源层214发射例如蓝光。从有源层214发射的光从氮化物半导体晶体层50侧或p侧电极240侧被提取。
使用氮化物半导体晶体层制造这样的半导体器件(即，半导体器件100和200)。下文中，将描述该实施例的制造氮化物半导体晶体层的方法。
第二实施例
图6A和6B以及图7A到7C为示例出根据第二实施例的制造氮化物半导体晶体层的方法的示意性截面图。
如图6A所示，制备具有绝缘体上硅(SOI)结构的衬底80作为衬底。作为基体衬底晶体的基体20的厚度为650μm；作为掩埋氧化物膜层的中间层30的厚度为200nm，顶部超薄硅晶体层(SOI层)40的厚度为10nm。表面SOI层的晶面的取向为(111)面。任何晶体取向都可以用于基体，基本上不会导致任何问题。在该实施例中，晶体取向为(100)面。用具有约1％的浓度的稀释的氢氟酸溶液处理样品衬底约一(1)分钟，以在衬底表面的超薄SOI层表面上形成氢终端。通过该氢终端，SOI层表面成为被氢封端的表面结构，由此成为拒水表面。接下来，在具有被氢封端的表面的超薄SOI层衬底上薄膜晶体生长(外延生长)氮化物半导体晶体层50a(氮化镓晶体层)。
例如，如图6B所示，样品衬底被引入到金属有机化学气相沉积(MOCVD)装置中，并且衬底温度被升高到500℃。然后，在低温下生长氮化物半导体晶体层之前，仅仅供应TMG，在超薄硅晶体层40上沉积等价于三原子层的镓原子。由此，形成镓原子层11。在该阶段，镓原子的一部分被扩散到超薄硅晶体层40中。
接下来，如图7A所示，使用TMG(三甲基镓)和NH3(氨)作为源材料，形成具有20nm厚度的氮化物半导体晶体层50a(氮化镓晶体层)。
接下来，如图7B所示，衬底80的温度被升高到1080℃。此时，归因于由氮化物半导体晶体层50a与超薄硅晶体层40之间的晶格失配导致的应力，在超薄硅晶体层40侧引入位错40t，从而发生塑性形变。此外，由于超薄硅晶体层40的塑性形变，对氮化物半导体晶体层50a施加的应变被释放。
在该实施例中，因为镓原子被预先扩散到超薄硅晶体层40中，在超薄硅晶体层40中可以容易出现由位错40t的引入造成的塑性形变。在改变晶格位置的同时在硅晶体中扩散镓原子是公知的。通过该实施例的条件，镓原子被扩散到硅晶体层40的具有10nm厚度的最底部(硅晶体层40与中间层30之间的界面)。因此，促进了位错向硅晶体中的引入。具体地，从硅晶体层表面(氮化物半导体晶体层的生长界面)引入的位错在Ga原子的扩散贯穿整个硅晶体层直到中间层界面时引起塑性形变效应的较高发生概率。因此，硅晶体层40的厚度为使镓原子容易扩散的厚度是重要的。
另外，在第一实施例中，在生长氮化物半导体晶体之前没有引入III族元素，但认为当在硅晶体层上生长氮化镓晶体层时，由于在界面处发生的反应，硅原子和镓原子互扩散到各层中，因此，同样地，镓原子扩散到硅晶体层中。
如图7C所示，接下来，使用TMG(三甲基镓)和NH3(氨)作为源材料，在1080℃下形成具有2μm的厚度的氮化物半导体晶体层50b(氮化镓晶体层)。
此外，在该阶段，构成超薄硅晶体层40的硅原子的一部分或全部与氮化物半导体晶体层50反应，并且发生镓原子与硅原子的互扩散，因而硅原子被并入到氮化物半导体晶体中。结果，与在生长氮化物半导体晶体层50之前相比，进一步减薄了超薄硅晶体层40的膜厚度，或者超薄硅晶体层40消失。
虽然前面提到了在低温下形成的氮化物半导体晶体层50a在温度升高到1080℃时弛豫其晶格，即使在该阶段氮化物半导体晶体层50a没有完全弛豫并且残留局部应变，在高温下生长具有2μm厚度的氮化物半导体晶体层50b时的阶段也将获得具有完全晶格弛豫的氮化物半导体晶体层50a。与第一实施例一样，当制造以发光二极管(LED)为例的光学半导体元件时，在氮化物半导体晶体层50上层叠由InGaN等等形成的发光层并形成p型层是有利的。
第三实施例
图8A到8D以及图10A到10C为示例出根据第三实施例的制造氮化物半导体晶体层的方法的示意性截面图。图9A和9B为示例出根据第三实施例的制造氮化物半导体晶体层的方法的示意图。具体地，图9A为平面示意图，图9B为沿图9A的线X-Y截取的截面视图。
如图9A所示，制备具有绝缘体上硅(SOI)结构的衬底80作为衬底80。作为基体衬底晶体的基体20的厚度为650μm；作为掩埋氧化物膜层的中间层30的厚度为1μm；顶部超薄硅晶体层(SOI层)40的厚度为20nm。表面SOI层的晶面的取向为(111)面。任何晶体取向都可被用于基体，基本上不会导致任何问题。在该实施例中，该晶体取向为(100)面。此外，超薄硅晶体层40被分割为四角形岛状形状，一条边的长度为1mm。由此，可以在平行于硅晶体层40的层面的面中分割硅晶体层40。
具体而言，如图8B所示，该过程包括使用CVD方法在超薄硅晶体层40上沉积氧化物膜45，并通过在氧化物膜45上施加光致抗蚀剂而形成掩模图形46。
接下来，如图8C所示，使用干法蚀刻而蚀刻所沉积的氧化物膜45。
此后，如图8D所示，使用已通过蚀刻被构图的氧化物膜45a作为掩模，蚀刻超薄硅晶体层40。由此，在作为掩埋氧化物膜的中间层30上形成了这样的结构，在该结构中，以1mm的间隔形成了四角形岛状超薄硅部分40p，其一条边的长度为1mm。
在图9A和9B中示例出在已经去除了氧化物膜45a之后的衬底80的平面和截视图。如图9A和9B所示，例如，将超薄硅部分40p形成为具有1mm的间隔的结构。
用具有约1％的浓度的稀释的氢氟酸溶液处理样品衬底约一分钟，以在具有四角形岛状形状的超薄硅部分40p的表面上形成氢终端。通过该氢终端，超薄硅部分40p的表面成为被氢封端的表面结构，由此成为拒水表面。接下来，在具有氢封端的表面的超薄SOI层衬底上生长(外延生长)氮化物半导体晶体层50。
例如，如图10A所示，通过将样品衬底引入到金属有机化学气相沉积(MOCVD)装置中，将衬底温度升高到500℃，并使用TMG(三甲基镓)和NH3(氨)作为源材料，在超薄硅部分40p上形成具有30nm厚度的氮化物半导体晶体层50a(氮化镓晶体层)。
接下来，如图10B所示，衬底80的温度被升高到1080℃。此时，归因于由氮化物半导体晶体层50a与超薄硅部分40p之间的晶格失配导致的应力，在超薄硅部分40p侧引入位错40t，从而发生塑性形变。此外，由于超薄硅部分40p的塑性形变，对氮化物半导体晶体层50a施加的应变被释放。
如图10C所示，接下来，使用TMG(三甲基镓)和NH3(氨)作为源材料，在1080℃下，形成具有2μm的厚度的氮化物半导体晶体层50b(氮化镓晶体层)。
如在该实施例中，通过其中在作为掩埋氧化物膜的中间层30上形成有岛状超薄硅部分40p的衬底80，氮化物半导体晶体层50的生长仅仅选择性地发生在存在硅晶体层的区域上，而生长不会发生在作为掩埋氧化物层的中间层30被暴露的区域上。
此外，在该阶段，构成超薄硅晶体层40的硅原子的一部分或全部与氮化物半导体晶体层50反应，发生镓原子与硅原子的互扩散，因而硅原子被并入到氮化物半导体晶体中。结果，与在生长氮化物半导体晶体层50之前相比，超薄硅晶体层40的膜厚度被进一步减薄，或者超薄硅晶体层40消失。
另外，即使在低温生长和温度升高之后在氮化物半导体晶体层50a中残留局部应变，在高温下生长具有2μm厚度的氮化物半导体晶体层50b时的阶段也会获得具有完全晶格弛豫的氮化物半导体晶体层50，这与没有形成岛状形状时相同。
由此，在该实施例中，通过将形成在SiO2层上的超薄硅晶体层40加工成约不小于500μm且不大于1000μm的划分开的(in sections)岛状形状并将该岛状形状排列为具有不小于0.1μm且不大于100μm的间隔，选择性地仅仅在彼此间留有间隔的超薄硅部分40p的部分的顶部上形成了在其上外延生长的氮化物半导体晶体层50。因此，可以避免由大的热膨胀系数造成的氮化物半导体晶体层的收缩而产生的应力，由此抑制开裂。
特别地，如在该实施例中的情况，在已被加工成岛状形状的超薄硅层上选择性地生长氮化物半导体晶体层时，可以抑制在高温下生长氮化物半导体晶体层之后冷却时由热膨胀系数差异造成的应力的效果。
具体地，因为三种材料氮化镓、SiO2和硅的热膨胀系数不同，当冷却时，存在收缩量的差异。然而，具有小的热膨胀系数和小的收缩量的SiO2层被插入在具有大的热膨胀系数和相对大的收缩量的硅与具有更大的热膨胀系数和更大的收缩量的氮化镓之间；此外，氮化镓层被选择性地形成为岛状形状。因此，可以均衡所产生的应力。由此，可以抑制翘曲和开裂。
另一方面，公知这样的情况，即，当直接在硅衬底上层叠氮化镓时，由于氮化镓与硅的热膨胀系数差异，应力被施加到两者之间并发生开裂。在这样的二层结构中，由于即使在硅表面上形成了构图的氧化物层并选择性地形成氮化镓层时氮化镓层与硅衬底层也被直接接合，因此限制了由岛状形状加工产生的分散应力的效果。
由此，在该实施例中，在SiO2层上形成的超薄硅晶体层40被加工成具有约不小于500μm(0.5mm或更大)且不大于1000μm的特征长度的划分开的岛状形状。超薄硅部分40p被示例为具有四角形平面形状的岛状形状，但超薄硅部分40p的平面形状不局限于四角形。超薄硅部分40p的平面形状包括除方形之外的多边形(即，除四角形形状之外的三角形和矩形形状)、圆形等等。在该实施例中，“特征长度”为指定不特定形状的尺寸的指标。“特征长度”在平面形状为圆形或近似圆形的情况下表示直径，在平面形状为多边形的情况下表示多边形的一条边的长度。
通过设置间隔为不小于0.1μm且不大于100μm的岛，仅仅在相互间隔的岛状形状的超薄硅晶体的部分的顶部上选择性地形成在其上外延生长的氮化物半导体晶体层50。换言之，使用经分割的硅晶体层40作为用于生长氮化物半导体晶体的基材。因此，可以避免由大的热膨胀系数造成的氮化物半导体晶体层收缩而产生的应力并由此抑制开裂。
氮化物半导体晶体层50a对应于氮化物半导体晶体层50的第一部分。氮化物半导体晶体层50b对应于氮化物半导体晶体层50的第二部分。第二部分是形成在第一部分上的部分。
如先前所描述的，在实施例中，硅晶体层40的面的取向优选为(111)面。由此，促进具有优良结晶性的氮化物半导体晶体层50(例如，GaN层)的形成。实施例包括其中硅晶体层40具有完备结晶性的情况，还包括其中硅晶体层40包括高定向的多晶状态，其取向被设置为沿(111)方向。
在上述步骤S120之后(其中硅晶体层40的厚度被减薄为小于作为初始厚度的第二厚度)，氮化物半导体晶体层50的厚度(第一厚度)增加为大于硅晶体层40的厚度(第二厚度)。
通过将硅晶体层40的一部分并入到氮化物半导体晶体层50中而在硅晶体层40上形成氮化物半导体晶体层50，从而将硅晶体层40的厚度减薄为小于第二厚度。通过将全部硅晶体层40并入到氮化物半导体晶体层50中，可以从第二厚度减薄硅晶体层40的厚度。
具体地，通过将硅晶体层40的至少一部分并入到氮化物半导体晶体层50中而形成氮化物半导体晶体层50，以便从第二厚度减薄硅晶体层40的厚度。
下文中，将描述根据实施例的制造氮化物半导体晶体层的方法的另一实例。该制造方法是参考图3A、3B、4A和4B而描述的方法的实例。因此，在下面的描述中同样将参考这些图。
如图3A所示，同样使用具有绝缘体上硅(SOI)结构的衬底80作为该方法中的衬底。
这里同样地，基体20的厚度为650μm。然而，在该实例中，作为掩埋氧化物膜层的中间层30的厚度为460nm。顶部超薄硅晶体层(SOI层)40的厚度为8nm。由此，可以根据需要改变每种类型的层的厚度。表面SOI层的晶面的取向为(111)面。
使用注氧隔离(SIMOX)方法制造在该实例中使用的SOI衬底。
更具体而言，在称为“高剂量”的条件下对具有(111)的表面晶体取向的Si衬底进行氧离子注入，然后在包含约0.5％氧的惰性气体气氛中在1350℃的高温下退火。由此，离子注入的氧与Si原子键合，由此在其中形成氧化物膜(掩埋氧化物膜)。结果，完成了这样的结构，其中，在Si衬底中形成了具有约450nm厚度的氧化物膜。
在该点处，表面侧的Si层(SOI层)的厚度为约150nm。在氧离子注入之后进行的高温退火之后，在其中氧浓度已被增加到20％到100％的氧化气氛中继续高温退火(热氧化)。通过该处理，在表面上形成具有约200nm厚度的氧化物膜。由此，SOI层的厚度被减薄到50nm。
此时，由于内部氧化(ITOX)效应，掩埋氧化膜的厚度稍微增加。此后，使用氢氟酸溶液去除表面的氧化物膜。
这里，超薄硅晶体层(SOI层)的厚度大于SOI层的希望厚度。因此，通过进行进一步的热氧化而氧化约93nm的表面层，来减薄硅晶体层(SOI层)的厚度。由此，SOI层的厚度被减薄到8nm。从而，可以获得具有希望的厚度的硅晶体层(SOI层)40。此后，再次使用氢氟酸溶液蚀刻表面的氧化物膜层。通过该处理，硅晶体层(SOI层)40成为被氢封端的表面结构，由此成为拒水表面。
接下来，如图3B所示，在具有被氢封端的表面的超薄SOI层衬底上薄膜晶体生长(外延生长)氮化物半导体晶体层50a(氮化镓晶体层)。作为样品衬底的衬底80被引入到MOCVD(金属有机化学气相沉积)装置中，衬底温度被升高到520℃，并且使用TMG(三甲基镓)和NH3(氨)作为源材料而形成具有70nm厚度的氮化物半导体晶体层50a。
图11为示例出根据第一实施例的制造氮化物半导体晶体层的方法的中途的晶体层的状态的电子显微照片。
图11示出了使用电子显微镜观察的处于已经形成了氮化物半导体晶体层50a的状态下的晶体层的截面的结果。
从图11很明显，在SiO2层(中间层30)与氮化镓晶体层(氮化物半导体晶体层50a)之间清楚地观察到SOI层(硅晶体层40)的区域。由此，在该阶段，SOI层和GaN层没有反应，可以清楚地识别出每个层的边界。
另外，从图11很明显，GaN层(氮化物半导体晶体层50a)被形成为完全覆盖SOI层。该低温形成的GaN层具有差的平坦度，因而在表面中形成了凹陷和凸起。
此后，如图4A所示，衬底80的温度被升高到1120℃。
如图4B所示，接下来，在1120℃下，使用TMG(三甲基镓)和NH3(氨)作为源材料，通过外延生长五分钟而形成具有100nm厚度的氮化物半导体晶体层50b(氮化镓晶体层)。
图12为示例出根据第一实施例的制造氮化物半导体晶体层的方法的中途的晶体层的状态的电子显微照片。
图12示出了使用电子显微镜观察的在已经形成了氮化物半导体晶体层50b的状态下的晶体层的截面的结果。
从图12很明显，连同在520℃的低温下形成的GaN层(氮化物半导体晶体层50a)，在SiO2层(掩埋氧化物膜层，中间层30)上以平坦的表面形成了具有约170nm的总厚度的GaN层。换言之，通过高温生长工艺平坦化了在低温生长之后的具有凹陷和凸起的表面。
从图12很明显，不能清楚地观察到在SiO2层(中间层30)与GaN层(氮化物半导体晶体层50a)之间存在的SOI层(硅晶体层40)。
图13为示例出根据第一实施例的制造氮化物半导体晶体层的方法的中途的晶体层的状态的图。
具体地，图13示出了测量在图12示例的状态下的SiO2层和GaN中的Si元素的浓度分布和Ga元素的浓度分布的结果的实例。SiO2层对应于中间层30。GaN层对应于氮化物半导体晶体层50(氮化物半导体晶体层50a和50b)。使用二次离子质谱(SIMS)测量Si元素的浓度。在图13中，在水平轴上示出了测量的深度Dz。深度Dz为从氮化物半导体晶体层50的表面沿离开氮化物半导体晶体层50的方向朝向中间层30的深度。在垂直轴上示出了Si元素的浓度C(Si)。在图13中，对于Ga元素的浓度，显示所获得的二次离子强度的特性。
如图13所示，Ga元素的浓度C(Ga)在GaN层中高而在SiO2层中低。
此外，从图13很明显，在GaN层与SiO2层之间的界面附近，GaN层中的Si元素的浓度C(Si)为约1×1021(原子·cm-3)。在与界面分离的位置处，GaN层中的Si元素的浓度C(Si)减小到约1×1018(原子·cm-3)。
如上所述，在根据该实施例的制造氮化物半导体晶体层的方法中，通过将硅晶体层40的一部分或全部并入到氮化物半导体晶体层50中来减薄硅晶体层40的厚度。在该配置中，源于硅晶体层40的硅原子从氮化物半导体晶体层50的中间层30侧的界面迁移到氮化物半导体晶体层50。
因此，如上所述，在GaN层的SiO2层(中间层30)侧的第一区域中的Si元素的浓度C(Si)是高的。并且，在GaN层的比第一区域更远离SiO2层(中间层30)的第二区域中的Si元素的浓度C(Si)低于在第一区域中的Si元素的浓度C(Si)。
具体地，在氮化物半导体晶体层50的衬底20侧的第一区域中的硅的浓度高于氮化物半导体晶体层50中的比第一区域更远离衬底20的第二区域中的硅的浓度。
换言之，如上所述，Si元素的浓度C(Si)扩散，并且其中在GaN层与SiO2层之间的界面附近浓度极高(约1×1021(原子·cm-3))的该独特配置可通过实施例的具体配置(其中硅晶体层40的一部分或全部被并入到氮化物半导体晶体层50中的配置)而实现。
在实施例中，可以在低温形成的氮化物半导体晶体层50a上形成厚度大于上述氮化物半导体晶体层50b(100nm的厚度)的氮化物半导体晶体层。例如，在形成上述氮化物半导体晶体层50a之后，通过将GaN层的外延生长时间设定为60分钟，在1120℃下形成具有约2.4μm的厚度的GaN层。该GaN层是对应于例如上述半导体层叠体150、250等等(或其一部分)的晶体层。
图14为示例出根据第一实施例的制造氮化物半导体晶体层的方法的晶体层的状态的电子显微照片。
图14示出了使用电子显微镜观察的如上所述形成了具有约2.4μm的厚度的GaN层(晶体层51)的状态下的晶体层的截面图的图像。
从图14很明显，晶体层51(具有约2.4μm的厚度的GaN层)的表面是平坦的。由此，通过根据实施例的制造方法，可以获得平坦的GaN层。
下文中，将描述在该状态下的样品(样品S1)和参考例的样品(样品S2)的特性评估结果。参考例的样品S2为通过在低温(520℃)下在体硅衬底上生长GaN层且随后在高温(1120℃)下在其上生长具有约2μm的厚度的GaN层而获得的样品。换言之，参考例的样品S2对应于不包括根据实施例的制造方法的中间层30和硅晶体层40的样品。
图15为示例出参考例的制造氮化物半导体晶体层的方法的晶体层的状态的电子显微照片。
图15为参考例的样品S2的在GaN/Si界面(氮化物半导体晶体层59与体硅衬底29之间的界面)附近的截面图的电子显微照片。从图15很明显，观察到其中在体硅衬底29与氮化物半导体晶体层59之间的界面处发生反应的部分。
使用EDX分析来评估根据实施例的样品S1和参考例的样品S2中的Si元素和Ga元素的分布。
图16A到16D为示出了分析结果的图像，这些分析结果示例出氮化物半导体晶体层的特性。
图16A和16B对应于样品S1。图16C和16D对应于样品S2。图16A和16C表示Si元素的浓度。在这些图中，亮部分(图的其中亮度低的部分)代表比暗部分(图的其中亮度高的部分)高的Si元素浓度。图16B和16D表示Ga元素的浓度。在这些图中，亮部分代表比暗部分高的Ga元素浓度。
如图16C所示，在参考例的样品S2中，观察到遍及GaN层(氮化物半导体晶体层59)的广泛区域的亮部分(其中Si元素浓度高的部分)。如图16D所示，在GaN层(氮化物半导体晶体层59)中存在图像的亮度的变化，表明Ga元素的浓度是不均匀的。很明显，在参考例的样品S2中，Si元素被扩散遍及GaN层(氮化物半导体晶体层59)中的广泛区域。可以估计出，在GaN层中的Si元素的浓度为30％。具体而言，不仅仅是Si元素被混合到GaN晶体中，而且同样可以推定GaN晶体与Si、SiN层等等混合。
如图16A和16B所示，在根据实施例的样品S1中，很清楚地限定出图像的亮区域和图像的暗区域。在GaN层的中心部分中的Si元素的浓度低于EDX分析的检测极限。该浓度例如被估计为1％或更小。
图17A和17B示出了通过根据第一实施例的制造氮化物半导体晶体层的方法形成的晶体层的分析结果。
图17A示出了样品S1的EDX谱。图17B指示出样品S1中的进行EDX分析的被测量区域MA。在图17A中，峰GaK和峰GaL分别对应于来自Ga元素的K壳(shell)和L壳的信号。如图17B所示，在该测量中，评估了GaN层中的相对接近SiO2层的部分。
从图17A很明显，在样品S1中，在GaN层中的Si元素的浓度是低的，可估计出浓度为1％或更小，这是该测量的检测极限。
图18A和18B示出了示例出参考例的晶体层的特性的分析结果。
图18A示出了样品S2的EDX谱。图18B指示出样品S2中的进行EDX分析的位置。
从图18A很明显，在样品S2中，在GaN层(氮化物半导体晶体层59)中的Si元素的浓度同样是高的。由此，在样品S2中，在GaN层中扩散的Si元素的量极高。
在如上所述GaN晶体层被直接层叠在体硅衬底29上的情况下，在界面处，GaN中的Ga金属从氮元素分解出来，因而发生Ga-Si反应。因此，Si晶体部分被腐蚀，此外，归因于该反应，大量的Si元素被扩散到GaN层侧。这导致GaN晶体的质量的严重劣化。
另一方面，在氮化物半导体晶体层被层叠在体硅衬底上的情况下，提出了其中氮化铝被插入到界面中的配置。然而，在该配置中，容易产生来自氮化铝的额外的位错等等。
相比而言，如上所述，在根据实施例的制造方法中，在超薄硅晶体层40上层叠GaN层。在该配置中，限制了Si与GaN晶体之间的反应。因此，也限制了Si元素向GaN层的扩散。由此，获得了优良质量的GaN晶体层。
由此，通过关于图11到18A和18B描述的实验数据，可以确认通过根据实施例的特定配置获得的特性。
根据实施例，提供了用于制造更高质量的氮化物半导体晶体层的方法。
在本说明书中，术语“氮化物半导体”包括其中化学式BxInyAlzGa1-x-y-zN中的组成比率x、y和z落入各自的范围0≤x≤1，0≤y≤1，0≤z≤1且x+y+z≤1的所有组合物的半导体。此外，通过上述化学式，“氮化物半导体”还应被理解为包括进一步包含除N(氮)之外的V族元素的半导体，以及进一步包含为了控制诸如导电类型等等的各种物理特性而添加的各种掺杂剂的半导体。
上文中，参考实例描述了本发明的实施例。然而，本发明不受这些实例的限制。换言之，本领域的技术人员对上述实例做出的各种修改以包括本发明的主旨的程度被包括在本发明的范围中。例如，上述实例中包括的部件的组件和排列、材料、条件、配置、尺寸等等不受这些示例的限制；而是可以被适宜地修改。
此外，包括在上述实施例中的组件可以在技术上可行的范围内被组合；并且以包括本发明的主旨的程度被包括在本发明的范围中。
此外，本领域的技术人员可以容易地得出在本发明的精神内的各种修改和改变。
虽然已经描述了特定的实施例，但这些实施例仅仅被作为实例而给出，并不旨在限制本发明的范围。事实上，这里描述的新颖实施例可以以各种其他形式实施；此外，可以在不背离本发明的精神的情况下，对这里描述的实施例做出形式上的各种省略、替代和改变。所附权利要求及其等价物旨在涵盖落入本发明的范围和精神内的这样的形式或修改。

Claims (20)

1.一种制造氮化物半导体晶体层的方法，包括：
在硅晶体层上形成具有第一厚度的所述氮化物半导体晶体层，所述硅晶体层被设置在基体上，
在形成所述氮化物半导体晶体层之前，所述硅晶体层具有第二厚度，所述第二厚度小于所述第一厚度，
所述形成所述氮化物半导体晶体层包括使所述硅晶体层的至少一部分并入到所述氮化物半导体晶体层中以从所述第二厚度减薄所述硅晶体层的厚度。
2.根据权利要求1的方法，其中在所述硅晶体层中产生由位错的引入造成的塑性形变。
3.根据权利要求2的方法，其中通过将III族元素扩散到所述硅晶体层中而促进与所述位错的引入相伴的所述塑性形变。
4.根据权利要求1的方法，其中所述第二厚度为50纳米或更小。
5.根据权利要求1的方法，其中所述形成所述氮化物半导体晶体层包括：
在第一温度下在所述硅晶体层上形成所述氮化物半导体晶体层的第一部分，以及
在第二温度下在所述第一部分上形成所述氮化物半导体晶体层的第二部分，所述第二温度高于所述第一温度。
6.根据权利要求5的方法，其中所述第一部分的厚度小于所述第二部分的厚度。
7.根据权利要求5的方法，其中在形成所述第一部分之前在所述硅晶体层上层叠包含III族元素的层。
8.根据权利要求1的方法，其中所述基体是硅衬底或硅石玻璃衬底，在所述硅衬底的表面上形成有氧化硅膜。
9.根据权利要求1的方法，其中
在与所述硅晶体层的层面平行的面中将所述硅晶体层分割为具有不小于0.5mm且不大于10mm的特征长度的岛状形状，并且
所述形成所述氮化物半导体晶体层包括在经分割的硅晶体层上形成所述氮化物半导体晶体层。
10.根据权利要求1的方法，其中所述氮化物半导体晶体层的在所述基体侧的第一区域中的硅的浓度高于所述氮化物半导体晶体层的在第二区域中的硅的浓度，所述第二区域比所述第一区域更远离所述基体。
11.根据权利要求1的方法，其中所述硅晶体层的晶面的取向为(111)面。
12.根据权利要求1的方法，其中所述形成所述氮化物半导体晶体层使所述硅晶体层的全部并入到所述氮化物半导体晶体层中。
13.根据权利要求12的方法，其中在所述硅晶体层中产生由位错的引入造成的塑性形变。
14.根据权利要求13的方法，其中通过将III族元素扩散到所述硅晶体层中而促进与所述位错的引入相伴的所述塑性形变。
15.根据权利要求12的方法，其中所述第二厚度为50纳米或更小。
16.一种制造氮化物半导体晶体层的方法，包括：
在晶体层上形成具有第一厚度的所述氮化物半导体晶体层，所述晶体层被设置在基体上，
在形成所述氮化物半导体晶体层之前，所述晶体层具有第二厚度，所述第二厚度小于所述第一厚度，
所述形成所述氮化物半导体晶体层包括使所述晶体层的至少一部分并入到所述氮化物半导体晶体层中以从所述第二厚度减薄所述晶体层的厚度。
17.根据权利要求16的方法，其中在所述晶体层中产生由位错的引入造成的塑性形变。
18.根据权利要求17的方法，其中通过将III族元素扩散到所述晶体层中而促进与所述位错的引入相伴的所述塑性形变。
19.根据权利要求16的方法，其中
在与所述晶体层的层面平行的面中将所述晶体层分割为具有不小于0.5mm且不大于10mm的特征长度的岛状形状，并且
所述形成所述氮化物半导体晶体层包括在经分割的晶体层上形成所述氮化物半导体晶体层。
20.根据权利要求16的方法，其中所述基体为硅衬底。
CN201110049525.0A 2010-09-07 2011-03-01 制造氮化物半导体晶体层的方法 Expired - Fee Related CN102403201B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010200086 2010-09-07
JP200086/2010 2010-09-07
JP039407/2011 2011-02-25
JP2011039407A JP5117588B2 (ja) 2010-09-07 2011-02-25 窒化物半導体結晶層の製造方法

Publications (2)

Publication Number Publication Date
CN102403201A true CN102403201A (zh) 2012-04-04
CN102403201B CN102403201B (zh) 2014-10-29

Family

ID=43875202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110049525.0A Expired - Fee Related CN102403201B (zh) 2010-09-07 2011-03-01 制造氮化物半导体晶体层的方法

Country Status (6)

Country Link
US (2) US8476151B2 (zh)
EP (1) EP2426701A1 (zh)
JP (1) JP5117588B2 (zh)
KR (1) KR101144466B1 (zh)
CN (1) CN102403201B (zh)
TW (1) TWI447959B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346725A (zh) * 2016-05-05 2017-11-14 上海芯晨科技有限公司 一种iii族氮化物薄膜的剥离转移方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5741042B2 (ja) * 2011-02-14 2015-07-01 富士通株式会社 化合物半導体装置及びその製造方法
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
JP5296255B1 (ja) * 2012-11-21 2013-09-25 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6111678B2 (ja) * 2013-01-17 2017-04-12 信越半導体株式会社 ＧｅＯＩウェーハの製造方法
KR102360695B1 (ko) 2014-01-23 2022-02-08 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
JP6650463B2 (ja) 2014-11-18 2020-02-19 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
JP6726180B2 (ja) 2014-11-18 2020-07-22 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
WO2016106231A1 (en) 2014-12-22 2016-06-30 Sunedison Semiconductor Limited Manufacture of group iiia-nitride layers on semiconductor on insulator structures
EP4120320A1 (en) 2015-03-03 2023-01-18 GlobalWafers Co., Ltd. Charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
CN107408532A (zh) 2015-03-17 2017-11-28 太阳能爱迪生半导体有限公司 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
WO2016196060A1 (en) 2015-06-01 2016-12-08 Sunedison Semiconductor Limited A method of manufacturing semiconductor-on-insulator
CN107873106B (zh) 2015-06-01 2022-03-18 环球晶圆股份有限公司 制造绝缘体上硅锗的方法
WO2017006148A1 (en) * 2015-07-03 2017-01-12 Applied Materials, Inc. Semiconductor device
JP6749394B2 (ja) 2015-11-20 2020-09-02 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 滑らかな半導体表面の製造方法
US10622247B2 (en) 2016-02-19 2020-04-14 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a buried high resistivity layer
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
US10468294B2 (en) 2016-02-19 2019-11-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
EP3758050A1 (en) 2016-03-07 2020-12-30 GlobalWafers Co., Ltd. Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
US11114332B2 (en) 2016-03-07 2021-09-07 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
WO2017155806A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
WO2017155804A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
CN111201341B (zh) 2016-06-08 2023-04-04 环球晶圆股份有限公司 具有经改进的机械强度的高电阻率单晶硅锭及晶片
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
EP4723861A2 (en) 2016-10-26 2026-04-08 GlobalWafers Co., Ltd. High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
CN115714130A (zh) 2016-12-05 2023-02-24 环球晶圆股份有限公司 高电阻率绝缘体上硅结构及其制造方法
CN114093764B (zh) 2016-12-28 2025-07-22 太阳能爱迪生半导体有限公司 单晶硅晶片
CN115128741B (zh) * 2017-05-31 2024-12-10 奇跃公司 在光纤光学成像系统中使用的机械连接件
SG11201913769RA (en) 2017-07-14 2020-01-30 Sunedison Semiconductor Ltd Method of manufacture of a semiconductor on insulator structure
JP7160943B2 (ja) 2018-04-27 2022-10-25 グローバルウェーハズ カンパニー リミテッド 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成
EP4210092A1 (en) 2018-06-08 2023-07-12 GlobalWafers Co., Ltd. Method for transfer of a thin layer of silicon
WO2020161685A1 (en) * 2019-02-10 2020-08-13 King Abdullah University Of Science And Technology Dislocation free semiconductor nanostructures grown by pulse laser deposition with no seeding or catalyst
FR3131075B1 (fr) * 2021-12-16 2023-12-22 Soitec Silicon On Insulator Structure semi-conductrice en nitrure du groupe iii sur silicium sur isolant et son procédé de croissance
US12604493B2 (en) * 2022-06-29 2026-04-14 Globalfoundries U.S. Inc. Device over patterned buried porous layer of semiconductor material
WO2024048004A1 (ja) * 2022-09-01 2024-03-07 株式会社ジャパンディスプレイ 積層構造体、半導体デバイス及びその製造方法
JP7833817B2 (ja) * 2022-09-01 2026-03-23 株式会社ジャパンディスプレイ 積層構造体及びその製造方法、ならびに半導体デバイス

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135140A (ja) * 1996-10-28 1998-05-22 Nippon Telegr & Teleph Corp <Ntt> ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子
JP2003037287A (ja) * 2001-07-26 2003-02-07 Sanken Electric Co Ltd 発光素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766922B2 (ja) 1987-07-29 1995-07-19 株式会社村田製作所 半導体装置の製造方法
JPH07245266A (ja) 1994-03-03 1995-09-19 Nippon Steel Corp 化合物半導体基板およびその製造方法
JP3542491B2 (ja) 1997-03-17 2004-07-14 キヤノン株式会社 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス
JP3257442B2 (ja) * 1997-04-09 2002-02-18 松下電器産業株式会社 窒化ガリウム結晶の製造方法
JP3805703B2 (ja) * 2002-03-07 2006-08-09 住友化学株式会社 ３−５族化合物半導体の製造方法及び３−５族化合物半導体
JP2007246289A (ja) * 2004-03-11 2007-09-27 Nec Corp 窒化ガリウム系半導体基板の作製方法
KR20060076675A (ko) * 2004-12-29 2006-07-04 주식회사 실트론 질화물 반도체 및 이의 제조 방법
US7365374B2 (en) * 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
JP2010509081A (ja) * 2006-11-10 2010-03-25 エージェンシー フォー サイエンス， テクノロジー アンド リサーチ マイクロメカニカル構造体およびマイクロメカニカル構造体の製造方法
JP2008182110A (ja) * 2007-01-25 2008-08-07 Matsushita Electric Ind Co Ltd 窒化物半導体発光装置
US8217498B2 (en) * 2007-10-18 2012-07-10 Corning Incorporated Gallium nitride semiconductor device on SOI and process for making same
CN101302648B (zh) * 2008-01-28 2010-06-16 中国电子科技集团公司第五十五研究所 氮化镓薄膜外延生长结构及方法
EP2743981A1 (en) * 2009-10-30 2014-06-18 Imec Method of manufacturing an integrated semiconductor substrate structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135140A (ja) * 1996-10-28 1998-05-22 Nippon Telegr & Teleph Corp <Ntt> ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子
JP2003037287A (ja) * 2001-07-26 2003-02-07 Sanken Electric Co Ltd 発光素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
D.ZUBIA ET AL.: "Namoheteroepitaxial growth of GaN on Si by organometallic vapor phase epitaxy", 《APPLIED PHYSICS LETTERS》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346725A (zh) * 2016-05-05 2017-11-14 上海芯晨科技有限公司 一种iii族氮化物薄膜的剥离转移方法

Also Published As

Publication number Publication date
KR20120025369A (ko) 2012-03-15
TWI447959B (zh) 2014-08-01
KR101144466B1 (ko) 2012-05-11
US8476151B2 (en) 2013-07-02
US20130196487A1 (en) 2013-08-01
US8790999B2 (en) 2014-07-29
US20120058626A1 (en) 2012-03-08
TW201212286A (en) 2012-03-16
JP2012076984A (ja) 2012-04-19
CN102403201B (zh) 2014-10-29
EP2426701A1 (en) 2012-03-07
JP5117588B2 (ja) 2013-01-16

Similar Documents

Publication Publication Date Title
CN102403201B (zh) 制造氮化物半导体晶体层的方法
JP5627649B2 (ja) 窒化物半導体結晶層の製造方法
TWI686498B (zh) 半導體元件用磊晶基板、半導體元件以及半導體元件用磊晶基板之製造方法
KR101615822B1 (ko) 질화물 반도체 소자, 질화물 반도체 웨이퍼, 및 질화물 반도체층의 형성 방법
WO2004051707A2 (en) Gallium nitride-based devices and manufacturing process
CN103545348B (zh) 用于硅衬底上的iii族氮化物的扩散阻挡层
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
WO2006127227A2 (en) Gallium nitride based structures including substrates and manufacturing methods thereof
KR20110056493A (ko) 반도체 기판, 전자 디바이스 및 반도체 기판의 제조 방법
CN104126223A (zh) 半导体元件及半导体元件的制造方法
WO2017077989A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
TW201539739A (zh) 氮化物半導體元件與氮化物半導體晶圓
CN109346568A (zh) 一种发光二极管外延片及其制备方法
KR20150140202A (ko) Iii족 질화물 기판의 처리 방법 및 에피택셜 기판의 제조 방법
KR20110081803A (ko) 반도체 기판, 전자 디바이스 및 반도체 기판의 제조 방법
KR101762177B1 (ko) 반도체 소자 및 반도체 소자 제조 방법
CN108352327A (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
WO2016002801A1 (ja) 半導体積層構造体及び半導体素子
JP5059205B2 (ja) ウェーハ及び結晶成長方法
US8536028B1 (en) Self alignment and assembly fabrication method for stacking multiple material layers
CN109509815A (zh) 一种发光二极管的外延片及其制备方法
KR20100105073A (ko) 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드
JPWO2017221863A1 (ja) Ｉｉｉ族窒化物積層体、及び該積層体を備えた縦型半導体デバイス

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171220

Address after: Tokyo, Japan

Patentee after: Kabushiki Kaisha TOSHIBA

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141029

CF01 Termination of patent right due to non-payment of annual fee