JPH10135140A

JPH10135140A - ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子

Info

Publication number: JPH10135140A
Application number: JP28560696A
Authority: JP
Inventors: Takashi Matsuoka; 隆志松岡
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1996-10-28
Filing date: 1996-10-28
Publication date: 1998-05-22

Abstract

(57)【要約】【課題】エピタキシャル成長層や基板に歪み、クラッ
ク等を発生しないヘテロエピタキシャル成長方法および
その方法により成長したヘテロエピタキシャル層を提供
することにある。【解決手段】基板上に、基板とは異なる格子定数を有
する半導体層を成長させるヘテロエピタキシャル成長方
法が、基板上の所定部位に半導体層を選択成長させるた
めの開口部を有する層を形成して開口部によって基板の
所定部位を露出させる工程と、開口部によって露出され
た基板の表面上に半導体層を選択的にヘテロエピタキシ
ャル成長させる工程とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ヘテロエピタキシ
ャル成長方法およびその方法により成長させたヘテロエ
ピタキシャル層に関し、またこのヘテロエピタキシャル
層を有する半導体発光素子に関する。

【０００２】

【従来の技術】基板上に基板と異なった材料をエピタキ
シャル成長するとき、従来は、基板に何の加工も施すこ
となく表面処理を施すだけでエピタキシャル成長を実施
していた。

【０００３】

【発明が解決しようとする課題】基板とエピタキシャル
成長材料との間に、熱膨張係数や格子定数の差が存在す
るとき、エピタキシャル成長層や基板中に歪みが発生す
る。そのため、熱膨張係数と格子定数の差が大きいと、
エピタキシャル成長層にクラックが入ったり、エピタキ
シャル成長層が剥離したり、時には、基板が割れること
もあった。また、基板には常に大きな反りが生じた。

【０００４】青色等の短波長発光素子や高温環境用電子
デバイスとして重要なIII 族窒化物半導体をエピタキシ
ャル成長させる場合、熱膨張係数や格子定数の観点から
適した基板材料がなかった。例えば、基板としてサファ
イアや炭化珪素（ＳｉＣ）を用いると、基板上に成長し
たIII 族窒化物エピタキシャル成長膜には多数のクラッ
クが入ってしまい、発光素子作製の歩留まりは４０％程
度となってしまう。またチップ化する際一般に、個々の
半導体発光素子の切り離しを容易にするために、エピタ
キシャル成長後、基板を研磨して薄くするが、この研磨
して切り離しするときに基板が割れることがある。これ
を避けるため、半導体発光素子をチップ化するときに、
基板を研磨した後、研磨用治具に基板を張り付けたまま
基板側からダイヤモンドソウで切断したり、あるいは研
磨用治具に張り付けた基板をダイヤモンド等で毛描いた
後、研磨用治具から基板を剥離するという操作を行って
いた。この場合、切断や毛描きは半導体発光素子分離領
域を基板側から見て作業する必要があり、透明基板でな
ければ不可能であった。仮に透明基板でなかったとした
ら、工程の歩留まりは極めて低いものになってしまう。
その上、基板の反りがフォトリソグラフィ工程を一層難
しいものにしていた。

【０００５】更に、III 族窒化物半導体Ｉｎ_1-x-yＧａ
_xＡｌ_yＮ層（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦
１）からなる半導体層を有する半導体発光素子を作製す
る場合には、基板が劈開性を有していてもＩｎ_1-x-yＧ
ａ_xＡｌ_yＮ層に劈開性がなかったり劈開しにくいた
め、チップ化の歩留まりが低いという問題があった。一
方、レーザを作製する場合には、劈開面が鏡面であるこ
とが必要であるが、鏡面を得ることは困難であった。そ
こで、劈開面を鏡面にするためドライエッチングを行っ
ていたが、一般にエッチング速度が遅くエッチングのス
ループットが低いという問題があった。また、エッチン
グ面は成長面に垂直（９０度）である必要があるが、一
般には７０度程度でしかなく、レーザ共振器用鏡として
の効果が低いので発振閾値電流が高くなる原因となって
いた。

【０００６】本発明は上記の問題点を解決するためにな
されたものであり、その目的は、エピタキシャル成長層
や基板に歪み、クラック等を発生しないヘテロエピタキ
シャル成長方法およびその方法により成長されたヘテロ
エピタキシャル成長層を有する半導体発光素子を提供す
ることにある。また。本発明の他の目的は、III 族窒化
物半導体Ｉｎ_1-x-yＧａ_xＡｌ_yＮを含む半導体発光素
子を高い歩留まりで製造することができるエピタキシャ
ル成長方法およびその方法により成長されたエピタキシ
ャル層を有する半導体発光素子を提供することにある。

【０００７】

【課題を解決するための手段】請求項１の発明は、基板
上に、基板とは異なる格子定数を有する半導体層を成長
させるヘテロエピタキシャル成長方法において、基板上
の所定部位に半導体層を選択成長させるための開口部を
有する層を形成して、この開口部によって基板の所定部
位を露出させる工程と、開口部によって露出された基板
の表面上に半導体層を選択的にヘテロエピタキシャル成
長させる工程とを備えたことを特徴とする。

【０００８】請求項１のヘテロエピタキシャル成長方法
において、半導体層が、Ｉｎ_1-x-yGa_xＡｌ_yＮ層（０
≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）を含む多層膜
であるとすることができる。

【０００９】請求項１または請求項２のヘテロエピタキ
シャル成長方法において、開口部が周期的に形成されて
いるとすることができる。

【００１０】請求項１、請求項２、または請求項３のヘ
テロエピタキシャル成長方法において、基板がサファイ
ヤ又は炭化珪素であるとすることができる。

【００１１】請求項５記載の発明は、請求項１、２、３
および４の発明のいずれかの方法により成長させたヘテ
ロエピタキシャル層であることを特徴とする。

【００１２】請求項６記載の発明は、半導体発光素子が
請求項５のヘテロエピタキシャル層を有することを特徴
とする。

【００１３】本発明において、基板表面が露出された開
口部は、周期的に縦横に配列されていることが好まし
い。但し、この配置間隔は等間隔であってもなくてもよ
く、開口部の大きさは、成長層が基板から剥離せず膜中
に大きなクラックも入らず基板が割れることがないよう
に、ヘテロエピタキシャル層の歪みが大きくならない範
囲で変更しうる。その大きさは、基板とエピタキシャル
層との組み合わせで決まる。例えばサファイア基板上に
ＧａＮをヘテロエピタキシャル成長させる場合には、一
辺が１５００μｍ以下の範囲内で変えることができる。
基板上の所定部位を露出させる膜、すなわち半導体の成
長速度が基板上の成長速度より小さい膜（以下「マス
ク」という）の大きさも緩和効果を妨げないような範囲
内で変更することができ、例えばマスクの幅を１５００
μｍ以下の範囲内で変えることができる。

【００１４】（作用）本発明に従って、基板上にヘテ
ロエピタキシャル層を結晶成長させると、基板の単結晶
表面が露出している部分にはＩｎＧａＡｌＮ単結晶が成
長するが、基板の単結晶表面が露出していない部分に
は、条件によっては全く結晶が成長しなかったり、多結
晶になったりあるいは非晶質になったりする。基板表面
全面に単結晶を成長させる場合に比べて、結晶や基板に
発生する歪みを軽減したり、なくしたりすることがで
き、基板が割れたり、ＩｎＧａＡｌＮ結晶にクラックが
生じることもなく、更には、成長後の基板が反ることも
ない。従って、III 族窒化物半導体Ｉｎ_1-x-yＧａ_xＡ
ｌ_yＮからなる層を有する半導体発光素子のチップ化の
歩留まりを高く設定することができ、結果的に安価な半
導体素子を再現性良く提供することができる。

【００１５】ＩｎＧａＡｌＮは、平坦な二次元成長が困
難で三次元成長しやすい性質を持っている。一方では、
狭い領域の選択成長では平坦な二次元成長面が容易に得
られる性質をＩｎＧａＡｌＮは有する。更に、その側壁
がほぼ鏡面で基板面に垂直となりやすい。従って、レー
ザを作製するときには、半導体層をストライプ状に選択
成長させることにより理想的な共振器を形成することが
できる。

【００１６】

【発明の実施の形態】以下、本発明を図面に示す実施例
に基づいて説明する。なお、実施例は一つの例示であっ
て、本発明の精神を逸脱しない範囲で、種々の変更ある
いは改良を行い得ることは言うまでもない。

【００１７】（実施例１）図１〜図３は本発明の第一の
実施例を説明する図である。図１は、本発明における結
晶成長前の基板構造を示す。図１（ａ）は結晶成長する
側の基板表面の平面図であり、図１（ｂ）は平面図のＡ
−Ａ′における切断面を示す断面図である。ここでは、
基板単結晶３として厚さ３３０μｍのサファイア（００
０１）を用い、基板表面に形成されている膜は厚さ０．
６μｍのＳｉＯ₂膜２である。一辺が５００μｍの正方
形からなる基板単結晶露出表面１は、６００μｍごとに
周期的に縦横に配列されている。但し、この配置間隔は
等間隔でなくてもよく、基板単結晶露出表面の一辺の大
きさ５００μｍは、ヘテロエピタキシャル層の歪みが大
きくならない範囲内で変更しうる。また、マスクとして
のＳｉＯ₂膜の大きさも緩和効果を妨げないような範囲
内で変更することができる。図２に、半導体発光素子構
造用の結晶成長を行った後の基板断面構造を示す。サフ
ァイヤの基板単結晶３の上の露出部１上にエピタキシャ
ル結晶層４を成長させる。この時、基板表面を深さ５ｎ
ｍ程度窒化してから成長してもよい。また、この窒化層
はマスク形成前に作製してもよい。エピタキシャル結晶
層は、基板の露出部にのみ選択的に結晶成長し、ＳｉＯ
₂膜２上には成長しなかった。成長したエピタキシャル
結晶層中には、ほとんどクラックが発生せず、基板が割
れることも反ることもなかった。次いで、電極を形成し
た後、厚さ８０μｍとなるまで研磨した。続いて、保護
膜としてエピタキシャル成長面側に膜厚１μｍ程度のレ
ジストを塗布し、エピタキシャル成長面側からダイヤモ
ンドスクライバで毛描いた。その後、シリコン基板のＩ
Ｃ等に用いられているような通常の方法で、チップ化を
行った。基板の反りがないため、フォトリソグラフィ工
程が容易であった。完成した半導体発光素子の詳細構造
をあらためて図３に示す。本発明の半導体発光素子は、
サファイア（０００１）の基板単結晶３の表面に窒化層
（窒化深さ５ｎｍ）１９を形成し、膜厚５０ｎｍのＡｌ
Ｎバッファ層５、膜厚５μｍのＳｉドープｎ型低抵抗Ｇ
ａＮ層６、膜厚５０ｎｍのＺｎドーピングにより半絶縁
化したＧａＮ発光層７、電極８およびｎ型低抵抗層のオ
ーミック電極９からなる。電極８に正の電圧を、電極９
に負の電圧を加えると、ＧａＮ発光層７は４８０ｎｍの
波長で発光した。最大出力は０．８ｍＷであり、外部量
子効率は０．２２％であった。

【００１８】実施例１では、基板単結晶としてサファイ
アを用いたが、これの代わりに炭化珪素（ＳｉＣ）等の
他の材料を用いてもよい。また、半導体の成長速度が基
板上の成長速度より小さい膜としてＳｉＯ₂膜を用いた
が、これの代わりにＳｉＮ等の他の材料を用いてもよ
い。ここで用いた成長条件によれば完全な選択成長が可
能であったが、マスク上に多少成長が起きても、マスク
上には単結晶は成長せず、膜厚も単結晶領域に比べて薄
いので、エピタキシャル成長膜内にクラックは発生しな
い。もちろん、基板が割れることもない。従って、本発
明の効果を享受することができる。

【００１９】（実施例２）図４は本発明の第二の実施例
を説明する図である。図４は、半導体発光素子を共振器
の軸方向に垂直な方向で切ったときの断面図である。用
いた基板は実施例１に示した基板と同じ構造である。た
だし、基板単結晶３上の単結晶露出部１の形状を０．５
×１ｍｍの四角形とし、マスクの幅を１００μｍとし
た。結晶の成長方法は基本的なところは実施例１と同じ
である。厳密に選択成長を行ったところ、図２に示した
ものと同様の完全な選択成長ができた。図４に示す半導
体発光素子は、サファイア（０００１）の基板単結晶３
の表面に形成した窒化層（窒化深さ５ｎｍ）１９、膜厚
５０ｎｍのＧａＮバッファ層１０、膜厚５μｍ及び電子
濃度５×１０¹⁸ｃｍ^-3のＳｉドープｎ型ＧａＡｌＮ電流
注入及び光閉じ込めの層１１、膜厚２μｍ及び電子濃度
１０¹⁹ｃｍ^-3のＳｉドープｎ型ＧａＮキャリア閉じ込め
層１２、１０ｎｍのアンドープＩｎ_0.1Ｇａ_0.9Ｎ単一
量子井戸発光層１３、膜厚２μｍ及びホール濃度１０¹⁸
ｃｍ^-3のＭｇドープｐ型ＧａＮキャリア閉じ込め層１
４、膜厚２μｍ及びホール濃度５×１０¹⁷ｃｍ^-3のＭｇ
ドープｐ型ＧａＡｌＮ電流注入及び光閉じ込め層１５、
ＳｉＯ₂電流狭窄層１６、ｐ型オーミック電極１７、ｎ
型オーミック電極１８からなる。ここで、チップ化には
実施例１と同様の方法を用いた。また、エピタキシャル
成長領域の側壁が基板の表面に垂直であり、原子オーダ
ーで平坦であったことから、共振器端面の形成には何の
工程も必要としなかった。

【００２０】電極１８に負の電圧を、電極１７に正の電
圧を加えることにより、電子及び正孔を発光層１３に注
入した。その結果、液体窒素温度において、閾値電流６
２０ｍＡでレーザ発振した。発振波長は３７５ｎｍであ
る。最大出力は３ｍＷであり、外部量子効率は１２％で
あった。

【００２１】通常の全面単結晶基板を用い、本実施例と
同一の層構造を成長し、共振器端面をドライエッチング
で形成して、同一の構造のレーザを作製したところ、そ
の閾値電流は９６０ｍＡであった。本発明の実施例の閾
値に比べて、３４０ｍＡの閾値の上昇が見られた。この
理由は、ドライエッチングによって形成した端面が基板
表面に対して垂直から約２０度傾いていることと、エッ
チング加工のためのフォトリソグラフィ工程において一
般に良く発生する筋状のストライエーションが端面に存
在するためと考えられる。

【００２２】

【発明の効果】本発明によれば、エピタキシャル膜にク
ラックが入ることもないし、基板が割れることもない。
従って、歪みによる素子作製歩留まりの低下を生じな
い。また、チップ化をエピタキシャル成長層側から行え
るため、工程が容易となり、基板側からチップ化を図る
より、歩留まりが高くなる。さらに、エピタキシャル成
長層中に歪みが入らないため、歪みによる物性の変化を
考慮する必要もなく、素子設計が容易となるという効果
も有する。

【００２３】本発明の半導体発光素子は、エピタキシャ
ル成長層を選択的に成長することができるため、エピタ
キシャル層成長後には自動的に素子分離ができており、
また、ＩｎＧａＡｌＮ材料がファセットを持った三次元
成長しやすい性質を利用することにより、条件によって
は基板面にほぼ垂直に、原子オーダーで滑らかなファセ
ットを形成することができる。このことは、特に半導体
発光素子としてレーザを作製する場合、素子作製工程の
簡略化および高品質共振器形成を図ることができる極め
て大きな効果である。

【図面の簡単な説明】

【図１】（ａ）本発明における結晶成長前の基板構造を
示す断面図、（ｂ）本発明における結晶成長前の基板構
造を示す平面図である。

【図２】本発明における結晶成長を行った後の基板構造
を示す断面図である。

【図３】本発明の半導体発光素子の構造を示す断面図で
ある。

【図４】本発明の他の態様の半導体発光素子の構造を示
す断面図である。

【符号の説明】

１基板単結晶露出表面２ＳｉＯ₂膜３基板単結晶４エピタキシャル結晶層５ＡｌＮバッファ層６Ｓｉドープｎ型ＧａＮ層７ＺｎドーピングＧａＮ発光層８電極９電極１０ＧａＮバッファ層１１Ｓｉドープｎ型ＧａＡｌＮ層１２Ｓｉドープｎ型ＧａＮ層１３Ｉｎ_0.1Ｇａ_0.9Ｎ発光層１４Ｍｇドープｐ型ＧａＮ層１５Ｍｇドープｐ型ＧａＡｌＮ層１６ＳｉＯ₂層１７電極１８電極１９窒化層

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｌ 21/203 Ｈ０１Ｌ 21/203 ＭＨ０１Ｓ 3/18 Ｈ０１Ｓ 3/18

Claims

【特許請求の範囲】

【請求項１】基板上に、基板とは異なる格子定数を有
する半導体層を成長させるヘテロエピタキシャル成長方
法において、前記基板上の所定部位に前記半導体層を選択成長させる
ための開口部を有する層を形成して該開口部によって前
記基板の前記所定部位を露出させる工程と、前記開口部によって露出された基板の表面上に前記半導
体層を選択的にヘテロエピタキシャル成長させる工程と
を備えたことを特徴とするヘテロエピタキシャル成長方
法。
【請求項２】前記半導体層が、Ｉｎ_1-x-yＧａ_xＡｌ
_yＮ層（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）を
含む多層膜であることを特徴とする請求項１に記載のヘ
テロエピタキシャル成長方法。
【請求項３】前記開口部が周期的に形成されているこ
とを特徴とする請求項１又は２に記載のヘテロエピタキ
シャル成長方法。
【請求項４】前記基板がサファイヤ又は炭化珪素であ
ることを特徴とする請求項１、２および３のいずれかに
記載のヘテロエピタキシャル成長方法。
【請求項５】請求項１、２、３および４記載のいずれ
かの方法により成長させたことを特徴とするヘテロエピ
タキシャル層。
【請求項６】請求項５記載のヘテロエピタキシャル層
を有することを特徴とする半導体発光素子。