CN102906882B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN102906882B
CN102906882B CN201180025328.3A CN201180025328A CN102906882B CN 102906882 B CN102906882 B CN 102906882B CN 201180025328 A CN201180025328 A CN 201180025328A CN 102906882 B CN102906882 B CN 102906882B
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
layer
electrode
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180025328.3A
Other languages
English (en)
Other versions
CN102906882A (zh
Inventor
远藤佑太
佐佐木俊成
野田耕生
佐藤瑞穗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102906882A publication Critical patent/CN102906882A/zh
Application granted granted Critical
Publication of CN102906882B publication Critical patent/CN102906882B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO

Landscapes

  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

通过氧从绝缘层放出，可以降低氧化物半导体层中的氧缺陷及所述绝缘层与所述氧化物半导体层之间的界面态。因此，可以制造电特性的变动小且可靠性高的半导体装置。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及半导体装置的制造方法。
本说明书中的半导体装置指的是能通过利用半导体特性而工作的所有装置，因此电光装置、半导体电路及电子设备都是半导体装置。
背景技术
通过利用形成在具有绝缘表面的衬底上的半导体薄膜来构成晶体管的技术受到瞩目。该晶体管被广泛地应用于如集成电路（IC）、图像显示装置（显示装置）等电子设备。作为可以应用于晶体管的半导体薄膜的材料，已知有硅类半导体材料。但是，作为其他材料，氧化物半导体受到瞩目。
例如，已经公开了，作为晶体管的有源层使用其电子载流子浓度低于1018/cm3的包含铟（In）、镓（Ga）、锌（Zn）的非晶氧化物的晶体管（参照专利文献1）。
虽然使用氧化物半导体的晶体管的工作速度比使用非晶硅的晶体管的工作速度快，且与使用多晶硅的晶体管相比更容易制造，但是，已知使用氧化物半导体的晶体管具有电特性容易变动而导致其可靠性低的问题。例如，在偏压-温度试验（BT试验）的前后，晶体管的阈值电压变动。另外，在本说明书中，阈值电压是指为了使晶体管变为“导通状态”所需要的栅电压。并且，栅电压是指以源极的电位为基准的与栅电极的电位的电位差。
[专利文献1]日本专利申请公开2006-165528号公报。
发明内容
使用氧化物半导体的晶体管的由于BT试验的阈值电压的变动导致使用氧化物半导体的晶体管的可靠性大幅下降。本发明的一个方式的目的之一为提高使用氧化物半导体的半导体装置的可靠性。
本发明的一个方式是一种半导体装置或半导体装置的制造方法，其技术思想在于：在使用氧化物半导体的晶体管中，作为与氧化物半导体层接触的绝缘层形成含有硅过氧化物自由基（silicon peroxide radical）的绝缘层。
在氧化硅中，硅以（O-）3Si-O的形态保持稳定，但是当该氧原子之一由于热等而脱离时则成为自由基如（O-）3Si･。当（O-）3Si･自由基与O2键合时，成为（O-）3Si-O-O･（硅过氧化物自由基）。硅过氧化物自由基通过对外部提供氧而变成稳定的状态。
在含有氧化硅的材料中“含有硅过氧化物自由基”是指在利用ESR（Electron Spin Resonance：电子自旋共振）法获得的光谱中当g值为2.0078及2.0016处具有信号。
本发明的一个方式是一种半导体装置或半导体装置的制造方法，其技术思想在于：在顶栅结构的使用氧化物半导体的晶体管中，作为基底绝缘层及栅极绝缘层形成含有硅过氧化物自由基的绝缘层。
通过使基底绝缘层中含有硅过氧化物自由基，可以充分地抑制由于半导体装置的工作等而可能产生的电荷等被基底绝缘层与氧化物半导体层之间的界面俘获。这是由于通过从基底绝缘层对氧化物半导体层供给氧，可以降低氧化物半导体层与基底绝缘层的界面态的缘故。
另外，通过使栅极绝缘层中含有硅过氧化物自由基，可以充分地抑制由于半导体装置的工作等而可能产生的电荷等被氧化物半导体层与上述栅极绝缘层之间的界面俘获。这是由于通过从栅极绝缘层对氧化物半导体层供给氧，可以降低氧化物半导体层与栅极绝缘层之间的界面态的缘故。
再者，有时由于氧化物半导体层的氧缺陷而生成电荷。一般来说，氧化物半导体层中的氧缺陷成为施主，而生成为载流子的电子。其结果，晶体管的阈值电压向负方向漂移。但是，通过从基底绝缘层及栅极绝缘层对氧化物半导体层中的氧缺陷供给氧，可以抑制阈值电压向负方向漂移。
即，当在氧化物半导体层中产生氧缺陷时，难以抑制基底绝缘层与氧化物半导体层之间的界面及氧化物半导体层与栅极绝缘层之间的界面的电荷俘获，但是通过设置含有硅过氧化物自由基的基底绝缘层及含有硅过氧化物自由基的栅极绝缘层，可以降低氧化物半导体层的界面态及氧缺陷，由此能够减小氧化物半导体层与基底绝缘层之间的界面的电荷俘获的影响。
由此，根据本发明的一个方式的效果是由于含有硅过氧化物自由基的基底绝缘层及含有硅过氧化物自由基的栅极绝缘层而获得的。
在本发明的一个方式中，采用包括含有硅过氧化物自由基的基底绝缘层和含有硅过氧化物自由基的栅极绝缘层中的任一方的结构即可。优选采用包括含有硅过氧化物自由基的基底绝缘层及含有硅过氧化物自由基的栅极绝缘层的双方的结构。
通过抑制上述基底绝缘层与氧化物半导体层之间的界面及氧化物半导体层与栅极绝缘层之间的界面的电荷俘获，可以抑制使用氧化物半导体的晶体管的截止电流的增加及阈值电压的变动等的不良现象，并可以提高半导体装置的可靠性。
另外，优选含有硅过氧化物自由基的基底绝缘层与氧化物半导体层相比具有足够的厚度。这是由于以下原因：当含有硅过氧化物自由基的基地绝缘层比氧化物半导体层薄时，有时不能充分地对氧化物半导体层供给氧。
本发明的一个方式是一种半导体装置，包括：基底绝缘层；氧化物半导体层；电连接到氧化物半导体层的源电极及漏电极；与氧化物半导体层部分接触的栅极绝缘层；以及栅极绝缘层上的栅电极，其中基底绝缘层和栅极绝缘层中的至少一个含有硅过氧化物自由基。
另外，在上述结构中，基底绝缘层可以使用氧化硅、氧氮化硅、氮氧化硅、氧化铝或它们中的任何材料的叠层构成。另外，作为栅极绝缘层可以使用氧化硅、氧氮化硅、氧化铝、氧化铪或它们中的任何材料的叠层构成。但是，接触于氧化物半导体层一侧的基底绝缘层及栅极绝缘层采用氧化硅或氧氮化硅。
这里，氧氮化硅是指在其组成上氧含量多于氮含量的物质，例如，包含50原子％以上且70原子％以下的氧、0.5原子％以上且15原子％以下的氮、25原子％以上且35原子％以下的硅以及0原子％以上且10原子％以下的氢的物质。另外，氮氧化硅是指在其组成上氮含量多于氧含量的物质，例如，包含5原子％以上且30原子％以下的氧、20原子％以上且55原子％以下的氮、25原子％以上且35原子％以下的硅以及10原子％以上且25原子％以下的氢的物质。但是，上述范围是使用卢瑟福背散射分析（RBS: Rutherford Backscattering Spectrometry）或氢前方散射分析（HFS: Hydrogen Forward Scattering Spectrometry）来进行测量时的范围。此外，构成元素的含有比率的总计不超过100原子％。
另外，在上述结构中，有时具有覆盖栅极绝缘层及栅电极的绝缘层。另外，有时在氧化物半导体层的下方具有导电膜。
另外，本发明的一个方式是一种半导体装置或半导体装置的制造方法，其技术思想在于：在底栅结构的使用氧化物半导体的晶体管中，作为栅极绝缘层及保护绝缘层形成含有硅过氧化物自由基的绝缘层。
通过使保护绝缘层中含有硅过氧化物自由基，可以充分地抑制由于半导体装置的工作等而可能产生的电荷等被上述保护绝缘层与氧化物半导体层之间的界面俘获。这是由于通过从保护绝缘层对氧化物半导体层供给氧，可以降低氧化物半导体层与保护绝缘层之间的界面态的缘故。
另外，通过使栅极绝缘层中含有硅过氧化物自由基，可以充分地抑制由于半导体装置的工作等而可能产生的电荷等被氧化物半导体层与上述栅极绝缘层之间的界面俘获。这是由于通过从栅极绝缘层对氧化物半导体层供给氧，可以降低氧化物半导体层与栅极绝缘层之间的界面态的缘故。
但是，通过从保护绝缘层及栅极绝缘层对氧化物半导体层中的氧缺陷供给氧，可以抑制阈值电压向负方向漂移。
即，当在氧化物半导体层中产生氧缺陷时，难以抑制保护绝缘层与氧化物半导体层之间的界面及氧化物半导体层与栅极绝缘层之间的界面的电荷俘获，但是通过设置含有硅过氧化物自由基的保护绝缘层及含有硅过氧化物自由基的栅极绝缘层，可以降低氧化物半导体层的界面态及氧缺陷，由此能够减小氧化物半导体层与保护绝缘层之间的界面的电荷俘获的影响。
由此，本发明的一个方式的效果是由于含有硅过氧化物自由基的保护绝缘层及含有硅过氧化物自由基的栅极绝缘层而获得的。
在本发明的一个方式中，采用包括含有硅过氧化物自由基的保护绝缘层或含有硅过氧化物自由基的栅极绝缘层中的任一方的结构即可。优选采用包括含有硅过氧化物自由基的保护绝缘层及含有硅过氧化物自由基的栅极绝缘层的双方的结构。
通过抑制上述保护绝缘层与氧化物半导体层之间的界面及氧化物半导体层与栅极绝缘层之间的界面的电荷俘获，可以抑制使用氧化物半导体的晶体管的截止电流的增加及阈值电压的变动等的不良现象，并可以提高半导体装置的可靠性。
另外，优选含有硅过氧化物自由基的保护绝缘层与氧化物半导体层相比具有足够的厚度。这是由于以下原因：当含有硅过氧化物自由基的保护绝缘层比氧化物半导体层薄时，有时不能充分地对氧化物半导体层供给氧。
本发明的一个方式是一种半导体装置，包括：基底绝缘层；栅电极；栅极绝缘层；隔着所述栅极绝缘层在所述栅电极上的氧化物半导体层；电连接到氧化物半导体层的源电极及漏电极；以及所述源电极及所述漏电极上的与所述氧化物半导体层部分接触的保护绝缘层，其中保护绝缘层及栅极绝缘层中的至少一个含有硅过氧化物自由基。
另外，在上述结构中，保护绝缘层可以由氧化硅、氧氮化硅、氮氧化硅、氧化铝及它们的叠层构成。另外，作为栅极绝缘层可以由氧化硅、氧氮化硅、氧化铝、氧化铪及它们的叠层构成。注意，保护绝缘层及栅极绝缘层的接触于氧化物半导体层的一侧为氧化硅或氧氮化硅。
另外，在上述结构中，有时在氧化物半导体层的下方具有导电层。
注意，在上述结构中，可以将由源电极与漏电极的间隔而决定的晶体管的沟道长度L设定为10nm以上且10μm以下，优选为0.1μm至0.5μm。当然，沟道长度L也可以为10μm以上。此外，也可以将沟道宽度W设定为10μm以上。
根据本发明的一个方式，通过设置含有硅过氧化物自由基的绝缘层作为与氧化物半导体层接触的绝缘层，提供截止电流低且阈值电压不均匀少而具有稳定的电特性的晶体管。
另外，根据本发明的一个方式，可以提供具有电特性优良且可靠性高的晶体管的半导体装置。
附图说明
图1A至图1C是示出本发明的一个方式的半导体装置的一个例子的俯视图及截面图；
图2A至图2D是示出本发明的一个方式的半导体装置的一个例子的截面图；
图3A至图3E是示出本发明的一个方式的半导体装置的制造工序的一个例子的截面图；
图4A至图4E是示出本发明的一个方式的半导体装置的制造工序的一个例子的截面图；
图5A至图5E是示出本发明的一个方式的半导体装置的制造工序的一个例子的截面图；
图6A至图6E是示出本发明的一个方式的半导体装置的制造工序的一个例子的截面图；
图7A至图7E是示出本发明的一个方式的半导体装置的制造工序的一个例子的截面图；
图8A至图8C是说明本发明的一个方式的半导体装置的一个例子的图；
图9是说明本发明的一个方式的半导体装置的一个例子的截面图；
图10是说明本发明的一个方式的半导体装置的一个例子的截面图；
图11是说明本发明的一个方式的半导体装置的一个例子的截面图；
图12A至图12F是示出作为本发明的一个方式的半导体装置的电子设备的图；
图13是示出使用本发明的一个方式形成的样品的利用电子自旋共振法获得的光谱的图；
图14是示出使用本发明的一个方式形成的样品的利用电子自旋共振法获得的光谱的图；
图15是示出使用本发明的一个方式形成的样品的利用电子自旋共振法获得的光谱的图；
图16是示出使用本发明的一个方式形成的样品的利用电子自旋共振法获得的光谱的图；
图17是示出使用本发明的一个方式形成的样品的利用电子自旋共振法获得的光谱的图；
图18是示出使用本发明的一个方式形成的样品的利用电子自旋共振法获得的光谱的图；
图19是说明本发明的一个方式的半导体装置的一个例子的截面图；
图20是说明使用本发明的一个方式制造的半导体装置的图；
图21A和图21B是说明使用本发明的一个方式制造的半导体装置的图。
具体实施方式
下面，关于本发明的实施方式参照附图给予详细的说明。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式。另外，本发明不应该被解释为仅限于以下所示的实施方式所记载的内容。注意，当参照附图说明发明结构之际，在不同的附图中也共同使用相同的附图标记来表示相同的部分。另外，也有如下情况：当表示相同的部分时使用相同的阴影线，而不特别附加附图标记。
注意，为方便起见，附加了第一、第二等序数词，而其并不表示工序顺序或叠层顺序。此外，其在本说明书中不表示用来特定发明的事项的固有名称。
实施方式1
在本实施方式中，参照图1A至图7E对半导体装置及半导体装置的制造方法的一个方式进行说明。
在图1A至图1C中，作为本发明的一个方式的半导体装置的例子，示出顶栅顶接触型晶体管151的俯视图及截面图。这里，图1A是俯视图，图1B及图1C分别是对应于图1A中的A-B截面及C-D截面的截面图。注意，在图1A中，为了简洁省略晶体管151的构成要素的一部分（例如，栅极绝缘层112等）。
图1A至图1C所示的晶体管151包括衬底100上的基底绝缘层102、氧化物半导体层106、源电极108a、漏电极108b、栅极绝缘层112、栅电极114。
作为基底绝缘层102的材料可以使用氧化硅、氧氮化硅等。另外，还可以使用上述材料与氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化铝、氮化铝或它们的混合材料等的叠层作为基底绝缘层102。例如，当作为基底绝缘层102使用氮化硅层、氮氧化硅层、氧化铝层或氮化铝层与氧化硅层的叠层结构时，可以防止水分从衬底100等混入到晶体管151。当采用叠层结构形成基底绝缘层102时，优选作为与氧化物半导体层106接触的一侧的层使用氧化硅、氧氮化硅。另外，基底绝缘层102用作晶体管151的基底层。另外，优选基底绝缘层102含有硅过氧化物自由基。在含有氧化硅的材料中“含有硅过氧化物自由基”是指在利用ESR（Electron Spin Resonance：电子自旋共振）法获得的光谱中当g值为2.0078及2.0016处具有信号。
作为用于氧化物半导体层的材料，可以使用四元金属氧化物的In-Sn-Ga-Zn-O类材料；三元金属氧化物的In-Ga-Zn-O类材料、In-Sn-Zn-O类材料、In-Al-Zn-O类材料、Sn-Ga-Zn-O类材料、Al-Ga-Zn-O类材料、Sn-Al-Zn-O类材料；二元金属氧化物的In-Zn-O类材料、Sn-Zn-O类材料、Al-Zn-O类材料、Zn-Mg-O类材料、Sn-Mg-O类材料、In-Mg-O类材料、In-Ga-O类材料；In-O类材料；Sn-O类材料；Zn-O类材料等。另外，还可以使上述材料含有氧化硅。在此，例如，In-Ga-Zn-O类材料是指含有铟（In）、镓（Ga）、锌（Zn）的氧化物层，对其组成比没有特别的限制。另外，也可以包含In、Ga、Zn以外的元素。另外，作为一个例子，当使用In-Zn-O类材料时，将原子数比设定为In/Zn＝0.5以上且50以下，优选为In/Zn＝1以上且20以下，更优选为In/Zn＝1.5以上且15以下。通过将Zn的原子数比设定为上述范围内，可以提高晶体管的场效应迁移率。这里，化合物的原子数比优选为当In:Zn:O=X:Y:Z时，Z＞1.5X+Y。
另外，作为氧化物半导体层，可以采用使用由化学式InMO3（ZnO）m（m＞0）表示的材料的薄膜。这里，M表示选自Ga、Al、Mn及Co中的一种或多种金属元素。例如，作为M，可以使用Ga、Ga及Al、Ga及Mn或Ga及Co等。
优选氧化物半导体层为能带隙为3eV以上，更优选为3eV以上且小于3.6eV的氧化物半导体层。另外，电子亲和力为4eV以上，优选为4eV以上小于4.9eV。在该材料中，更优选将源自施主或受主的载流子浓度设定为低于1×1014cm-3，优选为低于1×1011cm-3。并且，氧化物半导体层的氢浓度为低于1×1018cm-3，优选为低于1×1016cm-3。上述氧化物半导体层是高纯度化的i型（本征）氧化物半导体层。将上述氧化物半导体层用于有源层的薄膜晶体管可以使截止电流为极低的值，即1zA（zetoampere，10–21A）。
通过使氧化物半导体层与基底绝缘层接触，可以降低基底绝缘层102与氧化物半导体层106之间的界面态及氧化物半导体层106中的氧缺陷。通过上述界面态的降低，可以减小BT试验前后的阈值电压变动。
栅极绝缘层112可以采用与基底绝缘层102同样的结构，并优选为含有硅过氧化物自由基的绝缘层。此时，考虑到用作晶体管的栅极绝缘层的功能，作为栅极绝缘层112的一部分也可以采用氧化铪或氧化铝等的相对介电常数高的材料。另外，考虑到栅极耐压或与氧化物半导体层的之间的界面状态，也可以在氧化硅、氧氮化硅或氮化硅上层叠氧化铪或氧化铝等的相对介电常数高的材料。此时，优选作为与氧化物半导体层106接触的一侧的层采用氧化硅、氧氮化硅。
也可以在晶体管151上还设置保护绝缘层。保护绝缘层可以使用与基底绝缘层102同样的结构。另外，为了使源电极108a、漏电极108b与布线电连接，基底绝缘层102、栅极绝缘层112等也可以形成有开口。此外，在氧化物半导体层106下方还可以具有第二栅电极。另外，虽然优选将氧化物半导体层106加工为岛状，但是也可以不将其加工为岛状。
图2A至图2D示出具有与晶体管151不同的结构的晶体管的截面结构。
图2A所示的晶体管152与晶体管151的共同之处在于其都具有基底绝缘层102、氧化物半导体层106、源电极108a、漏电极108b、栅极绝缘层112及栅电极114。晶体管152与晶体管151的不同之处在于氧化物半导体层106与源电极108a、漏电极108b连接的位置。即，在晶体管152中，在氧化物半导体层106的下部氧化物半导体层106与源电极108a、漏电极108b连接。其他构成要素与图1A至图1C的晶体管151相同。
图2B所示的晶体管153与晶体管152的共同之处在其都具有基底绝缘层102、氧化物半导体层106、源电极108a、漏电极108b、栅极绝缘层112、栅电极114。晶体管153与晶体管151的不同之处在于相对于氧化物半导体层106的栅电极的位置。即，在晶体管153中，在氧化物半导体层106的下部隔着栅极绝缘层112设置有栅电极；而在晶体管153中，以覆盖源电极108a及漏电极108b及氧化物半导体层106的方式设置有保护绝缘层124。至于其他的构成要素与图2A的晶体管152相同。在晶体管153中，使用含有硅过氧化物自由基的绝缘层形成与氧化物半导体层106接触的栅极绝缘层112及保护绝缘层124。
图2C所示的晶体管154与晶体管151的共同之处在于其都具有基底绝缘层102、氧化物半导体层106、源电极108a、漏电极108b、栅极绝缘层112、栅电极114。晶体管154与晶体管151的不同之处在于相对于氧化物半导体层106的栅电极的位置。即，在晶体管154中，在氧化物半导体层106的下部隔着栅极绝缘层112设置有栅电极；而在晶体管154中，以覆盖源电极108a及漏电极108b及氧化物半导体层106的方式设置有保护绝缘层124。至于其他的构成要素与图1A至图1C的晶体管151相同。在晶体管154中，使用含有硅过氧化物自由基的绝缘层形成与氧化物半导体层106接触的栅极绝缘层112及保护绝缘层124。
图2D所示的晶体管155与晶体管151及晶体管152的共同之处在于其都具有基底绝缘层102、栅极绝缘层112、栅电极114、源电极108a、漏电极108b。晶体管155与晶体管151及晶体管152的不同之处在于晶体管155在同一平面上的氧化物半导体层中形成沟道区126、源区122a及漏区122b。源区122a及漏区122b通过设置在保护绝缘层124中的开口分别与源电极108a及漏电极108b连接。另外，在图2D中，虽然栅极绝缘层112仅设置在栅电极114的下部，但是不局限于此。例如，也可以以覆盖由沟道区126、源区122a及漏区122b构成的氧化物半导体层的方式设置。
下面，参照图3A至图3E说明图1A至图1C所示的晶体管的制造工序的例子。
首先，使用图3A至图3E说明图1A至图1C所示的晶体管151的制造工序的一个例子。
首先，在衬底100上形成基底绝缘层102（参照图3A）。在本实施方式中，包括基底绝缘层102的与氧化物半导体层接触的绝缘层中的至少一个包含硅过氧化物自由基。
尽管对衬底100的材质等没有太大的限制，但是该衬底至少需要具有能够承受后面的热处理程度的耐热性。例如，可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等作为衬底100。另外，也可以应用硅或碳化硅等的单晶半导体衬底、多晶半导体衬底、硅锗等的化合物半导体衬底、SOI衬底等，并且也可以将在这些衬底上设置有半导体元件的衬底用作衬底100。
此外，作为衬底100，也可以使用柔性衬底。当使用柔性衬底时，可以在柔性衬底上直接制造晶体管。另外，作为在柔性衬底上设置晶体管的方法，可以举出如下方法：作为衬底100使用不具有柔性的衬底，在其上形成晶体管之后，将晶体管剥离并将该晶体管转置到柔性衬底上。在这种情况下，可以在衬底100与晶体管之间设置剥离层。
作为基底绝缘层102的形成方法，例如可以采用等离子体CVD法或溅射法等。优选使用溅射法形成含有硅过氧化物自由基的基底绝缘层。作为基底绝缘层102的材料，可以使用氧化硅、氧氮化硅、等。另外，还可以使用上述材料与氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化铝、氮化铝或它们的混合材料等的叠层作为基底绝缘层102。当采用叠层结构形成基底绝缘层102时，优选采用氧化硅、氧氮化硅作为与氧化物半导体层106接触的一侧的层即可。基底绝缘层102的总厚度优选为20nm以上，更优选为100nm以上。通过将基底绝缘层102形成为较厚，可以增加基底绝缘层102的硅过氧化物自由基的量。
为了利用溅射法形成含有硅过氧化物自由基的绝缘层，当作为成膜气体使用氧或氧与稀有气体（氦、氖、氩、氪、氙等）的混合气体时，优选提高氧比例。例如，优选将整个气体中的氧浓度设定为6％以上且低于100％。
例如，使用石英（优选位合成石英）作为靶材，在如下条件下利用RF溅射法形成氧化硅膜：衬底温度为30℃以上且450℃以下（优选为70℃以上且200℃以下）；衬底与靶材之间的距离（T-S间距离）为20mm以上且400mm以下（优选为40mm以上且200mm以下）；压力为0.1Pa以上且4Pa以下（优选为0.2Pa以上且1.2Pa以下）；高频电源为0.5kW以上且12kW以下（优选为1kW以上且5kW以下）；成膜气体中的氧比率（O2/（O2＋Ar））设定为1％以上且100％以下（优选为6％以上且100％以下）。另外，还可以使用硅靶材代替石英（优选为合成石英）靶材。另外，作为成膜气体使用氧或氧及氩的混合气体。
接着，在基底绝缘层102上形成氧化物半导体层，然后对该氧化物半导体层进行加工来形成岛状氧化物半导体层106（参照图3B）。
氧化物半导体层例如可以使用溅射法、真空蒸镀法、脉冲激光沉积法、CVD法等来形成。另外，氧化物半导体层的厚度优选为3nm以上且50nm以下。这是因为如下缘故：如果将氧化物半导体层的厚度设定为太厚（例如，将厚度设定为100nm以上），则短沟道效应的影响变大，尺寸小的晶体管有可能成为常导通型。在此，“常导通型”是指即使不对栅电极施加电压也有沟道，而电流流过晶体管的状态。另外，优选不使接触大气且连续地形成基底绝缘层102及氧化物半导体层。
在本实施方式中，通过使用In-Ga-Zn-O类氧化物靶材的溅射法形成氧化物半导体层。
作为In-Ga-Zn-O类氧化物靶材，例如可以使用具有In2O3:Ga2O3:ZnO=1:1:1[摩尔比]的组成比的氧化物靶材。注意，靶材的材料及组成不局限于上述记载。例如还可以使用具有In2O3:Ga2O3:ZnO=1:1:2[摩尔比]的组成比的氧化物靶材。
氧化物靶材的相对密度为90％以上且100％以下，优选为95％以上且99.9％以下。这是因为通过使用相对密度高的金属氧化物靶材，可以形成致密的氧化物半导体层的缘故。
在稀有气体气氛下、氧气氛下或稀有气体和氧的混合气体气氛下等进行成膜即可。另外，为了防止在氧化物半导体层中混入氢、水、羟基或氢化物等，优选采用使用充分去除了氢、水、羟基或氢化物等的杂质的高纯度气体的气氛。
可以对氧化物半导体层进行含有氧的等离子体处理。通过对氧化物半导体层进行含有氧的等离子体处理，可以使氧化物半导体层中或者氧化物半导体层界面附近，或者氧化物半导体层中及该界面附近含有氧。此时，将氧的含有量设定为超过氧化物半导体层的化学量比的程度，优选将其设定为大于化学量比且小于化学量比的两倍。或者，当以单晶中的氧量为Y时，可以将氧含量设定为超过Y的程度，优选为超过Y至2Y。或者，当以不进行氧等离子体处理时的氧化物半导体层中的氧量Z为基准时，可以将氧含量设定为超过Z的程度，优选为超过Z至2Z。另外，在上述优选的范围中存在有上限是因为在氧含量过多时，如氢吸收合金（储氢合金）那样反而氧化物半导体层会吸收氢的缘故。此外，在氧化物半导体层中氧含量大于氢含量。
例如，可以采用如下方法形成氧化物半导体层。
作为成膜条件的一个例子，可以采用如下条件：衬底与靶材之间的距离为60mm；压力为0.4Pa；直流（DC）电源为0.5kW；成膜气氛为氩和氧的混合气氛（氧流量比率为33%）。另外，当使用脉冲DC溅射法时，可以减少成膜时产生的粉状物质（也称为微粒、尘屑），并且膜厚度也均匀，所以是优选的。
首先，在保持为减压状态的成膜室内保持衬底100，并且将衬底温度设定为100℃以上且600℃以下，优选为200℃以上且400℃以下。通过在加热衬底100的状态下进行成膜，可以降低包含在氧化物半导体层中的氢（包括水或具有羟基的化合物）或其他的杂质浓度。另外，可以减轻由于溅射带来的损伤。此外，氧从基底绝缘层102放出，从而可以降低氧化物半导体层中的氧缺陷以及基底绝缘层102与氧化物半导体层之间的界面态。
另外，在利用溅射法形成氧化物半导体层106之前，也可以进行通过引入稀有气体来产生等离子体的反溅射来去除形成表面（例如，基底绝缘层102表面）上的附着物。这里，反溅射是指以下一种方法：通常的溅射是使离子碰撞溅射靶材，而反溅射与其相反，其通过使离子碰撞处理表面来改变表面的性质。作为使离子碰撞处理表面的方法，可以举出在氩气氛下对处理表面一侧施加高频电压来在被处理物附近生成等离子体的方法等。另外，也可以使用氮、氦、氧等气氛代替氩气氛。
通过在氧化物半导体层上形成所希望的形状的掩模之后对该氧化物半导体层进行蚀刻来可以进行氧化物半导体层106的加工。上述掩模可以利用光刻等的方法形成。或者，也可以利用喷墨法等的方法形成掩模。
此外，氧化物半导体层的蚀刻可以采用干蚀刻或湿蚀刻。当然，也可以组合上述蚀刻使用。
然后，优选对氧化物半导体层进行热处理（第一热处理）。通过该第一热处理，可以去除氧化物半导体层中的氢（包括水及具有羟基的化合物）且改善氧化物半导体层的结构。将第一热处理的温度设定为100℃以上且650℃以下或低于衬底的应变点，优选设定为250℃以上且600℃以下。第一热处理的气氛为氧化性气体气氛下或惰性气体气氛下。
另外，惰性气体气氛是指以氮或稀有气体为主要成分的气体，优选不包含水、氢等。例如，将引入热处理装置中的氮或氦、氖、氩等的稀有气体的纯度设定为6N（99.9999%）以上，更优选设定为7N（99.99999%）以上（即，杂质浓度为1ppm以下，优选为0.1ppm以下）。惰性气体气氛是指以惰性气体为主要成分的气氛，即活性气体为低于10ppm的气氛。活性气体是指与半导体或金属等反应的气体。
另外，氧化性气体是指氧、臭氧或一氧化二氮等，优选不包含水、氢等。例如，引入热处理装置中的氧、臭氧或一氧化二氮的纯度设定为6N（99.9999%）以上，更优选设定为7N（99.99999%）以上（即，杂质浓度为1ppm以下，优选为0.1ppm以下）。作为氧化性气体气氛，也可以将氧化性气体和惰性气体混合而使用，其中至少包含10ppm以上的氧化性气体。
通过该第一热处理，氧从基底绝缘层102放出，从而可以降低基底绝缘层102与氧化物半导体层106之间的界面态以及氧化物半导体层106中的氧缺陷。通过上述界面态的降低，可以使BT试验前后的阈值电压变动小。另外，通常，已知氧化物半导体层中的氧缺陷成为施主，即作为载流子的电子的发生源。如果在氧化物半导体层106中产生电子，则晶体管151的阈值电压向负方向漂移，晶体管151容易成为常导通型。通过填埋氧化物半导体层106中的氧缺陷，可以抑制阈值电压向负方向漂移。
作为热处理，例如，可以将被处理物放入使用电阻发热体等的电炉中，并在氮气氛下以350℃加热1个小时。在此期间，不使氧化物半导体层接触大气以防止水或氢的混入。
热处理装置不限于电炉，还可以使用利用被加热的气体等的介质的热传导或热辐射来加热被处理物的装置。例如，可以使用GRTA（Gas Rapid Thermal Anneal：气体快速热退火）装置、LRTA（Lamp Rapid Thermal Anneal：灯快速热退火）装置等的RTA（Rapid Thermal Anneal：快速热退火）装置。LRTA装置是通过从卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等的灯发射的光（电磁波）辐射来加热被处理物的装置。GRTA装置是利用高温气体进行热处理的装置。作为气体，使用氩等稀有气体或氮等即使通过热处理也不与被处理物起反应的惰性气体。
例如，作为第一热处理，也可以进行如下GRTA处理，即将被处理物引入到被加热的惰性气体气氛中，进行加热几分钟，然后从该惰性气体气氛中抽出被处理物。通过使用GRTA处理，可以在短时间内进行高温热处理。另外，即使温度条件超过被处理物的耐热温度，也可以应用该方法。另外，在处理中，还可以将惰性气体气氛换为含有氧化性气体的气氛。这是因为如下缘故：通过在含有氧化性气体的气氛中进行第一热处理，可以填埋氧化物半导体层106中的氧缺陷并降低由于氧缺陷而引起的能带隙中的缺陷能级。
此外，由于上述热处理（第一热处理）具有去除氢（包括水或具有羟基的化合物）等的效果，所以可以将该热处理也称为脱水处理、脱氢处理等。另外，由于上述热处理具有从绝缘层或热处理气氛等供应氧的效果，所以可以将该热处理也称为加氧化处理。该脱水处理、脱氢处理及加氧化处理例如也可以在将氧化物半导体层加工为岛状之后等的时序进行。另外，上述脱水处理、脱氢处理及加氧化处理不局限于进行一次，而也可以进行多次。
另外，在此，虽然对将氧化物半导体层106加工为岛状之后进行第一热处理的情况进行说明，但是不局限于此，也可以在进行第一热处理之后加工氧化物半导体层106。
接着，在基底绝缘层102及氧化物半导体层106上形成用来形成源电极及漏电极（包括使用与该源电极及漏电极相同的层形成的布线）的导电层，并加工该导电层，从而形成源电极108a及漏电极108b（参照图3C）。另外，由在此形成的源电极108a的端部与漏电极108b的端部的最小间隔决定晶体管的沟道长度L。
作为用于源电极108a及漏电极108b的导电层，例如可以使用包含选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金属层或者以上述元素为成分的金属氮化物层（氮化钛层、氮化钼层、氮化钨层）等。此外，也可以采用在Al、Cu等的低熔点且低电阻的金属层的下侧和上侧中的一方或双方层叠Ti、Mo、W等的高熔点金属层或者它们的金属氮化物层（氮化钛层、氮化钼层、氮化钨层）的结构。
此外，用于源电极108a及漏电极108b的导电层也可以使用导电金属氧化物形成。作为导电金属氧化物，可以使用氧化铟、氧化锡、氧化锌、氧化铟氧化锡混合氧化物（缩写为ITO）、氧化铟氧化锌混合氧化物或在这些金属氧化物材料中包含氧化硅的材料。
可以通过使用抗蚀剂掩模的蚀刻来进行导电层的加工。当形成用于该蚀刻的抗蚀剂掩模时使用的曝光，优选使用紫外线、KrF激光或ArF激光等。
另外，当以使沟道长度L短于25nm的方式进行曝光时，例如，优选使用波长极短即几nm至几十nm的超紫外线（Extreme Ultraviolet）进行当形成抗蚀剂掩模时的曝光。利用超紫外线的曝光的分辨率高且景深大。从而，可以减小后面形成的晶体管的沟道长度L，从而可以提高电路的工作速度。
此外，也可以使用利用所谓多级灰度掩模（multi-tone mask）形成的抗蚀剂掩模进行蚀刻。由于使用多级灰度掩模形成的抗蚀剂掩模成为具有多种厚度的形状，并且可以通过灰化进一步改变其形状，因此可以将其用于加工为不同图案的多个蚀刻工序。由此，可以使用一个多级灰度掩模形成至少对应于两种以上的不同图案的抗蚀剂掩模。从而，可以实现工序的简化。
注意，当导电膜的蚀刻时，有时氧化物半导体层106的一部分被蚀刻，氧化物半导体层106成为具有槽部（凹部）的氧化物半导体层。
然后，也可以进行使用氧、臭氧、一氧化二氮等的气体的等离子体处理，对露出的氧化物半导体层106的表面氧化，从而填埋氧缺陷。在进行等离子体处理的情况下，优选与该等离子体处理连续不接触大气地形成与氧化物半导体层106的一部分接触的栅极绝缘层112。
接着，覆盖源电极108a及漏电极108b且与氧化物半导体层106的一部分接触地形成栅极绝缘层112（参照图3D）。
栅极绝缘层112可以采用与基底绝缘层102相同的结构。但是考虑到栅极绝缘层112用作晶体管的栅极绝缘层的情况，也可以采用氧化铪或氧化铝等的相对介电常数高的材料作为栅极绝缘层112的一部分。另外，考虑到栅极耐压或与氧化物半导体层之间的界面状态，也可以在氧化硅、氧氮化硅、氮化硅上层叠氧化铪、氧化铝等的相对介电常数高的材料而使用。栅极绝缘层112的总厚度优选为1nm以上且300nm以下，更优选为5nm以上且50nm以下。栅极绝缘层越厚，短沟道效应越显著，且阈值电压容易向负方向漂移。另外，已知当栅极绝缘层为5nm以下时因隧道电流而发生的泄漏电流增大。包括栅极绝缘层112的与氧化物半导体层接触的绝缘层中的至少一个包含硅过氧化物自由基。
在形成栅极绝缘层112之后，优选进行第二热处理。将第二热处理的温度设定为250℃以上且700℃以下，优选设定为350℃以上且600℃以下或低于衬底的应变点。
第二热处理在氧化性气体气氛下或惰性气体气氛下进行即可，但是优选在气氛中不包含水、氢等。另外，优选将引入到热处理装置中的气体的纯度设定为6N（99.9999%）以上，更优选设定为7N（99.99999%）以上（即，杂质浓度为1ppm以下，优选为0.1ppm以下）。
在第二热处理中，在氧化物半导体层106与栅极绝缘层112接触的状态下进行加热。因此，可以将构成氧化物半导体的主要成分材料之一的氧从含有硅过氧化物自由基的栅极绝缘层112供应到氧化物半导体层106。由此，可以降低氧化物半导体层106的氧缺陷及氧化物半导体层与栅极绝缘层112之间的界面态。另外，也可以同时减少栅极绝缘层112中的缺陷。
另外，第二热处理的时序只要在形成栅极绝缘层112之后就没有特别的限制。例如，也可以在形成栅电极114之后进行第二热处理。
然后，形成栅电极114（参照图3E）。栅电极114可以使用钼、钛、钽、钨、铝、铜、钕、钪等的金属材料、它们的氮化物或以上述金属材料为主要成分的合金材料形成。另外，栅电极114既可以采用单层结构，又可以采用叠层结构。
通过上述工序形成晶体管151。
接着，使用图4A至图4E对图2A所示的晶体管152的制造工序的一个例子进行说明。
首先，在衬底100上形成基底绝缘层102（参照图4A）。包括基底绝缘层102的与氧化物半导体层接触的绝缘层中的至少一个包含硅过氧化物自由基。
接着，在基底绝缘层102上形成用来形成源电极及漏电极（包括使用与该源电极及漏电极相同的层形成的布线）的导电层，并加工该导电层，从而形成源电极108a及漏电极108b（参照图4B）。之后，也可以与晶体管151同样地进行第二热处理。
接着，在基底绝缘层102上形成与源电极108a及漏电极108b连接的氧化物半导体层，并且加工该氧化物半导体层来形成岛状氧化物半导体层106（参照图4C）。然后，也可以与晶体管151同样地进行第一热处理。
接着，覆盖源电极108a、漏电极108b及氧化物半导体层106且与氧化物半导体层106、源电极108a及漏电极108b的一部分接触地形成栅极绝缘层112（参照图4D）。包括栅极绝缘层112的与氧化物半导体层接触的绝缘层中的至少一个包含硅过氧化物自由基。然后，也可以与晶体管151同样地进行第二热处理。
然后，形成栅电极114（参照图4E）。
通过上述工序形成晶体管152。
另外，当电荷被俘获到氧化物半导体层的表面时，晶体管的阈值电压漂移。例如，当正电荷被俘获到背沟道一侧时，晶体管的阈值电压向负方向漂移。但是，作为这些电荷俘获的原因之一，可以假设阳离子（或阳离子源的原子）的移动及俘获的模型。在本发明的一个方式中，通过使用含有硅过氧化物自由基的基底绝缘层102及栅极绝缘层112来降低氧化物半导体层与基底绝缘层102及栅极绝缘层112之间的界面态，可以降低在上述模型中设想的电荷俘获，从而可以抑制晶体管的阈值电压的漂移。
接着，使用图5A至图5E对图2B所示的晶体管153的制造工序的一个例子进行说明。
首先，在衬底100上形成基底绝缘层102（参照图5A）。
接着，在基底绝缘层102上形成栅电极114（参照图5B）。
接着，在栅电极114上形成栅极绝缘层112。包括栅极绝缘层112的与氧化物半导体层接触的绝缘层中的至少一个包含硅过氧化物自由基（参照图5C）。
接着，在栅极绝缘层112上形成源电极108a及漏电极108b，形成与所述源电极108a及所述漏电极108b连接的氧化物半导体层，并加工该氧化物半导体层来形成岛状氧化物半导体层106（参照图5D）。然后，也可以进行与晶体管151相同的第一热处理。然后，也可以与晶体管151同样地进行第二热处理。
接着，覆盖氧化物半导体层106、源电极108a及漏电极108b地形成保护绝缘层124（参照图5E）。包括保护绝缘层124的与氧化物半导体层接触的绝缘层中的至少一个包含硅过氧化物自由基。
通过上述工序形成晶体管153。
接着，使用图6A至图6E对图2C所示的晶体管154的制造工序的一个例子进行说明。
首先，在衬底100上形成基底绝缘层102（参照图6A）。
接着，在基底绝缘层102上形成栅电极114（参照图6B）。
接着，在栅电极114上形成栅极绝缘层112（参照图6C）。包括栅极绝缘层112的与氧化物半导体层接触的绝缘层中的至少一个包含硅过氧化物自由基。
接着，在栅极绝缘层112上形成氧化物半导体层，并加工该氧化物半导体层来形成岛状氧化物半导体层106。然后，也可以进行与晶体管151相同的第一热处理。然后，使源电极108a及漏电极108b与氧化物半导体层106连接（参照图6D）。
接着，覆盖氧化物半导体层106、源电极108a及漏电极108b地形成保护绝缘层124（参照图6E）。包括保护绝缘层124的与氧化物半导体层接触的绝缘层中的至少一个包含硅过氧化物自由基。
通过上述工序形成晶体管154。
使用图7A至图7E对图2D所示的晶体管155的制造工序的一个例子进行说明。
首先，在衬底100上形成基底绝缘层102（参照图7A）。包括基底绝缘层102的与氧化物半导体层接触的绝缘层中的至少一个包含硅过氧化物自由基。
接着，在基底绝缘层102上形成氧化物半导体层，并加工该氧化物半导体层来形成岛状氧化物半导体层106（参照图7B）。然后，也可以与晶体管151同样地进行第一热处理。
接着，形成栅极绝缘层112及栅电极114，并通过光刻将其加工为相同的图案（参照图7C）。此时，也可以加工栅电极114，然后以栅电极114为掩模加工栅极绝缘层112。
接着，将栅电极114用作掩模使氧化物半导体层106低电阻化，从而形成源区122a及漏区122b。不被低电阻化的栅电极下的区域成为沟道区126（参照图7D）。此时，由栅电极的宽度决定晶体管的沟道长度L。如此，通过将栅电极用作掩模进行构图，不产生栅电极与源区、漏区的重叠，不产生该区域中的寄生电容，从而可以提高晶体管的工作速度。
接着，形成保护绝缘层124，并且在与源区122a及漏区122b重叠的部分的保护绝缘层124中设置开口部。形成用来形成源电极及漏电极（包括使用与该源电极及漏电极相同的层形成的布线）的导电层，并加工该导电层，从而形成源电极108a及漏电极108b（参照图7E）。
通过上述工序形成晶体管155。
本实施方式所示的用于晶体管的有源层的氧化物半导体层是如下氧化物半导体层：通过氧化物半导体层形成时的衬底加热、氧化物半导体层形成后的热处理，将氢（包括水和具有羟基的化合物）等的杂质从氧化物半导体排出，并且从含有硅过氧化物自由基的绝缘层向氧化物半导体层供给由于该杂质的排出工序而同时减少的构成氧化物半导体的主要成份材料的氧，而使氧化物半导体层被高纯度化而成为i型（本征化）的氧化物半导体层。含有该种高纯度化的氧化物半导体膜的晶体管的截止电流低，电特性变动受到抑制而在电特性上稳定。
如上所述，可以提供一种半导体装置，该半导体装置使用具有稳定的电特性的氧化物半导体。因此，可以提供可靠性高的半导体装置。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式2
可以通过使用在实施方式1中所例示的晶体管制造具有显示功能的半导体装置（也称为显示装置）。此外，通过将包括晶体管的驱动电路的一部分或全部与像素部一起形成在相同的衬底上，可以形成系统整合型面板（system-on-panel）。
在图8A中，以围绕设置在第一衬底201上的像素部202的方式设置密封材料205，并且，使用第二衬底206进行密封。在图8A中，在第一衬底201上的与由密封材料205围绕的区域不同的区域中安装有使用单晶半导体层或多晶半导体层形成在另行准备的衬底上的扫描线驱动电路204、信号线驱动电路203。此外，供给到另行形成的信号线驱动电路203、扫描线驱动电路204或者像素部202的各种信号及电位从FPC（Flexible printed circuit：柔性印刷电路）218a、218b供给。
在图8B和图8C中，以围绕设置在第一衬底201上的像素部202和扫描线驱动电路204的方式设置密封材料205。此外，在像素部202和扫描线驱动电路204上设置有第二衬底206。因此，像素部202、扫描线驱动电路204与显示元件一起由第一衬底201、密封材料205以及第二衬底206密封。在图8B和图8C中，在第一衬底201上的与由密封材料205围绕的区域不同的区域中安装有使用单晶半导体层或多晶半导体层形成在另行准备的衬底上的信号线驱动电路203。在图8B和图8C中，供给到另行形成的信号线驱动电路203、扫描线驱动电路204或者像素部202的各种信号及电位从FPC218供给。
此外，图8B和图8C示出另行形成信号线驱动电路203并且将该信号线驱动电路203安装到第一衬底201的实例，但是不局限于该结构。既可以另行形成扫描线驱动电路并进行安装，又可以另行仅形成信号线驱动电路的一部分或者扫描线驱动电路的一部分并进行安装。
注意，对另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG（Chip On Glass：玻璃覆晶封装）方法、引线键合方法或者TAB（Tape Automated Bonding；带式自动接合）方法等。图8A是通过COG方法安装信号线驱动电路203、扫描线驱动电路204的例子，图8B是通过COG方法安装信号线驱动电路203的例子，而图8C是通过TAB方法安装信号线驱动电路203的例子。
此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。
注意，本说明书中的显示装置是指图像显示装置、显示装置或光源（包括照明装置）。另外，显示装置还包括：安装有连接器诸如FPC、TAB胶带或TCP的模块；在TAB胶带或TCP（Tape Carrier Package：带载封装）的端部上设置有印刷线路板的模块；通过COG方式将IC（Integrated Circuit：集成电路）直接安装到显示元件的模块。
此外，设置在第一衬底上的像素部及扫描线驱动电路包括多个晶体管，并且，可以应用在实施方式1中示出作为一例的晶体管。
作为设置在显示装置中的显示元件，可以使用液晶元件（也称为液晶显示元件）、发光元件（也称为发光显示元件）。发光元件将由电流或电压控制亮度的元件包括在其范畴内，具体而言，包括无机EL（Electro Luminescence）元件、有机EL元件等。此外，也可以应用电子墨水等由于电作用而改变对比度的显示媒体。
参照图9至图11说明半导体装置的一种方式。图9至图11相当于沿着图8B的截面M-N的截面图。
如图9至图11所示，半导体装置包括连接端子电极215及端子电极216，并且，连接端子电极215及端子电极216通过各向异性导电层219电连接到FPC218所包括的端子。
连接端子电极215由与第一电极层230相同的导电层形成，并且，端子电极216由与晶体管210、晶体管211的源电极及漏电极相同的导电层形成。
此外，设置在第一衬底201上的像素部202、扫描线驱动电路204包括多个晶体管，并且，在图9至图11中例示像素部202所包括的晶体管210、扫描线驱动电路204所包括的晶体管211。
在本实施方式中，作为晶体管210、晶体管211，可以应用在实施方式1中示出的晶体管。晶体管210及晶体管211的电特性变动被抑制，所以在电性上是稳定的。因此，作为图9至图11所示的本实施方式的半导体装置，可以提供可靠性高的半导体装置。
设置在像素部202中的晶体管210电连接到显示元件，构成显示面板。只要可以进行显示就对显示元件没有特别的限制，而可以使用各种各样的显示元件。
图9示出作为显示元件使用液晶元件的液晶显示装置的实例。在图9中，作为显示元件的液晶元件213包括第一电极层230、第二电极层231以及液晶层208。注意，以夹持液晶层208的方式设置有用作取向层的绝缘层232、233。第二电极层231设置在第二衬底206一侧，并且，第一电极层230和第二电极层231夹着液晶层208而层叠。
此外，间隔物235为通过对绝缘层选择性地进行蚀刻而获得的柱状间隔物，并且它是为控制液晶层208的厚度（单元间隙）而设置的。另外，还可以使用球状间隔物。
当作为显示元件使用液晶元件时，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。上述液晶材料根据条件而呈现胆甾相、近晶相、立方相、手征向列相、均质相等。
另外，还可以使用不需要取向层的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将混合有手性试剂的液晶组成物用于液晶层。由于包含呈现蓝相的液晶和手性试剂的液晶组成物的响应速度短，即为1msec以下，并且其具有光学各向同性，所以不需要取向处理，从而视角依赖性小。另外，由于不需要设置取向层而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，并可以降低制造工序中的液晶显示装置的不良、破损。从而，可以提高液晶显示装置的生产率。
此外，液晶材料的固有电阻率为1×109Ω·cm以上，优选为1×1011Ω·cm以上，更优选为1×1012Ω·cm以上。注意，本说明书中的固有电阻率的值为以20℃测量的值。
考虑到配置在像素部中的晶体管的漏电流等而以能够在指定期间中保持电荷的方式设定设置在液晶显示装置中的存储电容器的大小。通过使用具有高纯度的氧化物半导体层的晶体管，设置具有各像素中的液晶电容的三分之一以下，优选为五分之一以下的电容的大小的存储电容器，就足够了。
在本实施方式中使用的具有高纯度化的氧化物半导体层的晶体管可以降低截止状态中的电流值（截止电流值）。因此，可以延长图像信号等的电信号的保持时间，并且，还可以延长写入间隔。因此，可以降低刷新工作的频度，所以可以得到抑制耗电量的效果。
此外，在本实施方式中使用的具有高纯度化的氧化物半导体层的晶体管可以得到较高的电场效应迁移率，所以可以进行高速驱动。因此，通过将上述晶体管用于液晶显示装置的像素部，可以提供高图像质量的图像。此外，因为可以将具有上述晶体管的驱动电路部与像素部形成在同一个衬底上，所以可以削减液晶显示装置的零部件数。
液晶显示装置可以采用TN（Twisted Nematic：扭曲向列）模式、IPS（In-Plane-Switching：平面内转换）模式、FFS（Fringe Field Switching：边缘电场转换）模式、ASM（Axially Symmetric aligned Micro－cell：轴对称排列微单元）模式、OCB（Optical Compensated Birefringence：光学补偿双折射）模式、FLC（Ferroelectric Liquid Crystal：铁电性液晶）模式、以及AFLC（Anti Ferroelectric Liquid Crystal：反铁电性液晶）模式等。
此外，也可以使用常黑型液晶显示装置，例如采用垂直取向（VA）模式的透过型液晶显示装置。在此，垂直取向模式是指控制液晶显示面板的液晶分子的排列的方式的一种，是当不施加电压时液晶分子朝向垂直于面板表面的方向的方式。作为垂直取向模式，例如可以使用MVA（Multi-Domain Vertical Alignment：多象限垂直取向）模式、PVA（Patterned Vertical Alignment：垂直取向构型）模式、ASV模式等。此外，也可以使用将像素（pixel）分成几个区域（子像素），并且使分子分别倒向不同方向的称为多畴化或者多畴设计的方法。
此外，在显示装置中，适当地设置黑矩阵（遮光层）、偏振构件、相位差构件、抗反射构件等的光学构件（光学衬底）等。例如，也可以使用利用偏振衬底以及相位差衬底的圆偏振。此外，作为光源，也可以使用背光灯、侧光灯等。
此外，也可以作为背光灯利用多个发光二极管（LED）来进行分时显示方式（场序制驱动方式）。通过应用场序制驱动方式，可以不使用滤光片地进行彩色显示。
此外，作为像素部中的显示方式，可以采用逐行扫描方式或隔行扫描方式等。此外，当进行彩色显示时在像素中受到控制的色素不局限于RGB（R、G、B分别对应于红色、绿色、蓝色）的三种颜色。例如，也可以采用RGBW（W对应于白色）、或者对RGB追加黄色、青色、品红色等中的一种颜色以上的颜色。注意，也可以按每个色素的点使其显示区域的大小不同。但是，本实施方式不局限于彩色显示的显示装置，而也可以应用于单色显示的显示装置。
此外，作为显示装置所包括的显示元件，可以应用利用EL的发光元件。利用EL的发光元件根据其发光材料为有机化合物还是无机化合物进行区分，一般来说，将前者称为有机EL元件而将后者称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子及空穴分别从一对电极注入到包括具有发光性的有机化合物的层，以流过电流。并且，这些载流子（电子及空穴）复合，具有发光性的有机化合物形成激发状态，当从该激发状态回到基态时发光。由于这种机理，这种发光元件被称为电流激发型发光元件。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有发光层，其中发光材料的微粒分散在粘合剂中，并且其发光机理是利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有一种结构，其中，发光层夹在介电层之间，并且该夹着发光层的介电层由电极夹住，其发光机理是利用金属离子的内壳层电子跃迁的定域类型发光。注意，这里使用有机EL元件作为发光元件进行说明。
为了取出发光，使发光元件的一对电极中的至少一个为透明即可。并且，在衬底上形成晶体管及发光元件，作为发光元件，有从衬底的形成有晶体管及发光元件的面一侧取出发光的顶部发射；从衬底的没有形成晶体管及发光元件的面一侧取出发光的底部发射；从衬底的形成有晶体管及发光元件的面一侧及没有形成晶体管及发光元件的面一侧取出发光的双面发射结构的发光元件，可以应用上述任一种发射结构的发光元件。
图10示出作为显示元件使用发光元件的发光装置的实例。作为显示元件的发光元件243电连接到设置在像素部202中的晶体管210。注意，发光元件243的结构是由第一电极层230、场致发光层241、第二电极层231构成的叠层结构，但是，不局限于该结构。根据从发光元件243取出的光的方向等，可以适当地改变发光元件243的结构。
分隔壁240使用有机绝缘材料或者无机绝缘材料形成。尤其是，使用感光树脂材料，在第一电极层230上形成开口部，并且将该开口部的侧壁形成为具有连续曲率的倾斜面。
场致发光层241既可以使用一个层构成，又可以使用多个层的叠层构成。
为了防止氧、氢、水分、二氧化碳等侵入到发光元件243中，也可以在第二电极层231及分隔壁240上形成保护层。作为保护层，可以形成氮化硅层、氮氧化硅层、类金刚石碳层（DLC：Diamond Like Carbon层）、氧化铝层以及氮化铝层等。此外，在由第一衬底201、第二衬底206以及密封材料205密封的空间中设置有填充材料244并被密封。如此，为了不暴露于外气，优选使用气密性高且脱气少的保护薄膜（粘合薄膜、紫外线固化树脂薄膜等）、覆盖材料进行封装（密封）。
作为填充材料244，除了氮或氩等惰性气体以外，还可以使用紫外线固化树脂、热固化树脂，并且，可以使用PVC（聚氯乙烯）、丙烯酸树脂、聚酰亚胺树脂、环氧树脂、硅酮树脂、PVB（聚乙烯醇缩丁醛）或者EVA（乙烯-醋酸乙烯酯）。例如，作为填充材料使用氮，即可。
另外，如果需要，则可以在发光元件的射出表面上适当地设置诸如偏振片、圆偏振片（包括椭圆偏振片）、相位差板（四分之一波板，半波板）、滤色片等的光学膜。此外，也可以在偏振片、圆偏振片上设置防反射层。例如，可以进行抗眩光处理，该处理是利用表面的凹凸来扩散反射光而可以降低眩光的处理。
此外，作为显示装置，也可以提供驱动电子墨水的电子纸。电子纸也称为电泳显示装置（电泳显示器），并且，具有如下优点：与纸同样的易读性；其耗电量比其他显示装置的耗电量低；形状薄且轻。
作为电泳显示装置，有各种各样的形式，但是它是多个包括具有正电荷的第一微粒和具有负电荷的第二微粒的微胶囊分散在溶剂或溶质中，并且，通过对微胶囊施加电场，使微胶囊中的微粒彼此移动到相对方向，以只显示集合在一方侧的微粒的颜色的装置。注意，第一微粒或者第二微粒包括染料，并且，当没有电场时不移动。此外，第一微粒的颜色和第二微粒的颜色不同（可以是无色）。
如此，电泳显示装置是利用介电常数高的物质移动到高电场区域，即所谓的介电泳效应（dielectrophoretic effect）的显示器。
分散有上述微囊的溶剂被称为电子墨水，并且该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用滤色片、具有色素的微粒来进行彩色显示。
此外，作为微囊中的第一微粒及第二微粒，使用选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种材料或这些的材料的复合材料即可。
此外，作为电子纸，还可以应用使用旋转球显示方式的显示装置。旋转球显示方式是如下方法，即将分别涂为白色和黑色的球形微粒配置在用于显示元件的电极层的第一电极层与第二电极层之间，使第一电极层与第二电极层之间产生电位差来控制球形微粒的方向，以进行显示。
图11示出半导体装置的一个方式的有源矩阵型电子纸。图11所示的电子纸是使用旋转球显示方式的显示装置的实例。
在连接到晶体管210的第一电极层230与设置在第二衬底206上的第二电极层231之间设置有具有黑色区域255a及白色区域255b并且在该黑色区域255a及白色区域255b的周围包括填充有液体的空腔252的球形粒子253，并且，球形粒子253的周围填充有树脂等填充材料254。第二电极层231相当于公共电极（对置电极）。第二电极层231电连接到公共电位线。
注意，在图9至图11中，作为第一衬底201、第二衬底206，除了玻璃衬底以外，还可以使用具有挠性的衬底。例如，可以使用具有透光性的塑料衬底等。作为塑料衬底，可以使用FRP（Fiberglass-Reinforced Plastics；纤维增强塑料）板、PVF（聚氟乙烯）薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，也可以使用具有由PVF薄膜或聚酯薄膜夹住铝箔的结构的薄膜。
绝缘层221可以使用无机绝缘材料或者有机绝缘材料来形成。注意，当使用丙烯酸树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚酰胺树脂、环氧树脂等具有耐热性的有机绝缘材料时，适于用作平坦化绝缘层。此外，除了上述有机绝缘材料以外，还可以使用低介电常数材料（low-k材料）、硅氧烷类树脂、PSG（磷硅玻璃）、BPSG（硼磷硅玻璃）等。注意，通过层叠多个由这些材料形成的绝缘层，来形成绝缘层221。
对绝缘层221的形成方法没有特别的限制，可以根据其材料利用溅射法、旋涂法、浸渍法、喷涂法、液滴喷射法（喷墨法、丝网印刷、胶版印刷等）、辊涂机、幕式涂布机、刮刀式涂布机等。
显示装置通过透过来自光源或显示元件的光来进行显示。因此，设置在透过光的像素部中的衬底、绝缘层、导电层等的薄膜全都对可见光的波长区域的光具有透光性。
关于对显示元件施加电压的第一电极层230及第二电极层231（也称为像素电极层、公共电极层、对置电极层等），根据取出光的方向、设置电极层的地方以及电极层的图案结构而选择其透光性、反射性，即可。
作为第一电极层230、第二电极层231，可以使用包括氧化钨的氧化铟、包括氧化钨的氧化铟锌、包括氧化钛的氧化铟、包括氧化钛的氧化铟锡、氧化铟锡（以下显示为ITO）、氧化铟锌、添加有氧化硅的氧化铟锡等具有透光性的导电材料。
此外，第一电极层230、第二电极层231可以使用钨（W）、钼（Mo）、锆（Zr）、铪（Hf）、钒（V）、铌（Nb）、钽（Ta）、铬（Cr）、钴（Co）、镍（Ni）、钛（Ti）、铂（Pt）、铝（Al）、铜（Cu）、银（Ag）等的金属、其合金或者其氮化物中的一种或多种来形成。
此外，第一电极层230、第二电极层231可以使用包括导电高分子（也称为导电聚合体）的导电组成物来形成。作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者包含苯胺、吡咯和噻吩中的两种以上的共聚物或其衍生物等。
此外，由于晶体管容易被静电等破坏，所以优选设置驱动电路保护用保护电路。保护电路优选使用非线性元件构成。
如上所述，通过应用在实施方式1中所例示的晶体管，可以提供可靠性高的半导体装置。另外，实施方式1所例示的晶体管不但可以应用于上述具有显示功能的半导体装置，而且可以应用于具有各种各样的功能的半导体装置，诸如安装在电源电路中的功率器件、LSI等的半导体集成电路、具有读取对象物的信息的图像传感器功能的半导体装置等。
如上所述，本实施方式所示的结构或方法等可以与其他实施方式所示的结构或方法等适当地组合而使用。
实施方式3
本说明的一个方式的半导体装置可以应用于各种电子设备（包括游戏机）。作为电子设备，例如可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码相机、数码摄像机等影像拍摄装置、数码相框、手持式移动电话(也称为移动电话、移动电话装置)、便携式游戏机、移动信息终端、声音再现装置、弹子机等大型游戏机等。以下，对具备在上述实施方式中说明的半导体装置的电子设备的例子进行说明。
图12A示出笔记本个人计算机，由主体301、壳体302、显示部303以及键盘304等构成。通过应用实施方式1或2中所示的半导体装置，可以提供高可靠性笔记本个人计算机。
图12B示出便携式信息终端（PDA），在主体311中设置有显示部313、外部接口315以及操作按钮314等。另外，作为操作用附属部件，有触笔312。通过应用实施方式1或2所示的半导体装置，可以提供高可靠性便携式信息终端（PDA）。
图12C示出电子书阅读器的一个例子。例如，电子书阅读器320由两个壳体，即壳体321及壳体322构成。壳体321及壳体322由轴部325形成为一体，且可以以该轴部325为轴进行开闭工作。通过采用这种结构，可以进行如纸的书籍那样的工作。
壳体321组装有显示部323，而壳体322组装有显示部324。显示部323及显示部324的结构既可以是显示连屏画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如在右边的显示部（图12C中的显示部323）中可以显示文章，而在左边的显示部（图12C中的显示部324）中可以显示图像。通过应用实施方式1或2所示的半导体装置，可以提供高可靠性电子书阅读器320。
此外，在图12C中示出壳体321具备操作部等的例子。例如，在壳体321中具备电源326、操作键327、扬声器328等。利用操作键327可以翻页。另外，也可以与壳体的显示部在相同的面上设置键盘、定位装置等。另外，也可以在壳体的背面或侧面具备外部连接端子（耳机端子、USB端子等）、记录介质插入部等。再者，电子书阅读器320也可以具有电子词典的功能。
此外，电子书阅读器320也可以采用能够以无线的方式收发信息的结构。还可以采用以无线的方式从电子书阅读器服务器购买所希望的书籍数据等，然后下载的结构。
图12D示出移动电话，由壳体330及壳体331的两个壳体构成。壳体331具备显示面板332、扬声器333、麦克风334、定位装置336、影像拍摄装置用透镜337、外部连接端子338等。此外，壳体330具备对便携式信息终端进行充电的太阳能电池单元340、外部储存槽341等。另外，在壳体331内组装有天线。通过应用实施方式1或2所示的半导体装置，可以提供高可靠性移动电话。
另外，显示面板332具备触摸屏，图12D使用虚线示出作为映像被显示出来的多个操作键335。另外，还安装有用来将由太阳能电池单元340输出的电压升压到各电路所需的电压的升压电路。
显示面板332根据使用方式适当地改变显示的方向。另外，由于与显示面板332在同一面上设置影像拍摄装置用透镜337，所以可以实现可视电话。扬声器333及麦克风334不局限于音频通话，还可以进行可视通话、录音、再生等。再者，壳体330和壳体331滑动而可以处于如图12D那样的展开状态和重叠状态，所以可以实现适于携带的小型化。
外部连接端子338可以与AC适配器及各种电缆如USB电缆等连接，并可以进行充电及与个人计算机等的数据通讯。另外，通过将记录媒体插入外部储存槽341中，可以对应于更大量数据的保存及移动。
另外，除了上述功能以外还可以具有红外线通信功能、电视接收功能。
图12E示出数码摄像机，其由主体351、显示部A 357、目镜353、操作开关354、显示部B 355以及电池356等构成。通过应用实施方式1或2所示的半导体装置，可以提供高可靠性数码摄像机。
图12F示出电视装置的一例。在电视装置360中，壳体361组装有显示部363。利用显示部363可以显示映像。此外，在此示出利用支架365支撑壳体361的结构。通过应用实施方式1或2所示的半导体装置，可以提供高可靠性电视装置360。
可以通过利用壳体361所具备的操作开关或另行提供的遥控操作机进行电视装置360的操作。或者，也可以采用在遥控操作机中设置显示部的结构，该显示部显示从该遥控操作机输出的信息。
另外，电视装置360采用具备接收机、调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，从而也可以进行单向（从发送者到接收者）或双向（在发送者和接收者之间或在接收者之间等）的信息通信。
如上所述，本实施方式所示的结构或方法等可以与其他实施方式所示的结构或方法等适当地组合而使用。
实施例1
在本实施例中，对如下绝缘层的ESR法分析结果进行说明，该绝缘层是设置在本发明的一个方式的半导体装置中的包含硅过氧化物自由基的绝缘层。
在本实施例中，在厚度为1.1mm的石英衬底上形成氧化硅层或氧氮化硅层，将其分成20mm×3mm的尺寸的样品，并且在重叠两个样品的状态下进行测定。
以下示出在本实施例中进行测定的样品的条件。
以下示出样品1的形成条件。
·膜的种类：氧化硅
·成膜法：RF溅射法
·靶材：硅靶材
·成膜气体：Ar（10sccm），O2（40sccm）
·功率：3kW（13.56MHz）
·压力：0.6Pa
·T-S间距离：60mm
·成膜时的衬底温度：室温
·厚度：300nm
以下示出样品2的形成条件。
·膜的种类：氧化硅
·成膜法：RF溅射法
·靶材：硅靶材
·成膜气体：Ar（10sccm），O2（40sccm）
·功率：3kW（13.56MHz）
·压力：0.6Pa
·T-S间距离：60mm
·成膜时的衬底温度：100℃
·厚度：300nm
以下示出样品3的形成条件。
·膜的种类：氧化硅
·成膜法：RF溅射法
·靶材：硅靶材
·成膜气体：Ar（40sccm），O2（10sccm）
·功率：3kW（13.56MHz）
·压力：0.6Pa
·T-S间距离：60mm
·成膜时的衬底温度：100℃
·厚度：300nm
以下示出样品4的形成条件。
·膜的种类：氧化硅
·成膜法：RF溅射法
·靶材：石英靶材
·成膜气体：Ar（40sccm），O2（10sccm）
·功率：1.5kW（13.56MHz）
·压力：0.4Pa
·T-S间距离：60mm
·成膜时的衬底温度：100℃
·厚度：300nm
以下示出样品5的形成条件。
·膜的种类：氧氮化硅
·成膜法：等离子体CVD法
·原料气体：SiH4（25sccm），N2O（1000sccm）
·功率：35W（13.56MHz）
·压力：133.3Pa
·电极-衬底间距离：20mm
·成膜时的衬底温度：200℃
·厚度：300nm
样品6是用于参照的石英衬底。
另外，作为ESR法分析，使用Bruker BioSpin公司制造的E500CW-EPR波谱仪。
图13示出样品1的ESR分析结果。另外，图14示出样品2的ESR分析结果。另外，图15示出样品3的ESR分析结果。另外，图16示出样品4的ESR分析结果。另外，图17示出样品5的ESR分析结果。另外，图18示出样品6的ESR分析结果。另外，以如下条件进行测定：将ESR分析的微波功率设定为0.1mW；将Modulation Amplitude（调制幅度）设定为0.5G；将Conversion Time（转换时间）设定为400msec；将扫描次数设定为25次；以及将测定温度设定为室温。
在此，g值为2.0003及2.0019处的信号示出硅亚氧化物自由基（silicon suboxide radical）（（O-）3Si·），而g值为2.0016及2.0078处的信号示出硅过氧化物自由基。
在样品1至样品4中，检测出硅亚氧化物自由基。另外，在样品1、样品2、样品4中，检测出硅过氧化物自由基。在样品5及样品6中，不检测出硅亚氧化物自由基及硅过氧化物自由基。在使用硅靶材的情况下，当O2/（O2＋Ar）的比率为20％时不检测出硅过氧化物自由基。但是在使用石英靶材的情况下，当O2/（O2＋Ar）的比率为20％时也检测出硅过氧化物自由基。另外，在通过等离子体CVD法形成的样品5中，不检测出硅亚氧化物自由基及硅过氧化物自由基。表1示出在样品1至样品6中分别检测出不检测出自由基的结果。
[表1]
样品 硅亚氧化物自由基 硅过氧化物自由基
样品1 有 有
样品2 有 有
样品3 有 没有
样品4 有 有
样品5 没有 没有
样品6 没有 没有
因此，当形成具有硅过氧化物自由基的绝缘层时，优选使用溅射法，并使用石英靶材。或者，当使用硅靶材时，优选提高O2/（O2＋Ar）的比率。
实施例2
在本实施例中，对使用本发明的一个方式来制造的晶体管进行说明。
图19示出本实施例中的晶体管的结构。
图19所示的晶体管包括：设置在衬底500上的基底绝缘层502；氧化物半导体层506；源电极508a及漏电极508b；设置在源电极508a及漏电极508b上的栅极绝缘层512；设置在栅极绝缘层512上的栅电极514；设置在栅电极514上的保护绝缘层516；以及通过设置在保护绝缘层516中的开口分别电连接到源电极508a及漏电极508b的源极布线518a及漏极布线518b。
在本实施例中，作为衬底500使用厚度为0.7mm的玻璃衬底，作为基底绝缘层502形成厚度为300nm的氧化硅层，作为氧化物半导体层506形成厚度为30nm的In-Ga-Zn-O类非单晶层，作为源电极508a及漏电极508b形成厚度为100nm的钨层，作为栅极绝缘层512形成厚度为20nm的氧氮化硅层，作为栅电极514分别层叠厚度为30nm的氮化钽层及厚度为370nm的钨层，作为保护绝缘层516形成厚度为300nm的氧化硅膜，作为源极布线518a及漏极布线518b分别层叠厚度为50nm的钛层、厚度为100nm的铝层及厚度为5nm的钛层。
在本实施例的晶体管中，通过使用含有硅过氧化物自由基的基底绝缘膜作为基底绝缘层502，可以降低阈值电压的变动及BT试验前后的阈值电压的变动。在本实施例中，作为含有硅过氧化物自由基的基底绝缘层使用氧化硅层。
以下示出氧化硅层的其他形成条件。
·成膜法：RF溅射法
·靶材：石英靶材
·成膜气体：Ar（25sccm），02（25sccm）
·功率：1.5kW（13.56MHz）
·压力：0.4Pa
·T-S间距离：60mm
·衬底温度：100℃
以下示出本实施例的晶体管中的氧化物半导体层506的形成条件。
·成膜法：DC溅射法
·靶材：In-Ga-Zn-O（In2O3:Ga2O3:ZnO=1:1:2[摩尔比]）靶材
·成膜气体：Ar（30sccm），02（15sccm）
·功率：0.5kW（DC）
·压力：0.4Pa
·T-S间距离：60mm
·衬底温度：200℃
在形成氧化物半导体层506之后，使用电阻加热炉在氮气氛下以350℃进行1小时的热处理。
图20示出本实施例的晶体管中的漏电流（Ids）-栅电压（Vgs）测定结果。在衬底面内的25点进行测定，而在图20中将其重叠地示出。另外，沟道长度L为2μm，沟道宽度W为50μm。将晶体管的源电极和漏电极之间的电压Vds设定为3V。
由图20可知本实施例的晶体管在衬底面内没有不均匀性。25点的平均的阈值电压为0.27V。
接着，对本实施例中的BT试验进行说明。进行BT试验的晶体管的沟道长度L为3μm，沟道宽度W为50μm。在本实施例中，首先将衬底温度设定为25℃，将源电极和漏电极之间的电压Vds设定为3V，进行晶体管的Ids-Vgs测定。
接着，将衬底台温度设定为150℃，将晶体管的源电极设定为0V，将漏电极设定为0.1V。接下来，以施加到栅极绝缘层的电场强度为2MV/cm的方式将负电压施加到栅电极，并保持该状态1小时。然后，将栅电极的电压设定为0V。之后，将衬底温度设定为25℃，将源电极和漏电极的电压Vds设定为3V，进行晶体管的Ids-Vgs测定。图21A示出BT试验前后的Ids-Vgs测定结果。
在图21A中，细线522表示BT试验前的晶体管的Ids-Vgs测定结果，粗线524表示BT试验后的晶体管的Ids-Vgs测定结果。可知与BT试验前相比，BT试验后的阈值电压向负方向变动0.07V。
与此同样，替换测定的晶体管，将衬底温度设定为25℃，将源电极和漏电极之间的电压Vds设定为3V，进行晶体管的Ids-Vgs测定。晶体管的沟道长度L为3μm，沟道宽度W为50μm。
接着，将衬底台温度设定为150℃，将晶体管的源电极设定为0V，将漏电极设定为0.1V。接下来，以施加到栅极绝缘层的电场强度为2MV/cm的方式将正电压施加到栅电极，并保持该状态1小时。然后，将栅电极的电压设定为0V。之后，将衬底温度设定为25℃，将源电极和漏电极的电压Vds设定为3V，进行晶体管的Ids-Vgs测定。图21B示出BT试验前后的Ids-Vgs测定结果。
在图21B中，细线532表示BT试验前的晶体管的Ids-Vgs测定结果，粗线534表示BT试验后的晶体管的Ids-Vgs测定结果。可知与BT试验前相比，BT试验后的阈值电压向正方向变动0.19V。
如上所述，可知在本实施例的晶体管中衬底面内的阈值电压的不均匀性小且BT试验前后的阈值电压的变动小。
符号说明
100：衬底，102：绝缘层，106：氧化物半导体层，108a：源电极，108b：漏电极，112：栅极绝缘层，114：栅电极，122a：源区，122b：漏区，124：保护绝缘层，126：沟道区，151：晶体管，152：晶体管，153：晶体管，154：晶体管，155：晶体管，201：第一衬底，202：像素部，203：信号线驱动电路，204：扫描线驱动电路，205：密封材料，206：第二衬底，208：液晶层，210：晶体管，211：晶体管，213：液晶元件，215：连接端子电极，216：端子电极，218：FPC，218a：FPC，218b：FPC，219：各向异性导电层，221：绝缘层，230：第一电极层，231：第二电极层，232：绝缘层，233：绝缘层，235：间隔物，240：分隔壁，241：场致发光层，243：发光元件，244：填充材料，252：空腔，253：球形粒子，254：填充材料，255a：黑色区域，255b：白色区域，301：主体，302：壳体，303：显示部，304：键盘，311：主体，312：触笔，313：显示部，314：操作按钮，315：外部接口，320：电子书阅读器，321：壳体，322：壳体，323：显示部，324：显示部，325：轴部，326：电源，327：操作键，328：扬声器，330：壳体，331：壳体，332：显示面板，333：扬声器，334：麦克风，335：操作键，336：定位装置，337：影像拍摄装置用透镜，338：外部连接端子，340：太阳能电池单元，341：外部储存槽，351：主体，353：目镜，354：操作开关，355：显示部B，356：电池，357：显示部A，360：电视装置，361：壳体，363：显示部，365：支架，500：衬底，502：绝缘层，506：氧化物半导体层，508a：源电极，508b：漏电极，512：栅极绝缘层，514：栅电极，516：保护绝缘层，518a：源极布线，518b：漏极布线，522：细线，524：粗线，532：细线，534：粗线。
本申请基于2010年5月21日向日本专利局提交的序号为No.2010-117753的日本专利申请，通过引用将其整个内容结合于此。

Claims (27)

1.一种半导体装置，包括：
衬底；
栅电极；
氧化物半导体层；
与所述氧化物半导体层电连接的源电极和漏电极；
所述栅电极与所述氧化物半导体层之间的第一绝缘层；以及
包含硅过氧化物自由基的第二绝缘层，
其中，所述氧化物半导体层设置在所述第一绝缘层与所述第二绝缘层之间，
所述硅过氧化物自由基的信号在利用电子自旋共振法获得的光谱中在g值＝2.0016和2.0078处出现，
所述第二绝缘层与所述氧化物半导体层接触，并且
所述氧化物半导体层被脱水或脱氢。
2.根据权利要求1所述的半导体装置，其中所述栅电极夹着所述第一绝缘层与所述氧化物半导体层重叠，并且所述氧化物半导体层设置在所述栅电极与所述衬底之间。
3.根据权利要求1所述的半导体装置，其中所述源电极和所述漏电极设置在所述第一绝缘层与所述氧化物半导体层之间。
4.根据权利要求1所述的半导体装置，其中所述源电极和所述漏电极设置在所述第二绝缘层与所述氧化物半导体层之间。
5.根据权利要求1所述的半导体装置，其中所述氧化物半导体层夹着所述第一绝缘层与所述栅电极重叠，并且所述栅电极设置在所述衬底与所述氧化物半导体层之间。
6.根据权利要求1所述的半导体装置，其中所述第一绝缘层包括硅过氧化物自由基。
7.根据权利要求1所述的半导体装置，其中所述氧化物半导体层包括沟道区、源区和漏区，并且所述源区和所述漏区的电阻比所述沟道区的电阻低。
8.根据权利要求1所述的半导体装置，其中所述硅过氧化物自由基包括以Si-O-O·表示的结构。
9.根据权利要求1所述的半导体装置，其中所述氧化物半导体层的氢浓度为低于1×1018cm-3。
10.根据权利要求1所述的半导体装置，其中所述氧化物半导体层的载流子浓度为低于1×1014cm-3。
11.一种包括与氧化物半导体层接触的绝缘层的半导体装置，
其中，所述绝缘层包括硅过氧化物自由基，
所述硅过氧化物自由基的信号在利用电子自旋共振法获得的光谱中在g值＝2.0016和2.0078处出现，并且
所述氧化物半导体层被脱水或脱氢。
12.根据权利要求11所述的半导体装置，其中所述硅过氧化物自由基包括以Si-O-O·表示的结构。
13.根据权利要求11所述的半导体装置，其中所述氧化物半导体层的氢浓度为低于1×1018cm-3。
14.根据权利要求11所述的半导体装置，其中所述氧化物半导体层的载流子浓度为低于1×1014cm-3。
15.一种半导体装置的制造方法，包括在氧化物半导体层上且与该氧化物半导体层接触地形成第一绝缘层的步骤，
其中，所述第一绝缘层包括硅过氧化物自由基，
所述硅过氧化物自由基的信号在利用电子自旋共振法获得的光谱中在g值＝2.0016和2.0078处出现，并且
所述氧化物半导体层被脱水或脱氢。
16.根据权利要求15所述的半导体装置的制造方法，其中所述硅过氧化物自由基包括以Si-O-O·表示的结构。
17.根据权利要求15所述的半导体装置的制造方法，还包括在所述氧化物半导体层上且与该氧化物半导体层接触地形成源电极和漏电极的步骤，其中所述第一绝缘层形成在所述源电极和所述漏电极上。
18.根据权利要求15所述的半导体装置的制造方法，还包括在衬底上形成源电极和漏电极的步骤，其中所述氧化物半导体层在所述源电极和所述漏电极上且与该源电极和该漏电极接触地形成。
19.根据权利要求15所述的半导体装置的制造方法，还包括在衬底上形成第二绝缘层的步骤，其中所述氧化物半导体层形成在所述第二绝缘层上，并且所述第二绝缘层包括硅过氧化物自由基。
20.根据权利要求15所述的半导体装置的制造方法，其中所述氧化物半导体层的氢浓度为低于1×1018cm-3。
21.根据权利要求15所述的半导体装置的制造方法，其中所述氧化物半导体层的载流子浓度为低于1×1014cm-3。
22.一种半导体装置的制造方法，包括在绝缘层上且与该绝缘层接触地形成氧化物半导体层的步骤，
其中，所述绝缘层包括硅过氧化物自由基，
所述硅过氧化物自由基的信号在利用电子自旋共振法获得的光谱中在g值＝2.0016和2.0078处出现，并且
所述氧化物半导体层被脱水或脱氢。
23.根据权利要求22所述的半导体装置的制造方法，其中所述硅过氧化物自由基包括以Si-O-O·表示的结构。
24.根据权利要求22所述的半导体装置的制造方法，还包括在所述绝缘层上形成源电极和漏电极的步骤，其中所述氧化物半导体层在所述源电极和所述漏电极上且与该源电极和该漏电极接触地形成。
25.根据权利要求22所述的半导体装置的制造方法，还包括在衬底上形成源电极和漏电极的步骤，其中所述氧化物半导体层在所述源电极和所述漏电极上且与该源电极和该漏电极接触地形成。
26.根据权利要求22所述的半导体装置的制造方法，其中所述氧化物半导体层的氢浓度为低于1×1018cm-3。
27.根据权利要求22所述的半导体装置的制造方法，其中所述氧化物半导体层的载流子浓度为低于1×1014cm-3。
CN201180025328.3A 2010-05-21 2011-05-11 半导体装置及其制造方法 Active CN102906882B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-117753 2010-05-21
JP2010117753 2010-05-21
PCT/JP2011/061350 WO2011145632A1 (en) 2010-05-21 2011-05-11 Semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
CN102906882A CN102906882A (zh) 2013-01-30
CN102906882B true CN102906882B (zh) 2015-11-25

Family

ID=44971756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180025328.3A Active CN102906882B (zh) 2010-05-21 2011-05-11 半导体装置及其制造方法

Country Status (6)

Country Link
US (1) US8476719B2 (zh)
JP (2) JP5723216B2 (zh)
KR (1) KR20130077839A (zh)
CN (1) CN102906882B (zh)
TW (1) TWI535010B (zh)
WO (1) WO2011145632A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101938726B1 (ko) 2010-06-11 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102143469B1 (ko) 2010-07-27 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI567985B (zh) 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8969867B2 (en) 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130187150A1 (en) 2012-01-20 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013115052A1 (ja) * 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102709153A (zh) * 2012-04-17 2012-10-03 上海华力微电子有限公司 一种金属-氧化硅-金属电容器的制作方法
CN107591316B (zh) 2012-05-31 2021-06-08 株式会社半导体能源研究所 半导体装置
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI709244B (zh) * 2012-09-24 2020-11-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014061762A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6042315B2 (ja) * 2012-12-04 2016-12-14 本田技研工業株式会社 カーボンナノチューブ成長用基板及びその製造方法
WO2014196107A1 (ja) * 2013-06-04 2014-12-11 パナソニック株式会社 薄膜トランジスタ素子とその製造方法及び表示装置
TWI688102B (zh) 2013-10-10 2020-03-11 日商半導體能源研究所股份有限公司 半導體裝置
KR102132697B1 (ko) 2013-12-05 2020-07-10 엘지디스플레이 주식회사 휘어진 디스플레이 장치
WO2015097586A1 (en) * 2013-12-25 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP7070130B2 (ja) * 2018-06-19 2022-05-18 日立金属株式会社 酸化物半導体層、酸化物半導体層形成用スパッタリングターゲット、および薄膜トランジスタ
JP7154099B2 (ja) * 2018-10-19 2022-10-17 大阪瓦斯株式会社 熱輻射光源
KR102855344B1 (ko) * 2021-05-10 2025-09-08 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050079294A1 (en) * 2003-10-14 2005-04-14 Jia-Xing Lin Method of controlling polysilicon crystallization
CN1734776A (zh) * 2004-08-03 2006-02-15 株式会社半导体能源研究所 显示器件、其制造方法以及电视机
JP2007115735A (ja) * 2005-10-18 2007-05-10 Toppan Printing Co Ltd トランジスタ
CN101330004A (zh) * 2007-06-19 2008-12-24 三星Sdi株式会社 多晶硅的制法、薄膜晶体管及制法及有机发光二极管显示装置
CN101669209A (zh) * 2007-04-25 2010-03-10 Lg化学株式会社 薄膜场效应晶体管及其制备方法

Family Cites Families (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004071696A (ja) 2002-08-02 2004-03-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP2453481B1 (en) 2004-11-10 2017-01-11 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US7651896B2 (en) 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009016469A (ja) 2007-07-03 2009-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2009065012A (ja) 2007-09-07 2009-03-26 Konica Minolta Holdings Inc 薄膜トランジスタ
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
TWI532862B (zh) * 2008-05-22 2016-05-11 出光興產股份有限公司 A sputtering target, a method for forming an amorphous oxide film using the same, and a method for manufacturing a thin film transistor
US9666719B2 (en) * 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
WO2010018875A1 (ja) * 2008-08-15 2010-02-18 株式会社アルバック 電界効果型トランジスタの製造方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8445903B2 (en) 2008-10-23 2013-05-21 Idemitsu Kosan Co., Ltd. Thin film transistor having a crystalline semiconductor film including indium oxide which contains a hydrogen element and method for manufacturing same
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
WO2011004723A1 (en) 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
CN103151266B (zh) * 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
KR102581069B1 (ko) 2010-02-05 2023-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN106057907B (zh) 2010-04-23 2019-10-22 株式会社半导体能源研究所 半导体装置的制造方法
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011132548A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011132529A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011132590A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101938726B1 (ko) 2010-06-11 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050079294A1 (en) * 2003-10-14 2005-04-14 Jia-Xing Lin Method of controlling polysilicon crystallization
CN1734776A (zh) * 2004-08-03 2006-02-15 株式会社半导体能源研究所 显示器件、其制造方法以及电视机
JP2007115735A (ja) * 2005-10-18 2007-05-10 Toppan Printing Co Ltd トランジスタ
CN101669209A (zh) * 2007-04-25 2010-03-10 Lg化学株式会社 薄膜场效应晶体管及其制备方法
CN101330004A (zh) * 2007-06-19 2008-12-24 三星Sdi株式会社 多晶硅的制法、薄膜晶体管及制法及有机发光二极管显示装置

Also Published As

Publication number Publication date
JP2012256938A (ja) 2012-12-27
US20110284846A1 (en) 2011-11-24
CN102906882A (zh) 2013-01-30
JP5235243B2 (ja) 2013-07-10
TWI535010B (zh) 2016-05-21
KR20130077839A (ko) 2013-07-09
JP2012009838A (ja) 2012-01-12
JP5723216B2 (ja) 2015-05-27
WO2011145632A1 (en) 2011-11-24
US8476719B2 (en) 2013-07-02
TW201203552A (en) 2012-01-16

Similar Documents

Publication Publication Date Title
CN102906882B (zh) 半导体装置及其制造方法
CN102906881B (zh) 半导体装置
CN102939659B (zh) 半导体器件及半导体器件的制造方法
JP6336158B2 (ja) 半導体装置の作製方法
CN107452630B (zh) 半导体装置
CN102844872B (zh) 半导体装置
JP5836680B2 (ja) 半導体装置及びその作製方法
JP5797932B2 (ja) 半導体装置
CN102893403B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant