CN105190858B - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN105190858B
CN105190858B CN201480012154.0A CN201480012154A CN105190858B CN 105190858 B CN105190858 B CN 105190858B CN 201480012154 A CN201480012154 A CN 201480012154A CN 105190858 B CN105190858 B CN 105190858B
Authority
CN
China
Prior art keywords
lead
semiconductor device
metal film
wire bonding
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480012154.0A
Other languages
English (en)
Other versions
CN105190858A (zh
Inventor
百濑文彦
齐藤隆
木户和优
西村芳孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN105190858A publication Critical patent/CN105190858A/zh
Application granted granted Critical
Publication of CN105190858B publication Critical patent/CN105190858B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07555—Controlling the environment, e.g. atmosphere composition or temperature changes in materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明提供一种通过引线(7)电连接半导体元件与电路层的模块结构的半导体装置，在半导体元件的正面电极(12)的表面形成正面金属膜(14)，在该正面金属膜(14)上通过引线键合而接合有引线(7)。正面金属膜(14)的硬度比正面电极(12)或引线(7)的硬度高。如此，能够提高半导体装置的功率循环能力。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
在通用逆变器、风力发电、太阳能发电、电气化铁路等中使用的模块结构的半导体装置中，以往，已知有利用铝(Al)线等的引线键合将半导体元件的正面电极与电路层电连接(焊接)的方法。正面电极例如是铝-硅(Si)电极、Al-Si-铜(Cu)电极，电路层例如由Cu等导体构成。另外，近年来，也研究了利用Cu线的引线键合来代替Al线的引线键合。对现有的模块结构的半导体装置的结构进行说明。
图10是表示现有的模块结构的半导体装置的结构的剖视图。图11是示意性地表示图10的半导体元件的结构的剖视图。如图10、11所示，现有的模块结构的半导体装置具备半导体元件101、陶瓷绝缘基板(DCB(Direct Copper Bonding)基板)等绝缘基板102、Cu基底106以及Al线107。对于绝缘基板102而言，在绝缘层103的正面侧设置有由Cu构成的电路层104，在背面侧设置有背侧铜箔105。就半导体元件101而言，在半导体基板111的正面具有正面电极112，在背面具有背面电极113。
半导体元件101的背面电极113焊料接合层101a而与电路层104接合。半导体元件101的正面电极112通过Al线107等的引线键合而与电路层104电连接。Al线107利用超声波振动而接合，由于相对于Al线107的线径(直径)使加热和/或超声波振动、施加压力等条件最优化，所以不产生连接不良而形成良好的接合。Cu基底106的正面隔着焊料接合层(未图示)而与背侧铜箔105接合。
作为这样的模块结构的半导体装置，提出了如下的装置，即在元件与外部电极的连接中，由具有50μm以上的平均结晶粒径、并且含有0.02wt％～1wt％的用于将再结晶温度提高到150℃以上的Fe以防止通电时引起再结晶的铝线而构成(例如，参照下述专利文献1)。
另外，作为其它的装置，提出了在半导体元件上的电极焊盘上引线键合的铝线接合部的晶粒的大小均匀的装置(例如，参照下述专利文献2)。另外，作为其它的装置，提出了以重量计由铜4.5％～6.5％，锆(Zr)0.1％～1.0％，作为余量的铝构成的装置(例如，参照下述专利文献3)。
另外，作为其它的装置，提出了如下的装置，是在半导体元件的表面和背面分别具有电极，并且该背面电极与在绝缘基板上构成的电路层进行面接合而成的半导体装置，具备：在表面电极的上表面形成的金属保护膜、以及通过热压接或超声波振动，隔着金属保护膜与表面电极电接合的引线布线(例如，参照下述专利文献4)。
现有技术文献
专利文献
专利文献1：日本特开平8-8288号公报
专利文献2：日本特开平7-135234号公报
专利文献3：日本特开昭61-163235号公报
专利文献4：日本特开2009-76703号公报
发明内容
技术问题
然而，近年来，由于使用用途的扩大，大电流化、高温动作化、高可靠性的要求高涨。与此相伴，必须提高功率循环能力(寿命)。例如，由于每提出一种新技术，半导体装置的小型化都会有进展，贴装面积减少，所以难以通过增加Al线的线数来实现大电流化，存在每根Al线在大电流导通时因引线发热而导致Al线熔融而断线的顾虑。
决定功率循环能力的重要因素是半导体元件的接合温度的最大值Tjmax以及由于电流断续地流动而产生的半导体元件的接合温度的温度变化ΔTj。特别是，半导体装置的构成部件的线膨胀系数各不相同，各构成部件分别受到与线膨胀系数的差相对应的应力。半导体元件的接合温度的最大值Tjmax越高，与各构成部件的线膨胀系数的差相对应的应力越大，甚至可能会破坏元件。因此，需要提高高温动作时的功率循环能力，同时实现高温动作化和高可靠性。
另外，在现有的半导体装置中，通过引线键合，Al线的接合界面附近的晶粒成为微细粒状，虽然提高了Al线的接合强度，但其后由于引线键合后的制造工序所导致的受热经历和/或半导体元件的通电发热所导致的高温动作(例如175℃左右)，所以Al线的接合界面附近和正面电极的晶粒发生粗大化而软化。由此，在Al线与正面电极的接合界面附近易产生裂纹(破裂)。发明人等进行了功率循环试验，结果发现在Al线上产生裂纹，该裂纹随着功率循环的重复循环数的增加而向引线内部延伸，最终Al线断裂而剥离，导致元件破坏。
本发明为了解决上述的现有技术的问题点，目的在于提供一种在大电流导通和高温动作中能够提高功率循环能力的半导体装置及半导体装置的制造方法。
技术方案
为了解决上述课题，实现本发明的目的，本发明的半导体装置是通过引线键合电连接半导体元件的电极与引线而成的半导体装置，具有下述的特征。在上述电极的表面设置有硬度比上述引线高的金属膜。上述引线通过引线键合被接合在上述金属膜上。并且，上述引线与上述金属膜的接合界面的再结晶温度为175℃以上。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述引线的上述接合界面的晶粒的粒径为15μm以下，上述引线的与上述接合界面分开的部分包含粒径大于15μm的晶粒。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述引线的硬度比上述电极的硬度高。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述金属膜为镍镀膜。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述镍镀膜的膜厚为3μm～7μm。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述金属膜为铜镀膜。
另外，本发明的半导体装置的特征在于，在上述的发明中，上述铜镀膜的膜厚为4.5μm～10.5μm。
另外，为了解决上述课题，实现本发明的目的，本发明的半导体装置的制造方法是电连接半导体元件的电极与引线的半导体装置的制造方法，具有下述特征。首先，进行将硬度比上述引线高的金属膜设置于上述电极的表面的工序。接下来，进行通过引线键合的超声波振动，以使上述引线的上述金属膜的接合界面的晶粒的粒径形成为15μm以下而将上述引线接合在上述金属膜上的工序。
根据上述的发明，通过使引线的再结晶温度比现有的铝线的再结晶温度高，即使在比以往温度高的使用条件下，也能够抑制在引线上产生裂纹。由此，能够与以往相比延长直到在引线上产生裂纹为止的期间。
另外，根据上述的发明，通过在半导体元件(半导体芯片)的电极的表面设置硬度比引线高的金属膜，能够强化电极，因此能够防止在电极上产生裂纹。另外，通过在电极的表面设置硬度比引线高的金属膜，能够使金属膜作为屏障发挥作用，由此即使在引线上产生裂纹的情况下，也能够防止该裂纹延伸至电极。
有益效果
根据本发明的半导体装置及半导体装置的制造方法，起到能够提高功率循环能力的效果。
附图说明
图1是表示实施方式的半导体装置的结构的剖视图。
图2是示意性地表示图1的半导体元件的结构的剖视图。
图3是示意性地表示实施方式的半导体装置的引线的接合界面附近的晶粒的状态的剖视图。
图4是示意性地表示参考例的半导体装置的引线的接合界面附近的晶粒的状态的剖视图。
图5是示意性地表示现有的半导体装置的引线的接合界面附近的晶粒的状态的剖视图。
图6是表示实施方式的半导体装置的引线的接合强度的特性图。
图7是表示现有的半导体装置的引线的接合强度的特性图。
图8是表示实施方式的半导体装置的功率循环能力的特性图。
图9是示意性地表示实施方式的半导体装置在引线键合后的引线的接合界面附近的状态的剖视图。
图10是表示现有的模块结构的半导体装置的结构的剖视图。
图11是示意性地表示图10的半导体元件的结构的剖视图。
图12是表示实施方式的半导体装置的引线的接合强度的特性图。
图13是表示实施方式的半导体装置的另一个例子的引线的接合强度的特性图。
图14是表示现有的半导体装置的另一个例子的引线的接合强度的特性图。
符号说明
1：半导体元件
1a：焊料接合层
2：绝缘基板
3：绝缘层
4：电路层
5：背侧铜箔
6：Cu基底
7：引线
11：半导体基板
12：正面电极
13：背面电极
14：正面金属膜
20：引线的接合界面
21：裂纹
具体实施方式
以下，参照附图，详细说明本发明的半导体装置及半导体装置的制造方法的优选实施方式。应予说明，在以下的实施方式的说明和附图中，对同样的构成标记相同的符号，省略重复的说明。
(实施方式)
对实施方式的半导体装置的结构进行说明。图1是表示实施方式的半导体装置的结构的剖视图。图2是示意性地表示图1的半导体元件的结构的剖视图。如图1、2所示，实施方式中的半导体装置是具备半导体元件(半导体芯片)1、陶瓷绝缘基板(DCB基板)等绝缘基板2、铜(Cu)基底6以及引线7的模块结构的半导体装置。对于绝缘基板2而言，在绝缘层3的正面侧设置有例如由Cu等构成的电路层4，在背面侧设置有背侧铜箔5。
对于半导体元件1而言，在半导体基板(例如硅(Si)基板、碳化硅(SiC)基板和/或氮化镓(GaN)基板等)11的正面具有正面电极12，在背面具有背面电极13。半导体元件1的背面电极13通过焊料接合层1a与电路层4接合。Cu基底6的正面通过焊料接合层(未图示)与背侧铜箔5接合。虽然未图示，但在Cu基底6的周边，粘接有设置了外部端子的树脂壳。另外，半导体装置是使Cu基底6的背面通过导热膏固定于冷却体而使用。
半导体元件1的正面电极(以下，简称为正面电极)12例如是铝(Al)-硅(Si)电极。正面电极12的结晶粒径例如可以为1μm～5μm。在正面电极12的表面，通过非电解镀覆、电解镀覆、溅射以及蒸镀等形成例如镍(Ni)膜和/或铜(Cu)膜等正面金属膜14。正面金属膜14的硬度比正面电极12或引线7的硬度高。正面金属膜14具有提高正面电极12的强度、防止在正面电极12上产生裂纹的功能。
正面金属膜14的硬度例如可以为Hv100～Hv900。正面金属膜14的膜厚例如可以为3μm～30μm。在正面金属膜14为Ni镀膜(Hv400～Hv900)的情况下，正面金属膜14的膜厚为3μm～7μm，优选为3μm～5μm。将膜厚设为3μm以上的理由是，形成Ni镀膜作为正面金属膜14时，若Ni镀膜的膜厚小于3μm，则由于将引线7引线键合时所产生的摩擦热和/或固相流动而导致镀膜受到破坏。正面金属膜14的膜厚越厚，越能够提高正面金属膜14的破坏强度，但考虑到生产率、经济性，正面金属膜14的膜厚可以为30μm以下，优选为5μm以下。在正面金属膜14为Cu镀膜的情况下，正面金属膜14的膜厚为4.5μm～10.5μm，优选为4.5μm～7.5μm。由于Cu镀膜的硬度为Hv100～Hv300的范围，所以通过将膜厚设为比Ni镀膜厚1.5倍左右，能够得到与Ni镀膜同等的破坏强度。另外，在通过溅射和/或蒸镀等来形成正面金属膜14的情况下，也可以出于相同的原因设定成上述的硬度、膜厚。
正面电极12与电路层4通过引线7而电连接。具体而言，通过利用了例如热、超声波振动以及压力(接合负载)的引线键合，从而将引线7的一端接合在正面电极12表面的正面金属膜14上，并将引线7的另一端接合在电路层4上。对于用于将引线7和被接合部件(正面金属膜14和电路层4)接合的接合负载而言，例如在采用H&K公司(Hesse&Knipps GmbH(商标))制Wire Bonder BJ935(超声波频率60kHz)，将引线键合的超声波输出设为例如11V以上的情况下为800gf～1400gf，将引线键合的超声波输出设为例如13V以上的情况为1000gf～1400gf。
具体而言，引线7如日本专利第5159000号那样，例如是由0.2质量％～2.0质量％的铁(Fe)和作为余量的纯度99.99％以上的铝(Al)构成的高耐热的铝线。引线7的结晶粒径通过含有预定量的Fe，从而控制成比现有的铝线的结晶粒径小。通过控制引线7的结晶粒径，引线7的再结晶温度至少提高到175℃以上，并且引线7的硬度比正面电极12的硬度高。引线7的硬度在刚进行引线键合之后比作为正面电极12的例如AlSi电极的硬度Hv20高。
通过将引线7的再结晶温度设为上述范围，不会因为由引线键合后的制造工序所导致的受热经历和/或由半导体元件1的通电发热所导致的高温动作(例如175℃左右)(以下，将受热经历和通电发热统称为通电发热)而使引线7再结晶化，所以能够防止引线7的晶粒发生粗大化。由此，在通电发热时，引线7的晶粒几乎不变化，以刚进行引线键合之后的状态维持引线7的硬度。因此，引线7不容易因功率循环而软化，与以往相比，引线7上不易产生裂纹。
通常，引线7的接合界面附近例如容易因为引线键合后的制造工序所导致的受热经历和/或半导体元件的通电发热所导致的高温动作的热而产生裂纹。因此，在本发明中，引线键合前的引线7的晶粒的粒径最大，例如可以在1μm～20μm的范围内。该引线7的与被接合部件的接合界面(以下，称为引线7的接合界面)附近的晶粒可以通过控制引线键合时的条件而成为微细粒状。对于引线7的晶粒来说，优选从引线7的接合界面起，沿引线7的轴向，到容易因为引线键合后的制造工序所导致的受热经历和/或半导体元件的通电发热所导致的高温动作的热而产生裂纹的部分为止，通过引线键合而成为微细粒状。
具体而言，对于刚进行引线键合之后的引线7的结晶粒径来说，在与被接合部件的接合界面附近的晶粒例如最大在1μm～15μm的范围内(平均为3μm以下)，而在从与被接合部件的接合界面离开的部分(引线7的接合界面附近以外)，则维持引线键合前的结晶粒径。通过将刚进行引线键合之后的引线7的接合界面附近的结晶粒径设为上述范围内，能够提高引线7的接合强度。结晶粒径通过电子背散射衍射法(EBSD：Electron BackscatterDiffraction)进行评价。将晶界定义为晶体取向5°以上来评价试样，测定图像中显示的形状。
引线7的线径例如可以为100μm～500μm。优选地，引线7的线径例如可以加粗到500μm左右。其理由是，通过加粗能够减少通电时的引线发热温度。
接下来，对于正面金属膜14的成膜方法的一个例子，以使用非电解镀镍法，在作为正面电极12的AlSi电极的表面形成Ni镀膜作为正面金属膜14的情况为例进行说明。由于AlSi电极和镍膜的密合性差，所以通常进行浸锌处理作为非电解镀覆处理的前处理，提高镍镀膜相对于AlSi电极的密合性。具体而言，首先，对正面电极12的表面进行脱脂处理，除去附着于表面的油脂性的污渍和异物而进行清洁。另外，改善后续工序的例如蚀刻液等相对于正面电极12的表面的润湿性。
接着，使用酸溶液进行蚀刻处理。由此，除去正面电极12的表面的自然氧化膜。接下来，使用硝酸(HNO3)溶液进行酸洗(除垢处理)，除去通过蚀刻处理而产生的附着物(污点)。接着，进行第一浸锌处理，将正面电极12的表面的Al置换为锌(Zn)，在正面电极12的表面生成具有所希望的结晶粒径的Zn膜。接下来，使用硝酸溶液，除去形成于正面电极12表面的Zn膜。
接下来，通过进行第二浸锌处理，再次在正面电极12的表面生成Zn膜。其后，通过进行非电解镀Ni处理，将Zn膜置换为Ni，在正面电极12的表面使Ni继续析出，从而形成Ni镀膜。由此，在正面电极12的表面形成Ni镀膜作为正面金属膜14。也可以通过钯处理代替这样的浸锌处理而形成Ni镀膜作为正面电极12的保护膜。
接着，对通电发热后的引线7的结晶粒径进行说明。图3是示意性地表示实施方式的半导体装置的引线的接合界面附近的晶粒的状态的剖视图。图4是示意性地表示参考例的半导体装置的引线的接合界面附近的晶粒的状态的剖视图。图5是示意性地表示现有的半导体装置的引线的接合界面附近的晶粒状态的剖视图。在图3～5中，(a)为引线键合前的状态，(b)为刚进行引线键合之后的状态，(c)为功率循环试验后的状态。在上述的实施方式的半导体装置(以下，称为实施例)中，将在功率循环试验后通过显微镜观测到的引线7的接合界面20附近的晶粒的状态示意性地示于图3。
在实施例中，将引线7的线径设为400μm，将引线键合前的引线7的结晶粒径设为1μm～20μm的范围内。引线键合后的引线7的接合界面20附近的结晶粒径处于1μm～15μm的范围内，引线键合后的引线7的与接合界面20分开的部分的结晶粒径维持引线键合前的状态，处在1μm～20μm的范围内。引线键合后的线7的硬度为Hv25～Hv40。作为正面金属膜14，形成厚度为0.3μm的Ni镀膜(实施例1)和厚度为5μm的Ni镀膜(实施例2)。Ni镀膜的硬度为Hv900。形成AlSi电极作为正面电极12，将其结晶粒径设在1μm～5μm的范围内。
作为参考，对于未设置有正面金属膜14，即，将引线37接合于半导体基板31正面的正面电极32的半导体装置(以下，称为参考例)，以与实施例相同的重复循环数进行同样的功率循环试验，将得到的结果示意性地示于图4。除了未设置有正面金属膜14之外，参考例的构成与实施例相同。另外，对于将现有的铝线107接合于半导体基板111正面的正面电极112的现有的半导体装置(以下，称为以往例1)，以与实施例相同的重复循环数进行同样的功率循环试验，将得到的结果示意性地示于图5。
在以往例1中，引线键合前的Al线107的结晶粒径(最大)为40μm以上。引线键合后的Al线107的接合界面120附近的结晶粒径在1μm～20μm的范围内，最大粒径大于15μm，引线键合后的Al线107的与接合界面120分开的部分的结晶粒径维持引线键合前的状态处在40μm以上。除了使用Al线107、未设置正面金属膜14之外，以往例1的构成与实施例相同。引线与被接合部件的接合负载、超声波振幅、接合时间与实施例、参考例以及以往例1相同。
如图3(a)、3(b)所示，在实施例中，在刚将引线7向正面金属膜14进行引线键合之后，引线7的接合界面20附近和正面电极12的结晶粒径与引线键合前的状态相比，变成微细粒状。其后，如图3(c)所示，可确认随着功率循环的重复循环数的增加，正面电极12的晶粒发生粗大化而软化。另一方面，可确认引线7的接合界面20附近的结晶粒径即使经历了通电发热也与刚进行引线键合之后的状态相比，几乎没有改变，以比引线键合前的正面电极12的硬度高的状态维持引线7的硬度。
这样，在实施例中，虽然正面电极12的晶粒发生粗大化而软化，但可确认正面电极12上没有产生裂纹。推测其理由是，因为通过硬度比引线7高的正面金属膜14而强化了正面电极12。另外可确认，虽然在引线7上产生裂纹21，但即使随着功率循环的重复循环数的增加，裂纹21在引线7的内部延伸的情况下，设置于引线7与正面电极12之间的正面金属膜14也作为屏障起作用，引线7上产生的裂纹21不会向正面电极12延伸。
另一方面，如图4(a)～4(c)所示，在参考例中，可确认虽然从刚进行引线键合之后直到产生裂纹的期间的引线37和正面电极32的晶粒的状态与实施例相同，但引线37上不产生裂纹，而正面电极32上产生裂纹23。其理由是，因为正面电极32的硬度比引线37的硬度低。由此，可确认通过如实施例那样，在正面电极32的表面设置正面金属膜14，能够强化正面电极32，能够使用硬度比正面电极32高的引线7。在图4中，符号22为引线37与正面电极32的接合界面。
另外，如图5(a)、5(b)所示，在以往例1中，在刚进行引线键合之后，Al线107的接合界面120附近的晶粒变成微细粒状，Al线107的接合强度提高。此时，正面电极112的晶粒也变成微细粒状。然而，其后，如图5(c)所示，随着功率循环的重复周期数的增加，Al线107的接合界面120附近和正面电极112的晶粒发生粗大化而软化，在与正面电极112的接合界面120附近产生了裂纹121。另外，在以往例1中，与实施例和参考例相比，从刚进行引线键合之后到Al线107上产生裂纹为止的期间缩短(功率循环的循环数少)。
接下来，对引线7的引线键合条件进行了验证。验证中使用H&K公司制Wire BonderBJ935(频率60kHz)。图6、12是表示实施方式的半导体装置的引线的接合强度的特性图。图7是表示现有的半导体装置的引线的接合强度的特性图。在不同的引线键合条件下制作多个上述实施例1，将测定了引线7的接合强度的结果示于图6。在不同的引线键合条件下做成多个上述实施例2，将测定了引线7的接合品质的结果示于图12。作为比较，在与实施例1、2相同的引线键合条件下做成多个上述以往例1，将测定了Al线107的接合强度的结果示于图7。在图6、12、7中，○表示引线的接合强度充分确保到作为产品而可耐受的程度的情况，△表示引线的接合强度低的情况，×表示引线发生剥离而导致元件破坏的情况(在图13、14中也相同)。
根据图6所示的结果，在实施例1中，通过在将引线键合的超声波输出设为11V以上时，将用于接合引线7和被接合部件的接合的接合负载设为800gf～1400gf，在将引线键合的超声波输出设为13V以上时，将接合负载设为1000gf～1400gf，能够充分确保引线7的接合强度。另外，根据图12所示的结果，可确认在实施例2中，通过将引线键合的超声波输出设为11V以上，能够充分确保引线7和被接合部件的接合强度的接合负载范围变宽，在接合负载800gf～1400gf的整个范围内，能够充分确保引线7与被接合部件的接合强度。即，可知通过增加Ni镀膜(正面金属膜14)的厚度，能够充分确保引线7与被接合部件的接合强度的接合负载范围扩大。另一方面，根据图7所示的结果，在以往例1中，以13V以上的高超声波输出，设为1400gf以上的高接合负载的情况下，Al线107发生剥离而导致元件破坏。因此，可确认在实施例1、2中，通过设为比以往例1高的超声波输出和接合负载，能够以正常的状态确保引线7的接合强度。
接着，对实施方式的半导体装置的功率循环能力进行验证。图8是表示实施方式的半导体装置的功率循环能力的特性图。对于上述的实施例1、2和以往例1，将功率循环的重复循环数与半导体元件的接合温度的温度变化ΔTj之间的关系示于图8。半导体元件的接合温度的最大值Tjmax为175℃。根据图8所示的结果，可确认实施例1、2在高温的使用条件下也能够与以往例1相比进行更多的功率循环的重复循环。即，与以往例1相比，实施例1、2能够使功率循环能力增加到2倍以上。
图9是示意性地表示实施方式的半导体装置在引线键合后的引线的接合界面附近的状态的剖视图。图9(a)～9(f)示出了形成了厚度0.1μm、0.3μm、0.5μm、1μm、3μm以及5μm的Ni镀膜作为正面金属膜14的半导体装置的引线47的接合界面附近。在图9(a)～图9(d)中，用线段表示Ni镀膜43，用该线段的粗细表示Ni镀膜43的膜厚。在图9(e)、9(f)中，用涂黑的横线表示Ni镀膜44，用该横线的粗细(半导体基板41的深度方向的宽度)表示Ni镀膜44的膜厚。
表示厚度0.3μm的Ni镀膜43的图9(b)对应于实施例1的半导体装置，表示厚度5μm的Ni镀膜44的图9(f)对应于实施例2的半导体装置。如图9(b)所示，可确认在形成了厚度0.3μm的Ni镀膜43的温度实施例1中，Ni镀膜43在引线键合中被破坏，分散于作为正面电极12的AlSi电极42与引线47之间的接合界面。可确认在实施例1中，引线47的接合界面附近的状态是，在刚进行引线键合之后，Ni镀膜43破裂，引线47与AlSi电极42直接接合，微观上是图4(b)所示的参考例的形态，在功率循环试验后，如图4(c)所示。在形成了图9(a)、9(c)、9(d)中分别示出的厚度0.1μm、0.5μm以及1μm的Ni镀膜43的半导体装置中，即使在与实施例1同样地刚进行引线键合之后，Ni镀膜43也被破坏。
与此相对，可确认在形成了图9(f)、9(e)所示的厚度5μm的Ni镀膜44的实施例2和形成了厚度3μm的Ni镀膜44的半导体装置中，Ni镀膜44也不会在引线键合中受到破坏。如此，可以将正面金属膜14的厚度设为3μm以上，优选为3μm～5μm。
另外，对于引线7的引线键合条件，将引线7的线径加粗到500μm来进行验证。图13是表示实施方式的半导体装置的另一个例子的引线的接合品质的特性图。图14是表示现有的半导体装置的另一个例子的引线的接合品质的特性图。○表示引线的接合强度充分确保为作为产品可耐受的程度的情况，△表示引线的接合强度低的情况，×表示引线剥离而导致元件破坏的情况。对于在不同的引线键合条件下将线径500μm的引线7接合在正面金属膜14的实施方式的半导体装置(以下，称为实施例3)，将测定了引线7的接合强度的结果示于图13。在实施例3中，形成厚度5μm的Ni镀膜作为正面金属膜14。除了引线7的线径不同之外，实施例3的构成与实施例2相同。另外，作为比较，对于在不同的引线键合条件下将线径500μm的引线37接合于正面电极112的现有的半导体装置(以下，称为以往例2)测定了引线37的接合强度，将结果示于图14。除了引线37的线径不同之外，以往例2的构成与参考例相同。
根据图13所示的结果，可确认在实施例3中，即使通过将Ni镀膜(正面金属膜14)的厚度设为5.0μm、将引线7的线径设为500μm，提高了引线键合的超声波输出(18V～22V)，并且增大了用于将引线7与被接合部件接合的接合负载(1300gf～1500gf)，在正面金属膜14与引线7的接合部也不产生接合不良，能够充分确保引线7的接合强度。另一方面，根据图14所示的结果，可确认在以往例2中，在将引线37的线径设为500μm的情况下，在引线键合的超声波输出低(例如18V)、用于将引线37与被接合部件接合的接合负载大(例如1500gf)的情况下，产生元件破坏。对于以往例2中产生的元件破坏而言，在本次的实验中，虽然在超声波输出低(例如18V)的区域产生了元件破坏，但在超声波接合的原理上，超声波输出高的区域也可能产生元件破坏。
如上所述，根据实施方式，通过控制引线的结晶粒径，使引线的再结晶温度比现有的铝线的再结晶温度高，并使引线的硬度比正面电极的硬度高，能够抑制在比以往温度高的使用条件下出现的引线上产生裂纹的问题。由此，能够使到引线上产生裂纹为止的期间比现有的情况变长。另外，根据实施方式，通过在正面电极的表面上设置硬度比引线高的正面金属膜，能够强化正面电极，所以能够防止在正面电极上产生裂纹。另外，通过在正面电极的表面上设置硬度比引线更高的正面金属膜，能够使正面金属膜作为屏障发挥作用，所以即使在引线上产生裂纹的情况下，也能够防止该裂纹延伸到正面电极。这样，通过能够使正面电极上不产生裂纹且抑制引线上产生裂纹，能够提高功率循环能力。因此，能够提供可靠性高的半导体装置。
另外，根据实施方式，通过提高引线的硬度，作用到正面电极的应力因引线的热变形而变大，但通过在正面电极的表面上设置硬度比引线高的正面金属膜而强化正面电极，所以能够防止正面电极破损。
在以上的内容中，本发明可以进行各种变更，在上述的各实施方式中，例如各部的尺寸等根据所要求的规格等进行各种设定。
产业上的可利用性
如上所述，本发明的半导体装置及半导体装置的制造方法对通用逆变器和/或风力发电、太阳能发电、电气化铁路等中使用的模块结构的半导体装置有用。

Claims (7)

1.一种半导体装置，是通过引线键合电连接半导体元件的电极与引线而成的半导体装置，其特征在于，
在所述电极的表面设置有硬度比所述引线高的金属膜，
所述引线通过引线键合被接合在所述金属膜上，
所述引线的与所述金属膜的接合界面的再结晶温度为175℃以上，
所述引线的所述接合界面的晶粒的粒径为15μm以下，
所述引线的与所述接合界面分开的部分包含粒径大于15μm的晶粒。
2.根据权利要求1所述的半导体装置，其特征在于，
所述引线的硬度比所述电极的硬度高，所述引线由0.2质量％以上且2.0质量％以下的铁和作为余量的纯度99.99％以上的铝构成。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述金属膜为镍镀膜。
4.根据权利要求3所述的半导体装置，其特征在于，
所述镍镀膜的膜厚为3μm～7μm。
5.根据权利要求1或2所述的半导体装置，其特征在于，
所述金属膜为铜镀膜。
6.根据权利要求5所述的半导体装置，其特征在于，
所述铜镀膜的膜厚为4.5μm～10.5μm。
7.一种半导体装置的制造方法，是电连接半导体元件的电极与引线的半导体装置的制造方法，其特征在于，包括：
将硬度比所述引线高的金属膜设置在所述电极的表面的工序；
通过引线键合的超声波振动以使所述引线的与所述金属膜的接合界面的晶粒的粒径形成为15μm以下而将所述引线接合在所述金属膜上的工序。
CN201480012154.0A 2013-04-25 2014-04-23 半导体装置及半导体装置的制造方法 Active CN105190858B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-092110 2013-04-25
JP2013092110 2013-04-25
PCT/JP2014/061457 WO2014175343A1 (ja) 2013-04-25 2014-04-23 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN105190858A CN105190858A (zh) 2015-12-23
CN105190858B true CN105190858B (zh) 2018-11-06

Family

ID=51791911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480012154.0A Active CN105190858B (zh) 2013-04-25 2014-04-23 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US9748186B2 (zh)
JP (1) JP6132014B2 (zh)
CN (1) CN105190858B (zh)
DE (1) DE112014002135T5 (zh)
WO (1) WO2014175343A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016143557A1 (ja) * 2015-03-10 2016-09-15 三菱電機株式会社 パワー半導体装置
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
JP6665664B2 (ja) * 2016-04-27 2020-03-13 富士電機株式会社 半導体装置及びその製造方法
TWI910033B (zh) 2016-10-27 2025-12-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
JP6847259B2 (ja) * 2017-11-22 2021-03-24 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN111670488B (zh) * 2018-02-01 2021-08-17 新唐科技日本株式会社 半导体装置
EP3550596B1 (en) * 2018-04-04 2024-09-04 Infineon Technologies AG Arrangements and method for providing a wire bond connection
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US11244916B2 (en) 2018-04-11 2022-02-08 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
CN110158020B (zh) * 2019-04-09 2020-04-21 山东大学 一种超声辅助感应加热制备纳米结构氧化膜的方法
JP7432075B2 (ja) * 2019-07-25 2024-02-16 ヒタチ・エナジー・リミテッド パワー半導体モジュール
US11735523B2 (en) 2020-05-19 2023-08-22 Adeia Semiconductor Bonding Technologies Inc. Laterally unconfined structure
CN112201628A (zh) * 2020-08-24 2021-01-08 株洲中车时代半导体有限公司 一种功率模块封装结构及其制备方法
CN116848631A (zh) * 2020-12-30 2023-10-03 美商艾德亚半导体接合科技有限公司 具有导电特征的结构及其形成方法
DE112022000812T5 (de) * 2021-01-28 2023-11-09 Mitsubishi Electric Corporation Halbleitergerät, Netzgerät und Verfahren zum Herstellen eines Halbleitergeräts
JP7619723B2 (ja) * 2021-08-30 2025-01-22 ミネベアパワーデバイス株式会社 半導体装置及びその製造方法
US12512425B2 (en) 2022-04-25 2025-12-30 Adeia Semiconductor Bonding Technologies Inc. Expansion controlled structure for direct bonding and method of forming same
WO2024029286A1 (ja) * 2022-08-03 2024-02-08 ローム株式会社 半導体装置、および、半導体装置の製造方法
US12545010B2 (en) 2022-12-29 2026-02-10 Adeia Semiconductor Bonding Technologies Inc. Directly bonded metal structures having oxide layers therein
US12506114B2 (en) 2022-12-29 2025-12-23 Adeia Semiconductor Bonding Technologies Inc. Directly bonded metal structures having aluminum features and methods of preparing same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN87107402A (zh) * 1986-12-12 1988-06-22 株式会社东芝 半导体器件
JP2004200644A (ja) * 2002-10-22 2004-07-15 Kyocera Corp 配線基板
CN102244062A (zh) * 2011-07-26 2011-11-16 日月光半导体制造股份有限公司 半导体封装结构以及半导体封装工艺
CN102859672A (zh) * 2010-03-25 2013-01-02 田中电子工业株式会社 高纯度铜焊接引线
JP5159000B1 (ja) * 2012-06-13 2013-03-06 田中電子工業株式会社 半導体装置接続用アルミニウム合金細線

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61163235A (ja) 1985-01-09 1986-07-23 Toshiba Corp 半導体素子用ボンデイング線
JPH07135234A (ja) 1993-11-09 1995-05-23 Hitachi Ltd パワー半導体モジュール
JPH088288A (ja) 1994-06-20 1996-01-12 Hitachi Ltd 半導体装置
JPH08330710A (ja) * 1995-06-05 1996-12-13 Nippon Paint Co Ltd プリント配線板電極部の金属めっき加工方法
JP3918724B2 (ja) * 2002-11-28 2007-05-23 トヨタ自動車株式会社 ワイヤが接合されている半導体装置の製造方法
JP4696532B2 (ja) * 2004-05-20 2011-06-08 株式会社デンソー パワー複合集積型半導体装置およびその製造方法
JP2008311383A (ja) 2007-06-14 2008-12-25 Ibaraki Univ ボンディングワイヤ、それを使用したボンディング方法及び半導体装置並びに接続部構造
JP5214936B2 (ja) * 2007-09-21 2013-06-19 富士電機株式会社 半導体装置
JP2010251483A (ja) * 2009-04-14 2010-11-04 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN87107402A (zh) * 1986-12-12 1988-06-22 株式会社东芝 半导体器件
JP2004200644A (ja) * 2002-10-22 2004-07-15 Kyocera Corp 配線基板
CN102859672A (zh) * 2010-03-25 2013-01-02 田中电子工业株式会社 高纯度铜焊接引线
CN102244062A (zh) * 2011-07-26 2011-11-16 日月光半导体制造股份有限公司 半导体封装结构以及半导体封装工艺
JP5159000B1 (ja) * 2012-06-13 2013-03-06 田中電子工業株式会社 半導体装置接続用アルミニウム合金細線

Also Published As

Publication number Publication date
JP6132014B2 (ja) 2017-05-24
US9748186B2 (en) 2017-08-29
US20150380368A1 (en) 2015-12-31
DE112014002135T5 (de) 2016-01-14
WO2014175343A1 (ja) 2014-10-30
JPWO2014175343A1 (ja) 2017-02-23
CN105190858A (zh) 2015-12-23

Similar Documents

Publication Publication Date Title
CN105190858B (zh) 半导体装置及半导体装置的制造方法
JP4241859B2 (ja) パワーモジュールの製造方法、パワーモジュール、車両用インバータ、及び車両
EP3061128A1 (en) Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
CN104205301B (zh) 电子元器件及电子元器件的制造方法
JP6575386B2 (ja) 接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
JP2018160706A (ja) 絶縁放熱基板
WO2012049893A1 (ja) 高温半導体素子用平角状銀（Ａｇ）クラッド銅リボン
JP2014082367A (ja) パワー半導体装置
JP6056968B2 (ja) 半導体装置
JP2013033891A (ja) 半導体装置及びその製造方法
CN107127468A (zh) 一种基于泡沫铜的高温互连焊点的制备方法
CN106783785B (zh) 功率半导体芯片以及用于制造功率半导体芯片的方法
JP7512863B2 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
JP2019114575A (ja) 半導体装置およびその製造方法
TWM666873U (zh) 封裝結構
WO2013005555A1 (ja) 金属接合構造とその製造方法
CN101996954B (zh) 芯片
CN111546520A (zh) 陶瓷劈刀及其制作方法和半导体封装方法
JP4795471B2 (ja) 電力用半導体素子
JP7178713B2 (ja) パワー半導体モジュール装置及びパワー半導体モジュール製造方法
JP6375086B1 (ja) 絶縁放熱基板
US10685932B2 (en) Semiconductor device
TW201114954A (en) Method for inhibiting growth of tin whiskers
TWM666872U (zh) 封裝結構
JP2013175675A (ja) 半導体素子電極の接合方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant