CN106104792A - 用于将ic芯片搭载在基板上的基板上的焊盘阵列结构、以及具有该焊盘阵列结构的光模块 - Google Patents

用于将ic芯片搭载在基板上的基板上的焊盘阵列结构、以及具有该焊盘阵列结构的光模块 Download PDF

Info

Publication number
CN106104792A
CN106104792A CN201580016004.1A CN201580016004A CN106104792A CN 106104792 A CN106104792 A CN 106104792A CN 201580016004 A CN201580016004 A CN 201580016004A CN 106104792 A CN106104792 A CN 106104792A
Authority
CN
China
Prior art keywords
column
pad array
pads
substrate
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580016004.1A
Other languages
English (en)
Other versions
CN106104792B (zh
Inventor
赤川武志
屋敷健郎
屋敷健一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Photonics Electronics Technology Research Association
Original Assignee
Photonics Electronics Technology Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Photonics Electronics Technology Research Association filed Critical Photonics Electronics Technology Research Association
Publication of CN106104792A publication Critical patent/CN106104792A/zh
Application granted granted Critical
Publication of CN106104792B publication Critical patent/CN106104792B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/658—Shapes or dispositions of interconnections for devices provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

在用于将IC芯片搭载在基板上的该基板上的焊盘阵列配置结构中，通过设计IC用的焊盘阵列区域的焊盘配置，实现能够尽量避免基板上的多层布线化的结构。本发明的实施方式提供一种基板上的焊盘阵列结构，该焊盘阵列结构用于将IC芯片搭载到基板上。并且，在焊盘阵列区域的第一边缘部包括多个接地焊盘，均等间隔地排列在第一列；以及多个信号焊盘，均等间隔地排列在第二列，该第二列位于第一列的内侧且与第一列平行，各信号焊盘通过第一列中的相邻的两个接地焊盘之间，并与基板上的外部电路连接，在与该外部电路之间进行电信号的输入输出。

Description

用于将IC芯片搭载在基板上的基板上的焊盘阵列结构、以及 具有该焊盘阵列结构的光模块
技术领域
本发明涉及一种基板上的焊盘阵列结构，该焊盘阵列结构用于将IC芯片搭载在基板上，更具体地，涉及一种在基板上的IC芯片用焊盘阵列结构中、在接地焊盘和信号焊盘的配置关系上有特征的焊盘阵列结构。
另外，本发明涉及一种将这样的焊盘阵列结构设置在硅光子芯片上的光模块。
背景技术
为了搭载IC芯片而被安装到基板上的图案化(Patterning)结构通常自由度少且结构复杂。尤其在进行光电转换的光模块中，在考虑到基板上的光元件数量增加的情况下，其倾向显著。
例如，在现有技术的光模块的情况下，如专利文献1所述，作为封装(package)而在内部具有如半导体激光器或者光电二极管这样的、进行光电转换的光元件，封装的一部分由陶瓷基板构成。陶瓷基板是多层结构，在基板内部或者表面层上以避免交叉的方式图案化有用于传播信号的导体图案或者接地导体。
作为图案化结构变得复杂的通常的原因，可以举出如下一点：光模块中的高速信号用的图案和接地图案被相邻配置。在专利文献1的光模块的一个例子(专利文献1的图1)中，相邻地设置两个高速信号用的引脚的同时，在其两侧设置接地用的引脚。即，在专利文献1的图1中示出了作为GSSG(GND-SIGNAL-SIGNAL-GND)结构的差分信号传送用的信号输入输出部，该信号输入输出部通过多层基板内部的过孔，并与导体焊盘或者接地焊盘连接。
作为与此不同的其他例的现有技术的光模块，如今也存在以下的光模块：以芯片尺寸的小型化或者消耗电力的降低为目的而使用硅光子技术，并在硅光子芯片上集成以及配置驱动IC(非专利文献1)。在该情况下，由于如半导体激光器这样的各光元件也被搭载在硅光子芯片上，因此无法避免部件数量的增加。即，当设计硅光子芯片上的IC连接用的焊盘阵列区域时，需要考虑(i)自由度非常低的点、以及(ii)需要避免电气布线的交叉的点。
为了应对这些，在如非专利文献1这样的现有技术的光模块中，通常适用多层的布线结构来连接被设置在基板上的焊盘和IC连接用的焊盘。但是，在适用了这样的多层布线结构的情况下，不仅结构变得复杂，而且需要经由过孔来进行各层之间的布线结构，因此布线阻抗变得非常大。
现有技术文献
专利文献
专利文献1：日本专利文献特开2012-47823号。
非专利文献
非专利文献1：“Demonstration of 12.5-Gbps optical interconnectsintegrated with lasers，optical splitters，optical modulators andphotodetectors on a single silicon substrate”，OPTICS EXPRESS Vol.20，No.26(2012/12/10)B256-B263。
发明内容
发明要解决的技术问题
本发明的目的在于，在用于将IC芯片搭载在基板上的该基板上的焊盘阵列配置结构中，通过设计IC用的焊盘阵列区域的焊盘配置，实现能够避免基板上的多层布线化的结构。另外，本发明的目的在于，尤其是，将该焊盘阵列配置结构适用到如适用硅光子技术的高密度且多通道化的光模块中。
用于解决技术问题的手段
为了解决上述问题，本发明提供一种基板上的焊盘阵列结构，该焊盘阵列结构用于将IC芯片搭载在基板上。并且，其特征在于，在焊盘阵列区域的第一边缘部包括：多个接地焊盘，该多个接地焊盘均等间隔地排列在第一列；以及多个信号焊盘，该多个信号焊盘均等间隔地排列在第二列，第二列位于第一列的内侧且与第一列平行，各信号焊盘通过第一列中的相邻的两个接地焊盘之间，并与基板上的外部电路连接，并在与该外部电路之间进行电信号的输入输出。
另外，多个信号焊盘构成多个差分信号焊盘对，第一边缘部的第一列中的各接地焊盘被配置在与第一边缘部的第二列中的相邻的两个差分信号焊盘对之间的位置对应的位置。进一步地，第一边缘部的第一列中的接地焊盘中的至少一个位于与第一边缘部的第二列中的相邻的两个差分信号焊盘对的中间对应的位置。
本发明的实施方式提供一种具有该焊盘阵列结构的光模块。并且，其特征在于，IC芯片被搭载在光电混合基板上、且IC芯片是用于驱动光器件的驱动IC、用于接收光信号的接收器IC、或者用于发送光信号的收发器IC中的任何一个。
附图说明
图1示出根据现有技术的基板上的焊盘阵列配置结构的一个例子；
图2示出根据本发明的实施方式的基板上的焊盘阵列配置结构的一个例子；
图3示出根据本发明的实施方式的焊盘阵列配置结构的一个例子；
图4示出根据本发明的实施方式的焊盘阵列配置结构的替代例；
图5示出根据本发明的实施方式的焊盘阵列配置结构整体的一个例子；
图6是示出在根据本发明的实施方式的焊盘阵列配置中、经由IC侧接地线来连接接地和焊盘之间的情形的截面示意图；
图7是示出在根据本发明的实施方式的焊盘阵列配置中、经由IC侧接地线来连接接地和焊盘之间的情形的俯视示意图；
图8是将根据本发明的实施方式的焊盘阵列配置适用到光模块中的情况下的元件配置区域图的一个例子；
图9是将根据本发明的实施方式的焊盘阵列配置适用到光模块中的情况下的元件配置区域图的其他例；
图10是将根据本发明的实施方式的焊盘阵列配置适用到硅中介层中的情况下的俯视示意图。
具体实施方式
下面参照附图，针对根据本发明的实施方式中的被设置在基板上的焊盘阵列结构进行详细的说明。此外，在下面的焊盘阵列结构中，主要针对适用了硅光子技术的光模块所具有的光电混合基板上的驱动IC芯片用的焊盘阵列的配置结构进行说明。但是，本发明的基板上的焊盘阵列结构并不限于此，同样能够适用于光模块中的、用于接收光电混合基板上的光信号的接收器(接收机)IC或者用于发送光信号的收发器(发送机)IC。不仅如此，需要注意的是，本发明的焊盘阵列结构除了光模块以外，例如还能够适用于具有相同的焊盘阵列结构的硅中介层。此外，图中，对于相同的构成要件附以相同的符号。
图1示出基于上述的现有技术的光模块的光电混合基板上的焊盘阵列的配置以及相关的布线的一个例子的俯视图。在图中，虚线区域的内侧是焊盘阵列区域10，在此，放大示出了各种焊盘的一部分的配置。在配置为现有技术的焊盘阵列的情况下，需要通过多层布线结构来进行布线。
对各种焊盘进行说明。从IC焊盘阵列区域10的边缘的一个边(在此，虚线区域内的右侧)依次平行地配置“S”列11、“G”列12、“V”列13、“G”列14。为了经由高速信号线15来传播高频信号，“S”列11包括均等间隔排列的多个信号焊盘(S)。多个信号焊盘(S)构成多个差分信号焊盘对。信号线15通过被设置在基板上的高速信号焊盘(未图示)，并与外部电路连接，在信号焊盘与外部电路之间进行差分电信号的输入输出。
另外，“G”列12被配置在“S”列11的内侧、且与“S”列11平行，并且，包括均等间隔排列的多个接地焊盘(G)。各接地焊盘(G)与接地线16连接，并与被设置在基板上的接地焊盘(未图示)连接。本领域技术人员应理解的是，通常，为了在高频信号的传播中保持特性阻抗，接地线16需要被配置在靠近信号线15的位置。因此，如图1所示，优选“S”列11以及“G”列12也处于相邻的关系。
进一步地，被平行地排列的“V”列13以及“G”列14包括多个电源电压用的焊盘以及多个接地焊盘，各焊盘被排列成均等间隔。此外，这里的“G”列14与上面所述的“G”列12连接(未图示)。
如图1中能够知道的那样，通常，与信号线15的线宽相比，接地线16部分的线宽明显宽，接地线16部分的面积为信号线15部分的面积的几十倍。并且，在焊盘阵列区域10内，为了在“S”列11的内侧配置“G”列12，接地线16部分与信号焊盘的配置部分或者信号线15的一部分重叠，不能满足布线规则。尤其在将根据图1的例子的构成适用到如硅基板上的驱动IC这样的高密度且多通道化的电路上的情况下，信号焊盘之间的间距变得非常狭小，因此难以以使接地线基于单层结构来通过信号焊盘之间的方式配置接地线。
在这样的情况下，如前面参照现有技术来进行说明的那样，需要适用多层布线结构来进行防止布线的交叉等的应对。根据相同的理由，在“G”列12和“G”列14之间，连接彼此的接地焊盘的情况下，也需要多层布线结构。但是，如前面所述，当在基板上采用多层结构时，由于变成经由过孔来连接各层之间的布线的结构，因此布线阻抗增加，并不是优选的。
图2示出被设计成不会成为如图1所示的多层布线的、根据本发明的一个实施方式的基板上的焊盘阵列结构以及相关的布线的一个例子的俯视图。虚线区域的内侧为焊盘阵列区域20，与图1同样，放大示出各种焊盘的一部分的配置。
关于各种焊盘，从焊盘阵列区域20的边缘的一个边(虚线区域内的右侧)配置“G”列21、“S”列22、“G”列23、“V”列24。在“G”列21中，多个接地焊盘以均等间隔排列，另外，在与“G”列21平行且相邻的“S”列22中，多个信号焊盘以均等间隔配置。即，需要注意的是，当与图1相比时，“G”列21(12)和“S”列22(11)的配置关系相反。
在图2中，在IC焊盘阵列区域20内，将“S”列22配置在“G”列21的内侧。并且，从“S”列22的各信号焊盘延伸的信号线25通过“G”列21中相邻的两个接地焊盘211、212之间，并通过被设置在基板上的高速信号焊盘(未图示)，与基板上的外部电路连接、且在与外部电路之间进行电信号的输入输出。
另外，如图1中也所述的那样，“S”列22的多个信号焊盘221～22N通过将相邻的两个差分信号焊盘作为一对，构成多个差分信号焊盘对22a～22n。并且，“G”列21的各接地焊盘被配置在与“S”列22中相邻的两个差分信号焊盘对的中间的位置(尤其中间位置)对应的位置。例如，如图所示，接地焊盘211被配置在与差分信号焊盘对22a、22b的中间对应的位置。
通过这样的焊盘阵列结构，没有发现如图1所示的那样的信号线和接地线之间的重叠，因此关于“G”列21和“S”列22的各焊盘配置以及与其对应的布线能够避免多层布线结构，即，能够实现单层布线。由此，能够降低IC电源线的布线阻抗。
图3是缩小图2的IC焊盘阵列区域20且仅示出焊盘阵列(一部分)的图。如上面所述，“G”列21的接地焊盘212被配置在与“S”列22中相邻的两个差分信号焊盘对22a、22b的中间位置对应的位置。可以理解的是，在该情况下，两个接地焊盘212、213之间的间距d1成为两个差分信号焊盘223、224之间的间距的正好两倍。
此外，在图2以及图3中，将“G”列21的接地焊盘212配置在与“S”列22中相邻的两个差分信号焊盘对22a、22b的中间位置对应的位置，但并不限于此。例如，如图4的替代例所示，可以将“G”列21’的接地焊盘212’配置在与“S”列22’的差分信号焊盘对22b’之中的一个(在此为223’)对应的位置，即，可以配置为格子状。
即，只要以使得从“S”列的各信号焊盘延伸的各信号线通过“G”列中的相邻的两个接地焊盘之间的方式配置各焊盘并布设各布线，就可以是任意方式。
图5示出根据本发明的一个实施方式的、通过图2以及图3示出的IC焊盘阵列区域20整体的俯视图。如上所述，从IC焊盘阵列区域20的边缘的一个边(本例子中右侧)开始对应上述的“G”列21、“S”列22…。在根据本发明的一个实施方式的焊盘阵列配置中，进一步地，在与右侧边缘部对置的左侧边缘部，尤其优选在左侧边缘部的两端部内侧附近部分的区域28、29配置多个IC控制焊盘。关于连接IC焊盘阵列区域20内的IC控制焊盘和被设置在基板上的对应的IC控制焊盘(未图示)的布线结构，鉴于其通常会变成多层布线结构的情况(后面通过图8来叙述)，基于将其尽量从图2或者图3的“S”列22或者“G”列21部分的单层布线结构隔离是优选的考虑而得到该布线结构。如上所述，将IC控制焊盘中的多层布线结构仅仅配置在IC焊盘阵列区域20的特定的角落部，由此能够简化布线结构。
进一步地，例如在IC芯片为光发送机用的芯片的情况下，在IC焊盘阵列区域的IC中，将电源焊盘的配置列26、27以两列相邻的方式配置在左侧边缘部的IC控制焊盘配置区域的外侧，由此能够缩短上面所述的IC控制焊盘和IC电源焊盘之间的距离，能够进一步简化结构。
在该情况下，考虑到避免IC电源焊盘列26、27部分的多层布线结构化，应当将其作成单层结构。即，如图5所示，优选在IC焊盘阵列区域的IC电源焊盘列26、27之内、将IC电源焊盘列27的各IC电源焊盘配置在与IC电源焊盘列26中相邻的两个IC电源焊盘的中间对应的位置。即，两列IC电源焊盘列26、27优选被配置为交错型配置。
再次参照图2。在根据本发明的一个实施方式的IC焊盘阵列区域20中，“G”列23、“V”列24依次被配置在“G”列21以及“S”列22的内侧。需要注意的是，当对图1和图2进行比较时，“G”列23、“V”列24的配置关系相反。如该实施方式所示，之所以将“G”列23与“S”列22相邻地配置在“S”列22的内侧，是因为考虑到有必要使“G”列23的各接地焊盘与“G”列21的各接地焊盘连接，关于这点，通过如图2所示的排列，能够缩短“G”列23和“G”列21之间的距离。
此外，当连接这些接地焊盘之间时，也应该避免成为多层布线结构。即，在本发明的一个实施方式中，在避免基板上的多层布线的情况下，如图6以及图7中图示，经由被搭载在基板上部的IC芯片连接“G”列23的各接地焊盘与“G”列21的各接地焊盘。图6示出基板以及被设置在该基板上的IC芯片的截面图，并且，图7示出与图6对应的俯视图的一个例子。如上所述，通过将接地线30设置在IC芯片侧、且经由该IC芯片侧接地线30来连接接地焊盘之间(更具体而言，如图7所示，“G”列21的接地焊盘和“G”列23的接地焊盘之间、以及“G”列21中的相邻的接地焊盘之间)的构成，能够避免基板内的多层布线结构。此外，需要注意的是，这里所示的各焊盘的配置方式仅仅是例示而已。
图8是适用了如此构成的本发明的IC焊盘阵列结构的、光模块中的光电混合基板100上的元件配置区域图的一个例子。该光模块中的IC芯片被搭载在光电混合基板上、且IC芯片是用于驱动光器件的驱动IC、用于接收光信号的接收器(接收机)IC、或者用于发送光信号的收发器(发送机)IC中的任何一个。并且，图8的光电混合基板100上的元件配置区域图尤其能够用作作为光发送机或者光收发机的发送部而构成的光电混合基板的元件配置区域图。
在光电混合基板100上配置有使用图2～图5来进行说明的IC焊盘阵列区域20。另外，沿着光电混合基板100的边缘部，分别配置有多个用于与外部电路连接的各种焊盘，即，差分信号焊盘50、接地焊盘51、IC控制焊盘52等。在被设置在IC焊盘阵列区域20和光电混合基板100的边缘部的各焊盘之间的部分，主要配置布线(信号线501、接地线502～504、电源线505)。
通过如上所述适用本发明的IC焊盘阵列区域20来形成光电混合基板的焊盘阵列区域，能够简化布线结构，并能够最少化多层布线结构。例如，在图8的元件配置区域图中，仅仅虚线区域71、72成为多层布线结构，除此之外的区域可作为单层结构来实现。之所以虚线区域71、72成为多层布线结构，是因为：如图所示，从焊盘阵列区域20延伸至IC控制焊盘52的IC控制线与电源(强化)线505以及接地(强化)线503交叉。多层布线结构越少，连接各层之间的过孔的数量越少，能够降低因经由过孔而引起的IC电源线的布线阻抗。
关于多层布线结构的最少化，图9中示出适用了本发明的IC焊盘阵列结构的、光模块中的光电混合基板100上的元件配置区域图的其他变形例。与图8的例子相比，图9的例子中去除接地(强化)线503，并且将电源(强化)线505’也作为受限的配置。应理解的是，在图9的元件配置区域图中，通过作成如上所述的配置构成，能够将包含虚线区域71’、72’部分在内的所有布线结构作为单层结构来实现。
另外，图9中，除了上述虚线区域71’、72’部分的布线结构化之外，还增加了对接地线502’部分的改进。通过该改进，本发明的IC焊盘阵列结构能够作为将光电混合基板(硅基板)连接到印刷电路板上时的、连接这些元件之间的电极图案来适用。
更具体而言，在硅基板的内部，将接地焊盘51’的配置列配置在相比差分信号焊盘50’的配置列更靠近外侧的位置，并且，将各接地焊盘51’排列在与相邻的两个差分信号焊盘50’对之间的中间位置对应的位置。由此，即便在从硅基板连接到焊盘尺寸更大的印刷电路板的情况下，也能够实现高密度的布线设计。
上面说明的IC焊盘阵列结构除了光模块以外，还可以适用到各种元件。
例如，在图8以及图9中示出将本发明的IC焊盘阵列结构适用到光模块中，与此相对，在图10中示出将该IC焊盘阵列结构适用到硅中介层的情况下的俯视图。在图10中示出将该IC焊盘阵列结构设置在硅中介层200上、并将CPU芯片210搭载在其上面的构成。通过如上所述的构成，与光学引擎220之间的连接能够实现为根据单层布线的GSSG(GND-SIGNAL-SIGNAL-GND)结构。
以上，参照附图，对本发明的实施方式进行了说明，但应理解的是，本领域技术人员能够使用其他类似的实施方式，并且在不超出本发明的范围内，能够适当地进行方式的变更或者增加。此外，本发明并不限于上述的实施方式，应基于权利要求范围所述内容来进行解释。
符号说明
10、20...焊盘阵列区域，100...光电混合基板，11、22、22’...“S”列，22a、22b、22b’...差分信号焊盘对，221～224、223’...信号焊盘，12、14、21、21’、24...“G”列，211～213、212’...接地焊盘，13、23...“V”列，15、25...信号线，16...接地线，26、27...IC电源焊盘配置列，28、29...IC控制焊盘配置区域，30...IC接地线，50、50’...差分信号焊盘，51、51’...接地焊盘，501、501’...信号线，502～504、502’...接地线，505、505’...电源线，52...IC控制焊盘，200...硅中介层，210...CPU芯片，220...光学引擎。

Claims (7)

1.一种基板上的焊盘阵列结构，所述焊盘阵列结构用于将IC芯片搭载在基板上，所述焊盘阵列结构的特征在于，
所述焊盘阵列结构在焊盘阵列区域的第一边缘部包括：
多个接地焊盘，所述多个接地焊盘均等间隔地排列在第一列；以及
多个信号焊盘，所述多个信号焊盘均等间隔地排列在第二列，所述第二列位于所述第一列的内侧且与第一列平行，
各所述信号焊盘通过所述第一列中的相邻的两个所述接地焊盘之间，并与所述基板上的外部电路连接，并在与该外部电路之间进行电信号的输入输出。
2.根据权利要求1所述的焊盘阵列结构，其中，
所述多个信号焊盘构成多个差分信号焊盘对，
所述第一边缘部的第一列中的各所述接地焊盘被配置在与所述第一边缘部的第二列中的相邻的两个所述差分信号焊盘对之间的位置对应的位置。
3.根据权利要求2所述的焊盘阵列结构，其中，
所述第一边缘部的第一列中的所述接地焊盘中的至少一个位于与所述第一边缘部的第二列中的相邻的所述两个差分信号焊盘对的中间对应的位置。
4.根据权利要求1至3中任一项所述的焊盘阵列结构，其特征在于，
在所述焊盘阵列区域中，还在与第一边缘部对置的第二边缘部的两端部分的内侧附近配置多个IC控制焊盘。
5.一种光模块，其具有权利要求1至4中任一项所述的焊盘阵列结构，其特征在于，
所述IC芯片被搭载在光电混合基板上、且所述IC芯片是用于驱动光器件的驱动IC、用于接收光信号的接收器IC、或者用于发送光信号的收发器IC中的任何一个。
6.根据权利要求5所述的光模块，其特征在于，还包括：
第二多个接地焊盘，所述第二多个接地焊盘在所述焊盘阵列区域中被排列在所述第一边缘部的第二列的内侧，
经由所述IC芯片，使每个第二多个接地焊盘与所述第一边缘部的第一列中的接地焊盘连接。
7.一种硅中介层，其包括：
权利要求1至4中任一项所述的焊盘阵列结构。
CN201580016004.1A 2014-03-24 2015-03-18 用于将ic芯片搭载在基板上的基板上的焊盘阵列结构、以及具有该焊盘阵列结构的光模块 Expired - Fee Related CN106104792B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-059690 2014-03-24
JP2014059690 2014-03-24
PCT/JP2015/058012 WO2015146738A1 (ja) 2014-03-24 2015-03-18 Ｉｃチップを基板に搭載させるための基板上のパッド・アレイ構造、並びに当該パッド・アレイ構造を有する光モジュール

Publications (2)

Publication Number Publication Date
CN106104792A true CN106104792A (zh) 2016-11-09
CN106104792B CN106104792B (zh) 2018-09-18

Family

ID=54195260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580016004.1A Expired - Fee Related CN106104792B (zh) 2014-03-24 2015-03-18 用于将ic芯片搭载在基板上的基板上的焊盘阵列结构、以及具有该焊盘阵列结构的光模块

Country Status (5)

Country Link
US (1) US9775245B2 (zh)
EP (1) EP3125285B1 (zh)
JP (1) JP6419785B2 (zh)
CN (1) CN106104792B (zh)
WO (1) WO2015146738A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107734828A (zh) * 2017-09-14 2018-02-23 郑州云海信息技术有限公司 一种pcb板差分信号线布线结构及布线方法
CN110719687A (zh) * 2018-07-13 2020-01-21 迈络思科技有限公司 用于改进的网络连接的装置和方法
WO2020248125A1 (zh) * 2019-06-11 2020-12-17 华为技术有限公司 电路板及电子设备
CN112566353A (zh) * 2019-09-26 2021-03-26 中兴通讯股份有限公司 一种电路板及通信设备
CN113438800A (zh) * 2021-06-29 2021-09-24 展讯通信（上海）有限公司 终端设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10231325B1 (en) * 2016-12-20 2019-03-12 Juniper Networks, Inc. Placement of vias in printed circuit board circuits
US10405425B2 (en) * 2017-06-19 2019-09-03 Dell Products, L.P. Surface mount technology (SMT) pad design with differential contact strips having converging narrowing distal ends that facilitate high speed communication
TWI622150B (zh) * 2017-09-08 2018-04-21 瑞昱半導體股份有限公司 電子封裝構件以及電路佈局結構
CN112687653B (zh) * 2020-12-01 2024-07-16 贵州振华风光半导体股份有限公司 一种用于集成电路封装的高速模数转换器有机基板
TWI769063B (zh) * 2021-03-25 2022-06-21 嘉雨思科技股份有限公司 訊號傳輸電路封裝結構
WO2026018492A1 (ja) * 2024-07-19 2026-01-22 住友電工プリントサーキット株式会社 プリント配線板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010033015A1 (en) * 1999-09-02 2001-10-25 Corisis David J. Ball array layout and method of making
US6384341B1 (en) * 2001-04-30 2002-05-07 Tyco Electronics Corporation Differential connector footprint for a multi-layer circuit board
US20040036176A1 (en) * 2002-08-26 2004-02-26 Kuljeet Singh Electronic assembly having a more dense arrangement of contacts that allows for routing of traces to the contacts
US20110093828A1 (en) * 2009-10-19 2011-04-21 Ren-Jie Lee Pin-out Designation Method for Package-Board Codesign
JP2011171415A (ja) * 2010-02-17 2011-09-01 Seiko Epson Corp 半導体集積回路
CN102270619A (zh) * 2010-06-04 2011-12-07 马维尔国际贸易有限公司 用于电子封装组件的焊盘配置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0717155Y2 (ja) 1986-12-04 1995-04-19 日本電気株式会社 Ｌｓｉ用ケ−ス
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
JP2000349192A (ja) * 1999-06-07 2000-12-15 Canon Inc 半導体集積回路およびプリント配線板
TW200408091A (en) 2001-11-13 2004-05-16 Koninkl Philips Electronics Nv Device for shielding transmission lines from ground or power supply
US6908340B1 (en) * 2003-09-11 2005-06-21 Xilinx, Inc. Method and system for reducing crosstalk in a backplane
US7057115B2 (en) * 2004-01-26 2006-06-06 Litton Systems, Inc. Multilayered circuit board for high-speed, differential signals
JP2005340741A (ja) 2004-05-31 2005-12-08 Renesas Technology Corp 半導体装置
US7322855B2 (en) * 2004-06-10 2008-01-29 Samtec, Inc. Array connector having improved electrical characteristics and increased signal pins with decreased ground pins
US8232480B2 (en) * 2010-02-09 2012-07-31 Altera Corporation Interconnect pattern for high performance interfaces
JP5654288B2 (ja) 2010-08-24 2015-01-14 日本オクラロ株式会社 光モジュール及び高周波モジュール
JP5352551B2 (ja) 2010-09-07 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010033015A1 (en) * 1999-09-02 2001-10-25 Corisis David J. Ball array layout and method of making
US6384341B1 (en) * 2001-04-30 2002-05-07 Tyco Electronics Corporation Differential connector footprint for a multi-layer circuit board
US20040036176A1 (en) * 2002-08-26 2004-02-26 Kuljeet Singh Electronic assembly having a more dense arrangement of contacts that allows for routing of traces to the contacts
US20110093828A1 (en) * 2009-10-19 2011-04-21 Ren-Jie Lee Pin-out Designation Method for Package-Board Codesign
JP2011171415A (ja) * 2010-02-17 2011-09-01 Seiko Epson Corp 半導体集積回路
CN102270619A (zh) * 2010-06-04 2011-12-07 马维尔国际贸易有限公司 用于电子封装组件的焊盘配置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107734828A (zh) * 2017-09-14 2018-02-23 郑州云海信息技术有限公司 一种pcb板差分信号线布线结构及布线方法
CN107734828B (zh) * 2017-09-14 2019-12-17 苏州浪潮智能科技有限公司 一种pcb板差分信号线布线结构及布线方法
CN110719687A (zh) * 2018-07-13 2020-01-21 迈络思科技有限公司 用于改进的网络连接的装置和方法
WO2020248125A1 (zh) * 2019-06-11 2020-12-17 华为技术有限公司 电路板及电子设备
CN113906830A (zh) * 2019-06-11 2022-01-07 华为技术有限公司 电路板及电子设备
CN113906830B (zh) * 2019-06-11 2024-04-12 华为技术有限公司 电路板及电子设备
CN112566353A (zh) * 2019-09-26 2021-03-26 中兴通讯股份有限公司 一种电路板及通信设备
CN113438800A (zh) * 2021-06-29 2021-09-24 展讯通信（上海）有限公司 终端设备

Also Published As

Publication number Publication date
EP3125285A1 (en) 2017-02-01
WO2015146738A1 (ja) 2015-10-01
JPWO2015146738A1 (ja) 2017-04-13
EP3125285A4 (en) 2017-11-29
EP3125285B1 (en) 2019-09-18
US9775245B2 (en) 2017-09-26
JP6419785B2 (ja) 2018-11-07
US20170105284A1 (en) 2017-04-13
CN106104792B (zh) 2018-09-18

Similar Documents

Publication Publication Date Title
CN106104792B (zh) 用于将ic芯片搭载在基板上的基板上的焊盘阵列结构、以及具有该焊盘阵列结构的光模块
CN111665601B (zh) 电子/光子芯片集成和接合
JP6427626B2 (ja) 誘電性導波路を用いたチップ間通信
CN114063229B (zh) 半导体装置
US20080118202A1 (en) Semiconductor chip module
US10025048B2 (en) Semiconductor device having quadrangular interposer with functional blocks having arranged regions and waveguides
CN105022127A (zh) 有源硅光具座
US12363464B2 (en) Optical link system and method for computation
CN106980158A (zh) 一种光模块
WO2015012213A1 (ja) 光電気混載基板に設けた光送信機または光送受信機の送信部
JP2008182062A (ja) 半導体装置
CN107209335B (zh) 电子/光子芯片集成和接合
CN102401846A (zh) 多电源电路板及其应用探针卡
US9729242B2 (en) Optical module for reducing crosstalk
JP6133024B2 (ja) 光モジュール
JP2011216629A (ja) 光モジュール用評価装置及びその製造方法
KR100856497B1 (ko) 광전변환모듈
JP2007019186A (ja) 終端抵抗を備えたインターフェース回路並びにそれを内蔵した集積回路装置及び電子機器
JP6542668B2 (ja) 光電気混載基板に設けた光送信機または光送受信機の送信部
US20110052208A1 (en) Optoelectronic wiring film and optoelectronic wiring module
JP5056833B2 (ja) 光電子集積回路及び光電子集積回路装置
TW202449465A (zh) 電路基板、以及包括電路基板的電子裝置
JP2008141084A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180918

CF01 Termination of patent right due to non-payment of annual fee