JPH0717155Y2 - Ｌｓｉ用ケ−ス - Google Patents

Ｌｓｉ用ケ−ス

Info

Publication number
JPH0717155Y2
JPH0717155Y2 JP1986187461U JP18746186U JPH0717155Y2 JP H0717155 Y2 JPH0717155 Y2 JP H0717155Y2 JP 1986187461 U JP1986187461 U JP 1986187461U JP 18746186 U JP18746186 U JP 18746186U JP H0717155 Y2 JPH0717155 Y2 JP H0717155Y2
Authority
JP
Japan
Prior art keywords
case
differential signal
lsi
terminals
signal terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1986187461U
Other languages
English (en)
Other versions
JPS6390865U (ja
Inventor
和夫 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1986187461U priority Critical patent/JPH0717155Y2/ja
Publication of JPS6390865U publication Critical patent/JPS6390865U/ja
Application granted granted Critical
Publication of JPH0717155Y2 publication Critical patent/JPH0717155Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案はLSI用ケースに関し、特に差動信号端子対を有
するLSI用ケースに関する。
〔従来の技術〕 従来差動信号端子対を有するLSI用ケースには、差動信
号端子対と接地端子とが組をなし、第２図に示すように
ケース本体１に不規則に形成されていた。このため、例
えば二つの差動信号端子対２（1A,1B,と2A,2B）の端子1
Bと2A間には接地端子10が設けられていなかった。
〔考案が解決しようとする問題点〕
上述した従来のLSI用ケースには、差動信号端子対２と
接地端子10とは組になって設けられているが、各差動信
号端子対の端子間には接地端子が設けられていない部分
があるため、LSIを組み込んだ場合、この端子に誘導さ
れる雑音が大きいという欠点がある。
本考案の目的は、上記欠点を除去し、誘導雑音を小さく
することのできるLSI用ケースを提供することにある。
〔問題点を解決するための手段〕
本考案のLSI用ケースは、セラミックからなるケース本
体と、このケース本体の中央部に設けられたチップ載置
部と、このチップ載置部の周囲に設けられた接続用パッ
ドと、この接続用パッドの周囲の前記ケース本体に格子
状に設けられこの接続用パッドに配線により接続された
複数の端子とを有するLSI用ケースにおいて、前記複数
の端子は差動信号端子対とこの差動信号端子対間の格子
点に設けられた接地端子とから構成されているものであ
る。
〔実施例〕
次に、本考案の実施例について図面を参照して説明す
る。
第１図は本考案の一実施例のケース本体の上面図であ
る。
第１図において、ラセミックからなるケース本体１には
チップ載置部３が形成されており、その周囲にはLSIチ
ップに接続される接続用パッド４が形成されている。そ
して、この接続用パッド４の周囲のケース本体１には、
この接続用パッド４に配線により接続された複数の端子
が格子状に設けられているが、この複数の端子は差動信
号端子対２とこの差動信号端子対２の間の格子点に設け
られた接地端子10とから構成されており、各差動信号端
子対2,例えば差動信号端子対1A,1Bと2A,2Bとは接地端子
10により完全に分離されている。
このように構成された本実施例においては、LSIチップ
をチップ載置部に搭載し、ふたをしてLSIを完成した場
合、各差動信号端子対２は接地端子10により分離されて
いるため、他の信号端子からの誘導雑音は遮へいされ
る。
〔考案の効果〕
以上説明したように本考案は、LSI用ケースに設けられ
た差動信号端子対を接地端子により分離することによ
り、誘導雑音を小さくできる効果がある。
【図面の簡単な説明】
第１図は本考案の一実施例のケース本体の上面図、第２
図は従来のLSI用ケースのケース本体の上面図である。 １……ケース本体、２……差動信号端子対、３……チッ
プ載置部、４……接続用パッド、10……接地端子。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】セラミックからなるケース本体と、このケ
    ース本体の中央部に設けられたチップ載置部と、このチ
    ップ載置部の周囲に設けられた接続用パッドと、この接
    続用パッドの周囲の前記ケース本体に格子状に設けられ
    この接続用パッドに配線により接続された複数の端子と
    を有するLSI用ケースにおいて、前記複数の端子は差動
    信号端子対とこの差動信号端子対間の格子点に設けられ
    た接地端子とから構成されていることを特徴とするLSI
    用ケース。
JP1986187461U 1986-12-04 1986-12-04 Ｌｓｉ用ケ−ス Expired - Lifetime JPH0717155Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986187461U JPH0717155Y2 (ja) 1986-12-04 1986-12-04 Ｌｓｉ用ケ−ス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986187461U JPH0717155Y2 (ja) 1986-12-04 1986-12-04 Ｌｓｉ用ケ−ス

Publications (2)

Publication Number Publication Date
JPS6390865U JPS6390865U (ja) 1988-06-13
JPH0717155Y2 true JPH0717155Y2 (ja) 1995-04-19

Family

ID=31137962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986187461U Expired - Lifetime JPH0717155Y2 (ja) 1986-12-04 1986-12-04 Ｌｓｉ用ケ−ス

Country Status (1)

Country Link
JP (1) JPH0717155Y2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0749803Y2 (ja) * 1988-08-12 1995-11-13 株式会社東芝 集積回路のピン配置構造
JP3014503B2 (ja) * 1991-08-05 2000-02-28 日本特殊陶業株式会社 集積回路用パッケージ
US6215184B1 (en) * 1998-02-19 2001-04-10 Texas Instruments Incorporated Optimized circuit design layout for high performance ball grid array packages
JP2001094032A (ja) * 1999-09-21 2001-04-06 Matsushita Electronics Industry Corp 半導体装置
JP5336700B2 (ja) 2006-11-30 2013-11-06 ローム株式会社 半導体装置およびそれを用いた電子機器
JP5416269B2 (ja) * 2012-12-11 2014-02-12 古河電気工業株式会社 並列光伝送装置
US9775245B2 (en) 2014-03-24 2017-09-26 Photonics Electronics Technology Research Association Pad-array structure on substrate for mounting IC chip on substrate, and optical module having said pad-array structure
JP6470095B2 (ja) * 2014-07-25 2019-02-13 京セラ株式会社 配線基板
JP7613025B2 (ja) * 2020-09-04 2025-01-15 セイコーエプソン株式会社 電子機器、及び半導体集積回路装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57154861A (en) * 1981-03-20 1982-09-24 Hitachi Ltd Package
JPS60163442A (ja) * 1984-02-02 1985-08-26 Fujitsu Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
JPS6390865U (ja) 1988-06-13

Similar Documents

Publication Publication Date Title
JPH0717155Y2 (ja) Ｌｓｉ用ケ−ス
JPS5972745U (ja) 厚膜ハイブリツド集積回路
JPS6327098U (ja)
JPH0323928U (ja)
JPS58149889U (ja) 複合形スピ−カシステム
JPH01157496U (ja)
JPH02110360U (ja)
JPS58109201U (ja) チツプ抵抗器
JPS63310155A (ja) 半導体集積回路装置
JPS6221550U (ja)
JPH0321848U (ja)
JPH0312461U (ja)
JPS63155698U (ja)
JPS63193839U (ja)
JPS58159722U (ja) 平衡不平衡変換器
JPS61195054U (ja)
JPS6054342U (ja) 半導体装置
JPS5998445U (ja) ホトマスク
JPS622272U (ja)
JPH02143784U (ja)
JPH048432U (ja)
JPH0178100U (ja)
JPS59189250U (ja) 半導体素子の実装パツケ−ジ
JPH0328728U (ja)
JPS6163866U (ja)