CN118868942A - 采样复位电路、方法、模数转换器和模数转换系统 - Google Patents

采样复位电路、方法、模数转换器和模数转换系统 Download PDF

Info

Publication number
CN118868942A
CN118868942A CN202410882553.8A CN202410882553A CN118868942A CN 118868942 A CN118868942 A CN 118868942A CN 202410882553 A CN202410882553 A CN 202410882553A CN 118868942 A CN118868942 A CN 118868942A
Authority
CN
China
Prior art keywords
capacitor
sampling
module
reset
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410882553.8A
Other languages
English (en)
Inventor
池浩
邬蓉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Lianying Microelectronics Technology Co ltd
Original Assignee
Shanghai Lianying Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Lianying Microelectronics Technology Co ltd filed Critical Shanghai Lianying Microelectronics Technology Co ltd
Priority to CN202410882553.8A priority Critical patent/CN118868942A/zh
Publication of CN118868942A publication Critical patent/CN118868942A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请涉及一种采样复位电路、方法、模数转换器和模数转换系统，其中，采样复位电路包括采样电容模块、控制模块、第一信号模块、第二信号模块和比较器；第一信号模块和第二信号模块均与采样电容模块连接，第一信号模块中的复位电压端与第二信号模块中的复位电压端连接，且第一信号模块和第二信号模块均未连接外部复位器件，控制模块分别与采样电容模块和比较器连接，基于此，控制模块在采样阶段、比较阶段以及复位阶段，对应控制采样电容模块中每个电容与共模电压端的连接状态，从而能够通过电荷重分配实现复位。通过本申请，解决了无法在不产生额外功耗的情况下实现复位的问题，实现了在不产生额外功耗的情况下复位至共模电平。

Description

采样复位电路、方法、模数转换器和模数转换系统
技术领域
本申请涉及模拟电子技术领域，特别是涉及采样复位电路、方法、模数转换器和模数转换系统。
背景技术
利用模数转换器(Analog to Digital Converter，简称为ADC)处理多个通道信号时，通常需要执行复位操作，即将ADC采样电容上的电荷清空或置位到固定数值，使得每个通道能够看到相同的电荷量，以保持一致的线性度。
在现有的复位方法中，一般通过缓冲器(Buffer)或电源重置电荷量，但是两种方式均需要较大的额外功耗，无法在不产生额外功耗的情况下实现复位。
针对相关技术中存在无法在不产生额外功耗的情况下实现复位的问题，目前还没有提出有效的解决方案。
发明内容
在本实施例中提供了一种采样复位电路、方法、模数转换器和模数转换系统，以解决相关技术中无法在不产生额外功耗的情况下实现复位的问题。
第一个方面，在本实施例中提供了一种采样复位电路，所述电路包括：采样电容模块、控制模块、第一信号模块、第二信号模块和比较器；其中，
所述控制模块，分别与所述采样电容模块和所述比较器连接；
所述第一信号模块和所述第二信号模块均与所述采样电容模块连接；
所述第一信号模块中的复位电压端与所述第二信号模块中的复位电压端连接，且所述第一信号模块和所述第二信号模块均未连接外部复位器件。
在其中的一些实施例中，所述控制模块，用于根据所述电路的不同信号处理阶段，控制所述采样电容模块中每个电容与共模电压端的连接状态；
其中，所述信号处理阶段包括采样阶段、比较阶段和复位阶段。
在其中的一些实施例中，根据所述采样电容模块中各个电容的电容值和所述复位电压端对应的开关导通阻抗，确定所述电容的复位速率。
在其中的一些实施例中，所述采样电容模块包括第一电容阵列和第二电容阵列；
所述第一电容阵列，分别与所述第一信号模块和所述控制模块连接；
所述第二电容阵列，分别与所述第二信号模块和所述控制模块连接。
在其中的一些实施例中，所述控制模块包括第一控制开关和第二控制开关；
所述第一控制开关，分别与所述第一电容阵列和所述比较器的正输入端连接，用于控制所述第一电容阵列中各个电容与预设的共模电压端的连接状态；
所述第二控制开关，分别与所述第二电容阵列和所述比较器的负输入端连接，用于控制所述第二电容阵列中各个电容与所述共模电压端的连接状态。
在其中的一些实施例中，所述第一信号模块还包括第一差分输入信号端；所述第二信号模块还包括第二差分输入信号端；
在所述采样电容模块进行采样时，所述第一电容阵列中的每个电容，通过对应的第一选择开关与所述第一差分输入信号端连接；
所述第二电容阵列中的每个电容，通过对应的第二选择开关与所述第二差分输入信号端连接。
在其中的一些实施例中，所述电容阵列为桥接电容阵列。
在其中的一些实施例中，所述第一信号模块还包括第一参考电压端和第二参考电压端；所述第二信号模块还包括所述第一参考电压端和所述第二参考电压端；
在所述比较器进行信号比较时，根据比较结果，控制所述采样电容模块中的各个电容与所述第一参考电压端或所述第二参考电压端连接。
第二个方面，在本实施例中提供了一种采样复位方法，适用于上述第一个方面所述的采样复位电路；所述方法包括：
在所述采样复位电路进行采样时，控制采样电容模块中的第一电容阵列和第二电容阵列与共模电压端连接；
在所述采样复位电路进行信号比较时，控制所述第一电容阵列和所述第二电容阵列与共模电压端断开连接；
在信号比较结束时，控制所述第一电容阵列和所述第二电容阵列通过复位电压端连接，并控制电容阵列中每个电容与共模电压端连接。
第三个方面，在本实施例中提供了一种模数转换器，所述模数转换器包括上述第一个方面所述的采样复位电路。
第四个方面，在本实施例中提供了一种模数转换系统，所述模数转换系统包括多通道模拟前端以及上述第三个方面所述的模数转换器。
与相关技术相比，在本实施例中提供的采样复位电路、方法、模数转换器和模数转换系统，该电路包括采样电容模块、控制模块、第一信号模块、第二信号模块和比较器；其中，控制模块分别与采样电容模块和比较器连接；第一信号模块和第二信号模块均与采样电容模块连接；第一信号模块中的复位电压端与第二信号模块中的复位电压端连接，且第一信号模块和第二信号模块均未连接外部复位器件；从而能够在采样电容模块进行采样时，控制采样电容模块中每个电容与共模电压端连接；在比较器进行信号比较时，控制采样电容模块中每个电容与共模电压端断开连接；在信号比较结束时，控制采样电容模块中的第一电容阵列和第二电容阵列通过复位电压端连接，且电容阵列中每个电容与共模电压端连接，解决了无法在不产生额外功耗的情况下实现复位的问题，实现了在不产生额外功耗的情况下复位至共模电平。
本申请的一个或多个实施例的细节在以下附图和描述中提出，以使本申请的其他特征、目的和优点更加简明易懂。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是本申请一实施例提供的采样复位电路的示意图；
图2是本申请一实施例提供的采样复位电路的示意图；
图3是本申请一实施例提供的采样复位电路的示意图；
图4是本申请一实施例提供的采样复位方法的流程图；
图5是本申请一实施例提供的模数转换系统的示意图。
图中：100、采样电容模块；200、控制模块；300、第一信号模块；400、第二信号模块；500、比较器；600、复位电压端。
具体实施方式
为更清楚地理解本申请的目的、技术方案和优点，下面结合附图和实施例，对本申请进行了描述和说明。
除另作定义外，本申请所涉及的技术术语或者科学术语应具有本申请所属技术领域具备一般技能的人所理解的一般含义。在本申请中的“一”、“一个”、“一种”、“该”、“这些”等类似的词并不表示数量上的限制，它们可以是单数或者复数。在本申请中所涉及的术语“包括”、“包含”、“具有”及其任何变体，其目的是涵盖不排他的包含；例如，包含一系列步骤或模块(单元)的过程、方法和系统、产品或设备并未限定于列出的步骤或模块(单元)，而可包括未列出的步骤或模块(单元)，或者可包括这些过程、方法、产品或设备固有的其他步骤或模块(单元)。在本申请中所涉及的“连接”、“相连”、“耦接”等类似的词语并不限定于物理的或机械连接，而可以包括电气连接，无论是直接连接还是间接连接。在本申请中所涉及的“多个”是指两个或两个以上。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。通常情况下，字符“/”表示前后关联的对象是一种“或”的关系。在本申请中所涉及的术语“第一”、“第二”、“第三”等，只是对相似对象进行区分，并不代表针对对象的特定排序。
在本实施例中提供了一种采样复位电路，图1是本实施例的采样复位电路的示意图，如图1所示，该电路包括：采样电容模块100、控制模块200、第一信号模块300、第二信号模块400和比较器500；其中，第一信号模块300和第二信号模块400均与采样电容模块100连接，第一信号模块300中的复位电压端600与第二信号模块400中的复位电压端600连接，且第一信号模块300和第二信号模块400均未连接外部复位器件；
控制模块200，分别与采样电容模块100和比较器500连接；
控制模块200，用于在采样电容模块100进行采样时，控制采样电容模块100中每个电容与共模电压端连接；
在比较器500进行信号比较时，控制采样电容模块100中每个电容与共模电压端断开连接；
在信号比较结束时，控制采样电容模块100中每个电容与共模电压端连接。
具体地，采样复位电路包括采样电容模块100、控制模块200、第一信号模块300、第二信号模块400和比较器500，第一信号模块300和第二信号模块400均与采样电容模块100连接，且第一信号模块300中的复位电压端600与第二信号模块400中的复位电压端600连接，控制模块200分别与采样电容模块100和比较器500连接。
其中，第一信号模块300和第二信号模块400包括复位电压端600以外，还包括差分输入信号端和参考电压端。基于此，当采样电容模块100进行采样，采样电容模块100中每个电容的采样极板，即电容的底极板或顶级板与差分输入信号端连接，输入信号与比较器500两端实现电容建立，此时通过控制模块200，控制采样电容模块100中每个电容的采样极板与共模电压端连接。
直至采样结束，通过控制模块200，控制采样电容模块100中每个电容的采样极板与共模电压端断开连接，电容上的电容量将会冻结，即保持其存储的电荷量不变。进一步地，在比较器500进行信号比较时，各个电容的采样极板将根据比较结果对应连接到不同的参考电压端，该过程仅影响电容采样极板的电压值，而不会对电容上存储的电荷量产生影响。
之后，当信号比较结束，采样电容模块100中各个电容的采样极板连接到信号模块中的复位电压端600，即进入复位阶段，同时通过控制模块200，控制每个电容的采样极板与共模电压端连接。
此时，由于各个电容的总电荷量不会发生变化，根据电荷守恒定律可得(Vcm-Vip)Cpdac+(Vcm-Vin)Cndac＝(Vcm-Vreset)(Cpdac+Cndac)，其中，Vreset表示复位电压端的电压，Vcm表示输入信号对应的共模电压，Vip表示采样电容模块100中比较器500正输入端(P端)各个电容对应的输入电平，Vin表示采样电容模块100中比较器500负输入端(N端)各个电容对应的输入电平，Cpdac表示采样电容模块100中P端电容对应的电容值，Cndac表示采样电容模块100中N端电容对应的电容值；根据P端和N端的电容大小相同，简化上述公式可得即在比较完成后，通过控制每个电容的采样极板与共模电压端连接，且采样电容模块100中各个电容的采样极板均连接到信号模块中的复位电压端600，实现复位到共模电压的功能，且复位过程无需额外功耗。
需要说明的是，在本实施例提供的电路架构中，电容阵列的类型、大小和排布，以及应用的模数转换器架构、各个电压值大小等均可根据实际情况进行适应性选择和调整。
在现有的模数转换器复位方法中，一般通过缓冲器或电源重置电荷量，但是上述两种方式均需要较大的额外功耗，无法在不产生额外功耗的情况下实现复位。
而本申请相较于现有技术，其采样复位电路包括采样电容模块100、控制模块200、第一信号模块300、第二信号模块400和比较器500；其中，第一信号模块300和第二信号模块400均与采样电容模块100连接，第一信号模块300中的复位电压端600与第二信号模块400中的复位电压端600连接；控制模块200，分别与采样电容模块100和比较器500连接；控制模块200，用于在采样电容模块100进行采样时，控制采样电容模块100中每个电容与共模电压端连接；在比较器500进行信号比较时，控制采样电容模块100中每个电容与共模电压端断开连接；在信号比较结束时，控制采样电容模块100中每个电容与共模电压端连接。基于此，将电容阵列PN端电容采样极板短接，从而可以通过控制不同阶段中电容与共模电压端的连接关系，利用电荷重分配将采样极板的点位合并到输入信号的共模电压，解决了无法在不产生额外功耗的情况下实现复位的问题，实现了在不产生额外功耗的情况下复位至共模电平，同时无需布设额外的电路和电源，节省硬件资源。
在其中的一些实施例中，控制模块200，用于根据电路的不同信号处理阶段，控制采样电容模块100中每个电容与共模电压端的连接状态；
其中，信号处理阶段包括采样阶段、比较阶段和复位阶段。
具体地，在采样复位电路的采样阶段，通过控制模块200，使采样电容模块100中的第一电容阵列和第二电容阵列均与共模电压端连接。在采样复位电路进行信号比较时，控制第一电容阵列和第二电容阵列中各电容与共模电压端断开连接，使电容上的电荷量冻结，
进一步地，当信号比较结束，电路进入复位阶段，控制第一电容阵列和第二电容阵列相连接，以及控制各电容阵列中每个电容与共模电压端恢复连接。此时，各个电容的总电荷量未发生变化，则根据电荷守恒定律可知，在第一电容阵列和第二电容阵列通过复位电压端600相连接，且电容阵列中每个电容与共模电压端连接的情况下，电容采样极板的点位合并到输入信号的共模电压，实现复位。
通过本实施例，通过控制模块200，根据电路的不同信号处理阶段，控制采样电容模块100中每个电容与共模电压端的连接状态，以此在信号比较后，利用电荷重分配将电容采样极板的点位合并到输入信号的共模电压，在不产生额外功耗的情况下实现复位。
在其中的一些实施例中，复位电压端600的电压值与共模电压端的电压值相同。
具体地，信号比较阶段的电容与比较结束后的电容相比，其总电荷量没有发生变化，根据电荷守恒定律对应的表示式以及P端和N端的电容大小相同，可得Vreset＝Vip+Vin-Vcm。基于此，设置复位电压端600的电压值与共模电压端的电压值相同，从而能够在信号比较结束后，控制采样电容模块100中每个电容的采样极板与共模电压端连接，实现复位到共模电压的功能，即通过电荷重分配将采样极板的点位合并到输入信号的共模电压。
需要说明的是，共模电压对于前端建立是最有利的电压水平，能够与前端每个通道快速完成建立，并在提升建立速度的同时，提升建立精度。
通过本实施例，设置复位电压端600的电压值与共模电压端的电压值相同，利用电荷守恒定律以及PN端电容相同的性质，在无需额外功耗以及硬件资源的情况下实现复位。
在其中的一些实施例中，根据采样电容模块100中各个电容的电容值和复位电压端600对应的开关导通阻抗，确定电容的复位速率。
具体地，由于第一信号模块300中的复位电压端600与第二信号模块400中的复位电压端600连接，即电容阵列PN端电容采样极板短接，能够在信号比较结束后，通过电荷重分配将采样极板的点位合并到输入信号的共模电压，无需布设额外硬件资源来实现复位，且电荷重分配的速度受限于采样电容模块100中的电容和复位电压端600对应的开关导通阻抗，从而可以根据采样电容模块100中各个电容的电容值和复位电压端600对应的开关导通阻抗，确定复位速率。
需要说明的是，相较于采用Buffer或电源进行复位，本实施例中的复位速率不会受到Buffer输出阻抗或电源内阻等额外限制，仅与各个电容的电容值和开关导通阻抗相关，复位速率远超基于Buffer或电源的复位方案。
通过本实施例，根据采样电容模块100中各个电容的电容值和复位电压端600对应的开关导通阻抗，确定电容的复位速率，以此显著提升复位速率。
请参阅图2，下面对采样复位电路的各部分结构进行说明。
在其中的一些实施例中，采样电容模块100包括第一电容阵列和第二电容阵列；
第一电容阵列，分别与第一信号模块300和控制模块200连接；
第二电容阵列，分别与第二信号模块400和控制模块200连接。
具体地，采样电容模块100包括第一电容阵列和第二电容阵列，第一电容阵列分别与第一信号模块300和控制模块200连接，且第一电容阵列和第二电容阵列包含对应数量的电容，即每个电容阵列包括电容C0，C1，……，Cmsb-1，Cmsb。
其中，第一电容阵列中的各个电容，通过第一选择开关与第一信号模块300连接，而第二电容阵列中的各个电容，通过第二选择开关与第二信号模块400连接。在采样阶段，每个电容对应的选择开关与信号模块中的输入信号端连接；在比较阶段，每个电容对应的选择开关与信号模块中的参考电压端连接；而在复位阶段，每个电容对应的选择开关与信号模块中的复位电压端600连接。
通过本实施例，设置采样电容模块100包括第一电容阵列和第二电容阵列，且每个电容阵列分别与对应的信号模块和控制模块200，以此实现采样过程。
在其中的一些实施例中，控制模块200包括第一控制开关和第二控制开关；
第一控制开关，分别与第一电容阵列和比较器500的正输入端连接，用于控制第一电容阵列中各个电容与预设的共模电压端的连接状态；
第二控制开关，分别与第二电容阵列和比较器500的负输入端连接，用于控制第二电容阵列中各个电容与共模电压端的连接状态。
具体地，控制模块200包括第一控制开关和第二控制开关。其中，第一控制开关与第一电容阵列中每个电容的采样极板连接，且与比较器500的正输入端连接；第二控制开关与第二电容阵列中每个电容的采样极板连接，且与比较器500的负输入端连接。
当电容阵列进行采样，第一控制开关和第二控制开关均闭合，将第一电容阵列以及第二电容阵列中电容的采样极板与共模电压端进行连接，并在采样结束时，第一控制开关和第二控制开关断开，将电容上存储的电荷量冻结。
进一步地，利用比较器500进行信号比较，该比较过程仅影响电容采样极板的电压值，不会对电容上存储的电荷量产生影响，当信号比较结束时进入复位阶段，采样电容模块100中各个电容的底极板连接到信号模块中的复位电压端600，同时将第一控制开关和第二控制开关闭合，实现复位。
通过本实施例，将第一控制开关和第二控制开关，分别与第一电容阵列和第二电容阵列连接，从而能够基于不同阶段，控制各个电容的采样极板与共模电压端的连接状态。
在其中的一些实施例中，第一信号模块300还包括第一差分输入信号端；第二信号模块400还包括第二差分输入信号端；
在采样电容模块100进行采样时，第一电容阵列中的每个电容，通过对应的第一选择开关与第一差分输入信号端连接；
第二电容阵列中的每个电容，通过对应的第二选择开关与第二差分输入信号端连接。
具体地，除复位电压端600以外，第一信号模块300还包括第一差分输入信号端，第二信号模块400还包括第二差分输入信号端。在采样阶段，通过第一选择开关S3将第一电容阵列中每个电容的采样极板与第一差分输入信号端Vip连接，通过第二选择开关S4将第二电容阵列中每个电容的采样极板与第二差分输入信号端Vin连接。
通过本实施例，在采样电容模块100进行采样时，第一电容阵列中的每个电容的采样极板，即电容的底极板或顶级板，通过对应的第一选择开关与第一差分输入信号端连接，且第二电容阵列中的每个电容，通过对应的第二选择开关与第二差分输入信号端连接，以此实现采样过程。
请参阅图3，在其中的一些实施例中，电容阵列为桥接电容阵列。
具体地，采样电容模块100中的每个电容阵列采用桥接电容阵列，桥接电容阵列分别与信号模块和比较器500连接，且桥接电容阵列包括电容Cu，…，kCu，Ca，Cu，…，mCu。
基于此，当采样电容模块100进行采样，电容Cu，…，kCu，Cu，…，mCu的采样极板与差分输入信号端连接，输入信号与比较器500两端实现电容建立，并通过控制模块200，控制电容Cu，…，mCu的顶极板以及电容Ca与共模电压端连接，其中，电容Cu，…，kCu，Cu，…，mCu的采样极板优选为底极板。
采样结束后，通过控制模块200，将电容Cu，…，mCu的顶极板以及电容Ca与共模电压端的连接断开，使得电容上的电容量冻结。进一步地，在信号比较阶段，电容Cu，…，kCu，Cu，…，mCu的采样极板将根据比较结果对应连接到不同的参考电压端，该过程不会对电容上存储的电荷量产生影响。
之后，当信号比较结束时进入复位阶段，电容Cu，…，kCu，Cu，…，mCu的采样极板连接到信号模块中的复位电压端600，同时控制电容Cu，…，mCu的采样极板以及电容Ca连接实现复位。
需要说明的是，除桥接电容阵列以外，可采用非二进制电容阵列等常见的电容阵列作为采样电容模块100，且复位原理均为利用电荷重分配，将采样极板的点位合并到输入信号的共模电压。
通过本实施例，采用桥接电容阵列以及其他常见电容阵列作为采样电容模块100，以此提高采样复位电路的实用性。
在其中的一些实施例中，第一信号模块300还包括第一参考电压端和第二参考电压端；第二信号模块400还包括第一参考电压端和第二参考电压端；
在比较器500进行信号比较时，根据比较结果，控制采样电容模块100中的各个电容与第一参考电压端或第二参考电压端连接。
具体地，第一信号模块300和第二信号模块400，均包括第一参考电压端Vrefp和第二参考电压端Vrefn。在比较器500进行信号比较时，保持采样电容模块100中每个电容与共模电压端断开连接，并根据比较结果，控制采样电容模块100中的各个电容连接到第一参考电压端Vrefp或第二参考电压端Vrefn。
需要说明的是，上述比较过程仅影响采样电容模块100中各个电容采样极板的电压值，并不会影响电容上存储的电容量，以便在比较结束后，利用电荷守恒定律以及PN端电容相同的性质实现复位。
通过本实施例，在比较器500进行信号比较时，根据比较结果，控制采样电容模块100中的各个电容与第一参考电压端或第二参考电压端连接，以此实现信号比较，并保持电容上存储的电容量不变。
下面通过优选实施例对本实施例进行描述和说明。
在本实施例中提供了一种采样复位电路，该采样复位电路包括：采样电容模块100、控制模块200、第一信号模块300、第二信号模块400和比较器500，采样电容模块100包括第一电容阵列和第二电容阵列，控制模块200包括第一控制开关S1和第二控制开关S2，而第一信号模块300包括第一输入信号端Vip、第一参考电压端Vrefp、第二参考电压端Vrefn和复位电压端Vreset，第二信号模块400包括第二输入信号端Vin、第一参考电压端Vrefp、第二参考电压端Vrefn和复位电压端Vreset。其中，第一电容阵列中的各个电容，通过第一选择开关与第一信号模块300连接；第二电容阵列中的各个电容，通过第二选择开关与第一信号模块300连接；第一信号模块300中的复位电压端与第二信号模块400中的复位电压端连接。
具体地，在采样阶段，每个电容对应的选择开关与信号模块中的输入信号端连接，同时保持开关S1和S2闭合；采样结束时，将开关S1和S2断开，使各个电容上的电荷量冻结。进入比较阶段，各个电容的采样极板根据比较结果，分别连接到第一参考电压端Vrefp和第二参考电压端Vrefn。该过程仅影响电容采样极板的电压值，而不会对电容上存储的电荷量产生影响。
比较完成后，各个电容的采样极板连接到信号模块中的复位电压端，即进入复位阶段，同时通过控制开关实现各个电容的采样极板与共模电压端连接。根据电荷守恒定律可得(Vcm-Vip)Cpdac+(Vcm-Vin)Cndac＝(Vcm-Vreset)(Cpdac+Cndac)，其中，Vcm表示输入信号对应的共模电压，Vip表示采样电容模块100中比较器500P端电容对应的输入电平，Vin表示采样电容模块100中比较器500N端电容对应的输入电平，Cpdac表示采样电容模块100中P端电容对应的电容值，Cndac表示采样电容模块100中N端电容对应的电容值。进一步地，由于P端和N端的电容大小相同，简化上述公式可得即在比较完成后，通过控制每个电容的采样极板与共模电压端连接，该复位过程利用电荷重分配将采样极板的点位合并到输入信号的共模电压，无需额外功耗。
通过本实施例，将电容阵列PN端电容采样极板短接，进而通过控制不同阶段中电容与共模电压端的连接关系，利用电荷重分配将采样极板的点位合并到输入信号的共模电压，解决了无法在不产生额外功耗的情况下实现复位的问题，实现了在不产生额外功耗的情况下复位至共模电平，同时无需布设额外的电路和电源，节省硬件资源。
在本实施例中还提供了一种采样复位方法，该方法与上述实施例及优选实施方式相适配，已经进行过说明的不再赘述。图4是本实施例的采样复位方法的流程图，如图4所示，该流程包括如下步骤：
步骤S410，在采样复位电路进行采样时，控制采样电容模块100中的第一电容阵列和第二电容阵列与共模电压端连接；
步骤S420，在采样复位电路进行信号比较时，控制第一电容阵列和第二电容阵列与共模电压端断开连接；
步骤S430，在信号比较结束时，控制第一电容阵列和第二电容阵列通过复位电压端600连接，并控制电容阵列中每个电容与共模电压端连接。
具体地，当采样复位电路进行采样，在采样电容模块100中，第一电容阵列和第二电容阵列中每个电容的采样极板，即电容的底极板或顶级板与第一信号模块中的差分输入信号端连接，实现电容建立，并通过控制模块200，使采样电容阵列中每个电容的采样极板与共模电压端连接。
在采样结束后，通过控制模块200，控制第一电容阵列和第二电容阵列中每个电容的采样极板与共模电压端断开连接，将电容上的电荷量冻结。之后，采样复位电路进入信号比较阶段，各个电容的采样极板将根据比较结果对应连接到不同的参考电压端，该过程不会对电容上存储的电荷量产生影响。
当信号比较结束，采样电容模块100中各个电容的采样极板连接到信号模块中的复位电压端600，使第一电容阵列和第二电容阵列通过复位电压端600连接，同时通过控制模块200，将每个电容的采样极板与共模电压端恢复连接。
需要说明的是，由于各个电容的总电荷量不会发生变化，根据电荷守恒定律可得(Vcm-Vip)Cpdac+(Vcm-Vin)Cndac＝(Vcm-Vreset)(Cpdac+Cndac)，其中，Vreset表示复位电压端的电压，Vcm表示输入信号对应的共模电压，Vip表示采样电容模块100中比较器500正输入端(P端)各个电容对应的输入电平，Vin表示采样电容模块100中比较器500负输入端(N端)各个电容对应的输入电平，Cpdac表示采样电容模块100中P端电容对应的电容值，Cndac表示采样电容模块100中N端电容对应的电容值。基于P端和N端的电容大小相同，简化上述公式可得即在比较完成后，通过控制每个电容的采样极板与共模电压端连接，以及第一电容阵列与第二电容阵列电容阵列连接，实现复位到共模电压的功能，且复位过程无需额外功耗。
通过本实施例，在采样电容模块100进行采样时，控制采样电容模块100中每个电容与共模电压端连接；在比较器500进行信号比较时，控制采样电容模块100中每个电容与共模电压端断开连接；在信号比较结束时，控制采样电容模块100中的第一电容阵列和第二电容阵列通过复位电压端连接，且电容阵列中每个电容与共模电压端连接，解决了无法在不产生额外功耗的情况下实现复位的问题，实现了在不产生额外功耗的情况下复位至共模电平。
在本实施例中还提供了一种模数转换器，包括上述采样复位电路。
可选地，上述模数转换器还可以包括逻辑控制电路和时钟电路，其中，该逻辑控制电路和上述采样复位电路，该时钟电路分别与逻辑控制电路和上述采样复位电路连接。
在本实施例中还提供了一种模数转换系统，如图5所示，该模数转换系统包括多通道模拟前端以及上述模数转换器。
需要说明的是，在模数转换器(ADC)处理多通道模拟前端(Analog Front End，简称为AFE)中的各个通道信号时，为了避免上一通道的记忆效应影响到下一通道，将ADC采样电容上的电荷清空或置位到固定数值，使得每个通道能够看到相同的电荷量，以保持一致的线性度。而通过上述采样复位电路，将电容阵列PN端电容采样极板短接，从而通过电荷重分配将采样极板的点位合并到输入信号的共模电压，由于共模电压对于前端建立是最有利的电压水平，以此实现与前端每个通道的快速建立，并在提升建立速度的同时，显著提升建立精度。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本申请记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims (10)

1.一种采样复位电路，其特征在于，所述电路包括：采样电容模块(100)、控制模块(200)、第一信号模块(300)、第二信号模块(400)和比较器(500)；其中，
所述控制模块(200)，分别与所述采样电容模块(100)和所述比较器(500)连接；
所述第一信号模块(300)和所述第二信号模块(400)均与所述采样电容模块(100)连接；
所述第一信号模块(300)中的复位电压端(600)与所述第二信号模块(400)中的复位电压端(600)连接，且所述第一信号模块(300)和所述第二信号模块(400)均未连接外部复位器件。
2.根据权利要求1所述的采样复位电路，其特征在于，
所述控制模块(200)，用于根据所述电路的不同信号处理阶段，控制所述采样电容模块(100)中每个电容与共模电压端的连接状态；
其中，所述信号处理阶段包括采样阶段、比较阶段和复位阶段。
3.根据权利要求1所述的采样复位电路，其特征在于，根据所述采样电容模块(100)中各个电容的电容值和所述复位电压端对应的开关导通阻抗，确定所述电容的复位速率。
4.根据权利要求1所述的采样复位电路，其特征在于，所述采样电容模块(100)包括第一电容阵列和第二电容阵列；
所述第一电容阵列，分别与所述第一信号模块(300)和所述控制模块(200)连接；
所述第二电容阵列，分别与所述第二信号模块(400)和所述控制模块(200)连接。
5.根据权利要求4所述的采样复位电路，其特征在于，所述控制模块(200)包括第一控制开关和第二控制开关；
所述第一控制开关，分别与所述第一电容阵列和所述比较器(500)的正输入端连接，用于控制所述第一电容阵列中各个电容与预设的共模电压端的连接状态；
所述第二控制开关，分别与所述第二电容阵列和所述比较器(500)的负输入端连接，用于控制所述第二电容阵列中各个电容与所述共模电压端的连接状态。
6.根据权利要求4所述的采样复位电路，其特征在于，所述第一信号模块(300)还包括第一差分输入信号端；所述第二信号模块(400)还包括第二差分输入信号端；
在所述采样电容模块(100)进行采样时，所述第一电容阵列中的每个电容，通过对应的第一选择开关与所述第一差分输入信号端连接；
所述第二电容阵列中的每个电容，通过对应的第二选择开关与所述第二差分输入信号端连接。
7.根据权利要求4所述的采样复位电路，其特征在于，所述电容阵列为桥接电容阵列。
8.一种采样复位方法，其特征在于，所述方法适用于如权利要求1至7中任一项所述的采样复位电路；所述方法包括：
在所述采样复位电路进行采样时，控制采样电容模块(100)中的第一电容阵列和第二电容阵列与共模电压端连接；
在所述采样复位电路进行信号比较时，控制所述第一电容阵列和所述第二电容阵列与共模电压端断开连接；
在信号比较结束时，控制所述第一电容阵列和所述第二电容阵列通过复位电压端(600)连接，并控制电容阵列中每个电容与共模电压端连接。
9.一种模数转换器，其特征在于，所述模数转换器包括如权利要求1至7中任一项所述的采样复位电路。
10.一种模数转换系统，其特征在于，所述模数转换系统包括多通道模拟前端以及如权利要求9所述的模数转换器。
CN202410882553.8A 2024-07-02 2024-07-02 采样复位电路、方法、模数转换器和模数转换系统 Pending CN118868942A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410882553.8A CN118868942A (zh) 2024-07-02 2024-07-02 采样复位电路、方法、模数转换器和模数转换系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410882553.8A CN118868942A (zh) 2024-07-02 2024-07-02 采样复位电路、方法、模数转换器和模数转换系统

Publications (1)

Publication Number Publication Date
CN118868942A true CN118868942A (zh) 2024-10-29

Family

ID=93159433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410882553.8A Pending CN118868942A (zh) 2024-07-02 2024-07-02 采样复位电路、方法、模数转换器和模数转换系统

Country Status (1)

Country Link
CN (1) CN118868942A (zh)

Similar Documents

Publication Publication Date Title
TWI521887B (zh) 連續近似式類比數位轉換器
CN111181563B (zh) 一种低功耗逐次逼近型模数转换器和模数转换方法
US20200228132A1 (en) Analog-to-digital converter device
CN110504965B (zh) 一种新型结构的两步式单斜模数转换器
US7903018B2 (en) Analog/digital converter assembly and corresponding method
US7796079B2 (en) Charge redistribution successive approximation analog-to-digital converter and related operating method
CN108242927A (zh) 模数转换器
CN105049051B (zh) 一种逐次逼近型模数转换电路及具该电路的电子设备
EP2338231A2 (en) Apparatus for and method of performing an analog to digital conversion
US8860599B1 (en) Analog-to-digital conversion apparatus and method capable of achieving fast settling
JPH06152420A (ja) アナログ／ディジタル変換器
CN110012677B (zh) 电容式逐次逼近模数转换器
US7969204B1 (en) Sample hold circuit and method thereof for eliminating offset voltage of analog signal
TW202046646A (zh) 連續逼近式類比數位轉換器及其操作方法
KR20200074084A (ko) 추가적인 능동 회로부가 없는 sar adc에서의 넓은 입력 공통 모드 범위를 인에이블하기 위한 방법 및 장치
US11050432B2 (en) Pseudo differential analog-to-digital converter
CN119030544B (zh) 一种自适应模数转换装置及纳米孔生物检测系统
CN118868942A (zh) 采样复位电路、方法、模数转换器和模数转换系统
CN112350728A (zh) 一种减少电容阵列的逐次逼近型模数转换器及其工作方法
CN112865796B (zh) 一种模数转换器及其控制方法
CN108141219A (zh) 用于模数转换的方法和模数转换器
CN109768800B (zh) 一种基于电荷再分配的超低功耗逐次逼近型模数转换器
CN204993310U (zh) 一种逐次逼近型模数转换电路及具该电路的电子设备
CN113315519B (zh) 一种逐次比较型模数转换器
TWI789101B (zh) 前端取樣電路與訊號取樣方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination