CN1973272A - 在与并行通信总线耦合的设备中排队中断消息的计算机系统和方法 - Google Patents

在与并行通信总线耦合的设备中排队中断消息的计算机系统和方法 Download PDF

Info

Publication number
CN1973272A
CN1973272A CNA2005800208441A CN200580020844A CN1973272A CN 1973272 A CN1973272 A CN 1973272A CN A2005800208441 A CNA2005800208441 A CN A2005800208441A CN 200580020844 A CN200580020844 A CN 200580020844A CN 1973272 A CN1973272 A CN 1973272A
Authority
CN
China
Prior art keywords
interrupt
communication bus
interrupt message
message
computer system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800208441A
Other languages
English (en)
Inventor
N·达维斯
D·哈特费尔德
F·卡特温克尔
O·N·维尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN1973272A publication Critical patent/CN1973272A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)
  • Multi Processors (AREA)

Abstract

提供一种用于排队中断消息的计算机系统和方法。该计算机系统包括并行通信总线和可操作地耦合到所述并行通信总线的第一设备。该第一设备被配置为接收通过所述并行通信总线发送到与第一设备相关联的第一总线地址的第一和第二中断消息。第一和第二中断消息都包括多个位。第一设备被配置为将第一和第二中断消息分别存储在存储器的第一和第二存储单元并执行至少一个与第一中断消息相关联的任务。

Description

在与并行通信总线耦合的设备中排队中断消息 的计算机系统和方法
背景技术
已经开发出利用外围部件互连(PCI)总线的计算机系统。PCI总线要求仅一个PCI主机设备和一个或多个可操作地耦合到PCI总线的非主机PCI设备。PCI总线可选地包括耦合在PCI主机设备和非PCI主机设备之间的一组中断线。任何非主机的PCI设备可改变中断线上的电压以中断PCI主机设备，引起PCI主机设备挂起而无论其正在执行什么样的任务，并执行与中断相关联的更高优先级的任务。
在操作期间，PCI总线上接收中断信号的接收设备生成一个或多个总线周期来发送中断信号的特定确认到发送设备。因此，接收设备仅可识别每个中断确认之间的一个中断信号。在复杂的系统中，用于接收设备确认中断信号的时间量可变得显著，并且确认时间间隔直接影响发送设备能够多快地一个接一个的发送中断信号。因此，当两个或更多条件快速连续地发生时，在该情况下每个条件批准一个中断信号，在将中断信号传递到相应设备中出现相对大的时间延迟。
因此，在没有为每个中断消息发送确认，而是将每个消息存储在其接收方上的存储器队列中的情况下，具有允许接收设备接收多个中断消息的并行总线系统是所期望的。
发明内容
提供一种根据一个示例实施例的计算机系统。该计算机系统包括并行通信总线和可操作耦合到所述并行通信总线的第一设备。该第一设备被配置为接收通过所述并行通信总线发送到与第一设备相关联的第一总线地址的第一和第二中断消息。第一和第二中断消息都包括多个位。第一设备被配置为将第一和第二中断消息分别存储在存储器的第一和第二存储单元并执行至少一个与第一中断消息相关联的任务。
提供一种根据另一个示例实施例的方法，用于在可操作地耦合到所述并行通信总线的第一设备中排队中断消息。该方法包括接收通过所述并行通信总线发送到与第一设备相关联的第一总线地址的第一和第二中断消息。该方法还包括将第一和第二中断消息分别存储在存储器的第一和第二存储单元。第一和第二中断消息都包括多个位。最后，该方法包括从第一存储单元取回第一中断消息并利用第一设备执行至少一个与第一中断消息相关联的任务。
提供一种根据另一个示例实施例的制造物品。该制造物品包括计算机存储介质，在其中编码了用于排队通过并行通信总线接收的中断消息的计算机程序。该计算机存储介质包括用于通过并行通信总线接收第一和第二中断消息的代码。该计算机存储介质还包括用于将第一和第二中断消息分别存储在存储器的第一和第二存储单元的代码。第一和第二中断消息都包括多个位。最后，该计算机存储介质包括用于从第一存储单元取回第一中断消息并执行至少一个与第一中断消息相关联的任务的代码。
在阅读了随后的附图和详细说明后，根据实施例的其它系统和/或方法将对于本领域技术人员来说将变得清楚。所想达到的是，所有这些附加的系统和方法都在本发明的范围内，并且由所附权利要求来保护。
附图说明
图1是根据一个示例实施例的计算机系统示意图；
图2是图1一部分计算机系统的更详细的示意图；
图3和4是根据本发明的另一个示例实施例的用于利用图1的计算机系统来排队中断消息的方法的流程图。
具体实施方式
参考图1，提供了计算机系统10。如图所示，计算机系统10包括PCI总线主机设备12、PCI总线14、PCI总线主设备16、PCI总线主设备18、PCI目标设备20和PCI目标设备22。计算机系统10的优点在于，系统10允许耦合到并行通信总线的设备排队多个中断消息，以便立即或将来执行与中断消息相关联的任务。中断信号或中断消息引起目标设备临时挂起目标设备的其它任务，同时目标设备执行由中断消息指示的任务。
提供PCI主机设备12，用来执行与便于通过PCI通信总线14进行通信有关的任务。PCI主机设备12分配唯一的地址范围给耦合到PCI通信总线14的每个设备。此外，PCI主机设备12中的PCI总线仲裁器只批准一个耦合到总线14的设备在特定时间启动总线14上的数据传输。在可替换的实施例中，PCI总线仲裁器位于不同于PCI主机设备12的设备中。
提供PCI总线14，用来方便附着到总线14的各种设备之间的通信。如图所示，总线14可操作地耦合到PCI总线主机设备12、PCI总线主设备16、PCI总线主设备18、PCI目标设备20和PCI目标设备22。应当注意，在可替换的实施例中，PCI通信总线14可以用另一类型的总线来替代，比如VME总线。
提供PCI总线主设备16、18，用来通过总线14发送PCI中断消息到可操作地耦合到总线14的任何设备。PCI总线主设备16包括可操作地耦合到总线14的任何能够启动总线14上数据传输的设备。例如，PCI总线主设备可以是PCI总线主设备16、PCI总线主设备18、和PCI主机设备12。特别地，PCI总线主设备16和18的每一个都包括配置为通过总线14发送一个或多个PCI消息的计算机。此外，设备16和18的每一个都通过经由总线14对分配给目标设备的特定存储器地址执行总线写周期来发送中断消息。每个中断消息具有多个位的数据部分，其包含影响接收设备对中断消息如何反应的信息。该信息包括下列的一个或多个：发送设备的身份；中断消息的优先权；或中断消息的原因。目标设备20可包括可操作地耦合到总线14的任何设备。例如，PCI总线主设备16可发送中断消息到PCI总线主设备18、PCI目标设备20、PCI目标设备22和PCI主机设备12。
参考图2，图解了计算机系统10一部分示意图，该部分包括PCI总线主设备16和PCI目标设备20。
PCI目标设备20包括PCI连接器23、本地PCI总线24、PCI桥26、处理器28、本地存储器总线30、存储器32、和中断处理器设备34。提供PCI连接器23，用来可操作地将PCI目标设备20与PCI通信总线14耦合。本地PCI总线24可操作地耦合在PCI连接器23和PCI桥26之间并将设备20的中断消息从通信总线14路由到PCI桥26。PCI目标设备20的优点在于，PCI目标设备20能够在存储器36中排队多个中断消息，并随后响应于此执行多个中断任务。
提供PCI通信桥26，用来通过本地存储器总线30将设备20的中断消息发送到中断处理器设备34。特别地，当PCI通信桥26接收中断消息时，PCI通信桥26向分配给中断处理器设备34的特定地址执行总线写周期。此后，中断处理器设备34将中断消息写到存储器36中的预定地址。在可替换的实施例中，中断处理器设备34将中断消息写到存储器32中的预定地址。此外在另一个可替换的实施例中，PCI通信桥26被嵌入在处理器28中。
提供处理器28，用来控制通过总线30的通信以及响应于中断消息来执行中断任务(例如，中断服务请求子例程)。处理器28可操作地耦合到总线30并进一步耦合到中断处理器设备34。中断通信线37位于处理器28和中断处理器设备34之间。当处理器28从中断处理器设备34接收中断信号(I1)时，处理器28取回由中断处理器设备34存储在存储器36中的中断消息。此后，处理器28要么(i)执行与中断消息相关联的任务，要么(ii)修改处理状态变量以便处理器28在将来执行与中断消息相关联的任务。此后，如果在队列中存在还没有被处理器28取回的更多的中断消息，则处理器28继续从中断处理器设备34接收中断消息。响应于接收中断消息，处理器28继续从队列取回中断消息并执行与那些中断消息相关联的任务，直到队列变为空。
在可替换的实施例中，中断处理器设备34发送另一个不同的中断信号到处理器28，以指示中断消息仍然待决。在又一个可替换的实施例中，处理器28和中断处理器设备34之间的协议可如此定义使得处理器28确定中断队列是否为空。
在目标设备20的仍又一个可替换的实施例中，多条附加的中断通信线位于处理器28和中断处理器设备34之间。每条中断通信线被配置为传送表示不同中断消息的信号。当处理器28经由中断通信线接收来自中断处理器设备34的信号时，处理器28执行与中断通信线相关联的任务。因此，在该可替换的实施例中，处理器28不需要从任何设备读取中断消息以确定要执行哪个中断任务。相反，中断处理器设备34通过经过多条中断通信线的预定的中断通信线将信号发送到处理器28来指示中断的类型。
中断处理器设备34可操作地耦合到总线30并被配置为接收并存储从任何耦合到总线14的PCI总线主设备接收的中断消息。如图所示，中断处理器设备34包含内部存储器设备36。特别地，中断处理器设备34被配置为确定存储器36内用于存储每个中断消息的存储器地址。此外，设备34被配置为通过中断通信线37发送信号(I1)到处理器28，指示中断消息被接收并存储在存储器36内。中断处理器设备34包括专用集成电路(ASIC)。在可替换的实施例中，中断处理器设备34可包括可配置可编程逻辑块(CPLD)、现场可编程门阵列(FPGA)、传统掩膜逻辑器件、或其它逻辑设备。
在可替换的实施例中，中断处理器设备34不具有内部存储器36、而是写入本地存储器32以存储和取回中断消息。因此，中断处理器设备34写入本地存储器32以存储消息，并且处理器28从逻辑存储器32读取以取回中断消息。
参考图3和4，将解释利用计算机系统10排队多个中断消息的方法。
在步骤50，PCI总线主设备16经由PCI总线14将第一中断消息写到分配给PCI目标设备20的特定地址。
在步骤52，PCI桥26接收第一中断消息并通过内部总线30对分配给中断处理器设备34的特定地址执行包含第一中断消息的总线写周期。
在步骤54，中断处理器设备34将第一中断消息存储在存储器36的第一存储单元中。
在步骤56，中断处理器设备34将第一预定电平处的电压施加到中断线37上，以发信号通知处理器28有至少一个中断消息待决。
在步骤58，PCI总线主设备16经由PCI总线14将第二中断消息写到分配给PCI目标设备20的特定地址。
在步骤60，PCI桥26接收第二中断消息并通过内部总线30对分配给中断处理器设备34的特定地址执行包含第二中断消息的总线写周期。
在步骤62，中断处理器设备34将第二中断消息存储在存储器36的第二存储单元中。
在步骤64，中断处理器设备34继续以第一预定电平保持中断线37上的电压，以发信号通知处理器28有至少一个中断消息待决。
在步骤66，因为第一预定电压电平的电压被施加到中断线37，所以处理器28挂起其当前执行的任务并利用本地总线30从中断处理器设备34取回第一中断消息。
在步骤68，处理器28要么(i)立刻执行与第一中断消息相关联的任务，要么(ii)以如此方式修改处理状态变量以便它在将来执行与第一中断消息相关联的任务。
在步骤70，中断处理器设备34继续以第一预定电压电平保持中断线37上的电压，以发信号通知处理器28有至少一个中断消息待决。
在步骤72，因为第一预定电压电平的电压被施加到中断线37，所以处理器28利用本地总线30从中断处理器设备34取回第二中断消息。
在步骤74，处理器28要么(i)立刻执行与第二中断消息相关联的任务，要么(ii)以如此方式修改处理状态变量以便它在将来执行与第二中断消息相关联的任务。
在步骤76，中断处理器设备34将中断线37上的电压改变成第二预定电平，以指示当前没有中断消息待决。
最后，在步骤78，因为第二预定电压电平的电压被施加到中断线37，所以处理器28执行除从中断处理器设备34取回中断消息以外的任务。
用于排队多个中断消息的计算机系统和方法提供了相对于其它系统和方法的实质优点。特别地，该系统和方法提供了允许耦合到并行通信总线的设备排队多个中断消息以立即或在将来执行与该中断消息相关联的任务的技术效果。
如上所述，本发明可以用计算机实现的过程和用于实施那些过程的设备的形式来具体化。本发明还可以用这样的计算机程序代码的形式来具体化，该计算机程序代码包含在有形媒体中具体化的指令，比如在软盘、CD ROM、硬盘、或其它计算机可读存储介质中，其中当计算机程序代码由计算机加载和执行时，该计算机变为实施本发明的装置。本发明还可以这样的计算机程序代码的形式来具体化，例如该计算机程序代码要么存储在存储介质中、加载到/或由计算机执行、要么通过诸如电线或电缆的某传输介质经由光导纤维或电磁辐射来传输，其中当计算机程序代码由计算机加载和/或执行时，该计算机变为实施本发明的装置。当在通用微处理器上实现时，所述计算机程序代码段将微处理器配置成创建特定的逻辑电路。
尽管参考示例实施例描述了本发明，但是本领域技术人员将会理解，可作出各种变化，并且等效物可以替换其元素而不会偏离本发明的范围。此外，在不偏离本发明的范围的情况下可对本发明的教导作出许多修改来适应特定的情况。因此，所试图的是本发明不限于所公开的执行本发明的实施例，而是本发明包括所有落入所要求的权利要求范围的实施例。而且，术语第一、第二等的使用不表示任何重要性的顺序，而是术语第一、第二等被用来区别一个元素与另一个元素。

Claims (21)

1.一种计算机系统，包括：
并行通信总线；和
可操作地耦合到所述并行通信总线的第一设备，该第一设备被配置为接收通过所述并行通信总线发送到与第一设备相关联的第一总线地址的第一和第二中断消息，第一和第二中断消息都包括多个位，第一设备被配置为将第一和第二中断消息分别存储在存储器的第一和第二存储单元并执行至少一个与第一中断消息相关联的任务。
2.权利要求1的计算机系统，其中并行通信总线包括PCI通信总线、PCI-X通信总线、CompactPCI通信总线、VME通信总线、VME64通信总线、和VME64x通信总线之一。
3.权利要求1的计算机系统，还包括可操作地耦合到所述并行通信总线的第二设备，该第二设备被配置为通过所述并行通信总线发送第一和第二中断消息到第一设备。
4.权利要求3的计算机系统，其中第二设备通过所述并行通信总线将第一和第二中断消息写到第一设备。
5.权利要求1的计算机系统，还包括可操作地耦合到所述并行通信总线的第二和第三设备，所述第二设备被配置为通过所述通信总线发送第一中断消息到第一设备，并且所述第三设备被配置为通过所述通信总线发送第二中断消息到第一设备。
6.权利要求5的计算机系统，其中第二和第三设备通过所述通信总线分别将第一和第二中断消息写到第一设备。
7.权利要求1的计算机系统，其中第一中断消息包括识别设备的标识符，所述设备通过所述并行通信总线发送第一中断消息到第一设备。
8.权利要求1的计算机系统，其中第一中断消息包括识别第一设备要执行的任务的中断命令。
9.权利要求1的计算机系统，其中第一设备在从存储器取回第二中断消息之后执行至少一个与第二中断消息相关联的任务。
10.权利要求1的计算机系统，其中第一中断消息引起第一设备停止执行其它与第一中断消息不相关联的任务。
11.权利要求1的计算机系统，其中第一设备包括桥式通信设备、处理器、中断处理器设备、和可操作地耦合到桥式通信设备、处理器、中断处理器设备的内部总线，所述桥式通信设备接收第一中断消息并发送第一中断消息到中断处理器设备。
12.权利要求11的计算机系统，其中中断处理器设备接收第一中断消息并将第一中断消息存储在存储器中，中断处理器设备发送第一信号到处理器，指示第一中断消息已经存储在存储器中，处理器响应于该第一信号而从存储器取回第一中断消息。
13.权利要求12的计算机系统，其中处理器在取回第一中断消息之后执行至少一个与第一中断消息相关联的任务。
14.权利要求11的计算机系统，其中中断处理器设备接收第一中断消息并将第一中断消息存储在存储器中，中断处理器设备发送多个信号之一到处理器，指示所接收中断的类型，处理器响应于该多个信号之一而从存储器取回第一中断消息。
15.权利要求14的计算机系统，其中处理器在取回第一中断消息之后执行至少一个与第一中断消息相关联的任务。
16.一种用于在可操作地耦合到所述并行通信总线的第一设备中排队中断消息的方法，该方法包括：
接收通过所述并行通信总线发送到与第一设备相关联的第一总线地址的第一和第二中断消息；
将第一和第二中断消息分别存储在与第一设备关联的存储器的第一和第二存储单元，第一和第二中断消息都包括多个位；和
从第一存储单元取回第一中断消息并利用第一设备执行至少一个与第一中断消息相关联的任务。
17.权利要求16的方法，其中并行通信总线包括PC I通信总线、PCI-X通信总线、CompactPCI通信总线、VME通信总线、VME64通信总线、和VME64x通信总线之一。
18.权利要求16的方法，还包括：
经由第一写周期将第一中断消息通过并行通信总线写到第一设备；和
经由第二写周期将第二中断消息通过并行通信总线写到第一设备。
19.权利要求16的方法，还包括：从存储器取回第二中断消息并在从存储器取回第二中断消息之后执行至少一个与第二中断消息相关联的任务。
20.一种制造物品，包括：
计算机存储介质，在其中编码了用于排队通过并行通信总线接收的中断消息的计算机程序，该计算机存储介质包括：
用于接收通过并行通信总线传送到第一总线地址的第一和第二中断消息的代码；
用于将第一和第二中断消息分别存储在存储器的第一和第二存储单元的代码，第一和第二中断消息都包括多个位；和
用于从第一存储单元取回第一中断消息并执行至少一个与第一中断消息相关联的任务的代码。
21.权利要求20的制造物品，其中并行通信总线包括PCI通信总线、PCI-X通信总线、CompactPCI通信总线、VME通信总线、VME64通信总线、和VME64x通信总线之一。
CNA2005800208441A 2004-06-22 2005-05-13 在与并行通信总线耦合的设备中排队中断消息的计算机系统和方法 Pending CN1973272A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/710,140 US20050283554A1 (en) 2004-06-22 2004-06-22 Computer system and method for queuing interrupt messages in a device coupled to a parallel communication bus
US10/710,140 2004-06-22

Publications (1)

Publication Number Publication Date
CN1973272A true CN1973272A (zh) 2007-05-30

Family

ID=34969701

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800208441A Pending CN1973272A (zh) 2004-06-22 2005-05-13 在与并行通信总线耦合的设备中排队中断消息的计算机系统和方法

Country Status (7)

Country Link
US (1) US20050283554A1 (zh)
EP (1) EP1761856B1 (zh)
JP (1) JP2008503833A (zh)
CN (1) CN1973272A (zh)
AT (1) ATE437406T1 (zh)
DE (1) DE602005015586D1 (zh)
WO (1) WO2006007099A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7668998B2 (en) * 2008-01-08 2010-02-23 Parata Systems, Llc Methods, systems, and devices for providing an interrupt scheme in automated pharmaceutical dispensing machines without centralized arbitration
CN105259839A (zh) * 2015-11-02 2016-01-20 日立永济电气设备（西安）有限公司 多电路板并行通信系统和方法
CN105259840A (zh) * 2015-11-02 2016-01-20 日立永济电气设备（西安）有限公司 两电路板并行通信系统和方法
CN110412972B (zh) * 2019-06-12 2021-04-20 广汽丰田汽车有限公司 一种基于汽车的可变并行通讯控制方法、设备及介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4591977A (en) * 1983-03-23 1986-05-27 The United States Of America As Represented By The Secretary Of The Air Force Plurality of processors where access to the common memory requires only a single clock interval
US20030088723A1 (en) * 2001-11-08 2003-05-08 Mackey Richard P. System and method for processing interrupts

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62243058A (ja) * 1986-04-15 1987-10-23 Fanuc Ltd マルチプロセツサシステムの割込制御方法
JPS63231668A (ja) * 1987-03-20 1988-09-27 Fujitsu Ltd 割込みキユ−制御方式
US5029074A (en) * 1987-06-29 1991-07-02 Digital Equipment Corporation Bus adapter unit for digital processing system
DE69032237T2 (de) * 1989-06-30 1998-08-13 At & T Corp Objektorientierte Softwaresystembauweise
EP0414651A1 (en) * 1989-08-14 1991-02-27 International Business Machines Corporation Prolog interrupt processing
CA2123447C (en) * 1993-09-20 1999-02-16 Richard L. Arndt Scalable system interrupt structure for a multiprocessing system
JPH07244649A (ja) * 1994-03-08 1995-09-19 Fujitsu Ltd 割込処理分散方式
US5872982A (en) * 1994-12-28 1999-02-16 Compaq Computer Corporation Reducing the elapsed time period between an interrupt acknowledge and an interrupt vector
US5689713A (en) * 1995-03-31 1997-11-18 Sun Microsystems, Inc. Method and apparatus for interrupt communication in a packet-switched computer system
JPH0981528A (ja) * 1995-09-11 1997-03-28 Nec Eng Ltd マルチプロセッサシステム、それに使用される割込制御装置、および割込制御方法
US5850555A (en) * 1995-12-19 1998-12-15 Advanced Micro Devices, Inc. System and method for validating interrupts before presentation to a CPU
JP3208332B2 (ja) * 1995-12-20 2001-09-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 割込み装置
US5953535A (en) * 1997-03-28 1999-09-14 International Business Machines Corporation Using intelligent bus bridges with pico-code to service interrupts and improve interrupt response
US5956516A (en) * 1997-12-23 1999-09-21 Intel Corporation Mechanisms for converting interrupt request signals on address and data lines to interrupt message signals
US6094699A (en) * 1998-02-13 2000-07-25 Mylex Corporation Apparatus and method for coupling devices to a PCI-to-PCI bridge in an intelligent I/O controller
US6085278A (en) * 1998-06-02 2000-07-04 Adaptec, Inc. Communications interface adapter for a computer system including posting of system interrupt status
US6185652B1 (en) * 1998-11-03 2001-02-06 International Business Machin Es Corporation Interrupt mechanism on NorthBay
US6148361A (en) * 1998-12-17 2000-11-14 International Business Machines Corporation Interrupt architecture for a non-uniform memory access (NUMA) data processing system
US6493779B1 (en) * 1998-12-21 2002-12-10 International Business Machines Corporation Method and system for interrupt handling using device pipelined packet transfers
US6665761B1 (en) * 1999-07-28 2003-12-16 Unisys Corporation Method and apparatus for routing interrupts in a clustered multiprocessor system
US6502156B1 (en) * 1999-12-27 2002-12-31 Intel Corporation Controlling I/O devices independently of a host processor
TW501017B (en) * 2000-04-05 2002-09-01 Via Tech Inc Processing method, chip set and controller for supporting message signaled interrupt
US6629179B1 (en) * 2000-07-31 2003-09-30 Adaptec, Inc. Message signaled interrupt generating device and method
US6920516B2 (en) * 2000-08-31 2005-07-19 Hewlett-Packard Development Company, L.P. Anti-starvation interrupt protocol
TW499795B (en) * 2001-03-19 2002-08-21 Realtek Semiconductor Corp PCI extended function interface and the PCI device using the same
JP4122725B2 (ja) * 2001-04-19 2008-07-23 株式会社ジェイテクト リアルタイム制御システム
US6813665B2 (en) * 2001-09-21 2004-11-02 Intel Corporation Interrupt method, system and medium
JP2004086615A (ja) * 2002-08-27 2004-03-18 Matsushita Electric Ind Co Ltd バス通信装置
US6789142B2 (en) * 2002-12-18 2004-09-07 Intel Corporation Method, system, and program for handling interrupt requests
US7013358B2 (en) * 2003-08-09 2006-03-14 Texas Instruments Incorporated System for signaling serialized interrupts using message signaled interrupts
US7003611B2 (en) * 2003-09-30 2006-02-21 International Business Machines Corporation Method and apparatus for handling interrupts using a set of interrupts servers associated with presentation controllers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4591977A (en) * 1983-03-23 1986-05-27 The United States Of America As Represented By The Secretary Of The Air Force Plurality of processors where access to the common memory requires only a single clock interval
US20030088723A1 (en) * 2001-11-08 2003-05-08 Mackey Richard P. System and method for processing interrupts

Also Published As

Publication number Publication date
DE602005015586D1 (de) 2009-09-03
EP1761856A1 (en) 2007-03-14
EP1761856B1 (en) 2009-07-22
US20050283554A1 (en) 2005-12-22
JP2008503833A (ja) 2008-02-07
ATE437406T1 (de) 2009-08-15
WO2006007099A1 (en) 2006-01-19

Similar Documents

Publication Publication Date Title
CN112765059A (zh) 一种基于fpga的dma设备及dma数据搬移方法
US6901461B2 (en) Hardware assisted ATA command queuing
US9684613B2 (en) Methods and systems for reducing spurious interrupts in a data storage system
CN101506783B (zh) 用于阻隔操作的条件式广播的方法和设备
US7035958B2 (en) Re-ordering a first request within a FIFO request queue to a different queue position when the first request receives a retry response from the target
CN103959267A (zh) 用于具有多个总线的pcie电桥的中断处理系统及方法
CN113366457A (zh) 处理输入/输出存储指令
CN104854845A (zh) 使用高效的原子操作的方法和装置
CN104380272A (zh) 用于中断结合的装置和方法
CN111913898B (zh) 使用端点的pcie根复合体消息中断产生方法
CN1973272A (zh) 在与并行通信总线耦合的设备中排队中断消息的计算机系统和方法
JP3600536B2 (ja) 書き込みデータの破壊を制限する方法及びシステムとｐｃｉバス・システム
US8775687B1 (en) Method to ensure data coherency in a scalable aggregate neighbor-device interface
CN1973273A (zh) 用于通过并行通信总线传送中断消息的系统和方法
CN102043741B (zh) 用于管道仲裁的电路和方法
US10552354B2 (en) Managing starvation in a distributed arbitration scheme
KR101133879B1 (ko) 컴퓨터 시스템, 인터럽트 메시지 큐잉 방법 및 제조물
CN109582634B (zh) 总线系统
KR101087177B1 (ko) 리퀘스트 순서 제어 시스템, 리퀘스트 순서 제어 방법 및 리퀘스트 순서 제어 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
CN105786744B (zh) 互连装置和互连的操作方法
US10223013B2 (en) Processing input/output operations in a channel using a control block
US20090094385A1 (en) Techniques for Handling Commands in an Ordered Command Stream
CN113792049A (zh) 保证原子性和顺序性的数据存储方法和装置
JP2009301116A (ja) 割り込み装置及びこれを備えた割り込みシステム
JP2017199287A (ja) 情報処理装置および情報処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20070530