CN86103221A - 多层陶瓷电路板 - Google Patents
多层陶瓷电路板 Download PDFInfo
- Publication number
- CN86103221A CN86103221A CN198686103221A CN86103221A CN86103221A CN 86103221 A CN86103221 A CN 86103221A CN 198686103221 A CN198686103221 A CN 198686103221A CN 86103221 A CN86103221 A CN 86103221A CN 86103221 A CN86103221 A CN 86103221A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive
- circuit board
- conductive material
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0753—Insulation
- H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
- H05K3/248—Finish coating of conductors by using conductive pastes, inks or powders fired compositions for inorganic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
- H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明提供了一种多层陶瓷电路板及其制造方法。这种多层陶瓷电路板的布线图形中有多层结构,而多层结构又包括第一和第二导电层(例如,分别为钨层和铜厚膜),而扩散层位于第一和第二导电层间,以改善其粘合性能。这样一来,多层结构就设置了第一和第二导电层以及介于其间的中间层而成,并且至少一种组分从中间层扩散到第一和第二导电层中去。这样就可以提供一种,例如钨层和铜厚膜能紧紧地粘合在一起的多层陶瓷电路板。
Description
发明的背景技术
本发明是关于多层电路板,更具体地说是关于多层陶瓷电路板〔即:用陶瓷片(板)制成的多层电路〕及其制造方法的发明。
在美国专利3,838,204中展示了一种多层陶瓷电路板,该美国专利中,将氧化铝作为陶瓷材料,导电图形由高熔点的第一导体材料,例如钼(Mo)和第二导体材料,例如铜(Cu)组成。美国专利3,838,204中,制造多层电路板导电图形的工艺过程为:在许多陶瓷坯片上以及它们的连通孔内用高熔点金属形成导体图形;把这些坯片迭起来;加热烧结迭好的坯件使导体图形的金属形成毛细结构;再把此构件与熔融的、高导电率金属相接触,使金属渗入并充满毛细孔,这样就形成了所要求的具有高导电率的电路构件。
在制造多层陶瓷电路板的过程中,当导电图形用两层不同的导电材料时,例如用高熔点的金属钨(W)和高导电的材料(Cu),由于钨层和铜层间的粘合力不太强,致使不同导体的两层间往往会发生分层,因此,这种具有两层导体并且互相直接接触的多层陶瓷电路板有一个缺点,即由于这种分层现象而使可靠性不能得到保证。
发明概述
本发明的目的之一是提供陶瓷电路板,例如多层陶瓷电路板,这种电路板用陶瓷基片,至少有两个导体层,一层在另一层的上面,层与层相互紧紧地结合在一起。
本发明的另一个目的是提供一种制造陶瓷电路板,例如多层陶瓷电路板的方法,这种电路板至少有两层相互紧密结合的导体层。
本发明的又一个目的是提供多层陶瓷电路板及其制造方法,这种电路板有至少两个导体层,一层位于另一层的上面,一层导体是高熔点金属,而另一层导体是高导电率的金属,导体层之间的结合是紧密的。
本发明还有一个目的就是提供多层陶瓷电路板及其它们的制造方法,这种电路板具有多层布线图形,它们之间用绝缘层隔开,通过绝缘层上的连通孔而实现层与层之间布线图形的连接,露出在最外层的布线图形至少包括两层导体,一层在另一层的上面,一层导体是高熔点金属例如钨,而另一层导体是高导电率的金属例如铜,而且层与层相互紧密地结合在一起。
根据上述发明目的,本发明在第一导电层装置和第二导电层装置之间设置一层扩散层,使得第一和第二导电层装置能紧密地结合在一起。
本发明还给出了一种方法,该方法包括:在陶瓷电路板(基片)的至少一个面上设置第一导电层,然后在所说的第一导电层上设置中间层,再在所说的中间层上设置第二导电层,并且将所说的中间层的至少一种组分(例如化学元素)扩散到第一和第二导电层上以增强它们之间的粘合力,这样就得到了用这种方法制成的产品。
因而,由于扩散(在扩散层装置附近出现)使得第一和第二导电层中都扩散有中间层的至少一种组分,其中间层实际上起了粘接层的作用而使得第二导电层(也就是说,中间层的至少一种组分扩散到里面以后的第二导电层,主要是第二导电层的导体,但也有一些扩散进来的组分)和第一导电层(即,中间层的至少一种组分扩散到里面以后的第一导电层,主要是第一导电层的导体,但也有一些扩散进来的组分)的粘合力得到加强。
中间层可以是单层的,也可以由许多层组成,而且最好中间层也是导电的。例如中间层可以由一层镍和一层铜组成,在第一导电层上先镀上一层镍,再在这层镍上镀上一层铜。此外中间层也可以是多组分的混合物做的单层,例如由镍和铜组成的混合物的单一层。
由前所述可以知道,对中间层的基本要求是至少提供一种扩散组分使之扩散到第一和第二导电层中以增强它们的粘合力,同时又对第二导电层的导电性能没有明显的有害影响。例如,在第二导电层的铜里扩散了中间层的镍以后就增大了第二导电层的电阻,因而,尽管从中间层扩散来的镍增强了第二导电层与第一导电层的粘合力,但还是要限制镍向第二导电层扩散的程度,以减小第二导电层电阻率的增加。从这一点考虑,最好不要使第二导电层的整个厚度方向上都扩散有镍,即不要把镍一直扩散到第二导电层并不与中间层接触的表面上。
虽然铜本身可以用作中间层,但是中间层还是包括镍和铜两种组分为好。用铜作中间层有缺点,因为作为中间层的铜镀层是多孔的,这就可能渗入湿气到孔中,水分会产生离子而腐蚀界面。若用镍和铜的组合作为中间层即可避免出现这样的问题。
第二导电层最好是铜,而且第一导电层最好从Mo、W和Mo-Mn中选择一种材料。例如,将第一导电层如钨层、中间层和第二导电层如铜层迭起来在氮保护气氛中焙烧,就可使中间层中的至少一种组分扩散,但却不会使作为第一导电层的铜发生任何氧化反应。
附图的简要说明
图1是一工艺流程图,表示本发明的方法的一个实施例。
图2和图3是根据图1所示的加工步骤在不同阶段的多层陶瓷电路板的剖视图。
图4表示中间层的扩散组分沿布线图形的厚度方向上的分布曲线,所说的布线图形是用图1所示的方法制成的。
图5和图8表示多层陶瓷电路板在加工中的剖视图。
图6和图7表示根据图1所示的加工步骤,在制造的不同阶段时的剖视图,这是在一个实施例中制造的电路板的一角。
最佳实施例的详细说明
下面将叙述本发明的第一个实施例,参照图1、2和3,步骤Ⅰ、Ⅱ、Ⅳ和Ⅴ(如图1所示)在前述的美国专利3,838,204中已为公众所知。步骤Ⅰ是包括在坯片1上冲出连通孔3,这种坯片正是形成陶瓷基片的预构件;在步骤Ⅱ中,将金属浆料填进连通孔3中(例如用Mo、Mo-Mn和W中的一种金属来填充)。在步骤Ⅱ中还要将金属浆料用丝网印的方法印在坯片1上,印成所要求的导电层图形。在步骤Ⅲ中,用传统的丝网印的方法在坯片1涂覆金属浆料和不涂金属浆料的面上印上一层绝缘物浆料7(例如氧化铝),在步骤Ⅴ,烧结以后,绝缘浆料7就变成了一层绝缘层使多层电路板的各层布线图形相互隔开。
在如图2所示的多层陶瓷电路板中,在坯片1的上面重复一遍步骤Ⅱ和Ⅲ以形成金属浆料层5′和绝缘浆料层7′。依此类推,步骤Ⅱ和Ⅲ经多次重复就使坯片1的每一面上的布线图形增加到所要求的层数。
图2所示的电路板,经步骤Ⅳ冲压成最终的形状,在步骤Ⅴ中烧结成绝缘层和陶瓷板,而且还形成了多层金属的布线图形,这在该技术领域是熟知的。
进一步参照图1、2和3,烧结后进入步骤Ⅵ,在层5(图2中在坯片1的下面)和5′(图2中坯片1的上面)暴露出来并且分别为阱壁72和72′所包围的表面上形成了一层镍(Ni),其厚度为5μm或更厚一些,这层镍可以用镀镍的方法形成。以镀镍为例,镍层可以用电镀的方法和化学镀的方法形成,这是现有技术所公知的。化学镀液有镍-磷(Ni-P)镀液和镍-硼(Ni-B)镀液,从工业生产的观点出发,采用化学镀更好一些,但如果多层陶瓷板的结构或形状比较复杂,那么采用电镀的方法是比较合适的。由于在镍-磷(Ni-P)镀液中沉积的速率比在镍-硼(Ni-B)镀液中沉积的速率快2~5倍,因此,用镍-磷(Ni-P)镀液更好些。
然而,由于用Ni-P镀液所产生的Ni层的熔点大约为900℃,因此Ni-P镀仅仅适用于在步骤Ⅸ中焙烧温度远远低于该镍层熔点例如600℃的情况下,以防止镍在步骤Ⅸ中焙烧时被熔化。关于这一点必须注意,作为第二导体层的铜厚膜在步骤Ⅸ中焙烧温度为600°~1100℃,从而由镍-磷(Ni-P)镀液所产生的Ni层在步骤Ⅸ中焙烧的温度只能低于900℃。
在步骤Ⅶ中,用传统的方法镀铜形成铜镀层13;铜镀层13的厚度最好是步骤Ⅵ中所形成的镍镀层厚度的两倍。
在步骤Ⅶ和Ⅷ之间,可以进行一次退火热处理,其温度为500°~1000℃,时间为5~10分钟。这种退火热处理可以在惰性气体如氮气(N2)或氩气(Ar)中,或者在还原气体中,其还原气体是由上述惰性气体混合5%或更多的氢气(H2)而成。如果退火热处理温度高于600℃,那么用还原气体比用惰性气体保护更好些。例如在900℃的高温下,以用还原气体为好,因为在这样高的温度下中间层的组分镍(Ni)在惰性气体中容易被氧化,其氧化物出现在铜镀层的表面上会引起铜镀层的表面氧化。
在步骤Ⅷ中,用传统的丝印方法印刷一层铜浆料而形成一层铜厚膜15作为第二导电层,然后将图3所示的多层陶瓷电路板烘干。
在步骤Ⅸ中,将制成的多层电路板构件放在600°~1100℃的高温下焙烧,最好用氮气(N2)作为保护气体。焙烧以后,第一导电层5、5′和铜厚膜15之间就形成了一层扩散层。图4表示图3中的A-A′断面上Ni和Cu的分布曲线,这是用X-射线分析仪对化学元素进行定量分析的结果。从图中可以看出,在钨层5、5′(第一导电层)和铜厚膜15(第二导电层)中都扩散有Ni和Cu,在所形成的导电层装置之间起到粘合的作用。
图5表示在步骤Ⅵ和Ⅶ之间阶段的多层陶瓷电路板的剖视图。用氧化铝作为坯片1的材料,钨浆料用作第一导体层5,氧化铝浆料用作绝缘层7。步骤Ⅴ中的烧结是在还原气氛中进行的,在1600℃的温度下持续1~2小时(最好1小时),而在步骤Ⅵ中采用化学镀的方法。
图6是图5所示的构件在形成铜层以后的放大剖视图,其中铜镀层是用化学镀的方法沉积而成。这里,在步骤Ⅶ和Ⅷ之间进行一次退火热处理,在还原气氛中,700℃的温度下持续10分钟,把Ni和Cu扩散到Ni和Cu镀层内。
形成铜厚膜15的铜浆料可以用9922号浆料,这种浆料由杜邦公司(E.I.Dupont de Nemours & Co)生产;例如,可以用丝网印的方法在绝缘浆料层7所形成的绝缘层上面以及在中间层上面印上这种浆料,如图7所示。铜浆料层的厚度为10~15μm,最好为10μm。随后就可进入下一步骤Ⅸ,在氮气气氛中、900℃高温下焙烧10~30分钟(最好10分钟)。
在扩散层14和绝缘层7上面,铜厚膜的粘合力分别为大约10公斤/毫米2和4公斤/毫米2,这样就可以清楚地看出在扩散层处其粘合强度有了改善(即增强了粘合力)。
在第二个实施例中,用Mo-Mn浆料作为第一导体层5,在步骤V中,烧结在还原气氛中、1650℃的高温下进行。这种烧结是在完成了图1所示的步骤Ⅱ但还没有完成步骤Ⅲ和Ⅳ的情况下进行的。在步骤Ⅵ中,是从Ni-P镀液中沉积Ni,其镀层厚度大约为3μm,所用的镀液中含有次磷酸钠。本实施例中,在步骤Ⅵ和Ⅶ之间进行一次退火热处理以增强Ni镀层与第一导体层的粘合力,退火热处理的温度为700℃并且在80%的氮气和20%的氢气所组成的混合气体保护下进行。用含有硫酸铜的镀铜液电镀一层铜形成步骤Ⅶ中的铜镀层,其厚度为15μm。铜浆料在步骤Ⅷ中使用,它可以在600℃的温度下焙烧,而且焙烧是在氮气保护下进行的。
图8表示本实施例的多层陶瓷电路板的剖视图。在Cu厚膜的每一点上测出粘合力都大于1公斤/毫米2。
虽然我们给出并叙述了本发明的几个实施例,但是,正如本领域的普通技术人员所知,上述实施例是易于改变和改型的,所以不应该仅仅局限于前述的实施例,因此我们不打算限定给出的和叙述的详细细节,但我们将要用附加的权利要求把所有这样的改型都包括进去。
Claims (24)
1、一种多层陶瓷电路板,其特征包括:
a)陶瓷基片具有相对的面;
b)第一导电层装置在所说的陶瓷基片的至少一个面上;
c)第二导电层装置在所说的第一导电层装置的上面,其中所说的电路板还包括:
d)扩散层装置在所说的第一导电层装置和第二导电层装置之间,并作为第一和第二导电层装置的粘合装置。
2、根据权利要求1所说的多层陶瓷电路板,其中所说的第一导电层装置至少以第一种导电材料为主,而所说的第二导电层装置至少以第二种导电材料为主形成,扩散层装置中含有的至少一种组分扩散到第一和第二导电层装置两者中去。
3、根据权利要求2所说的多层陶瓷电路板,其中所说的第一导电材料选自包括Mo、W和Mo-Mn组的材料。
4、根据权利要求3所说的多层陶瓷电路板,其中所说的第二种导电材料包括Cu。
5、根据权利要求3所说的多层陶瓷电路板,其中所说的扩散层装置含Ni。
6、根据权利要求3所说的多层陶瓷电路板,其中所说的扩散层装置含Cu。
7、根据权利要求3所说的多层陶瓷电路板,其中所说的扩散层装置含Ni和Cu。
8、根据权利要求2所说的多层陶瓷电路板,其中所说的第二种导电材料包括Cu。
9、根据权利要求1所说的多层陶瓷电路板,其特征在于,在陶瓷基片装置的至少一个面上有至少一层绝缘层,在陶瓷基片装置和绝缘层之间插入导电材料层,其中至少一层绝缘层上至少有一个窗孔,穿过窗孔把一边的导电材料层与在绝缘层另一边相对的导电材料层实现电连接,第二导电层装置用所说的导电材料层通过所说的扩散层装置和所说的第一导电层装置实现电连接。
10、根据权利要求9所说的多层陶瓷电路板,其特征在于,包括许多层绝缘层,在相邻的两层绝缘层之间插入导电材料层,多层绝缘层中的每一层上至少有一个窗孔,穿过窗孔使绝缘层一边的导电材料层与位于同一绝缘层相对的另一边的导电材料层实现电连接。
11、根据权利要求10所说的多层陶瓷电路板,其中所说的第二导电层装置位于从陶瓷基片装置起的多层绝缘层的最远的露出面上;所说的扩散层装置穿过最远的那层绝缘层窗孔向外延伸;其中所说的第一导电层装置至少构成了最远的那层绝缘层相对于露出面的另一边面上导电材料层的一部分。
12、根据权利要求9所说的多层陶瓷电路板,其中所说的第二导电层装置位于绝缘层的露出地面上;其中所说的扩散层装置至少穿过绝缘层上的一个窗孔向外延伸;以及其中所说的第一导电层装置至少构成了插入到陶瓷基片和至少一层绝缘层之间的导电材料层的一部分。
13、根据权利要求1所说的多层陶瓷电路板,其中在陶瓷基片装置的两面都有第一导电层装置,通过陶瓷基片装置的窗孔实现陶瓷基片装置两边第一导电层装置的电连接。
14、一种制造多层陶瓷电路板的方法,其特征在于,包括如下步骤:
a)在陶瓷绝缘基片上设置第一导电层;
b)在所说的第一层上设置能向所说的第一层中扩散至少一种组分的第二层;
c)在所说的第二层上设置第三层,第三层是导电的,并且至少有一种组分能够扩散到第三层中去;以及
d)所说的至少一种组分扩散到所说的第一层和第三层两者中去。
15、根据权利要求14所说的方法,其中设置第二层的步骤包括所说的至少一种组分镀到所说的第一层上。
16、根据权利要求14所说的方法,其中设置第二层的工序有,第一步在所说的第一层上设置第一金属层,第二步在所说的第一金属层上设置第二金属层。
17、根据权利要求16所说的方法,其中所说的第一金属层和第二金属层是不同的金属,而且分别由所说的不同金属镀层形成。
18、根据权利要求17所说的方法,其中所说的第一层选自包括Mo、W和Mo-Mn组的材料;其中所说的第一金属层有Ni;而所说的第二金属层和所说的第三层有Cu。
19、根据权利要求14所说的方法,其特征在于,还包括在步骤b)和d)之间进行一次退火热处理。
20、根据权利要求14所说的方法,其中在设置第一层以前,先把一层导电材料层设置在坯片上以形成陶瓷绝缘基片,在所说的导电材料设置在坯片上以后,再在导电层材料层上形成绝缘层,所说的绝缘层有窗孔,通过所说的绝缘层窗孔以便实现导电材料层之间的电连接,所说的制作在绝缘层上的第一层与导电材料相互电连接。
21、根据权利要求20所说的方法,其中在形成绝缘层以后,而在设置第一层以前对构件进行一次热处理,烧结坯片从而形成陶瓷绝缘基片。
22、利用权利要求21的工艺制造的产品。
23、利用权利要求14的工艺制造的产品。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60076574A JPS61236192A (ja) | 1985-04-12 | 1985-04-12 | セラミツク基板の電極形成方法 |
| JP76574 | 1985-04-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN86103221A true CN86103221A (zh) | 1987-04-01 |
Family
ID=13609015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN198686103221A Pending CN86103221A (zh) | 1985-04-12 | 1986-04-12 | 多层陶瓷电路板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4713494A (zh) |
| JP (1) | JPS61236192A (zh) |
| CN (1) | CN86103221A (zh) |
| DE (1) | DE3612261A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103607837A (zh) * | 2013-10-21 | 2014-02-26 | 溧阳市东大技术转移中心有限公司 | 一种印刷电路板结构 |
| CN104349586A (zh) * | 2013-07-31 | 2015-02-11 | 黄小蔓 | 一种陶瓷基锰覆线pcb及其制备方法 |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714105B2 (ja) * | 1986-05-19 | 1995-02-15 | 日本電装株式会社 | 混成集積回路基板及びその製造方法 |
| US4931144A (en) * | 1987-07-31 | 1990-06-05 | Texas Instruments Incorporated | Self-aligned nonnested sloped via |
| DE3735959A1 (de) * | 1987-10-23 | 1989-05-03 | Bbc Brown Boveri & Cie | Mehrlagige duennschichtschaltung sowie verfahren zu deren herstellung |
| US4882454A (en) * | 1988-02-12 | 1989-11-21 | Texas Instruments Incorporated | Thermal interface for a printed wiring board |
| US4963697A (en) * | 1988-02-12 | 1990-10-16 | Texas Instruments Incorporated | Advanced polymers on metal printed wiring board |
| US5243320A (en) * | 1988-02-26 | 1993-09-07 | Gould Inc. | Resistive metal layers and method for making same |
| JPH01248593A (ja) * | 1988-03-30 | 1989-10-04 | Ngk Insulators Ltd | セラミック多層配線基板 |
| DE3814863A1 (de) * | 1988-05-02 | 1989-11-16 | Siemens Ag | Verfahren zum herstellen von vielschichtenkeramik auf silikatbasis |
| US5502889A (en) * | 1988-06-10 | 1996-04-02 | Sheldahl, Inc. | Method for electrically and mechanically connecting at least two conductive layers |
| US5164547A (en) * | 1988-07-07 | 1992-11-17 | Texas Instruments Incorporated | Articles having a dielectric layer on a metal substrate having improved adhesion |
| JPH0272695A (ja) * | 1988-09-07 | 1990-03-12 | Toshiba Lighting & Technol Corp | 混成集積回路 |
| US4927983A (en) * | 1988-12-16 | 1990-05-22 | International Business Machines Corporation | Circuit board |
| JP2840271B2 (ja) * | 1989-01-27 | 1998-12-24 | キヤノン株式会社 | 記録ヘッド |
| JPH04234147A (ja) * | 1990-12-28 | 1992-08-21 | Sony Corp | 多層配線構造体 |
| EP0805493B1 (en) * | 1991-02-22 | 2007-02-28 | Canon Kabushiki Kaisha | Electrical connecting member and manufacturing method therefor |
| US5144228A (en) * | 1991-04-23 | 1992-09-01 | International Business Machines Corporation | Probe interface assembly |
| JP2738600B2 (ja) * | 1991-05-27 | 1998-04-08 | 京セラ株式会社 | 回路基板 |
| JPH04369288A (ja) * | 1991-06-17 | 1992-12-22 | Kyocera Corp | 回路基板 |
| US5386627A (en) * | 1992-09-29 | 1995-02-07 | International Business Machines Corporation | Method of fabricating a multi-layer integrated circuit chip interposer |
| US5389743A (en) * | 1992-12-21 | 1995-02-14 | Hughes Aircraft Company | Rivet design for enhanced copper thick-film I/O pad adhesion |
| JPH06223623A (ja) * | 1992-12-28 | 1994-08-12 | Internatl Business Mach Corp <Ibm> | 銅を素材とするペーストおよびセラミックパッケージ |
| US5727310A (en) * | 1993-01-08 | 1998-03-17 | Sheldahl, Inc. | Method of manufacturing a multilayer electronic circuit |
| US5416278A (en) | 1993-03-01 | 1995-05-16 | Motorola, Inc. | Feedthrough via connection |
| US5428190A (en) * | 1993-07-02 | 1995-06-27 | Sheldahl, Inc. | Rigid-flex board with anisotropic interconnect and method of manufacture |
| JP3471046B2 (ja) * | 1993-08-12 | 2003-11-25 | 富士通株式会社 | プリント基板の製造方法 |
| US5527998A (en) * | 1993-10-22 | 1996-06-18 | Sheldahl, Inc. | Flexible multilayer printed circuit boards and methods of manufacture |
| JPH07212045A (ja) * | 1994-01-21 | 1995-08-11 | Hitachi Ltd | 電子部品及びその製造方法 |
| US5834705A (en) * | 1994-03-04 | 1998-11-10 | Silicon Graphics, Inc. | Arrangement for modifying eletrical printed circuit boards |
| US6323435B1 (en) * | 1998-07-31 | 2001-11-27 | Kulicke & Soffa Holdings, Inc. | Low-impedance high-density deposited-on-laminate structures having reduced stress |
| JP2001210919A (ja) * | 1999-11-17 | 2001-08-03 | Sharp Corp | フレキシブル配線板およびそれを用いた電子機器 |
| US6586682B2 (en) * | 2000-02-23 | 2003-07-01 | Kulicke & Soffa Holdings, Inc. | Printed wiring board with controlled line impedance |
| JP3473601B2 (ja) * | 2000-12-26 | 2003-12-08 | 株式会社デンソー | プリント基板およびその製造方法 |
| US6486415B2 (en) * | 2001-01-16 | 2002-11-26 | International Business Machines Corporation | Compliant layer for encapsulated columns |
| KR100917081B1 (ko) * | 2001-03-14 | 2009-09-15 | 이비덴 가부시키가이샤 | 다층 프린트 배선판 |
| JP2005022956A (ja) * | 2003-07-02 | 2005-01-27 | Rohm & Haas Electronic Materials Llc | セラミックの金属化 |
| JP2005340687A (ja) * | 2004-05-31 | 2005-12-08 | Fujitsu Ltd | 積層基板及びその製造方法、かかる積層基板を有する電子機器 |
| JP4634977B2 (ja) * | 2006-08-15 | 2011-02-16 | Okiセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
| KR100896610B1 (ko) * | 2007-11-05 | 2009-05-08 | 삼성전기주식회사 | 다층 세라믹 기판 및 그 제조방법 |
| US9586382B2 (en) * | 2008-01-24 | 2017-03-07 | National Taiwan University | Ceramic/metal composite structure |
| KR100957787B1 (ko) * | 2008-03-24 | 2010-05-12 | 삼성전기주식회사 | 다층 기판 제조 방법 및 다층 기판 |
| DE102009029485A1 (de) | 2009-09-15 | 2011-03-24 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Keramikbauteils, Keramikbauteil und Bauteilanordnung |
| JP5367914B2 (ja) * | 2011-08-11 | 2013-12-11 | 古河電気工業株式会社 | 配線基板およびその製造方法ならびに半導体装置 |
| CN111868301A (zh) | 2018-03-28 | 2020-10-30 | 大日本印刷株式会社 | 布线基板以及制造布线基板的方法 |
| US20240092701A1 (en) * | 2022-09-16 | 2024-03-21 | Nichia Corporation | Ceramic sintered body substrate, light-emitting device, and manufacturing methods thereof |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB874965A (en) * | 1958-07-09 | 1961-08-16 | G V Planer Ltd | Improvements in or relating to electrical circuits or circuit elements |
| BE631489A (zh) * | 1962-04-27 | |||
| US3838204A (en) * | 1966-03-30 | 1974-09-24 | Ibm | Multilayer circuits |
| US3576668A (en) * | 1968-06-07 | 1971-04-27 | United Aircraft Corp | Multilayer thick film ceramic hybrid integrated circuit |
| US3778530A (en) * | 1971-04-01 | 1973-12-11 | W Reimann | Flatpack lead positioning device |
| DE2202077A1 (de) * | 1971-05-17 | 1972-11-30 | Hochvakuum Dresden Veb | Verfahren zur Herstellung von Mehrlagenleiterplatten |
| US3725743A (en) * | 1971-05-19 | 1973-04-03 | Hitachi Ltd | Multilayer wiring structure |
| DE2509912C3 (de) * | 1975-03-07 | 1979-11-29 | Robert Bosch Gmbh, 7000 Stuttgart | Elektronische Dünnfilmschaltung |
| US4311768A (en) * | 1977-12-22 | 1982-01-19 | Gould Inc. | Printed circuit board having mutually etchable copper and nickel layers |
| US4340618A (en) * | 1981-03-20 | 1982-07-20 | International Business Machines Corporation | Process for forming refractory metal layers on ceramic substrate |
| JPS5936948A (ja) * | 1982-08-25 | 1984-02-29 | Hitachi Ltd | セラミツクス基板 |
| JPS5975695A (ja) * | 1982-10-23 | 1984-04-28 | 日本碍子株式会社 | セラミツク厚膜回路基板 |
| GB2134136B (en) * | 1983-01-19 | 1986-03-26 | Shell Int Research | An electronic conduit and a method of manufacturing it |
| JPS59167096A (ja) * | 1983-03-11 | 1984-09-20 | 日本電気株式会社 | 回路基板 |
| US4541035A (en) * | 1984-07-30 | 1985-09-10 | General Electric Company | Low loss, multilevel silicon circuit board |
-
1985
- 1985-04-12 JP JP60076574A patent/JPS61236192A/ja active Granted
-
1986
- 1986-04-11 DE DE19863612261 patent/DE3612261A1/de not_active Withdrawn
- 1986-04-12 CN CN198686103221A patent/CN86103221A/zh active Pending
- 1986-04-14 US US06/851,729 patent/US4713494A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104349586A (zh) * | 2013-07-31 | 2015-02-11 | 黄小蔓 | 一种陶瓷基锰覆线pcb及其制备方法 |
| CN103607837A (zh) * | 2013-10-21 | 2014-02-26 | 溧阳市东大技术转移中心有限公司 | 一种印刷电路板结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61236192A (ja) | 1986-10-21 |
| US4713494A (en) | 1987-12-15 |
| JPH0525199B2 (zh) | 1993-04-12 |
| DE3612261A1 (de) | 1986-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN86103221A (zh) | 多层陶瓷电路板 | |
| US5329695A (en) | Method of manufacturing a multilayer circuit board | |
| EP0100175B1 (en) | Chip capacitor having a compliant termination | |
| US5439732A (en) | Ceramic multi-layer wiring board | |
| US5309629A (en) | Method of manufacturing a multilayer circuit board | |
| CN1145205C (zh) | 阵列型多芯片器件及其制造方法 | |
| JPH0837127A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| US5084323A (en) | Ceramic multi-layer wiring substrate and process for preparation thereof | |
| JPS5874030A (ja) | 電子部品、導電皮膜組成物及び製造方法 | |
| JPH06169173A (ja) | 窒化アルミニウム質基板の製造方法 | |
| JP2005268672A (ja) | 基板 | |
| JPS62242324A (ja) | チツプコンデンサ− | |
| JP2816742B2 (ja) | 回路基板 | |
| JPH11340086A (ja) | 積層セラミック電子部品の製造方法 | |
| JP2738600B2 (ja) | 回路基板 | |
| JPH0466688B2 (zh) | ||
| JP3792642B2 (ja) | 配線基板およびその製造方法 | |
| JP2842707B2 (ja) | 回路基板 | |
| JP2798566B2 (ja) | 回路基板の製造方法 | |
| JP2866512B2 (ja) | 配線基板 | |
| JP3857219B2 (ja) | 配線基板およびその製造方法 | |
| JP3810206B2 (ja) | 配線基板 | |
| JPS62242323A (ja) | チツプコンデンサ− | |
| JP2720063B2 (ja) | 配線基板の製造方法 | |
| JPH0447476B2 (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |