CS238597B1 - Zapojení hodinových obvodů 3 řízenou bodou taktu - Google Patents

Abstract

Zapojení hodinových obvodů s řízenou dobou taktu se dvěma monostabilními obvody tvořícími hodinový oscilátor. Výstup druhého monostabilního obvodu je spojen se vstupem prvního monostabilního obvodu, jehož výstup je připojen k prvnímu vstupu prvního přepínače, jehož výstup je spojen se vstupem druhého monostabilního obvodu. Další vstupy prvního přepínače jsou spojeny s výstupy synchronizačních obvodů. Zapojení hodinových obvodů s řízenou dobou taktu je určeno pro specializované procesory a jiná programem řízená zařízení.

Description

Vynález se týká zapojení hodinových obvodů s řízenou dobou taktu určených pro specializované procesory a jiná programem řízená zařízení.

Dosud známá zapojení hodinových obvodů mají pevnou dobu taktu, nebo několik dob taktu pevně stanovených a obvykle stabilizovaných pomocí krystalového oscilátoru· Při provádění instrukcí nebo příkazů, zadávaných programem, se pracuje bu5 s pevným instrukčním cyklem, nebo se program volí podle druhu instrukce jedna z několika délek cyklu·

Nevýhodou tohoto řešení je nutnost používat při provádění akcí závislých na vnějších signálech bu3 programovaných smyčel^ nebo vnějších zásahů do probíhajících programů, což bývá bučí čaeově nebo materiálově náročné a při časově napjatých akcích může vést k neúnosnému zpoždění reakce na řídící povely.

Tyto nedostatky známých zapojení hodinových obvodů progra* mem řízených zařízení jsou odstraněny řešením zapojení hodinových obvodů s řízenou dobou taktu podle vynálezy jehož podstata spočívá v tom, že výstup prvního monostabilního obvodu je připojen k prvnímu vstupu prvního přepínače. Výstup prvního přepínače je spojen se vstupem druhého monostabilního obvodu·

238 597

Další vstupy prvního přepínače jsou spojeny s výstupy synchronizačních obvodů.

Druhý vstup prvního přepínače je spojen s výstupem třetího monostabilního obvodu. Vstup třetího monostabilního obvodu je spojen s výstupem prvního monostabilního obvodu.

Třetí vstup prvního přepínače je přes tvarovací obvod spojen s druhým přepínačem.

čtvrtý vstup prvního přepínače je přes číslicově časový převodník spojen s výstupem zdroje číslicových signálů.

Mezi výstup prvního přepínače a vstup druhého monostabilního obvodu je zapojen logický obvod.

Výstup prvního přepínače je spojen s adresovým vstupem adresových obvodů řídící p®F?&i<>

řídicí vstup prvního přepínače a řídící vstup logického obvodu jsou spojeny pomocí řídícího vedení s výstupem řídící paměti.

Předností uvedeného zapojení hodinových obvodů s řízenou dobou taktu, vyplývající z použití obvodů umožňujících na základě volitelného vnějšího signálu řídit dobu taktu oscilátoru, z něhož se odvozují potřehné hodinové signály, je možnost řídit trvání nebo průběhy různých řídicích akcí bezprostředně z řízených procesů. To jednak přispívá podstatnou měrou k pohotovosti řídící aktivity a ke zkrácení reakce systému, jehož jsou hodinové obvody součástí, na vnější děje a jednak může přispět i k snížení spotřeby materiálu nutného k zpracování vnějších signálů.

Příklad blokového schéma zapojení hodinových obvodů v provedení, které objasňuje variabilitu volitelných funkcí /obr.l/ sestává z prvního a druhého monostabilního obvodu 1 a 2 , které tvoří hodinový oscilátor 20, přičemž výstup 21 druhého monostabilního obvodu £ je spojen jednak se vstupem 12 prvního monostabilního obvodu a jednak se vstupem 42 upravovačích obvodů 4. Výstup 11 prvního monostabilního obvodu i je připojen k prvnímu vstupu 32 prvního přepínače 2» jehož výstup 31 je přes logický obvod % spojen se vstupem 22 druhého monostabilního obvodu 2. Další vstupy 33. 34. 35. 25» 21» 38 prvního přepínače 2 jsem spojeny s výstupy synchronizačních obvodů 60« druhý vstup 33 je spojen s výstupem 61 třetího monostabilního obvodu 6, jehož vstup 62 je spojen a výstupem 11 prvního monostabilního obvodu 1.

238 597

Třetí vstup 34 prvního přepínače 2 je spojen s výstupem 71 tvaróvacího obvodu 2» jehož vstup je spojen s druhým přepíná· čem 8» čtvrtý vstup 35 prvního přepínače 2 3® spojen s výstu· pem 91 číslicově*časového převodníku fa jehož vstup 92 je spo· jen s výstupem 101 zdroje 10 číslicových signálů» Výstup 31 prvního přepínače 2 j^e dále spojen s adresovým vstupem 110 adresových obvodů 11 řídící paměti 12, jejíž výstup 121 je spo· jen pomocí řídicího vedení jednak s řídícím vstupem 39 prvního přepínače 2 ^a jednak s řídícím vstupem 53 logického obvodu 2·

Na obr.^sou znázorněny časové průběhy napěťových signálů ve vyznačených bodech obvodu.

Pro interval jsou znázorněny průběhy napěťového signálu na výstupu 11 prvního monostabilního obvodu i a na výstupu £1 druhého monostabilního obvodu 2jtj« na výstupu hodinového oscilátoru 20.

Pro interval Τ-θ jsou znázorněny průběhy napětí na výstupu 11 prvního monostabilního obvodu 1 , na výstupu 61 třetího monosta* bilního obvodu 6 a na výstupu 21 druhého monostabilního obvodu fa

V intervalu Τθ jsou znázorněny průběhy napěťových signálů na výstupu 11 prvního monostabilního obvodu'l, na výstupu 71 tvaro· vacího obvodu 2 a na výstupu 21 druhého monostabilního obvodu fa

Funkce zapojení hodinových obvodů je následující:

Napěťový signál z výstupu 21 řízeného hodinového oscilátoru 20 je transformován v upravovačích obvodech na soustavu hodinových impulsů na jejich výstupu 41. Synchronizační obvody 60 obsahují prostředky pro vytváření nebo tvarování výstupních signálů na vstupech 33 až 38 prvního přepínače 2· Těmito signály je řízena délka taktu. Logický obvod 2t který může být případně vypuštěn a nahrazen přímým propojením výstupu 31 prvního přepínače 2 ^se vstupem 22 druhého monostabilního obvodu 2, umožňuje zavést na vstup 22 druhého monostabilního obvodu 2 podle volby uskutečněné řídícím signálem na řídícím vstupu 53 logického obvodu 2 signál z výstupu prvního přepínače ^nebo inverzi tohoto signálu , tj. realizovat např. logickou operaci * 52 . 53 + 55 . 53

Jsou-li první přepínač fa a logický obvod 2 nastaveny pomocí řídících signálů na řídicích vstupech 53 a 39 do stavu, ve kterém se

238 597 na vstup druhého monostabilního obvodu 2 přivede signál z výstupu 11 prvního monostabilního obvodu 1, je druhý monostabil*· ní obvod £ /obr.2/ odstartován zápornou změnou signálu z výstupu 11 prvního monostabilního obvodu přičemž první monosta* bilní obvod £ Je vždy odstartován zápornou změnou signálu na výstupu 21 druhého monostabilního obvodu 2 /situace v intervalu Tjj/© Za těchto okolností má napěťový signál z výstupu 21 řízeného hodinového oscilátoru 20 pevný kmitočet, jehož perioda je dána dobami výkyvu /taktů/ Tj a Tg obou monostabilních obvodů 1 a 2.

V intervalu T_B jsou první přepínač 3 ^a logický obvod % ve stavu, kdy se na vstup 22 druhého monostabilního obvodu 2 dostává napěťový signál z výstupu 61 třetího monostabilního obvodu 6 spouštěného zápornou změnou signálu z výstupu 11 prvního monostabilního obvodu 1. Za těchto okolností se prodlužuje doba výkyvu Tj prvního monostabilního obvodu i o dobu výkyvu Tg třetího monostabilního obvodu Perioda hodinového kmitočtu je dána součtem pevně dané doby taktu Tg a řízené doby taktu, složené v tomto případě z doby taktu Tj prvního monostabilního obvodu i a doby taktu Tg třetího monostabilního obvodu 6»

V intervalu Τθ je ve funkci třetí vstup 34 prvního přepínače 3. Druhý monostabilní obvod 2 je odstartován zápornou změnou napěťového signálu z výstupu 71 tvarovacího obvodu £ vyvolanou přepnutím druhého přepínače 8. ₄V tomto případě se doba prvního taktu výstupního signálu řízeného hodinového oscilátoru 20 prodlužuje o interval Τγ.

Číslicově časový převodník 2. řízený číslicovým vstupem 92 může pracovat jako třetí monostabilní obvod 6 , ale doba jeho výkyvu je úměrná hodnotě zadaného číslicového vstupu. Napěťový signál na vstupu 38 prvního přepínače £ může být přiveden z procesu řízeného programovým zařízením, jehož jsou hodinové obvody s řízenou dobou taktu součástí a umožnit po přepnutí prvního přepínače 3 do polohy příslušné vstupu 38 a logického obvodu 3 do stavu zajišťujícího invertování napěťového signálu na jeho vstupu 52 prodloužení doby Tj prvního taktu hodinového kmitočtu do okamžiku kladné změny signálu na vstupu 38 prvního přepínače 3»

Pro využití součástí hodinových obvodů k řízení průběhu programů je v zapojení napěťový signál z výstupu 31 prvního přepínače 3 přiveden na vstup 112 adresových obvodů 11 řídící parně5

238 597 ti 12, která je na svém výstupu 121 zdrojem signálů řídícího vedení, použitého i k řízení prvního přepínače 2 ^na jeho řídi cím vstupu 22 a logického obvodu % ^na jeho řídicím vstupu 53« Adresové obvody 11 jsou připojeny svým adresovým výstupem 111 k adresovému vstupu 122 řídicí paměti 12.

Claims (7)

1, Zapojení hodinových obvodů s řízenou dobou taktu se dvěma monostabilními obvody, tvořícími hodinový oscilátor, přičemž výstup druhého monostabilního obvodu je spojen se vstupem prvního monostabilního obvodu, vyznačené tím ,, že výstup /11/ prvního monostabilního obvodu /1/ je připojen k prvnímu vstupu /32/ prvního přepínače /3/, jehož výstup /31/ je spojen se vstupem /22/ druhého monostabilního obvodu /2/, přičemž další vstupy /33» 34» 35, 36, 37, 38/ prvního přepínače /3/ jsou spojeny s výstupy synchronizačních obvodů /60/

2, Zapojení hodinových obvodů podle bodu 1., vyznačené tím _t že druhý vstup /33/ prvního přepínače /3/ je spojen s výstupem /61/ třetího monostabilního obvodu, jehož vstup /62/ je spojen s výstupem prvního monostabilního obvodu /1 /·

3, Zapojení hodinových obvodů podle bodu 1 a 2 , vyznačené tím , že třetí V3tup /34/ prvního přepínače /3/ je přes tvarovací obvod /7/ spojen s druhým přepínačem /8/,

4» Zapojení hodinových obvodů podle bodu 1,, 2, a 3 , vyznačené tím , že čtvrtý vstup /35/ prvního přepínače /3/ je přes číslicově časový převodník /9/ spojen s výstupem /101/ zdroje /10/ číslicových signálů,

5. Zapojení hpdinových obvodů podle bodů 1. až 4 , vyz načené tím , že mezi výstup /31/ prvního přepínače /3/ a vstup /22/ druhého monostabilního obvodu /2/ je eapojen logický obvod /5/,

6. Zapojení hodinových obvodů, podle bodů 1 až 5 , vyznačené tím , že výstup /31/ prvního přepínače /3/ je spojen s adresovým vstupem /112/ adresových obvodů /11/ řídící paměti /12/,

7· Zapojení hodinových obvodů podle bodů 1. až 6., vyznačené tím , že řídící vstup /39/ prvního přepínače /3/ a řídící vstup /53/ logického obvodu /5/ jsou spojeny pomocí řídícího vedení s výstupem /121/ řídfcí paměti /12/.