JPS63292246A - プログラム評価装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明に、動作クロックを停止させる低消費電力モード
（９下シタンパイモード１という）を備えたマイクロコ
ンピュータ（以下””イコｙ’という）が実行するプロ
グラムを開発評価するプログラム評価装置に関する。

〔従来の技術〕

近来、マイコンは高集積化に伴う消費電力の増加を抑え
る対策の為と、耐ノイズ性向上の為にＣＭＯＳプロセス
を用いて設計されるようになってきた。ＣＭＯＳマイコ
ンでは、より一層の低消費電力化のため、動作が不要な
時に動作クロックを停止せしめ消費電力を低下させるス
タンバイモードを一般に備えている。かかるマイコンを
使用するためＶＣ，ユーザーはマイコンに実行させるプ
ログラムを開発しなければならない。開発されたプログ
ラムはプログラムメモリに記憶され、実際にマイコン制
御するために使用される。この時、かかるプログラムを
開発および評価するためにマイコン開発装置が用いられ
ている。マイコン開発装置には実際のマイコンと同一の
動作が要求されるため、実際のマイコンと同一の機能を
有し、さらにマイコン開発装置を動作させるために必要
な回路（以下１工ミユレーシ目ン回路１という）を備え
た評価用マイクロコンピュータ（エバテップ）が搭載さ
れている。

第９図ｒｉ従来のエバチーＩプの構成を示すブロック図
である。エバチップ１０ｒｔ開発評価されるべきプログ
ラムが格納されている外部メモリ２に接続され、それか
ら命令コードを読出して実行する。

読出された命令コードの実行は実際のマイコンと同じ中
央処理装置（以下”ＣＰＬＩ　”という）１で行なわれ
、必要に応じて周辺回路３を制御する。

また、ＣＰＵＩが演算処理を実行しない時は、内蔵され
ているスタンバイ制御回路５に指令を送ってスタンバ１
モードを設定する。エバチップ１０は実際のマイコンと
同様にＣＬＫ端子から人力されるクロック信号をクロヴ
ク制御回路６に人力し、位相の異なる２相のシステムク
ロックＣＫＩ、ＣＫ２（以下、単に“ＣＫＩ、ＣＫ２”
という）を内部で作成し、このＣＫＩ　、ＣＫ２に同期
して動作するように設計されている。スタンバイモード
が設定されると、スタンバイ制御回路５ｒｉクロツク制
御回路６を制御してシステムクロックを止める（実際に
は、たとえばＣＫＩＩ″１ルベル。

ＣＫ２を”０ルベルに固定してエバチップが動作しない
ようにしている。スタンバイモードの解除はマイコンの
機能であるＮＭＩ＜ノンマスカブルインタラブド）端子
が用いられる。ＮＭＩ端子に有効信号が入力されるとス
タンバイ１ｌｔｉｌ＠回路５はスタンバイモードを解除
し、停止中のＣＫＩとＣＫ２を発生させ、エバチップの
動作を再開きせる。一般のマイコンは、水晶発振器を用
いてクロック信号を作成しているが、スタンバイモード
中は水晶発振器の動作自体を停止させる場合がある。

この場合、スタンバイモードを解除して水晶発振器の発
振４作を再開するが、水晶の発振は機械振動の為発振が
安定するまで数１０ｍ秒の時間（以下１発振安定時間“
という）が必要となる。従って、この間ｄｃＫ１とＣＫ
２とが発生されないように制御されている。エバチップ
１０においてもマイコンと同−動作を行なうため同様な
回路で同様な制御が行なわれている。

さらに、マイコン開発装歓は正しいプログラムを開発す
るため、プログラム実行途中のｃｐｖ　ｉや周辺回路３
の状態（各レジスタのデータやステータス）を外部に読
出ず機能（以下１評価機能１という）を備えている。こ
の機能の実現するためにＣＰＵＩに対しマイコン開発装
置から割込み要求信号を発生させ％−発中のプログラム
の実行を一時中断させる必要がある。スーパーバイザイ
ンタラブド（ＳｖＩ）端子はかかる評価機能の実現のた
めに必要な割込み要求入力端子である。８ＶＩ端子に入
力された割込み要求信号（以下’　ｓＶＩ信号１という
）は、有効状態を判別する入力回路を介してＣＰＵ１に
入力される。これに応答してＣＰＵＬｒ１マイコン開発
装置の割込み要求信号に基づく割込み処理プログラムを
実行する。

ＳＶＩ信号は短時間の間に完全にノイズ除去を行ない、
かつＣＫ１またはＣＫ２と同期ざぜてＣＰＬＩＩに人力
する必要がある為、入力回路８ｒｉＣＫ１とＣＫ２を用
いて有効信号の検出と同期を行なっている。

マイコン開発装置において必要な他の制御信号の発生等
にエミュレークコン回路９により行なわれる構成である
。

〔発明が解決しようとする問題点〕

上述した従来のエバチップ１０には以下の欠点がある。

すなわち、マイコン開発装置においてはスタンバイモー
ド中にＣＰＵＩや周辺回路３からデータやステータスを
読出すことも必要である。しかし、入力回路Ｂｒ１ＣＫ
１　、ＣＫ２を用いて有効信号の判別を行なっているた
めスタンバイそ−ド中はこの入力回路８が動作しない。

従って、従来のマイコン開発装置でに、まずＮＭＩ信号
を人力してスタンバイモードを解除し、その後でＳｖＩ
信号を人力するように制御する必要がある。そしてこの
場合、ＮＭＩ信号の入力後１発振安定時間が経過してか
らＳＶＩ信号に対応する割込み処理が実際には実行され
る。従って、従来のエバチップ１０を用いたマイコン開
発装置では、ＳＶＩ信号とマイコンの応用回路に影響が
ないように制御されたＮＭＩ信号との２信号を制御する
複雑な信号制御が必要であるという欠点、およびＳＶＩ
信号入力より発振安定時間経過後でなければ割込み処理
を実行できずリアルタイム性に欠けるという欠点がある
。さらに１通常動作で使うＮＭＩ信号を用いてクロック
制御回路６をスタンバイ状態から解除しているため、そ
れによってエバチップの内部状態が変化するという欠点
もある。

本発明ｒｔＮＭＩ信号を用いることな（，８ＶＩ信号の
入力によってスタンバイモードを直チニ解除できるよう
にするとともに、内部状態にも影響のない評価用マイク
ロコンピュータを提供することを目的とするものである
。

〔問題点を解決するための手段〕

本発明は、スタンバイモードの設定及び解除機能を有す
るマイクロコンピュータの実行するプログラムの開発Ｖ
こ使用されるプログラム評価装置において、スタンバイ
モード中に内部状態の読出しを要求する信号を受付ける
入力回路と、該入力回路からの出力により動作クロック
の停止を解除する解除手段とを有することを特徴とする
。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。第１図ａ本発明の一実施例のブロック構成図である。

第１図においてＣＰＬＩｉ内のプロクラムカウンタ１２
ｒｔ開発されるプログラムが格納されている外部メモリ
２から命令を読出すアドレスを発生する。プログラムカ
ウンタ１２からのアドレスに従って外部メモリ２がら脱
出された命令コードは命令制御回路１１に人力されて解
除される。その結果、Ｃ）’Ｌｌｌｒｉ命令コードに従
った演算処理を実行する。ＣＰＬＪ１ｒｉ内部ステータ
スや各種制御信号をマイコン開発装置に必要な制御信号
を発生する工ばユレーシ曹ン回路９に出力したり、必要
なステータスをそこから人力したりする。ＣＬＫ端子か
らげ定常的に１相のクロヴク信号が人力され、クロック
制御回路６及び分周器７に印加される。クロック制御回
路６は第９図と同様に位相の異なる２相のシステムクロ
ックＣＫＩ。

ＣＫ２を発生し、かつスタンバイモード時にこのＣＫ１
．ＣＫ２Ｏ発生を禁止してレベルの固定制ａを行ｆｘう
。ＣＫ１とＣＫ２ｒｆ入力回路８．ＣＰＵ１．周辺回路
３．タイミング回路に必要に応じて人力されている。分
周器７ｒｉクロック制飾回路６とは独立に２相クロツク
φ１とφ２（以下、単に１φ１１と１φ！１という）を
発生する。このクロックφｌ、φ２は夫々ＣＫ１．ＣＫ
２と同じクロックでよい。φ１とφ、ＨＣＫ１　、ＣＫ
２とともに入力回路８に入力される。タイミング回路４
ｒｊＣＫ１、ＣＫ２に基づきＣＰＵＩの演算処理に必要
なタイピング信号を発生しＣＰＵ１に入力する。普だ、
演算処理タイピングの最終を示すタイミング信号ＴＥ（
以下、単に’ＴＥ’という）に入力回路８にも人力され
る。スタンバイ制御回路５ｔ−ｊＣ１’Ｕ１から出力さ
れるＳＴ　ＯＰ　信号によってスタンバイモードを設定
し、ＮＭＩ入力によってスタンバイモードの解除を行な
う。また、スタンバイ制御回路５には入力回路８からス
タンバイモードの解除信号）（、ＥＬが新たに入力され
ている。入力回路８はＳＶＩ信号の有効状態を判別する
とともにこれを記憶し、出力として５ＳＶＩ信号を発生
する。８ＳＶＩ信号は命令制御回路１１に人力され、Ｃ
ＰＵＩＴｒｉこれに応答してマイコン開発装置の割込み
要求に対応する割込み処理プログラムを実行する。Ｓｖ
Ｉ信号に対応する割込み処理プログラムの実行中ｒｉ、
工はニレ−ジョン回路９の出力ＳＶＭＯＤが°０“とな
る。丁ＶＭ万１信号はプログラムメモリ２に入力され、
プログラムをＳＶＩ信号に対応する割込み処理プログラ
ムに切換える動作をする。凡８Ｔ信号はシステムセット
信号でエバチップ１０全体の初期化に使用される。

第２図に入力回路８の詳細な回路図である。第３図はス
タンバイ制御回路５の詳細な回路図である。第４図はク
ロック制御回路の詳細な回路図である。まず、８ＶＩ信
号に対するエバチップ１０の動作を第２図の回路図およ
び第５図のタイミング図を用いて説明する。

ＣＰ　ＩＪ　１の命令処理はタイばングＴ、、Ｔ２・・
・・・・Ｔｌ−１，ＴＩで規定されているものとする。

命令処理のタイピングＴ２でＳＶＩ信号が”Ｏ’（アク
チイブ）となると、Ｄラッテ８０げタイばングＴ、のφ
２で８ＶＩ信号の反転信号（インバータ９１の出力）を
人力し、続くタイばングＴ３のφ１でＤラッチ８１がＤ
ラッチ８０の出力を人力する。

Ｄラッチ８３の出力ｒｉｓＶＩ信号が＠１ｍのとき１０
″のため、夕づぐング１゛３ではアンド回路８４の出力
とＯＲ回路８９が出力が１１１となりＲ，ＰＬ。

信号が１となる。タイばングＴ３のφ雪でアンド回路８
５の出力は１１１となり、ＲＳフリヴブフロップ８７を
セ、ｙト（”ｘ＠）する。次のタイばングＴ４のＣＫＩ
でＤラッチ８４ｒ！凡Ｓフリップフロップ８７の出力を
人力し、オア回路８９の出力が１１１となる。いま８Ｖ
ＭＯＤ信号が１１″であるので、最終タイミングＴｌで
アンド回路９０の出力５ＳＶＩが１１１となる。最終タ
イミングＴＭで８ＳＶＩ信号がＩｌｌとなると命令制御
回路１１は次のタイピングＴ１からＳＶＩ信号に対応す
る割込み処理（以下’ＳＶＩ処理１という）を実行する
ように動作する。ＳＶＩ処理のタイピングＴ。

において、エミュレーション回路９ｒｉ、８ＶＭＯＤ信
号をａＯ“にする。ＳＶＩ処理の最終タイミングＴ１の
φ２でアンド回路８６の出力は１１１となりＲ８フリッ
プフロップ８７ｒｉリセツト（”Ｏ”）され出力が１０
１となる。しかし、最終タイミングＴ璽で８ＶＭＯＤが
ＩＤ曹のため８ＳＶＩ信号は１０″のままである。次の
ＳＶＩ信号による割込み処理プログラムの命令処理のタ
イミングＴ１のφ１でＤラッチ８８の出力が＠０１とな
る。

次に、システムクロックＣＫ１．ＣＫ２を停止させるス
タンバイモード（以下’５ＴＯＰモード１という）を８
ＶＩ人力により解除する動作について第３図および第４
図と第６図のタイピング図とを用いて説明する。ＣＰＬ
Ｉ　ｌｒｊ実行中の５ＴＯＰモードを設定する命令の最
終タイピング図の１つ前のタイピング’ｒｍ−１で５Ｔ
ＯＰ信号を６１１にする。この結果、ＣＫ２でアンド回
路５１と５３ｒｉ１となり、Ｒ８フリップフロヴブ５６
と５７がセｖ）されそれぞれの出力ｆｌ”　１　”とな
る。次のタイミングＴｍのＣＫＩでＤラッチ５８と５９
の出力ｓ’ｒｐｉと８　ＴＰ　Ｚｒｉ共ｒｃ　Ｉ　１１
となり、オア回路６１と６３の出力は１１１．インバー
タ６５とアンド回路６４の出力は０になる。つまり、Ｃ
Ｋｌは”１’、ＣＫ２は１０″に固定され、エバチップ
の動作がタイミングＴｓで停止する（ＳＴＯＰモードに
入る）。本実施例では、ＣＬＫ端子に印加されているク
ロック信号は分周器７にも入力されているので、φ１と
φ、ｒｔｓＴＯＰモード中であっても出力を続けている
。通常の８ＴＯＰモードの解除ｐ　Ｎ　八４　Ｉ端子へ
の有効信号入力を入力回路５５が検出しオア回路５４を
介してＩ（、Ｓフリップフロップ５７とリセットし出力
をｌＯ′にする。

ＣＫＩが１１１の為、８　’Ｉ’　Ｐ　１が１０１とな
り分周器６２か駈作を開始し、ＣＩとＣ２が発生する。

このときＲ，ＥＬ倍信号ｔ”ｏ’であり、アンド回路６
１．６２を介してＣＩとＣ２が人力される為。

カウンタ５０ぽカウントを開始し、発振安定時間分の０
１と０２をカウントした後出力を１１１にする。この結
果、オア回路５２を介してＲＳＳフリップフロップ５６
リセツトされ出力がｌ　□　Ｉとなる。ＣＫＩが１の為
、Ｄ５ッチ５８を介し、て５ＴＰ２がＯとなり、オア回
路６３とアンド回路６４からＣＫ１とＣＫ２が出力され
る。以上のようにして通常ｒｉｓＴＯＰモードが解除さ
れる。

いま、５ＴＯＰモード中にＳＶＩ信号がｌ　０１（アク
ティブ）となると、φｌ、φ２は出力状態にあるので入
力回路８からはφｌに同期してＲＥＩ。

信号が出力される。この結果、スタンバイ制御回路５の
オア回路５２及び５４を介してＲＳフリップフロ、ブ５
６と５７がリセットされ、出力がそれぞれ１０１になる
。この時、ＣＫ１が１の為、Ｄラッチ５８と５９を介し
て５ＴＰ２と５ＴＰＩがそれぞれ”０１になり１分周器
６２が動作し。

最終タイピングからエバチップの動作が再開される。５
ＴＯＰモードの最後のタイミングＴ璽で５ＳＶＩが人力
されると、ＣＰＵｌｒｊ次のタイミングＴ１よりＳＶＩ
処理を実行する。以上のようにＳＶＩ信号の人力に応答
して面ちに５ＴＯＰモードが解除されると共に、解除後
直ちに８ＶＩ処理の実行ができる。なお、１（、ｇＬ倍
信号１で８ＴＰ２が１のためナンド回路ｂ２が１となり
、アンド回路６０と６１の出力がそれぞれ’Ｏ’になる
ためカウンタ５０はこの時は動作しない。

次に、本発明の第２の実施例について第７図及び第８図
を用いて説明す為。第７図はスタンバイ制御回路５の他
の回路図、第８図はクロック制御回路６の他の回路図で
ある。この第２の実施例では、ＣＫＩ　、ＣＮ３は動作
しているが、ＣＰＵｔに供給されることが禁止させるス
タンバイモード（以下’ＨＡＬＴモードという）をＳＶ
Ｉ信号により解除する動作を説明する。

ＣＰＵＩがＨＡＬＴモードを設定する命令を実行すると
、５ＴＯＰモード設定命令と同様にタイｉ　／　りＴｍ
　−ｌでＨＡＬＴ信号を１１１にする。するとＣＮ３で
アンド回路５０２の出力ｄ’ｌ’となりＲ８フリップフ
ロップ５０４はセットされて出力が１１１となり、最終
タイばングＴｍのＣＫＩでＤラッチ５０５の出力ＨＬＴ
信号が１１１となる。この結果、オア回路６６の出力ｄ
　＃　ｔ　ｍ、インバータ６８．アンド回路６７の出力
ａ’ｏ”に固定される。つまり、ＣＰＵの動作クロック
ＣＰ［ＪＣＫＩとＣＰＵＣＫ２ｒｉそれぞれ＠１１と１
０１　に固定される。

ＨＡＬＴモードの解除において１通常動作時はＣＫＩ、
ＣＮ３により周辺回路３の制御や外部割込み要求入力端
子（図示せず）への信号人力により割込み要求信号を発
生させアンド回路５０１゜オア回路５０３を介して工ｔ
Ｓフリップフロップ５０４をリセットし、出力をＩ　□
　Ｉにし、ＨＬＴ信号をｌ　ＯｌにすることによりＨＬ
　’１”モードを解除する。

イマ、Ｓ　Ｖ　Ｉ信Ｍカ”　０　”　トｆｉルト、　１
％　Ｅ　Ｌ、［号が１１″となりＯＲ回路５０３の出力
が１１１となりＲＳフリップフロップ５０４がリセツト
され出力が１０′となる為１次のＣＫＩでＤラッチ５０
５の出力ＨＬＴが１０１となりＣＰＵＣＬＫｔ。

ＣＰＵＣＫ２はＣＫＩ、ＣＮ３に同期して動作するよう
になりＨＡＬＴモードが解除される。同時に８ＳＶＩ信
号によりＳＶＩ処理が実行される。

以上のように８ＶＩ信号によりＨＡＬＴモードをエバチ
ップの内部状態を変更することなぐ解除してＳＶＩ処理
を実行できる。

〔発明の効果〕

以上説明したように２本発明ｒｉｓＶＩ信号によりスタ
ンバイモードを直ちに解除する機能を有し。

スタンバイモード中のマイコン開発装置からの割込み要
求に対し８ＶＩ信号のみの制御を行なうだけでエバチッ
プの内部状態に影響を与えることなく直ちにＳＶＩ処理
を実行できるという優れた効果があり、従来の欠点をす
べて解決することができる。

【図面の簡単な説明】

第１図は本発明を実施したエバチップのブロヴク図、第
２図汀入力回路の詳細図％第３図はスタンバイ制御回路
の詳細図、第４図はクロック制御回路の詳細図、第５図
ｄ８ＶＩ処理のタイミング図、第６図ｒｊｓＴＯＰモー
ドをｓＶＩ信号ニヨり解除する場合のタイミング図、第
７図にスタンバイ制御回路の他の詳細図、第８図はクロ
ック制御回路の他の詳細図、第９図は従来のエバチップ
のブロック図である。 １・・・・・・ＣＰＵ、２・・・・・・プログラムメモ
リ％　３・・・・・・周辺機能、４・・・・・・タイミ
ング回路、５・・・・・・スタンバイ制御回路、６・・
・・・・クロック制御回路％７・・・・・・分周器Ｓ８
・・・・・・入力回路、９・・・・・・エミュレータ１
フ回路。 代理人　弁理士　　内　原　　　皿　°パパ日 消／図 ／泉Ｔ 右６図 躬７図（従束例少

Claims (1)

【特許請求の範囲】
1. 動作クロックを停止するスタンバイモードの設定及び解
   除機能を有するマイクロコンピュータが実行するプログ
   ラムの開発に使用されるプログラム評価装置において、
   スタンバイモード中に内部状態を示す情報を読出すため
   の要求信号を入力する入力回路と、該要求信号に応じて
   通常のスタンバイモード解除とは独立に前記スタンバイ
   モードを解除する手段とを有することを特徴とするプロ
   グラム評価装置。