CS243095B1 - Zapojení vícevstupového stavebního bloku s kapacitory, spínanými minimálním počtem přepínačů - Google Patents
Zapojení vícevstupového stavebního bloku s kapacitory, spínanými minimálním počtem přepínačů Download PDFInfo
- Publication number
- CS243095B1 CS243095B1 CS849140A CS914084A CS243095B1 CS 243095 B1 CS243095 B1 CS 243095B1 CS 849140 A CS849140 A CS 849140A CS 914084 A CS914084 A CS 914084A CS 243095 B1 CS243095 B1 CS 243095B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- terminal
- capacitor
- switch
- input
- switched
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims description 90
- 230000010354 integration Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Description
Vynález se týká zapojení vícevstupového stavebního bloku s kapacitory, spínanými minimálním počtem přepínačů.
Dosud známé metody syntézy obvodů se spínanými kapacitory jsou dvojího druhu, a to nepřímá, kdy se prvky či bloky nekapacitního charakteru v analogových obvodech nahrazují odpovídajícími obvody se spínanými kapacitory, a přímá, kdy se simuluje přenosová funkce odpovídajícího analogového- obvodu jako celku. V obou případech se při návrhu vždy vychází z určité transformace p—-z a také dosud známé stavební bloky se spínanými kapacitory odpovídají příslušným analogovým stavebním blokům pouze pro určitý typ této transformace.
Základní nevýhodou současného* stavu je tedy skutečnost, že dosud známé stavební bloky se spínanými kapacitory neumožňují syntézu tohoto druhu obvodů přímo v oblasti z, například přímo- přenosovou funkci T(z). .
Uvedenou nevýhodu současného stavu odstraňuje zapojení vícevstupového stavebního bloku se spínanými kapacitory podle vynálezu, jeho-ž podstatou je, že je tvořeno napěťovým zesilovačem, spojeným svým vstupem s prvním vývodem integračního kapacitoru, s druhou svorkou vstupního přepínače každého r-téh-o přepínaného kapacitoru, kde r je přirozené číslo· v rozmezí od 1 do R, s první svorkou prvního vnitřního přepínače a s druhou svorkou druhého vnitřního přepínače, společná svorka druhého vnitřního přepínače je spojena s prvním vývodem druhého zpětnovazebního kapacitoru a s prvním vývodem každého q-tého Invertujícího přepínaného kapacitoru, kde q je přirozené číslo v rozmezí od 1 do Q, druhý vývod každého q-tého invertujícího přepínaného kapacitoru je spojen se společnou svorkou vstupního přepínače q-tého invertujícího přepínaného kapacitoru, společná svorka prvního vnitřního přepínače je spojena s prvním vývodem prvního zpětnovazebního kapacitoru a s prvním vývodem každého p-tého přímo vybíjeného spínaného kapacitoru, kde p je přirozené číslo v rozmezí od 1 do P, druhý vývod každého p-tého přímo vybíjeného spínaného kapacitoru je spojen se společnou svorkou vstupního přepínače p-tého přímo vybíjeného spínaného kapacitoru, společná svorka vstupního přepínače každého r-tého přepínaného kapacitoru je přes r-tý přepínaný kapacitor uzemněna, druhý vývod prvního zpětnovazebního kapacitoru je spojen s druhým vývodem druhého zpětnovazebního kapacitoru se společnou svorkou výstupního přepínače a s první výstupní svorkou zapojení, první svorka výstupního přepínače je spojena s výstupem napěťového zesilovače a s druhou výstupní svorkou zapojení, druhé svorky vstupních přepínačů každého p-tého přímo vybíjeného spínaného kapacitoru, každého q-tého invertujícího přepínaného kapacitoru, prvního vnitřního přepínače a výstupního přepínače, první svorka druhého vnitřního přepínače a druhý vývod integračního kapacitoru jsou uzemněny, zatímco první svorky vstupních přepínačů každého p-tého přímo vybíjeného spínaného kapacitoru, každého q-tého invertujícího přepínaného kapacitoru a každého r-tého přepínaného kapacitoru tvoří současně jednotlivé vstupní svorky zapojení.
Výhoda zapojení vícevstupového stavebního bloku s kapacitory, spínanými minimálním počtem přepínačů, podle vynálezu spočívá v tom, že umožňuje přímou syntézu obvodů se spínanými kapacitory v oblasti z a lze ho aplikovat na libovolnou známou strukturu vycházející z rozkladu přenosové funkce na dílčí funkce prvního řádu.
Vynález bude dále podrobněji popsán podle přiloženého výkresu, na němž je znázorněno schéma zapojení příkladného provedení vícevstupového stavebního bloku s kapacitory, spínanými minimálním počtem přepínačů, podle vynálezu. Na obrázku je zapojení tvořeno napěťovým zesilovačem 1, spojeným svým vstupem s prvním vývodem integračního kapacito-ru 2, s druhou svorkou vstupního přepínače 3 každého r-tého přepínaného kapacitoru 4r, kde r je přirozené číslo v ro-zmezí od 1 do R, s první svorkou prvního vnitřního přepínače 5 a s druhou svorkou druhého vnitřního přepínače 6. Společná svorka druhého vnitřního přepínače 6 je spojena s prvním vývodem druhého zpětnovazebního kapacitoru 7 a s prvním vývodem každého q-tého invertujícího přepínaného kapacitoru 8q, kde q je přirozené číslo v rozmezí -od 1 do Q, přičemž druhý vývod každého q-tého invertujícího přepínaného kapacitoru 8q je spojen se společnou svorkou vstupního přepínače 3 q-tého invertujícího přepínaného kapacitoru 8q. Společná svorka prvního- vnitřního přepínače 5 je spojena s prvním vývodem každého p-tého přímo vybíjeného spínaného kapacitoru 9p, kde ,p je přirozené číslo v rozmezí od 1 do P, a s prvním vývodem prvního zpětnovazebního kapacitoru 10. Druhý vývod každého p-tého přímo vybíjeného spínaného- kapacitoru 9p je spojen se společnou svorkou vstupního přepínače 3 p-tého přímo vybíjeného spínaného kapacitoru 9p. Společná svorka vstupního přepínače 3 každého r-tého přepínaného kapacitoru 4r je přes r-tý přepínaný kapacitor 4r uzemněna. Druhý vývod prvního zpětnovazebního kapacitoru 10 je spojen s druhým vývodem druhého zpětnovazebního kapacitoru 7, se společnou svorkou výstupního přepínače 11 a s první výstupní svorkou 12 zapojení. První svorka výstupního přepínače 11 je spojena s výstupem napěťového zesilovače las druhou výstupní svorkou 13 zapojení. Druhé svorky vstupních přepíná243095 čů 3 každého p-tého přímo vybíjeného spínaného kapacitoru 9p, každého q-tého invertujícího přepínaného kapacitoru 8q, prvního vnitřního přepínače 5 a výstupního přepínače 11, první svorka druhého vnitřního přepínače 6 a druhý vývod integračního kapacitoru 2 jsou uzemněny, zatímco první svorky vstupních přepínačů 3 každého p-tého přímo vybíjeného spínaného kapacitoru 9p, každého q-tého invertujícího přepínaného kapacitoru 8q a každého r-tého přepínaného kapacitoru 4r tvoří současně jednotlivé vstupní svorky zapojení.
V činnosti vícevstupového stavebního bloku s kapacitory, spínanými minimálním počtem přepínačů podle vynálezu se ke vstupním svorkám zapojení připojí zdroje vstupních napětí a všechny vstupní přepínače 3> výstupní přepínač 11, první a druhý vnitřní přepínač 5 a 6 se pravidelně dvoufázově přepínají tak, že u nich dochází v liché fázi ke spojení společné svorky a první svorky a v sudé fázi ke spojení společné svorky a druhé svorky. V liché fázi se tak každý p-tý přímo vybíjený kapacitor 9p a první zpětnovazební kapacitor 10 nabíjejí, zatímco v sudé fázi se přímo vybíjejí, aniž by svůj náboj předaly jiným kapacitorům. Každý q-tý invertující přepínaný kapacitor 8q a druhý zpětnovazební kapacitor 7 se v liché fázi spínání také nabíjejí, avšak v sudé fázi spínání předávají svůj náboj s opačnou polaritou integračnímu kapacitoru 2, zatímco každý r-tý přepínaný kapacitor 4r, který se také v liché fázi spínání nabíjí, předává v sudé fázi tento náboj integračnímu kapacitoru 2 s nezměněnou polaritou. Napěťový zesilovač 1 zesiluje napětí · z integračního kapacitoru 2, takže na každém výstupu zapojení je v liché fázi spínání napětí
kde
U9p (L) je napětí přiváděné na první svorku vstupního přepínače 3 p-tého přímo vybíjeného spínaného kapacitoru 9p,
U8q (L) je napětí přiváděné na první svorku vstupního přepínače 3 q-tého invertujícího přepínaného kapacitoru 8q,
U4r (L* je napětí přiváděné na první svorku vstupního přepínače 3 r-tého přepínaného kapacitoru 4r, zatímco koeficienty přenosu K9p, K8q a K4r jsou dány vztahy
| K =x + κ · -21- > | (2) |
| - c | |
| <3) | |
| = ± ητ- | (4) |
| ŘdeK·^ χ + j- | (l 1=1 |
přičemž C9p je kapacita p-tého přímo vybíjeného spínaného kapacitou 9p, CSq je kapacita q-tého invertujícího přepínaného kapacitoru 8q, C4r je kapacita r-tého přepínaného kapacitoru 4r, C je kapacita integračního kapacitoru 2 a A je zesílení napěťového zesilovače 1. Vztah (lj platí za předpokladu, že kapacita druhého zpětnovazebního kapacitoru 7 je rovna C/A. Znaménka jednotlivých koeficientů přenosu K9p, K8q a K4r ve vztazích (2), (3) a (4) jsou dána hodnotou kapacity Co prvního zpětnovazebního kapacitoru 10, pro kterou platí vztah
2__
A -1
i*
Přenos napětí v liché fázi spínání ze vstupní svorky zapojení tvořené první svorkou vstupního- přepínače 3 každého p-tého přímo vybíjeného spínaného kapacitoru 9p tedy nemá časové zpoždění a je buď kladný nebo záporný podle toho, zda v rovnici (6) platí horní nebo dolní znaménko. Přenos napětí ze vstupní svorky zapojení tvořené první svorkou vstupního přepínače 3 každého q-tého invertujícího přepínaného kapacitoru 8q je zpožděný o jednu periodu spínání, stejně jako přenos napětí z vstupní svorky zapojení, tvořené první svorkou vstupního- přepínače 3 každého r-tého přepínaného kapacitoru 4r, který však má vždy opačné znaménko, což vyplývá z rovnic (3) a (4).
Vynález je možné s výhodou využít pří syntéze složitějších obvodů se spínanými kapacitory, zejména filtrů vyšších řádů a mnohobranů, jsou-li jejich vlastnosti předepsány přímo v rovině z.
Claims (1)
- PREDMETZapojení vícevstupovéhO stavebního bloku s kapacitory, spínanými minimálním počtem přepínačů, vyznačující se tím, že je tvořeno napěťovým zesilovačem (1), spojeným svým vstupem s prvním vývodem integračního kapacitoru (2), s druhou svorkou vstupního přepínače (3) každého r-tého přepínaného kapacitoru (4r), kde r je přirozené číslo v rozmezí od 1 do R, s první svorkou prvního vnitřního přepínače (5) a s druhou svorkou druhého vnitřního přepínače (6), společná svorka druhého vnitřního přepínače (6) je spojena s prvním vývodem druhého zpětnovazebního kapacitoru (7) as prvním vývodem každého q-tého invertujícího přepínaného kapacitoru (8qj, kde q je přirozené číslo v rozmezí od 1 do Q, druhý vývod každého q-tého invertujícího přepínaného kapacitoru (8qj je spojen se společnou svorkou vstupního přepínače (3) q-tého Invertujícího přepínaného kapacitoru (8q), společná svorka prvního vnitřního přepínače (5) je spojena s prvním vývodem prvního- zpětnovazebního- kapacitoru (10) a s prvním vývodem každého p-tého přímo vybíjeného spínaného kapacitoru (9pj, kde p je přirozené číslo v rozmezí od 1 do P, druhý vývod každého p-tého přímo vybíjeného spínaného kapacitoru (9pj je spojen se vynalezu společnou svorkou vstupního přepínače (3) p-tého přímo vybíjeného spínaného kapacitoru (9p), společná svorka vstupního přepínače (3) každého r-tého přepínaného kapacitoru (4r) je přes r-tý přepínaný kapacitou (4rj uzemněna, druhý vývod prvního zpětnovazebního kapacitoru (10) je spojen s druhým vývodem druhého zpětnovazebního kapacitoru (7), se společnou svorkou výstupního přepínače (11) as první výstupní svorkou (12) zapojení, první svorka výstupního přepínače (11) je spojena s výstupem napěťového zesilovače (1) as druhou výstupní svorkou (13) zapojení, druhé svorky vstupních přepínačů (3) každého p-tého přímo vybíjeného spínaného kapacitoru (9p), každého q-tého invertujícího přepínaného kapacitoru (8qj, prvního vnitřního přepínače (5) a výstupního přepínače (11), první svorka druhého- vnitřního přepínače (6) a druhý vývod integračního kapacitoru (2) jsou uzemněny, zatímco první svorky vstupních přepínačů (3) každého p-tého přímo vybíjeného- spínacího kapacitoru (9p), každého q-tého invertujícího přepínaného kapacitoru (8q) a každého r-tého přepínaného kapacitoru (4r) tvoří současně jednotlivé vstupní svorky zapojení.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS849140A CS243095B1 (cs) | 1984-11-28 | 1984-11-28 | Zapojení vícevstupového stavebního bloku s kapacitory, spínanými minimálním počtem přepínačů |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS849140A CS243095B1 (cs) | 1984-11-28 | 1984-11-28 | Zapojení vícevstupového stavebního bloku s kapacitory, spínanými minimálním počtem přepínačů |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS914084A1 CS914084A1 (en) | 1985-07-16 |
| CS243095B1 true CS243095B1 (cs) | 1986-05-15 |
Family
ID=5442692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS849140A CS243095B1 (cs) | 1984-11-28 | 1984-11-28 | Zapojení vícevstupového stavebního bloku s kapacitory, spínanými minimálním počtem přepínačů |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS243095B1 (cs) |
-
1984
- 1984-11-28 CS CS849140A patent/CS243095B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS914084A1 (en) | 1985-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4446438A (en) | Switched capacitor n-path filter | |
| US5397931A (en) | Voltage multiplier | |
| US4400637A (en) | Integrator with sampling stage | |
| US4375625A (en) | Switched-capacitor source resistor simulation circuit | |
| EP0158646B1 (en) | Switched capacitor circuits | |
| US4746871A (en) | Differential switched capacitor integrator using a single integration capacitor | |
| EP0483419A1 (en) | Fully differential sample and hold adder circuit | |
| US4338571A (en) | Low sensitivity switched-capacitor ladder filter using monolithic MOS chip | |
| US4306197A (en) | Switched-capacitor elliptic filter | |
| US4354250A (en) | Switched-capacitor source resistor simulation circuit | |
| GB2198303A (en) | Amplifier circuit arrangement | |
| GB2299472A (en) | Switched capacitor differential circuits with spike immunity | |
| US4331944A (en) | Switched-capacitor resistor simulation circuits | |
| EP0065219A2 (en) | Signal voltage dividing circuit | |
| US4333157A (en) | Switched-capacitor floating-inductor simulation circuit | |
| US4296392A (en) | Switched capacitor bilinear resistors | |
| GB2026805A (en) | Commuted-capacitor filter | |
| JPS57162185A (en) | Sample holding circuit | |
| CS243228B1 (cs) | Zapojení vícevstupového stavebního bloku se spínanými kapacitory | |
| JP3037502B2 (ja) | スイッチトキャパシタサンプルホールド遅延回路 | |
| CA1173121A (en) | Simulation circuit employing switched capacitors | |
| ATE17541T1 (de) | Treiberschaltungen zum ansteuern digitaler schaltungen mit einem taktsignal. | |
| US4281297A (en) | Electrical filter circuit utilizing charge transfer delay lines utilizing individual charge transfer delay elements | |
| Jamal et al. | MOS switched capacitor integrator eliminating operational amplifiers | |
| JPS573296A (en) | Output circuit of charge transfer element |