CS243228B1

CS243228B1 - Zapojení vícevstupového stavebního bloku se spínanými kapacitory

Info

Publication number: CS243228B1
Application number: CS849141A
Authority: CS
Inventors: Jiri Pospisil; Tomas Dostal
Original assignee: Jiri Pospisil; Tomas Dostal
Priority date: 1984-11-28
Filing date: 1984-11-28
Publication date: 1986-06-12
Also published as: CS914184A1

Abstract

Řešení se týká zapojení vícevstupového stavebního bloku spínacími kapacitory. Podstatou řešení je, že je tvořeno napěťovým zesilovačem, uzemněným integrovaným kapacitorem, sadou vstupních přímo vybíjených spínaných kapacitních bloků, sadou vstupních invertujících přepínaných kapacitních bloků, sadou vstupních přepínaných kapacitních bloků, zpětnovazebním přímovybíjeným spínaným kapacitním blokem a zpětnovazebním invertujícím přepínaným kapacitním blokem. Výstupní napětí zapojení je rovno váženému součtu jednotlivých vstupních napětí, přičemž přenosy od vstupních přepínaných kapacitních bloků a od vstupních invertujících přepínaných bloků jsou navíc zpožděny o dobu periody spínání. Hodnoty všech koeficientů přenosu včetně jejich známek lze snadno nastavit pomocí kapacit jednotlivých spínaných a přepínaných kapacitních bloků. Řešení je možné s výhodou použít při syntéze složitějších obvodů se spínanými kapacitory, zejména filtrů vyšších řádů a mnohobranů, jsou-li jejich vlastnosti předepsány přímo v rovině z.

Description

(54) Zapojení vícevstupového stavebního bloku se spínanými kapacitory

Řešení se týká zapojení vícevstupového stavebního bloku spínacími kapacitory. Podstatou řešení je, že je tvořeno napěťovým zesilovačem, uzemněným integrovaným kapacitorem, sadou vstupních přímo vybíjených spínaných kapacitních bloků, sadou vstupních invertujících přepínaných kapacitních bloků, sadou vstupních přepínaných kapacitních bloků, zpětnovazebním přímovybíjeným spínaným kapacitním blokem a zpětnovazebním invertujícím přepínaným kapacitním blokem. Výstupní napětí zapojení je rovno váženému součtu jednotlivých vstupních napětí, přičemž přenosy od vstupních přepínaných kapacitních bloků a od vstupních invertujících přepínaných bloků jsou navíc zpožděny o dobu periody spínání. Hodnoty všech koeficientů přenosu včetně jejich známek lze snadno nastavit pomocí kapacit jednotlivých spínaných a přepínaných kapacitních bloků.

Řešení je možné s výhodou použít při syntéze složitějších obvodů se spínanými kapacitory, zejména filtrů vyšších řádů a mnohobranů, jsou-li jejich vlastnosti předepsány přímo v rovině z.

• -,3c

P. Z Pj

PZP1“ pH

PZ^P

PI

ZT“

PH

T

R 1

ote t

X

4 3 2.2 8

Vynález se týká zapojení vícevstupového stavebního bloku se spínanými kapacitory.

Dosud známé metody syntézy důvodů se spínanými kapacitory jsou dvojího druhu, a to nepřímá, kdy se prvky či bloky nekapacitního charakteru v analogových obvodech nahrazují odpovídajícími obvody se spínanými kapacitory, a přímá, kdy se simuluje přenosná funkce odpovídajícího analogového obvodu jako celku. V obou případech se při návrhu vždy vychází z určité transformace p — z a, také dosud známé stavební bloky se spínanými kapacitory odpovídají příslušným analogovým stavebním blokům pouze pro určitý typ této transformace.

Základní nevýhodou současného stavu je tedy skutečnost, že dosud známé stavební bloky se spínanými kapacitory neumožňují syntézu tohoto druhu obvodů přímo v oblasti z, například přímo přenosovou funkci T (z).

Uvedenou nevýhodu současného stavu odstraňuje zapojení vícevstupového stavebního bloku se spínanými kapacitory podle vynálezu, jehož podstatou je, že je tvořeno napěťovým zesilovačem, spojeným svým vstupem s prvním vývodem integračního kapacitoru, jehož druhý vývod je uzemněn, s výstupem každého p-tého z celkového počtu P vstupních přímo vybíjených spínaných kapacitních bloků, kde p je přirozené číslo v rozmezí od 1 do P, s výstupem každého q-tého z celkového počtu Q vstupních invertujících přepínaných kapacitních bloků, kde q je přirozené číslo v rozmezí od 1 do Q, s výstupem každého r-tého z celkového počtu R vstupních přepínaných kapacitních bloků, kde r je přirozené číslo v rozmezí ad 1 do R, se vstupem zpětnovazebního přímo vybíjeného kapacitního bloku a se vstupem zpětnovazebního invertujícího přepínaného kapacitního bloku, a svým výstupem s výstupem zpětnovazebního přímo vybíjeného kapacitního bloku a s výstupem zpětnovazebního invertujícího přepínaného kapacitního bloku, přičemž každý kapacitní blok ze skupiny zahrnující první až P-tý vstupní přímo vybíjený spínaný kapacitní blok, první až Q-tý vstupní invertující přepínaný kapacitní blok a první až R-tý vstupní přepínaný kapacitní blok, je opatřen jedním samostatným vstupem.

Výhoda zapojení vícevstupového stavebního bloku se spínanými kapacitory podle vynálezu spočívá v tom, že umožňuje přímou syntézu obvodů se spínanými kapacitory v oblasti z a lze ho aplikovat na libovolnou známou strukturu vycházející z rozkladu přenosové funkce definované v této oblasti na dílčí funkce prvního řádu.

Vynález bude dále podrobněji popsán podle přiložených výkresů, kde na obr. 1 je znázorněno blokové schéma základního zapojení vícevstupového stavebního bloku se spínanými kapacitory podle vynálezu a na obr. 2 je znázorněno schéma zapojení příkladného provedení vícevstupového bloku se spínanými kapacitory podle vynálezu. Základní zapojení vícevstupového stavebního bloku se spínanými kapacitory podle vynálezu, jak je znázorněno na obr. 1, je tvořeno napěťovým zesilovačem 1, k jehož vstupu je připojen první vývod integračního kapacitoru ,2, jehož druhý vývod je uzemněn, soustavou P vstupních přímovybíjených spínaných kapacitních bloků 3p, kde p je přirozené číslo v rozmezí od 1 do P, soustavou Q vstupních invertujících přepínaných kapacitních bloků 4q, kde q je přirozené číslo v rozmezí od 1 do Q, soustavou R vstupních přepínaných kapacitních bloků 5r, kde r je přirozené číslo v rozmezí od 1 do R, zpětnovazebním přímo vybíjeným spínaným kapacitním blokem 6 a zpětnovazebním invertujícím přepínaným kapacitním blokem 7. Přitom jsou každý p-tý vstupní přímo vybíjený spínaný kapacitní blok 3p, každý q-tý vstupní invertující přepínaný kapacitní blok 4q a každý r-tý vstupní přepínaný kapacitní blok 5r spojeny se vstupem napěťového zesilovače 1, k němuž jsou připojeny i vstupy zpětnovazebního přímo vybíjeného spínaného kapacitního bloku 6 a vstup zpětnovazebního invertujícího, přepínaného kapacitního bloku 7. K výstupu napěťového zesilovače 1, který je současně i výstupem celého zapojení, jsou připojeny výstup zpětnovazebního přímo vybíjeného spínaného kapacitního bloku 6 a výstup zpětnovazebního invertujícího přepínaného kapacitního bloku 7. Přitom jsou každý p-tý vstupní přímo vybíjený spínaný kapacitní blok 3p, každý q-tý vstupní invertující přepínaný kapacitní blok 4q a každý r-tý vstupní přepínaný kapacitní blok 5r opatřený jedním samostatným vstupem a každý z těchto vstupů je současně i jedním ze vstupů celého zapojení.

Ve výhodném provedení vícevstupového stavebního bloku se spínanými kapacitory podle vynálezu, znázorněném na obr. 2, je každý p-tý vstupní přímo vybíjený spínaný kapacitní blok 3p tvořen p-tým přímo vybíjeným spínaným kapacitorem 8p a vstupním přepínačem 9 a výstupním přepínačem 10 p-tého vstupního přímo vybíjeného spínaného kapacitního bloku 3p, přičemž vstupní přepínač 9 p-tého vstupního přímo vybíjeného spínaného kapacitního bloku 3p je spojen svou společnou svorkou s prvním vývodem p-tého přímo vybíjeného spínaného kapacitoru 8p, svou první svorkou se vstupem p-tého vstupního přímo vybíjeného spínaného kapacitního bloku 3p a svou druhou svorkou se zemí, zatímco výstupní přepínač 10 p-tého vstupního přímo vybíjeného spínaného kapacitního bloku 3p je spojen svou společnou svorkou s druhým vývodem p-tého přímo vybíjeného spínaného kapacitoru 8p, svou první svorkou s výstupem p-tého vstupního přímo vybíjeného spínaného kapacitního bloku 3p a svou druhou svorkou se zemí. Každý q-tý vstupní invertující přepínaný kapacitní blok 4q je tvořen q-tým invertujícím přepínaným kapacitorem llq a vstupním přepínačem 9 a výkupním přepínačem 10 q-tého vstupního ln\ ertujícího přepínaného kapacitního bloku 4q, přičemž vstupní přepínač 9 q-tého vstupního invertujícího přepínaného kapacitní! ? bloku 4q je spojen svou společnou svorkou s prvním vývodem q-tého invertujícího přepínaného kapacitoru llq, svou první svorkou se vstupem q-tého vstupního invertujícího přepínaného kapacitního bloku 4q a svou druhou svorkou se zemí, zatímco výstupní přepínač 10 q-tého výstupního invertujícího přepínaného kapacitního bloku 4q je spojen svou společnou svorkou s druhým vývodem q-tého invertujícího přepínaného kapacitoru llq, svou první svorkou se zemí a svou druhou svorkou s výstupem q-tého vstupního invertujícího přepínaného kapacitního bloku 4q. Každý r-tý vstupní přepínaný kapacitní blok 5r je tvořen r-tým přepínaným kapacitorem 12r, spojeným svým prvním vývodem se zemí a svým druhým vývodem se společnou svorkou r-tého vnitřního přepínače 13, jehož první svorka je spojena se vstupem r-tého vstupního přepínaného kapacitního bloku 3r a jehož druhá svorka je spojena s výstupem r-tého vstupního přepínaného kapacitního bloku 5r. Zpětnovazební přímovybíjený kapacitní blok 6 je tvořen prvním zpětnovazebním kapacitorem 14 a vstupním přepínačem 9 a výstupním přepínačem 10 zpětnovazebního přímo vybíjeného kapacitního bloku 6, přičemž vstupní přepínač 9 zpětnovazebního přímo vybíjeného kapacitního bloku 6 je spojen svou společnou svorkou s prvním vývodem prvního zpětnovazebního kapacitoru 14, svou první svorkou se vstupem zpětnovazebního přímo vybíjeného kapacitního bloku 6 a svou druhou svorkou se zemí, zatímco výstupní přepínač 10 zpětnovazebního přímo vybíjeného kapacitního bloku 6 je spojen svou společnou svorkou s druhým vývodem prvního zpětnovazebního kapacitoru 14, svou první svorkou s výstupem zpětnovazebního přímo vybíjeného kapacitního bloku a svou druhou svorkou se zemí. Zpětnovazební in0 vertující přepínaný kapacitní blok 7 je tvořen druhým zpětnovazebním kapacitorem 15 a vstupním přepínačem 9 a výstupním přepínačem 10 zpětnovazebního invertujícího přepínaného kapacitního bloku 7, přičemž vstupní přepínač 9 zpětnovazebního invertujícího přepínaného kapacitního bloku 7 je spojen svou společnou svorkou s prvním vývodem druhého zpětnovazebního kapacitoru 15, svou první svorkou se zemí a svou druhou svorkou se vstupem zpětnovazebního invertujícího přepínaného kapacitního bloku 7, zatímco výstupní přepínač 10 zpětnovazebního invertujícího přepínaného kapacitního bloku 7 je spojen svou společnou svorkou s druhým vývodem druhého zpětnovazebního kapacitoru 15, svou první svorkou s výstupem zpětnovazebního invertujícího přepínaného kapacitního bloku 7 a svou druhou svorkou se zemí.

V činnosti vícevstupového stavebního bloku se spínanými kapacitory podle vynálezu se ke vstupním svorkám zapojení připojí zdroje vstupního napětí a všechny vstupní přepínače 9, výstupní přepínače 10 a vnitřní přepínače 13 se pravidelně dvoufázově přepínají tak, že u nich dochází v liché fázi ke spojení společné svorky a první svorky a v sudé fázi ke spojení společné svorky a druhé svorky. V liché fázi se tak každý p-tý přímo vybíjený spínaný kapacitor 8p a první zpětnovazební kapacitor 14 nabíjejí, zatímco v sudé fázi se přímo vybíjejí, aniž by svůj náboj předaly jiným kapacitorům. Každý q-tý invertující přepínaný kapacitor llq a druhý zpětnovazební kapacitor 15 se v liché fázi spínání také nabíjejí, avšak v sudé fázi předávají svůj náboj s opačnou polaritou integračnímu kapacitoru 2, zatímco každý r-tý přepínaný kapacitor 12r, který se také v liché fázi spínání nabíjí, předává v sudé fázi tento náboj integračnímu kapacitoru 2 s nezměněnou polaritou. Napěťový zesilovač 1 zesiluje napětí z integračního kapacitoru 2, takže na výstupu zapojení ie v liché fázi spínání napětí

ÍL) _P=P

P,ť ^{3P (L)

3P

ÍL) tt ^U*t *^Z ty r=R

X—I

Zj i

(Li

K_sr-u_Sr (O kde U_3p ^ÍL> je napětí přiváděné na vstup p-tého vstupního přímo vybíjeného spínaného kapacitního bloku 3p, U4q^(L) je napětí přiváděné na vstup q-tého vstupního invertujícího přepínaného kapacitního bloku 4q, U5r^(L) je napětí přiváděné na vstup r-tého vstupního přepínaného kapacitního bloku 5r, zatímco koeficienty přenosu K_3p, K_4q a K_5r jsou dány vztahy

K_3p = ±K.-^r(2)

	S’	+·	c	Í3J
	K_sir =	-f-		Í4J
			C
kde-	1		¹ A	-,
K-~-	1+ ~~	+		> ,
	A		Q \	q-1

ΣΞ r= 1

Srj (5i přičemž C_3p je kapacita p-tého přímo vybíjeného spínaného kapacitoru 8p, C_4q je kapacita q-tého invertujícího přepínaného kapacitoru llq, C_5l je kapacita r-tého přepínaného kapacitoru 12r, C je kapacita integračního kapacitoru 2 a A je zesílení napěťového zesilovače 1. Vztah (1) platí za předpokladu, že kapacita druhého zpětnovazebního kapacitoru 15 je rovna C/A. Znaménka jednotlivých koeficientů přenosu K_3p, K_4q a K_5r ve vztazích (2j, (3j a (4) jsou dány hodnotou kapacity Co prvního zpětnovazebního kapacitoru 14, pro kterou platí vztah

P=P

C = —— ° A-1 p=1

C. +· C (1 +· 3p

Přenos napětí v liché fázi spínání ze vstupu každého p-tého vstupního přímo vybíjeného spínaného kapacitního bloku 3p tedy nemá časové zpoždění a je bud' kladný nebo záporný podle toho, zda v rovnici (6) platí horní nebo dolní znaménko. Přenos napětí ze vstupu každého q-tého vstupního invertujícího přepínaného kapacitního bloku 4q je zpožděný o jednu periodu spínání, stejně jako přenos napětí z každého r-tého vstupu vstupního přepínaného kapacitního bloku 5r, který však má vždy opačné znaménko, což vyplývá z rovnice (3) a (4).

Vynález je možné s výhodou využít při syntéze složitějších obvodů se spínanými kapacitory, zejména filtrů vyšších řádů a mnohohranů, jsou-li jejich vlastnosti předepsány přímo v rovině z.

Claims

PŘEDMET

Zapojení vícevstupového stavebního bloku se spínanými kapacitory, vyznačující se tím, že je tvořeno napěťovým zesilovačem (lj, spojeným svým vsupem s prvním vývodem integračního'kapacitoru (2), jehož druhý vývod je uzemněn, s výstupem každého p-tého z celkového počtu P vstupních přímovybíjených spínaných kapacitních bloků (3p), kde p je přirozené číslo v rozmezí od 1 do P, s výstupem každého q-tého z celkového počtu Q vstupních invertujících přepínaných kapacitních bloků (4qj, kde q je přirozené číslo v rozmezí od 1 do Q, s výstupem každého r-tého z celkového počtu R vstupních přepínaných kapacitních bloků (5r), kde r je přirozené číslo v rozmezí od ² vynalezu

1 do R, se vstupem zpětnovazebního přímovybíjeného kapacitního bloku (6) a se vstupem zpětnovazebního invertujícího¹ přepínaného kapacitního bloku (7j, a svým výstupem s výstupem zpětnovazebního přímovybíjeného kapacitního bloku (6) a s výstupem zpětnovazebního invertujícího přepínaného kapacitního bloku (7), přičemž každý kapacitní blok ze Skupiny zahrnující první až P-tý vstupní přímovybíjený spínaný kapacitní blok (31 až 3P), první až Q-tý vstupní invertující přepínaný kapacitní blok (41 až 4Qj a první až R-tý vstupní přepínaný kapacitní blok (51 až 5R), je opatřen jedním samostatným vstupem.