CS247660B1

CS247660B1 - Circuit of the receiving part of the information measuring system

Info

Publication number: CS247660B1
Application number: CS326082A
Authority: CS
Inventors: Vladimir Hradsky
Original assignee: Vladimir Hradsky
Priority date: 1982-05-06
Filing date: 1982-05-06
Publication date: 1987-01-15

Abstract

Řešení se týká zapojení obvodu přijímací části informačního měřícího systému, umožňujícího vzájemné propojení programovatelných přístrojů. Podstata zapojení spočívá v tom, že v systému, tvořeném snímači (4) interfejsové sběrnice a budiči (7) interfejsové sběrnice, obvodem (5) funkce posluchač a obvodem (6) přístrojových funkcí je zapojen obvod (1) příjemce korespondence, který sestává z permanentní paměti (2) a zpožďovacího obvodu (3). Návrh je zejména vhodný pro přijímací část informačního měřicího systému. Příklad zapojení podle návrhu je schematicky znázorněn na připojeném výkrese.The solution concerns the connection of the circuit of the receiving part of the information measuring system, enabling the interconnection of programmable devices. The essence of the connection lies in the fact that in the system consisting of the sensor (4) of the interface bus and the driver (7) of the interface bus, the circuit (5) of the listener function and the circuit (6) of the device functions, the circuit (1) of the correspondence receiver is connected, which consists of a permanent memory (2) and a delay circuit (3). The design is particularly suitable for the receiving part of the information measuring system. An example of the connection according to the design is schematically shown in the attached drawing.

Description

Vynález se týká zapojení obvodu přijímací části informačního měřicího systému, umožňujícího vzájemné propojení programovatelných přístrojů.The invention relates to a circuit of a receiving part of an information measuring system enabling interconnection of programmable devices.

Jedná se o sběmicový interfejSjU něhož je přenos informací sériově paralelním způsobem, to jest bity paralelně a byty sériově. Jde o korespondenční třídrátové řízení přenosu. Přenos přijímaných dat je řízen obvodem příjemce korespondence.It is a bus interface in which the transmission of information is serially parallel, i.e., bits in parallel and bytes in series. It is a correspondent three-wire transmission control. The transmission of received data is controlled by the correspondence receiver circuit.

Dosud se připojení přístrojů na sběrnici informačního měřicího systému realizuje pomocí speciálních obvodů, ve kterých je funkce obvodu příjemce korespondence obsažena.So far, the connection of the devices to the bus of the information measuring system has been realized by means of special circuits in which the function of the correspondence receiver circuit is contained.

Jelikož interfejsová funkce příjemce korespondence je poměrně složitou funkcí, vyžaduje jejich obvodová realizace běžnými integrovanými obvody jejich velký počet. Realizace je nákladná a návrh je časově zdlouhayý·Since the correspondence function of the recipient of the correspondence is a relatively complex function, their circuit realization by common integrated circuits requires a large number of them. Implementation is costly and time-consuming ·

Uvedené nevýhody odstraňuje zapojení obvodu přijímací části informačního měřicího systému pro vzájemné propojení programovatelných přístrojů přes interfejsovou sběrnici podle vynálezu, jehož podstata spočívá v tom, že obvod příjemce korespondence sestává z permanentní paměti a zpožďovacího obvodu, přičemž první adresový vstup paměti je připojen na první výstup snímačů interfejsové sběrnice, jejichž druhý výstup je připojen na čtvrtý adresový vstup paměti, jejíž druhý adresový vstup je připojen na výstup obvodu funkce posluchač Jehož vstup je spojen se třetím výstupem paměti, jejíž třetí adresový vstup je připojen na výstup obvodu přístrojových funkcí, na jehož první vstup je připojen čtvrtý výstup paměti, jejíž šestý výstup je připojen na vstup zpožďovacího obvodu, jehož výstup je připojen na pátý adresový vstup paměti, jejíž první výstup je propojen na první vstup budičů sběrnice, jejichž druhý vstup je propojen s druhým výstupem paměti, jejíž pátý výstup je propojen s druhým vstupem obvodu přístrojových funkcí.These disadvantages are eliminated by the circuit of the receiving part of the information measuring system for interconnection of programmable devices through the interface bus according to the invention, which consists in that the correspondence receiver circuit consists of a permanent memory and a delay circuit, the first memory address input is connected to the first sensor output interface buses whose second output is connected to a fourth memory address input whose second address input is connected to a listener function output whose input is connected to a third memory output whose third address input is connected to a device function circuit output to whose first input a fourth memory output is connected, the sixth output of which is connected to the input of the delay circuit, the output of which is connected to the fifth address input of the memory, the first output of which is connected to the first input of the drivers with The second input is connected to the second memory output, the fifth output is connected to the second input of the instrument function circuit.

Zapojení podle vynálezu přináší řadu výhod. Redukuje se počet aktivních prvků. Obvod funkce příjemce korespondence tak lze realizovat spolu s ostatními obvody na jedinou malou desku tištěných spojů. Návrh celé interfejsové jednotky se zjednoduší. Tuto jednotku lze vzhledem k jejím malým rozměrům umístit do řady stávajících přístrojů a zařízeníja tím podstat- 2 247 660 ně rozšířit jejich možnosti a zvýšit tak jejich užitnou hodnotu· loto řešení představuje úsporu nákladů na výrobu samostatné skříňky a napájecího zdroje pro interfejs, úsporu kabelů a konektorů* V nově konstruovaných zařízeních představuje malé nároky na prostor. Mimo to realizace obvodu příjemce korespondence jediným integrovaným obvodem umožňuje snadnou diagnostiku funkce·The wiring according to the invention brings a number of advantages. The number of active elements is reduced. Thus the circuit of the correspondence receiver function can be realized together with other circuits on a single small printed circuit board. The design of the entire interface unit is simplified. Due to its small size, this unit can be placed in a range of existing instruments and equipment, thus significantly expanding their capabilities and thus increasing their utility value. Connectors * Low space requirements in newly designed devices. In addition, the implementation of the correspondence receiver circuit with a single integrated circuit allows easy diagnosis of the function ·

Příklad provedení zapojení podle vynálezu je schematicky znázorněn na připojeném výkrese.An exemplary embodiment of the circuit according to the invention is shown schematically in the attached drawing.

Obvod příjemce korespondence sestává z permanentní paměti 2 a zpožňovacího obvodu 2· Ι’τνηί adresový vstup paměti 2 je připojen na první výstup snímačů^interfejsové sběrnice^ jejichž druhý výstup je připojen na čtvrtý adresový vstup paměti 2. Na druhý adresový vstup paměti 2 je připojen výstup obvodu % funkce posluchač, jehož vstup je spojen se třetím výstupem paměti 2· Na třetí adresový vstup paměti 2 je připojen výstup obvodu 6 přístrojových funkcí, na jehož první vstup je připojen čtvrtý výstup paměti 2. Šestý výstup paměti 2 je připojen na vstup zpožňovacího obvodu J, jehož výstup je připojen na pátý adresový vstup paměti 2, jejíž první výstup je propojen na první vstup budičů”sběrnice , jejichž druhý vstup je propojen s druhým výstupem paměti 2. Pátý výstup paměti 2 je spojen s druhým vstupem obvodu 6 přístrojových funkcí.The correspondence receiver circuit consists of the permanent memory 2 and the delay circuit 2. The address address input of the memory 2 is connected to the first output of the sensors of the interface bus whose second output is connected to the fourth address input of the memory 2. circuit output% of the listener whose input is connected to the third memory output 2 · The third address input of memory 2 is connected to the instrument output circuit 6, the first input to which is the fourth memory output 2. The sixth memory output 2 is connected to the delay input circuit J, the output of which is connected to the fifth address input of memory 2, the first output of which is connected to the first input of bus drivers, the second input of which is connected to the second output of memory 2. .

První adresový vstup paměti 2 je připojen na první výstup snímačů^interfejsové sběrnice a slouží k potvrzování platnosti dat přijímaných přes interfejsovou sběrnici. Druhý výstup snímačů ^interfejsové sběrnice rozlišuje, zda data přijímaná ze snímačů^Lnterfejsové sběrnice jsou určena přístro jovým nebo interfejsovým funkcím zařízení a je propojen na čtvrtý adresový vstup paměti 2. Její druhý adresový vstup je připojen na výstup obvodu £ funkce posluchač. Stav tohoto výstupu určuje, zda je zařízení naadresováno. Vstup obvodu % funkce posluchač je spojen se třetím výstupem paměti 2, který určuje platnost přijímané interfejsové zprávy. Na třetí adresový vstup paměti 2 je připojen výstup obvodu 6 přístrojových funkcí. Tento výstup slouží k signalizaci připravenosti obvodu 6 přístrojových funkcí. Na jeho první vstup je připojen čtvrtýThe first address input of the memory 2 is connected to the first output of the interface bus sensors and serves to confirm the validity of data received via the interface bus. The second output of the interface bus sensors distinguishes whether the data received from the interface bus sensors is determined by the device or interface functions of the device and is coupled to the fourth address input of memory 2. Its second address input is connected to the output of the listener function circuit. The status of this output determines whether the device is addressed. The listener function input% is coupled to the third memory output 2, which determines the validity of the received interface message. The instrument address circuit 6 is connected to the third address input of memory 2. This output is used to signal the readiness of the instrumentation circuit 6. His first input is connected to the fourth

- 3 247 660 výstup paměti 2, určující platnost dat pro obvod 6 přístrojových funkcí· Šestý výstup paměti 2 je připojen na vstup ζροζδοvacího obvodu J. Zpoždění tohoto obvodu je určeno časem potřebným pro příjem interfejsově zprávy· Výstup zpozSovacího obvodu 2 je připojen na pátý adresový vstup paměti 2· Její první výstup umožňuje signalizaci připravenosti jednotky pro příjem dat a je propojen na první vstup budíčů^interfejsové sběrnice , jejichž druhý vstup je propojen s druhým výstupem paměti 2· Tento výstup potvrzuje přijetí datového bytu jednotky. Pátý výstup paměti 2, sloužící k signalizaci o připravenosti obvodu^příjemce korespondence , je propojen s druhým vstupem obvodu 6 přístrojových funkcí.- 3 247 660 memory output 2, determining the validity of data for device function circuit 6 · The sixth output of memory 2 is connected to the input of obvoduροζδοvοjection circuit J. The delay of this circuit is determined by the time it takes to receive an interface message. memory input 2 · Its first output allows signaling of the readiness of the data receiving unit and is connected to the first input of the fieldbus drivers, the second input of which is connected to the second memory output 2 · This output confirms receipt of the data byte of the unit. The fifth output of the memory 2, which is used to signal the readiness of the correspondence circuit, is connected to the second input of the instrumentation circuit 6.

Vynález je zejména vhodný pro přijímací část informačního měřicího systému·The invention is particularly suitable for the receiving part of an information measuring system.

Claims

Circuit of the receiving part of the information measuring system for interconnection of programmable devices via an interface bus, characterized in that the recipient of the correspondence consists of a permanent memory (2) and a delay circuit (3), the first address input of memory (2) connected to the first sensor output interface buses, the second output of which is connected to the fourth address input of the memory (2), the second address of which is connected to the output of the listener function circuit (5), the input of which is connected to the third output of the memory (2) to the output of the instrument function circuit (6) to which the first memory output (2) is connected, the sixth output of which is connected to the delay circuit (3) input, the output of which is connected to the fifth address memory input (2), the output is coupled to the first input of the fieldbus driver, whose the second input is connected to the second memory output (2), the fifth output of which is connected to the second instrument function circuit input (6) ·