CS257639B1 - Několikavatupový analogové číslicový převodník - Google Patents

Abstract

Několikavstupový analogově číslicový převodník sestává z přepínače vstupů a z nejméně dvou jednokanálových analogově číslicových převodníků, které jsou připojeny prostřednictvím nejméně dvou střadačů na sběrnici vyhodnocovacího zařízení. K přepínači vstupů je připojen dekodér, spojený spojem s prvním jednokanálovým analogově číslicovým převodníkem, druhým jednokanálovým analogově číslicovým převodníkem a prvním střadačem a dalším spojem je spojen s druhým střadačem. Mezi první jednokanálový analogově číslicový převodník a druhý jednokanálový analogově číslicový převodník je připojen obvod logického součinu, spojený zpětně s přepínačem vstupů a se sběrnicí vyhodnocovacího zařízení. Dekodér je připojen rovněž na sběrnici vyhodnocovacího zařízení. Několikavstupový analogově číslicový převodník je využitelný v oblasti automatického řízení, regulace, měření a sběru dat.

Description

Vynález se týká několikavstupového analogově číslicového převodníku.

Několikavstupový analogově číslicový převodník nachází široké uplatnění v oblasti automatického řízení, regulace, měřeni a sběru dat. Provádí v podstatě měření elektrického napětí v několika místech, přičemž výsledek v digitální formě je vhodný pro další libovolné zpracování na připojeném vyhodnocovacím zařízení. Kromě dalších parametrů několikavstupového převodníku je rozhodující jeho celková doba měření, která je zahájena startem měřeni a ukončená okamžikem přečtení a uložení posledních dat vyhodnocovacím zařízením.

Několikavstupové analogově číslicové převodníky jsou konstruovány na bázi jednokanálových analogově číslicových převodníků. Přitom je vždy splněno, že doba převodu jednokanálového analogově číslicového převodníku je delší než doba čtení a uložení výsledných dat vyhodnocovacím zařízením. Je známo několik způsobů řešení, například jednotlivé vstupy jsou pomocí přepínače postupně připojovány k jednomu jednokanálovému analogově číslicovému převodníku.

Vyhodnocovací zařízení odstartuje převod jednokanálového analogově číslicového převodníku a cyklicky testuje, zda je převod ukončen. Po jeho ukončení jsou přečtena výsledná data, přepínač je přepnut na další vstup a celý cyklus se opakuje až do změření potřebného počtu vstupů. Je zřejmé, že tato koncepce je nej jednodušší z konstrukčního hlediska, ale nejméně výhodná z hlediska dlouhé doby měření a uložení výsledků. Tato doba je dána součfem doby trvání převodu jednokanálového analogově číslicového převodníku, doby potřebné pro čtení a uložení změřených dat, doby potřebné k přepnutí přepínače a doby potřebné pro start převodu, násobeným počtem měřených míst, tedy počet vstupů několikavstupového analogově číslicového převodníku.

Toto řešení může být doplněné střadačem, do něhož se vždy v. okamžiku ukončení převodu jednokanálového analogově číslicového převodníku uloží změřená data. Tato data jsou potom čtena v době trvání dalšího převodu, takže celková doba měřeni se zkrátí o dobu potřebnou pro čtení dat. Je tedy dána součtem doby trvání převodu jednokanálového analogově číslicového převodníku, doby potřebné k přepnutí přepínače a doby potřebné pro start převodu, násobeným počtem měřených míst. Nejvýhodnější z hlediska doby měření je koncepce, kdy je použito tolik jednokanálových analogově číslicových převodníků, kolik je vstupů vícekanálového analogově číslicového převodníku. V tomto případě dojde k podstatnému zkrácení celkové doby měření, protože všechny jednokanálové analogově číslicové převodníky jsou odstartovány současně.

Proběhne tedy prakticky pouze jeden převod, takže celková doba měření je nyní určena součtem doby potřebné pro čtení a uložení dat všech' jednokanálových analogově číslicových převodníků, doby potřebné pro start a doby trvání jednoho převodu. Je ovšem zřejmé, že několikavstupový analogově číslicový převodník této koncepce je konstrukčně podstatně složitější, dražší a větší.

Uvedené nedostatky odstraňuje několikavstupový analogově číslicový převodník, sestávající z přepínače vstupů a z nejméně dvou jednokanálových analogově číslicových převodníků, které jsou připojena prostřednictvím nejméně dvou střadačú na sběrnici vyhodnocovacího zařízení, podle vynálezu. Jeho podstata spočívá v tom, že k přepínači vstupů je připojen dekodér, spojený spojem s prvním jednokanálovým analogově číslicovým převodníkem, druhým jednokanálovým analogově číslicovým převodníkem a prvním střadačem a dalším spojem je spojen s druhým střadačem, přičemž mezi první jednokanálový analogově číslicový převodník a druhý jednokanálový analogově číslicový převodník je připojen obvod logického součinu, spojený zpětně s přepínačem vstupů a se sběrnicí vyhodnocovacího zařízení a dekodér je připojen rovněž na sběrnici vyhodnocovacího zařízení.

Několikavstupový analogově číslicový převodník podle vynálezu má vyšší účinek spočívající v konstrukční jednoduchosti převodníku a velmi krátké době měřeni.

Vynález a jeho účinky jsou blíže vysvětleny v popise příkladu jeho provedení podle přiloženého výkresu, který znázorňuje blokové schéma zapojení několikavstupového analogově číslicového převodníku podle vynálezu v provedení se šestnácti vstupy, zapojenými do přepínače vstupů.

Vstupy 11 jsou připojeny do přepínače 2 vstupů 11 Přepínač 1 vstupů 11 je připojen k nejméně dvěma jednokanálovým analogově číslicovým převodníkům, tedy podle obrázku k prvnímu jednokanálovému analogově číslicovému převodníku £ a druhému jednokanálovému analogově číslicovému převodníku 3, které jsou připojeny prostřednictvím nejméně dvou střadačů na sběrnici vyhodnocovacího zařízení 11), podle obr. tedy prostřednictvím prvního střadače 7_ a druhého střadače fj· K přepínači 1_ vstupů 11 je připojen dekodér 2, spojený spojem 2 ^s prvním jednokaná lovým analogově číslicovým převodníkem 2- druhým jednokanálovým analogově číslicovým převodníkem 5 a prvním střadačem 7_ a dalším spojem je spojen s druhým střadačem ji. Mezi první jednokanálový analogově číslicový převodník 4 a druhý jednokanálový analogově číslicový převodník 5. je připojen obvod 9 logického součinu, spojený zpětně s přepínačem 2 vstupů 11 a se sběrnici vyhodnocovacího zařízení 10. Dekodér 2 je rovněž připojen na sběrnici vyhodnocovacího zařízení 10.

Několikavstupový analogově číslicový převodník podle vynálezu splňuje výhody koncepcí, tedy konstrukční jednoduchost převodníku s minimální dobou měření. Výhodnost spočívá zejména v tom, že používá většího počtu jednokanálových analogově číslicových převodníků, ale jen minimálního počtu a to tolika, aby doba čtení dat těchto převodníků byla větší než doba převodu jednokanálového analogově číslicového'převodníku. Příkladně, když doba převodu jednokanálového analogově číslicového převodníku je 20 us, doba čtení jeho dat je 12 us. Použijí se tedy dva jednokanálové analogově číslicové převodníky, kde doba čtení dat je 24 us, tedy je větší než doba převodu 20 us.

Několikavstupový analogově číslicový převodník podle vynálezu pracuje tak, že na povel start měření ze sběrnice vyhodnocovacího zařízení 10 vyvolá na výstupu dekodéru 2_ impuls, který přepne přepínač 2 vstupů 11 tak, že na první jednokanálový analogově číslicový převodník 4_ je připojen první vstup 101 a na druhý jednokanálový analogově číslicový převodník 5 druhý vstup l_02. Na povel čtení dat z prvního jednokanálového analogově číslicového převodníku 4 sběrnice vyhodnocovacího zařízení 10 vyvolá na výstupu spojem 2 dekodéru 2 impuls, který vyvolá přenos dat z prvního jednokanálového analogově číslicového převodníku £ a z druhého jednokanálového analogově číslicového převodníku 2 do prvního střadače T_ a druhého střadače 8^, výstup prvního střadače 7 současně připojí na sběrnicí vyhodnocovacího zařízení 10 a současně provede start prvního jednokanálového analogově číslicového převodníku 2 a druhého jednokanálového analogově číslicového převodníku 5.

Vyhodnocovací zařízeni 10 čeká na okamžik, ve kterém ukončí převod i pomalejší z prvního jednokanálového analogově číslicového převodníku 2 a druhého jednokanálového analogově číslicového převodníku .5. O tom dostává informaci z obvodu logického součinu, jehož první vstup je připojen na první jednokanálový analogově číslicový převodník 2» druhý na druhý jednokanálový analogově číslicový převodník 3 a jehož výstup rovněž ovládá přepínač 1_ a je připojen ke sběrnici vyhodnocovacího zařízení 10. V uvedeném okamžiku přepne přepínač 2 vstupů 11 třetí vstup 103 na první jednokanálový analogově číslicový převodník 4. a čtvrtý vstup 12)4 na druhý jednokanálový analogově číslicový převodník 5 a vyhodnocovací Zařízení 10 zahájí čtení dat.

Povelem na čtení dat z prvního jednokanálového analogově číslicového převodníku 2 ^ze sběrnice vyhodnocovacího zařízení l_0 je opět vyvolán na výstupu spojeni 2 dekodéru 2 impuls, který zajistí, přenos dat z prvního jednokanálového analogově číslicového převodníku 4 do prvního střadače Ί_ a z druhého jednokanálového analogově číslicového převodníku 5 do druhého střadače 8, připojení výstupu prvního střadače _7 na sběrnici vyhodnocovacího zařízení 10, je provedeno čtení dat ze sběrnice vyhodnocovacího zařízení 10 a současně je u prvního jednokanálového analogově číslicového převodníku 2 ^a druhého jednokanálového analogově číslicového převodníku 5 spuštěn nový převod.

Následuje povel na čtení dat z druhého jednokanálového analogově číslicového převodníku ze sběrnice vyhodnocovacího zařízení 10, který vyvolá impuls na výstupu dalším spojem

6. dekodéru 2. Tímto impulsem je na sběrnici vyhodnocovacího zařízení 10 připojen výstup druhého střadače 8, data jsou přečtena a uložena.

Protože čtení dat trvá déle než převod prvního jednokanálového analogově číslicového převodníku £ a druhého jednokanálového analogově číslicového převodníku 5, jsou v okamžiku ukončeni čtení dat z druhého jednokanálového analogově číslicového převodníku 5_ už oba další převody hotovy, přes obvod logického součinu je přepínač vstupů 11 přepnut tak, že na první jednokanálový analogově číslicový převodník £ je připojen na pátý vstup 105, na druhý jednokanálový analogově číslicový převodník 5 šestý vstup 106 a následuje opět povel na čtení dat z prvního jednokanálového analogově číslicového převodníku 4.

Ten opět zajistí přenos dat z prvního jednokanálového analogově číslicového převodníku 4_ do prvního střadače Ί_ a z druhého jednokanálového analogově číslicového převodníku 5 do druhého střadače 8, připojení výstupu prvního střadače J_ ke sběrnici vyhodnocovacího zařízení 10, přečtení a uložení dat ze sběrnice vyhodnocovacího zařízení 19 a dále start převodu prvního jednokanálového analogově číslicového převodníku £ a druhého jednokanálového analogově číslicového převodníku j>. Tento děj se cyklicky opakuje tak dlouho, dokud nejsou změřeny všechny vstupy 11.

Je zřejmé, že kromě ppvního převodu prvního jednokanálového analogově číslicového převodníku 4 a druhého jednokanálového analogově číslicového převodníku 5^, na jehož konec vyhodnocovací zařízení 10 čeká, provádí dále vyhodnocovací zařízení 10 už pouze cyklické čtení dat z prvního jednokanálového analogově číslicového převodníku 4 a druhého jednokanálového analogově číslicového převodníku 5. Přenos dat do prvního střadače 7_ a druhého střadače £! a start v okamžiku převodu prvního jednokanálového analogově číslicového převodníku ý a druhého jednokanálového analogově číslicového převodníku ji je prováděn vždy v době čtení dat z prvního jednokanálového analogově číslicového převodníku 4^

Několikavstupový analogově číslicový převodník podle vynálezu je využitelný v oblasti automatického řízení, regulace, měření a sběru dat.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Několikavstupový analogově číslicový převodník, sestávající z přepínače vstupů a z nejméně dvou jednokanálových analogově číslicových převodníků, které jsou připojeny prostřednictvím nejméně dvou střadačů na sběrnici vyhodnocovacího zařízení, vyznačující se tím, že k přepínači /1/ vstupů /11/ je připojen dekodér /2/, spojený spojem /3/ s prvním jednokanálovým analogově číslicovým převodníkem /4/, s druhým jednokanálovým analogově číslicovým převodníkem /5/ a s prvním střadačem /7/, zatímco dalším spojem /6/ je dekodér /2/ spojen s druhým střadačem /8/, přičemž mezi první jednokanálový analogově číslicový převodník /4/ a druhý jednokanálový analogově číslicový převodník /5/ je připojen obvod /9/ logického součinu, spojený zpětně s přepínačem /1/ vstupů /11/ a se sběrnicí vyhodnocovacího zařízení /10/, kde dekodér /2/ je připojen rovněž na sběrnici vyhodnocovacího zařízení /10/.