CS260768B1 - Zapojenie pre vyhodnocovanie uhlovéj rýchlosti z výstupného signálu fázového meniča - Google Patents

Abstract

Predmet sa týká oblasti regulovaných pohonov a rieši problematiku minimalizácie počtu snímačov potřebných pre funkciu polohových servosystémov. Minimalizácia počtu snímačov spočívá v náhradě snímača rýchlosti elektronickým obvodom, ktorý vytvára číslicový signál úměrný skutočnej uhlovej rýchlosti s rozlišením směru otáčania. Podstata spočívá v spésobe merania změny frekvencie výstupného signálu fázového meniča. Predmet je možné použiť v polohových servopohonoch určených pre robotické systémy, obrábacie stroje a vo všetkých pohonoch na vyhodnocovanie uhlovej rýchlosti, v ktorých sa ako snímač polohy používá fázový měnič.

Description

Vynález na týl,a /spojenia pr-e. vyhodnocovanie vei'kosti i bk^-sj řýchicsti z'výstupného'signálu fázového nioničar...... ' ^; V súčasnosti používm é polohové servosystémy, v kterých sa po-. vai ha/meranie polohy fázový. mentě použň. .->ju na nieraňie 'skutočnej uhlovej* rychlosti íacho,dynamo alebo různé zapojenia pre vyhodnocovanie skutočnej uhlovéj rýchlosti z výstupného signálu fázového meniča. Ak sa použije na snímanie rýchlosti tachodynamo, nastávajú hlavně pri pohonech malých výkon ov problémy s jeho upevněním ná hriadei' motora, vzrůstá jú zotrvečné hrnoty a tým sa zhoršujú regulačně vlastnosti pohoněv. Nevýhodou tachodynama je aj nutnost analógovo-číslicového převodní’:.'· pri použití číslicového regulátora. Pri vyhodnocovaní uhlovéj rýchlosti na základe merania dížky periody výstupného signálu fázového meniča sa zanáša do régulačného obvodu nelineiarita sposobená hyperbolickou závislosťou velkosti periody výstupného signálu fázového meniča na rýchlosti otáčania.rotora fázového meniča.

Tieto nedostatky odstraňuje zapojenie pre vyhodnocovacím uhlovej rýchlosti z výstupného signálu fázového meniča podlá vynálezu, ktorého podstata -spočívá v tom, že výstup napStím riadeného oscilátora je spojený so vstupom pomocnej logiky. Na vstup pomocnej logiky je zdroj -'hodinového signálu. Výstup pomocnej logiky je připojený na vstup čítania binárneho vratného synchrónneho čítača. Třetí výstup pomocnej logiky je zapojený na riadiaci vstup registra. Výstup z registra je zapojený na vstup prevodníka kódu.

Hlavné výhody zapojenia pre vyhodnocovanie uhlovej rýchlosti z výstupného signálu fázového meniča podlá tohto vynálezu spočívajú v tom, že sa odstráni z regulačnej štruktúry přídavný snímač rýchlosti. Dalšou výhodou zapojenia je to. že výstupný signál je lineárnou funkciou uhlovej rýchlosti, .a že na výstupe je v. číslicovom tvare. Ďalšou výhodou jo jednoduchost' zapojenia a možnost využitia bezkontaktového fázového meniča na meranie uhlovej rýchlosti v prevádzkach s náročnými prostrediami.

Na pripojenom výkrese je příklad zapojenia pre vyhodnocovanie uhlovej rýchlosti z výstupného signálu fázového meniča podl'a vynálezu. '

Zapojenie pre vyhodnocovanie uhlovej rýchlosti z výstupného signálu fázového meniča je tvořené nasledovnými blokmi.

Prvým íiltrom 1, na ktorého vstup je připojený výstup fázového meniča 11. Výstup prvého filtra 1 je spojený so vstupom frekvenčně fázového komparátora 2. Výstup frekvenčně fázového komparátora 2 je spojený so vstupom druhého filtra 3. Výstup druhého filtra 3 je spojený so vstupom napátím riadeného komparátora 4, ktorého výstup je spojený so vstupom deliča 5 a zároveň so vstupom pomocnej logiky B. Výstup deliča je spojený so· vstupom frekvenčně .fázového· komparátora 2. Na vstup pomocnej logiky je přivedený pomocný hodinový signál.

. Výstup S.l pomocnej logiky 6 je spojený so vstupom binárneho synchrónnebio vratného čítača 7, na ktorého vstup nastavenia je připojený druhý výstup 6.2 z pomocnej logiky 8. Další výstup S.3 pomocnej logiky 6 je spojený s riadiacim vstupom registra 3. Výstup z binárneho synchrónneho vratného čítača 7 je spojený so vstupom registra 8. Výstup z registra O je připojený na vstup prevodníka S kódu.

Činnost zapojenia pro vyhodnocovanie uhlovej rýchlosti z výstupného signálu fázového- meniča podlá vynálezu znázorněného na výkrese je nasledovná:

V obvode fázového závěsu, ktorý je tvořený blokmi frekvenčně fázového komparátora 2, druhým filírom 3, napáfovo riadeným •oscilátorom 4 a děličem 5 frekvencie sa vynásobí frekvencia výstupného signálu fázového meniča. n-krát. Takto· frekvenčně vynásobený signál sa privádza do pomocnej logiky 6, v ktorej sa na základe pomocného hodinového· signálu vytvárajú riadiace impulzy pre riadenie nastavenia binárneho synchrónneho vratného· čítača 7 a pre riadenie zápisu do· registra 8. Zároveň sa tu vytvára impulz presnej dížky, počas ktorého sa v binárnom synchrónnom vratnom čítači 7 počítá počet period vynásobeného· výstupného signálu fázového meniča. Využívá sa to, že binárny synchrónny vratný čítač 7 pracuje cyklicky. Před začatím počítania sa binárny synchrónny vratný čítač 7 nastaví na také číslo, aby pri nulovej uhlovej rýchlosti po skončení počítania bol na výstupe binárneho synchrónneho vratného čítača 7 údaj rovný 0. ·

Pri nulovej uhlovej rýchlosti bude na výstupe binárneho synchrónneho vratného čítača 7 po· skončení počítania údaj úměrný uhlovej rýchlosti. V jednom smere otáčania bude na výstupe binárneho· synchrónneho vratného čítača 7 údaj v priamom dvojkovom kóde, a pri opačnom smere otáčania signál v 'lepriumom dvojkovom kóde. Z toho vyplývá, že pri maximálnom rozsahu výstupu N bitov udává N + 1 bit iníormáciu o smere uhlovej rýchlosti. Výstup z binárneho synchrónneho· vratného čítača 7 je spojený so vstupom registra 8, ktorého· výstup je spojený so vstupom prevodníka 9 kódu, v ktorom. sa výstupný signál z registra 8 prevedie do priameho dvojkového kódu. Výstup z prevodníka 9 kódu je číslicový výstup, ktorého najvyšší bit udává informáciu o smere uhlovej rýchlosti.

Uvedené zapojenie je možné použit v regulačných polohových servosystémoch, v ktorých sa na meranie skutočnej polohy používá fázový měnič alebo v rýchlostných servopohonoch, v ktorých je nutné použit na meranie uhlovej rýchlosti bezkontaktný fázový měnič.

Claims (1)

1. PREDMET

   Zapojenie pre vyhodnooovanie uhlovej rýchlosti z výstupného· signálu fázového meniča pczostávajúce z pripojenia výstupu fázového meniča na vstup filtru·, ktorého výstup a výstup deliča frekvencie je připojený na vstup frekvenčně fázového komparátora a pripojenia výstupu frekvenčně fázového fcoanp-u átora na vstup filtra, ktorého výstup je spojený so vstupom napatím riadeného oscilátore, ktorého výstup je spojený so vstupom deliča frekvencie a vyznačujúce sa tým, že výstup napatia riadeného oscilátora (4)

   VYNALEZU je spojený so vstupom pomocnej logiky (6), pričom výstupy (6.1) a (6.2) pomocnej logiky (6j sú spojené so vstupmi binárneho synchrónneho vratného čítača (7) a výstup (6.3) pomocnej logiky (6) je spojený so vstupom registra (8j, pričom aj výstup z binárneho synchrónneho vratného čítača (7) je spojený so vstupom registra (8), ktorého výstup je spojený so vstupom převodníku (9) kódu, pričom výstup z převodníku (9) kódu je číslicový výstup.