DD159930A5 - Verfahren mit fehlerkorrektur in seriell uebertragenen datenwoertern mit paritaetswoertern und anordnung zum durchfuehren eines derartigen verfahrens - Google Patents
Verfahren mit fehlerkorrektur in seriell uebertragenen datenwoertern mit paritaetswoertern und anordnung zum durchfuehren eines derartigen verfahrens Download PDFInfo
- Publication number
- DD159930A5 DD159930A5 DD81230158A DD23015881A DD159930A5 DD 159930 A5 DD159930 A5 DD 159930A5 DD 81230158 A DD81230158 A DD 81230158A DD 23015881 A DD23015881 A DD 23015881A DD 159930 A5 DD159930 A5 DD 159930A5
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- words
- data
- series
- parity
- channels
- Prior art date
Links
- 238000012937 correction Methods 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims abstract description 39
- 230000005540 biological transmission Effects 0.000 claims abstract description 28
- 239000011159 matrix material Substances 0.000 claims description 26
- 208000011580 syndromic disease Diseases 0.000 claims description 10
- 230000005236 sound signal Effects 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 5
- 125000004122 cyclic group Chemical group 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1876—Interpolating methods
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Bei einem Verfahren mit Fehlerkorrektur für die Übertragung von Daten wird eine Anzahl serien/parallelumgesetzter Datenwörter in einer ersten relativen Zeitlage in einem ersten Fehlerkorrekturcoder 8 zur Bildung einer Anzahl von Paritätswörtern zugefüh rt. Anschließend werden die Paritätswörter und Datenwörter mit gegenseitig verschiedenen Laufzeiten (9) verzögert und einem zweiten Fehlerkorrekturcoder (10) zugeführt. So wird eine weitere Anzahl von Paritätswörtern gebildet. Anschließend werden die zwei Gruppen von Paritätswörtern und die Datenwörter parallel/serienweise zu einem Datenblock umgesetzt. Weitere Verzögerungslemente (11) streuen bestimmte Datenwörter und/oder Paritätswörter auf benachbarte Datenblöcke. Der Fehlerkorrekturcode ermöglicht die Korrektur sowohl von Fehlerhäufungen als auch von einzelnen Fehlern. Fig. 1
Description
Berlin, 6. 7. 1982 59 286 /13
230 158 6
Verfahren mit Fehlerkorrektur in seriell übertragenen Datenwörtern mit Paritätswörtern und Anordnung zur Durchführung eines derartigen Verfahrens
Die Erfindung betrifft ein Verfahren zum Übertragen von Daten mit einer erweiterten Möglichkeit zum Korrigieren von Fehlern, d* h· sov/ohl Fehlerhäufungen als auch vereinzelt auftretende Fehler· Bei einem bereits früher beschriebenen Verfahren zum Übertragen von Daten mit der Möglichkeit zur Korrektur von Fehlerhäufungen wird eine sogenannte Zweirichtungsverflechtung in der Zeitdomäne benutzt (crosgr-interleave). Bei dieser Verflechtung wird ein PCM-Wort (pulscodemoduliert) eines jeden einer Anzahl paralleler Kanäle in eine erste relative Zeitlage gebracht und einem ersten Zählerkorrekturcoder zugeführt, um daraus eine erste Paritätswortreihe zu bilden; diese erste Reihe von Paritätswörtern und die PCM-Datenreihe der erwähnten Kanäle werden in eine zweite relative Zeitlage umgesetzt, wobei ein einziges Wort in einer jeden der PCM-Datenreihen der erwähnten Kanäle in der zweiten relativen Zeitlage einem zweiten Zählerkorrekturcoder zur Bildung einer zweiten Paritätswortreihe.zugeführt wird, so daß in jeder Worteinheit eine Döppelverflechtung (Neupositionierung) durchgeführt wird. Die Verflechtung dient der Reduktion der Anzahl fehlerhafter Wörter in einem Fehlerkorrekturblock dadurch, daß die 'im Fehlerkorrekturblock enthaltenen Paritätswörter und die PCM-Daten für die Übertragung an der Empfangsseite gestreut und in ihre ursprüngliche
. 59 286 / 13
Zeitlage zurückgeführt werden. Mit anderen Worten, beim Auftreten einer Fehlerhäufung während der Übertragung wird diese Fehlerhäufung gestreut· Wenn· die erwähnte Verflechtung zweimal durchgeführt wird, bilden die ersten und zweiten Paritätswörter je einen Fehlerkorrekturblock. Sogar wenn ein Fehler beispielsweise durch die ersten Paritätswörter nicht korrigiert werden kann, ist diese Korrektur oft mit den zweiten Paritätswörtern möglich und umgekehrt. Sogar wenn beim erwähnten Datenübertragungsverfahren ein Wort nur ein einziges fehlerhaftes Bit enthält, wird das vollständige Wort als fehlerhaft betrachtet. Deshalb schafft die erwähnte Verflechtung in der Zeitdömäne in zwei Richtungen nicht immer eine ausreichende Korrektur von Fehlern, wenn die erhaltenen Daten ziemlich große Anzahlen einzelner Fehler enthalten.
Ziel der Erfindung ·
Ziel der Erfindung ist es, die Uachteile des Standes der Technik zu vermeiden,
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren mit Fehlerkorrektur in seriell übertragenen Datenwörtern mit Paritätswörtern und eine Anordnung zur Durchführung eines derartigen Verfahrens zu schaffen, wobei sowohl .Fehlerhäufungen als auch Einzelfehler korrigierbar sind.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein Verfahren mit. Fehlerkorrektur zum Übertragen von Daten folgende Schritte enthält: .
KQ OQi; / 1 O
-3-230158 6
a) den Empfang eines Datenflusses durch, den Empfang jeweils eines Datenwortes aus einer Reihe von Datenwör- . tern in einem jeden einer ersten Anzahl paralleler Kanäle in einer ersten relativen Zeitlage
b) das Übertragen eines einzigen Wortes eines jeden Kanals der erwähnten ersten Anzahl paralleler Kanäle an einen ersten Fehlerkorrekturcoder zur Bildung einer ersten Reihe von Paritätswörtern auf der Basis einer Generatormatrix
c.) die Verzögerung der Reihe von Paritätswörtern und der Wörter der Datenwortreihe nach der Übertragung an den · ersten Fehlerkorrekturcoder mit untereinander verschiedenen Laufzeiten zur Überführung dieser Y/örter in eine zweite relative Zeitlage
d) die Übertragung eines einzigen Wortes eines jeden Kanals der ersten Anzahl von Kanälen und der ersten Reihe von Paritätswörtern in der zweiten relativen Zeitlage an einen zweiten Fehlerkorrekturcoder zur Bildung einer zweiten Reihe von Paritätswörtern auf der Basis einer Generatormatrix
e) die jeweilige Übertragung eines einzigen Datenwortes auf einen jeden einer Anzahl von Ausgangskanälen gleich der ersten Anzahl sov/ie einer ersten Reihe von Paritätswörtern und einer zweiten Reihe von Paritätswörtem auf einen jeden einer zweiten Anzahl von Ausgangskanälen, wobei im ersten und zweiten Korrekturcoder jedes Wort ius m Bits gebildet wird und eine in einem Coder gebildete Reihe von Paritätswörtern den Fehlerkorrekturblock auf eine Gesamtheit von η Wörtern ergänzt, wobei
η £ 1
59 286/ 13 - 4 - 9 % Π
f) die wortweise, parallel/serielle Umsetzung zum Übertragen von Datenwärtern und Paritätswörtern, wobei das Verfahren mit Fehlerkorrektur, dadurch gekennzeichnet ist, daß empfangsseitig eine wortweise, seriell/ parallele Umsetzung, auf eine Anzahl, die gleich ist der Summe der ersten und zweiten Anzahl von Kanälen der Datenwörter und Paritätswörter zur Wiederherstellung der zweiten relativen Zeitlage, erfolgt, die folgende Verfahrensschritte enthält:
g) das Reproduzieren "bzw· korrigierende Reproduzieren einer Anzahl, die gleich der ersten Anzahl von Datenwörtern· und einer Anzahl, die· gleich der ersten Reihe von Paritätswörtern ist, mittels einer der Generatormatrix nach (G2) χ (H2) = 0 zugeordneten Paritätsdetektormatrix
h) die Verzögerung der reproduzierten Datenwörter und Paritätswörter.mit zwischen den zugehörigen Kanälen untereinander verschiedenen Verzögerungszeiten zur . Wiederherstellung der ersten relativen Zeitlage
i) das Reproduzieren bzw· korrigierende Reproduzieren einer Anzahl, die gleich der ersten Anzahl von Datenwörtern ist, mittels einer der Generatormatrix nach (G1) χ (H1) ss 0 zugeordneten Paritätsdetektormatrix
j) das Abgeben der reproduzierten Datenwörter, wobei die Paritätsdetektormatrizen gebildet sind als
59 286 / 13
-5- 23015 8 6
1 1
cd3 ^n-1
11 1 — 1 1
•j oL1oC2 ot n~2 "odn-1
1 J2 oC4
• ·
wobei OCeine Wurzel entsprechend 3?(χ) = 0 ist, und wobei P(x) ein unzerlegbares und primitives Polynom des m-ten Grades in einem Galois-Körper GP(2) ist. Häufig ist für den zweiten Fehlerkorrekturcoder der V/ert von η größer als der für den ersten Pehlerkorrekturcoder·
Es hat sicsh gezeigt, daß das Übertragungsverfahren nach der Erfindung (der Gattung mit der Bezeichnung "adjacent codes" oder "b-adjacent code") eine erweiterte Möglichkeit zum Korrigieren vieler Fehler bis zu zwei T/ortfehlern
286
je Block bietet· Weiter können drei Wortfehler oder vier Wortfehler noch korrigiert werden, wenn die Lage eines Fehlers bekannt ist lind die mehrfache Verflechtung angewandt wird· Außerdem kann ein Decoder mit einem besonders einfachen Aufbau benutzt werden, wenn der Pehlerkorrekturcode für nur ein falsches Wort benutzt wird·
Das Verfahren ist weiter dadurch gekennzeichnet, daß die erste und die zweite Reihe von Paritätswörtern nach der Übertragung-zurückinvertiert werden, .
Das Verfahren ist weiter dadurch gekennzeichnet, daß im Schritt h. eine erste Gruppe der Reihe von Datenwörtern Laufzeiten aufweist, die"in einem ersten Vorrat von Lauf-Zeitwerten liegen, wobei die erste Reihe von Paritätswörtern Laufzeiten aufweist, die in einem zweiten Vorrat von Laufzeitwerten liegen, und wobei die weiteren Wörter, deren Anzahl .gleich der Anzahl der ersten Gruppe der Reihe von Datenwörtern ist, Laufzeiten aufweisen,' die in einem dritten Vorrat von Laufzeitwerten liegen, wobei jedes Element des dritten Vorrats einen Wert besitzt, der größer ist als. der eines jeden Elements des zweiten Vorrats, und T/obei jedes Element des zweiten Vorrats einen Wert besitzt, der größer als der eines jeden Elements des ersten Vorrats ist·
Nach dem Reproduzieren mit der Matrix wird eine untereinander gleiche, relative Verzögerung einer vorbestimmten Zahl von Wortintervallen zwischen geradzahligen und ungeradzahligen Dat-env/örtern eingeführt* Uach der Übertragung wird eine relative Verzögerung um eine vorbestimmte Zahl.von Wortintervallen zwischen den Daten an den geradzahligen und ungeradzahligen Kanälen eingeführt·
59 286 / 13
-τ- 230 1586
Die Erfindung bezieht sich weiter auf einen Decoder für die Verwendung beim beschriebenen Verfahren, der folgende Mittel enthält:
a) Eingangsmittel zum jeweiligen Empfangen einer Reihe von Datenwörtern in einer Anzahl von Empfangskanälen gleich der der ersten Anzahl und - parallel zu dieser Reihe einer ersten und einer zweiten Reihe von Paritätswb'rtern in einer Anzahl von Empfangskanälen gleich der zweiten Anzahl
b) einen ersten Decoder zum jeweiligen Erzeugen einer ersten Anzahl von Datenwörtem und einer ersten Reihe" von Paritätswörtern mittels eines darin gebildeten ersten Syndroms unter der Steuerung der zweiten Reihe von Paritätswörtern
c) Verzögerungsmittel zum zeitlichen Neupositionieren der Datenv/örter und der ersten Reihe von Paritätswörtern mittels gegenseitig verschiedener Laufzeiten
d) einen zweiten Decoder zum jeweiligen Erzeugen einer ersten Anzahl von Datenwörtern mittels eines darin erzeugten zweiten Syndroms unter der Steuerung der ersten Reihe von Paritätswörtern
e) Ausgangsmittel zum jeweiligen Ausgeben eines Datenwortes aus einer Reihe von Datenwörtern.in einer Anzahl von Ausgangskanälen gleich der ersten Anzahl von Ausgangskanälen, wobei.eine Reihe von Datenwörtern einen Datenfluß darstellt. Auf diese Weise wird ein vorteilhafter und einfacher Decoder "erhalten·
59 286 / 13
-8- 23015 8 6
Der Decoder ist dadurch gekennzeichnet, daß die Eingangsmittel erneut invertierende Mittel enthalten, die auf ankommende invertierte Paritätswörter ansprechen, und daß die Eingangsmittel zweite Verzögerungsmittel enthalten, um die relative Verzögerung zwischen geradzahligen und ungeradzahligen Datenkanälen auszugleichen* Die Ausgangsmittel enthalten dritte Verzögerungsmittel zum Ausgleichen der relativen Verzögerung zv/ischen geradzahligen und ungeradzahligen Datenwörtern. ·
Die Erfindung betrifft weiter eine Anordnung mit einem Decoder nach obiger Beschreibung, die folgende Teile enthält:
vierte Mittel zum Empfangen eines seriellen·Datenflusses und zum Bilden paralleler Daten daraus'für einen jeden der betreffenden Kanäle der Eingangsmittel,
einen Parallel-/Serienrückumsetzer zürn Serienschalten der von den Ausgangskanälen ausgegebenen Datenwörter und einen Digital-/Analogwandler zur Bildung eines kontinuierlichen Audiosignals daraus. Eine derartige Anordnung kann z. B. ein HiFi-Plattenspieler hoher Güte sein.
Der Datenträger für die Zusammenarbeit mit einem Decoder enthält eine Reihe von Blöcken und ist dadurch gekennzeichnet, daß jeder Block folgende Informationen enthält:
eine dritte Anzahl von Wörtern gleich der Hälfte der ersten Anzahl für die Abgabe von geradzahligen Datenwörtern der Reihe von Datenwörtern, eine vierte Anzahl von Wörtern zur Abgabe einer ersten Reihe von Paritätswörtern, eine weitere dritte Anzahl von Wörtern zur Abgabe von ungeradzahligen Datenwörtern der Reihe von Datenwörtem und eine weitere vierte Anzahl von Wörtern zur Abgabe einer zweiten Reihe von' Paritätswörtern.
59 286 / 13
-9- 230158 6
;Auf diese Weise wird ein Träger für Datenspeicherung mit ., der Möglichkeit zur Fehlerkorrektur für die Speicherung beispielsweise von Audiosignalen mit einer sehr hohen Güte erhalten. ·
Jeder Block enthält einen Synchronisationsvorlauf, Ausführungsbeispiel
nachstehend wird zunächst ein Fehlerkorrekturcode beschrieben, der sich zur Verwendung nach der Erfindung eignet» Anschließend folgt eine Beschreibung der Erfindung mit weiteren Einzelheiten anhand der Zeichnung und einiger bevorzugter Ausführungsformen, ohne daß si.ch die Erfindung darauf beschränkt. Es zeigen: " · '.
Fig. 1: ein Blockschaltbild eines Ausführungsbeispiels eines Fehlerkorrekturcoders nach der Erfindung,
Fig. 2: die zeitliche Position bei der Übertragung,
Fig. 3: ein Blockschaltbild eines Ausführungsbeispiels eines Fehlerkorrekturdecoders,
Fig. 4 und 5: Diagramme zur Erläuterung der Wirkung eines Fehlerkorrekturcoders,
Fig. 6: ein Blockschaltbild eines zweiten Coders, Fig. 7: ein Blockschaltbild eines zweiten Decoders, Fig. 8: ein Blockschaltbild eines dritten Coders,
230 158 6
Fig. 9: ein Blockschaltbild eines dritten Decoders; Fig. 10: ein Blockschaltbild eines, vierten Coders; Fig, 11: ein Blockschaltbild eines vierten Decoders«
Für die Erläuterung des Fehlerkorrekturcodes wird eine Vektordarstellung oder die Darstellung mit einer zyklischen Gruppe benutzt* Zunächst wird ein unzerlegbares und primitives Polynom F(x) vom Grad m in einem Galois-Körper GF(2) betrachtet· Die Theorie der Galois-Körper ist bekannt und 'wird nachstehend nicht weiter erläutert· Der Körper GF(2) besteht nur aus den Elementen "0" und "l". Angenommen sei, daß eine Wurzel ©< besteht, die der Gleichung F.'(x) = 0 entspricht.. Es läßt sich nunmehr ein erweiterter Körper GF(2 ) aus 21 verschiedenen Elementen mittels der Größen «C , oL t &t , ··., ©& " aufbauen, die je eine verschiedene Potenz der Wurzel ·£ sind(die Gesamtheit dieser Größen wird mit der "Basis" des Körpers GF(2m) bezeichnet). Es sei bemerkt, daß der Körper GF(2m) auch das Element enthält. Der erweiterte Körper GF(2 ) ist ein polynomischer Ring mit einem unzerlegbaren Polynom F(x) vom Grade m im Körper GF(2) als ein Modulo. Oedes Element von GF(2m) kann als eine lineare Kombination folgender Gleichung ausgedrückt werden: '
Die allgemeine Form dieses Ausdrucks ist wie folgt:
2 1
a0 + al [ x J + a β a0 + Q1 eC+ a2
am-2' ···· a2» al
am2' ···· a2» al*
230 1
«.2* ··«» ai» aQ Elemente von GF(2) sind*
Beispielsweise wird GF(2 ) herangezogen, wobei das primitive und irreduzible Polynom F(x) beispielsweise F(x) = x8 + x4 + x3 + χ + 1 ist. Alle 8-Bit-Datenwörter können wie folgt ausgedrückt werden:
a-,x + acx + acx + a,x + a,x + aox + a„x + an oder (a7* a5» a5» a4» a3* a2* al* aO^*
Auf diese Weise wird beispielsweise a-, der MSB-Seite (bedeutsamstes Bit) und aQ der LSB-Seite (unbedeutsamstes Bit) zugeordnet.
Da'a. zu GF(2) gehört, ist dabei das Element .0 oder 1«
Weiter kann aus dem Polynom F(x) folgende Matrix T von (m χ m) gewonnen werden:
T =
O 0 1
O O O
O 32
m-1
Auch können die Elemente von GF(2m) mit Hilfe einer zyklischen Gruppe ausgedrückt werden, indem berücksichtigt wird, daß der Rest von GF(2™) außer dem Element Null eine vervielfachende Gruppe vom Grade 2m bildet. Wenn die Elemente von GF(2rci) durch die Verwendung einer derartigen
230 158 6
zyklischen Gruppe ausgedrückt werden, wird folgender Ausdruck erhalten: . '
Nach der vorliegenden Erfindung, in der m Bits ein Wort und η Wörter einen Block bilden, werden k "Paritätswörter auf Basis nachstehender Paritätsprüfmatrix H gebildet:
*(k-l)n /
Die Paritätsprüfmatrix H kann auch durch die Verwendung der Matrix T ausgedrückt werden:
I,. I · „ Tn~l Tn
^(n-1) -^n H=
| I | I | I |
| T1 | T2 | T3 |
| T2 | T4 | T6 |
T(kr-1)2 T(k-1)3
230158 6
wobei I eine Einheitsmatrix yon (m χ m) Elementen ist.
Wie bereits beschrieben, sind die Ausdrücke,, die die Wurzel φ benutzen, grundsätzlich gleich denen, die eine Matrix benutzen· In diesem Fall können alle Elemente der ersten Spalte einer jeden Matrix als 1 oder I gewählt werden und kann die letzte Spalte einer jeden Matrix unterbleiben»
Der Fehlerkorrekturcode wird an Hand eines Beispiels beschrieben, bei dem vier (k = 4) Paritätswörter benutzt werden. Wenn ein einziger Block erhaltener Daten als ein Spaltenvektor V = (W., W2, W , ·.#', W ) genommen wird, werden in diesem Fall an der Empfangsseite vier Syndrome S^, S2, S3 und S4 gebildet entsprechend
Sl =
S3 = Σ
0 i
χ = η
s S2
= H.V1
W.
T21W.
T3i,, T W.
230158
üeder Block enthält vier Paritätswörter
(p = VVn-3, q = Wn-2,. r. = Wn-1, s = Wn). Diese Paritätswörter werden senderseitig entsprechend folgender Gleichung gebildet:
ρ+ q+ r + s = Tn-3p + Tn~2q +
W1
T3n-9p
ρ + q + r + s * ρ + Tq + ITr + T2Q + T4r π
T2n-2
Tns »
r +
T21VL
-3n-3_ T3n _
i-n+3
T31
= a = b
W.
T6s =
T3q + T6r + T9s =
T2Ci-n+3)Wl =c T3(i-n+3)w B d
JU
n-4
wobei
ist
Die Paritätswörter können durch Lösung dieser Gruppe von Gleichungen erhalten werden. Die Berechnung ist in GF(2 ) definiert, und das Ergebnis ist wie folgt:
230158 6
* T6a + (T3H-T4^T5 )b + (T+T2+T3)c + d
(1+T) (1+T2) (1+T3)
= T5a + (T?+T3+T5-)b + (1+T2+T3)c +' d
Γ = T4a + (T+T34-T4)b + (1+T+T3)c + d T3Cl+T4) '
s = T3a + ( T+T2^-T3 )b +
T3Cl+T) (I+T2) (I+T3)
ρ = [T6Z W1 + (I+T+T2). f ST T1-"-^ +^(i-n+S)+! WJ
q = /"T5^W1 + (I+T+T3 )^>Ti"n+5 VV1.+
w1 + (ΐ+τ2+τ3)Γτ1-η+4 . νν± + (1+τ+τ3) ·
w +r T3(x-n+3) W/J T"3 . (I+T4)'1;
1 X
= fT3r W1 + (I+T+T2J[Tt1-"44 W1 +f t2^
230158 6
Nachstehend wird eine Fehlerkorrektur für den Fall beschrieben, bei dem die Daten einschließlich der auf obige Weise gebildeten Paritätswörter abgesandt und anschließend wieder empfangen werden.
In diesem Fall sei angenommen, daß keine Anzeigegröße benutzt wird, die eine Fehlerposition angibt«
= S_ = S4 = O#
(1) Wenn es keinen Fehler gibt, S^ =
(2) Wenn es einen einzigen Wortfehler gibt (ein Fehler muster^wird als ei genommen), S. = ei, S0 = Txei/
_2i ^i "*· *
S3 = Tel und S4 = T5Si.
So werden folgende Gleichungen bestimmt:
T 8I = S2
= S
3 54 .
Detzt ist das Syndrom S1 gleich dem Fehlerrauster ei»
(3) Wenn es zwei V/ortfehler (ei und ej) gibt:
S2 =
ei + ej Txei +
ii + Ί
= T31ei
Obige Gleichungen lassen sich wie folgt ändern: ^S1 + S2 = (T1 + T^) ei
2
3
+ S3 = T3-(T1 + T^) ei
= T2i(
T1 +
ei.
59 286 / 13
-it- 2 30 158 6
Entsprechend werden zwei.Wortfehler durch die Bestimmung folgender Gleichungen bestimmt:
+ S2) =
= T0S3 + S4 .
Fehlermuster werden wie folgt ausgedrückt:
ei
1 + TJ
+ T-1S
1 + T0"
C4) Wenn· es drei Wortfehler Cei, ej und ek) gibt:
= ei + e;j + ek
S2 =
Txei T2lei
Tkek
T2k2k T3kek
Obige Gleichungen lassen sich wie folgt ändern:
Α., + S2 = CT1 + Tk)ei +
TkS2 + S3 = T1CT1 + Tk)ei + Λ* ?i i k
+ Tk) ej CT0 + Tk)
Tk) ej
Entsprechend können drei Wortfehler mittels nachstehender Gleichung detektiert werden, weil die Bedingungen S1 Φ 0, S2 Φ 0, S3 Φ 0 erfüllt werden:
1C^s1 + S2) + CTks2+s3) = T%ks2 +
+ CTks
230158 6
Die betreffenden Fehlermuster können wie folgt ausgedrückt werden:
ei =
ek
+ (T"^ + T"k) S2 + TTj"kS,
(i + τ1 3)(i + τ1 K)
+ (T*"k + T"
(1 +
+ Tj*"k)
"1
(T"1 + T~3) S2 +
(i +
+ Tk"J)·
Wie bereits erwähnt, können alle drei Wortfehler ohne Verwendung der Anzeigeinformation korrigiert werden·
Wenn die Anzeigeinformation benutzt wird, so daß Fehlerpositionen (i, j, k, 1) bekannt sind, können auch vier Wortfehler verbessert werden»
Außerdem kann die Fehlerkorrekturkapazität durch die Vergrößerung der Anzahl von Paritätswörtern k weiter verbessert werden*
Nachstehend wird ein Ausführungsbeispiel nach der Erfindung an Hand der Zeichnung näher erläutert, wobei die Erfindung zum Aufnehmen und Wiedergeben eines PCM-Audiosignals benutzt wird«
In Fig, 1 ist ein Fehlerkorrekturcoder dargestellt, der im
230 158 6
Aufnahmesystem angeordnet ist, dem ein PCM-Audiosignal zugeführt wird· Das PCM-Audiosignal wird derart zugeführt, daß die linken und rechten Stereosignale mit einer Frequenz f (z, B, 44,1 kHz) abgetastet werden, wobei jeder abgetastete Wert in eine 16-Bit-Zahl in 2 Komplementdarstellung umgesetzt wird. Entsprechend liefert der linke Audiokanal eine Reihe von 16-Bit-PCM-Daten (LO1 Ll, L2, ...) und der rechte Audiokanal eine weitere Reihe von 16-Bit-PCM-Daten (RO, Rl, R2, ...). Die PCM-Daten dies linken und des rechten Audiokanals werden je für sich Wort für Wort mittels einer nicht dargestellten Anordnung verschachtelt, d, h, zyklisch über eine jeweilige Anzahl von 6 Coderkanälen. Auf diese Weise werden insgesamt über 12 Kanäle Sequenzen von PCM-Datenreihen dem Fehlerkorrekturcoder zugeführt* Zu einem gegebenen oder vorgegebenen Zeitpunkt werden beispielsweise zwölf Zahlen wie L,. , Rfi , L6n+1* R6n+1' L6n+2' R6n+2* L6n+3' R6n+3' L6n+4' R6n+4' L6n+5* R6n+5 zu9e^u^.rt· Bei diesem Beispiel wird jede 16-Bit-Zahl in acht bedeutsamere Bits und acht weniger bedeutsame Bits verteilt» Diese 8-Bit-Grüppen werden nachstehend mit Wörtern bezeichnet. Infolgedessen werden die zwölf Zahlen in 24 parallelen Kanälen verarbeitet. Detzt wird eine 16-Bit-Zahl der PCM-Datenreihe mit W. bezeichnet, wobei die acht höchsten Bits mit W. . und die acht niedrigsten Bits mit VV. D bezeichnet werden. Zum Beispiel wird die Zahl L_ in zwei Wörter W^2n α unQl wiPn B ^ertei^-t· Es sei bemerkt, daß η bereits früher als eine Abmessung der Matrizen H benutzt wurde.
Die PCM-Datenreihen von 24 Kanälen werden zunächst einem geradzahligen/ungeradzahligen" Verflechter 1 zugeführt. Wenn η = O, 1, 2, ..β, bilden die Wörter L- (d. h. ^12n A
2 30 158 6
und-W12n,B>* R6n <d· h* Wi2n+1.A Und W12n+1,B>· L6n+2 <d· h* W12n+4,A und W12n+4,B>' R6n+2 <d' h*.W12n+5,A
> d
und W12n+5B>' L6n+4 <d· h* W12n+8,A Und W12n+8,B> und R6n+4 (d« h* W12*9,A und Wi2n+9,B> Wörter mlt geradzahliger Rangordnung, während die anderen Wörter ungeradzahliger Rangordnung sind. Die PCM-Datenreihe von Wörtern geradzahliger Rangordnung wird um ein einziges Wortintervall mittels der Laufzeitschaltungen oder Laufzeitleitungen 2A, 2B, 3A, 3B, 4A, 4B, 5A, 5B1 6A1 6B1 7A, 7B des geradzahiigen/ungeradzahligen Verflechters 1 verzögert· Außerdem wird im gerädzahligen/ungsradzahligen Verflechter 1 eine derartige Umsetzung durchgeführt, daß 12 Datenreihen aus Wörtern gleicher Rangordnung den ersten bis zwölften Übertragungskanal belegen und 12 D-atenreihen aus Wörtern urigeradzahliger Rangordnung den dreizehnten bis vierundzwanzigsten Übertragungskanal belegen.
Der geradzahlige/ungeradzahlige Verfle-chter 1 soll die Situation verhindern, bei der mehr als zwei aufeinanderfolgende Zahlen eines einzigen Audiokanals (links oder rechts) falsch sind, so daß dabei die Fehler nicht unsichtbar gemacht werden könnten» Dies läßt sich wie folgt erläutern: drei benachbarte Zahlen L^1, L., L.. werden beispielsweise herangezogen* Wenn die Zahl L, fehlerhaft und nicht korrigierbar ist, muß die Zahl L; ...oder L i+1 oder müssen beide einwandfrei sein. Auf diese Weise kann die fehlerhafte Zahl L. unsichtbar gemacht werden, indem sie durch die direkt vorangehende Zahl L. ^ oder die direkt nachfolgende Zahl L. ^ oder durch den Mittelwert von L. Λ und L. ^ ersetzt wird. In vielen Fällen schafft dies eine, vorteilhafte Näherung des reellen Werts von L.# Die Laufzeitleitungen 2A, 2B bis 7A, 7B des geradzahligen/ungerad-
230158 6
zahligen Verflechters 1 sind für benachbarte Wörter angeordnet, die in mehrere Fehlerkorrekturblöcke aufgenommen werden. Der. Grund der Zusammenführung der Übertragungskanäle für eine jede der Datenreihen, bestehend aus den Wörtern gleicher Rangordnung, und der Datenreihen, bestehend aus den Wörtern ungerader Ordnung, besteht darin, daß, wenn die Datenreihen verschachtelt werden, der.Abstand zwischen den Aufnahmepositionen der benachbarten geradzahligen und ungeradzahligen Wörter möglichst groß gewählt wird.
Am Ausgang des Verflechters 1 erscheinen die PCM-Datenreihen von 24 Kanälen in einer ersten relativen Zeitlage« Die um ein Wortintervall verzögerten Wörter werden durch einen Index angegeben, der am Ausgang des Verflechters 1 um zwölf Punkte niedriger ist« Aus den betreffenden PCM-Datenreihen werden jeweils vier erste Paritätswörter Q1Pn* y12n+l* ^12n+2* ^12 +1 aus e-"-nem Fehlerkorrekturblock von Datenwörtern gebildet« Dieser Fehlerkorrekturblock enthält deshalb die Wörter:
(W12n-12,A; W12n-12,B*' W12n+1-12,A; W12n+1~12,B;
W12n+4-12,A; l/l2n+4-12,B; W12n+5-12,A; W12n+5-12,ß; W12n+8-12,A; VV12n+8-12,B; W12n+9-12,A'* W12n+9-12,B;
VJ . VJ · VV · W · VV
v'l2n+2,Af W12n+2,B' l'l2n+3,A' W12n+3,B' W12n+6,A' ,
12n*6,B' 12n+7,A' W12n+7,B' 12n+10,A* 12n+10,ß; VJ · iv · η · ο · η · η \ "l2n+ll,A* k12n+li,B' y12n' y12n+lJ y12n+2' y12n+3;* Auf diese Weise werden im ersten Goder 8 24 Datenwörter von je acht Bits zum Erhalten von vier Paritätswörtern codiert. Deshalb sind die festen Parameterwerte des hier benutzten Codes η = 28, m = 8, k = 4«
230158 6
Einem zweiten Verflechter 9 werden 24 PCM-Datenreihen und vier Paritätsvvortreihen zugeführt« In diesem Verflechter 9 werden die Positionen der Übertragungskanäle derart geändert, daß die Paritätswortreihen zwischen den PCM-Datenreihen liegen, die aus den Wörtern geradzahliger und ungeradzahliger Rangordnung bestehen, und anschließend wird der Verzögerungsvorgang für diese Verflechtung durchgeführt« Dieser Verzögerungsvorgang ist derart, daß 27 Übertragungskanäle, mit Ausnehme des ersten Übertragungskanals, mittels Laufzeitleitungen um Verzögerungen in Höhe von ID, 2D, 3D, 4D bis 26D und 27D verzögert werden (wobei D eine Verzögerungseinheit ist)«
Am Ausgang des Verflechters 9 erscheinen 28 Datenreihen in einer zweiten relativen Zeitlage, Die Datenwörter werden eins nach dem anderen aus den betreffenden Datenreihen erhalten* Anschließend gelangen die Wörter an einen Coder 10, der zweite Paritätswörter P12n, P12n+1. P12n+2 und P12n+3 bildet« Nachstehend ist ein Fehlerkorrekturblock einschließlich der zweiten Paritätswörter, bestehend aus 32 Wörtern, angegeben» Es sei bemerkt, daß eine Verzögerung um jD in einem Coderkanal den Wert des Indexes von W um den Betrag 12#3#D herabsetzt*
1ίϊ12η-12,Α.' k'l2n-12(D+l),B' W12n+1-12(2D+1),A; W12n+1-12(3D+1),B; W12n+4-12(4D+l),A; W12n+4-12(5D+l),B; W12n+5-12(60+1),A; ··· r_r:„.
W12n+9-12(10D+l),A; W12n+9-12(llD+l),"B; Q12n-12(12D); Q12n+1~12(13D); Q12n+2-12(14D); ; W12n+2-12(16D); ···
230 158 6
W12n+ll-12(26D); W12n+ll-12-(27D); P12n; P12n*l; P12n+2; Ρ12η+3*
Weiter ist noch ein Verflechter 11 mit Laufzeitleitungen, die eine Verzögerung eines Wortes für die Übertragungskanäle mit geradzahliger Rangordnung von 32 Datenreihen einschließlich der ersten und zweiten Paritätswörter schaffen, sowie Umkehrstufen 12, 13, 14 und 15 für die zweite Reihe von Paritätswörtern angeordnet. Der Verflechter 11 soll vermeiden, daß ein Intervall mit einer Fehlerhäufung beim Übertragen die Grenze zwischen benachbarekn Blöcken überschreiten würde und so viel Wörter in einem Fehlerkorrekturblock beeinflussen könnte, daß ihre Korrektur ausgeschlossen wäre» Die Umkehrstufen 12, 13, 14 und 15 dienen zur Vermeidung einer derartigen fehlerhaften Wirkung, wobei alle Daten in einem Block durch einen Ausfall während der Übertragung "O" gemacht werden, welcher Vorgang nunmehr vom Wiedergabesystem erkannt wird. Ein Stille-Intervall in der Audiowiedergabe würde dagegen also eine zweite Reihe von Paritätswörtern schaffen, die sich von O unterscheiden und so detektiert werden kann· Die endgültig gebildeten Codewörter sind in der letzten Spalte der Figur einschließlich der entsprechenden entstandenen Verzögerung erwähnt.
Der endgültig gebildete Block von 24 PCM-Datenwörtern und acht Paritätswörtern wird mit Hilfe eines nicht dargestellten Parallel/Serienumsetzers in Serie gebracht« Am Anfang wird ein Synchronsignal von 16 Bits zum Erhalten eines Übertragungsblocks nach Fig# 2 zugesetzt, wonach der so gebildete Block übertragen wird« In Fig. 2 wird der Kürze halber ein Wort aus dem i. Übertragungskanal mit V. bezeichnet.
230158 6
Praktische Ausführungsbeispiele des Übertragungssystems können magnetische Aufnahme- und Wiedergabegeräte, Geräte mit optischen oder magnetischen Drehscheiben usw. sein·
Der Coder 8 bezieht sich auf den Fehlerkorrekturcode, bei dem die Werte der festen Codeparameter m = 8, η = 28 und k = 4 sind» Für den Coder 10 besitzen die entsprechenden festen Codeparameter die Werte m = 8, η = 32 und k = 4# Also umfaßt der vollständige Block der Fig# 2: 32 χ 8 + 16 = 272 Bits,
In der Decfoderstation wird zunächst der Vorlauf (header) mit der.Synchronisation mit Hilfe einer nicht dargestellten Einrichtung entfernt. Die restlichen, wiedergegebenen 32 Codewörter eines jeden Obertragungsblocks gelangen an den Eingang eines Fehlerkorrekturcoders gemäß Fig# 3, Durch das Wiedergabeverfahren ist es möglich, daß die wiedergegebenen Daten einen Fehler enthalten· Wenn kein Fehler vorhanden ist, sind die 32 dem Eingang des Decoders
zugeführten Wörter gleich den 32 Wörtern, die am Ausgang des Fehlerkorrekturcoders erschienen. Im Fehlerkorrekturdecoder wird der Entflechtungsvorgang, der dem Verflechtungsvorgang im Coder komplementär ist, zur Wiederherstellung der ursprünglichen Rangordnung der Daten durchgeführt, und anschließend erfolgt der Fehlerkorrekturvorgang.
Zunächst ist, wie in Fig, 3 dargestellt, ein Entflechter mit Laufzeitleitungen angebracht, die je eine Verzögerung eines Wortes für die Übertragungskanäle mit ungeradzahliger Rangordnung schaffen, sowie Umkehrstufen 17, 18, 19 und für die zweite Reihe von Paritätswörtern angebracht. Die Ausgangssignale des Entflechters 16· und die Umkehrstufen
230158 6
17 bis 20 gelangen an einen ersten Decoder 21. In diesem Decoder werden Syndrome S11, si2* S13 unc^ Si4 aus einer Paritätsdetektormatrix H 1 über 32 Eingangswörter V gemäß Fig, 4 erzeugt, und anschließend wird die Fehlerkorrektur auf Basis der Syndrome ausgeführt. In Fig, 4 ist oC ein
8 Element von GF(2 ), das eine Wurzel des primitiven und
Q A "Z
unzerlegbaren Polynoms vom m-ten Grad F(x) = χ +χ +χ
+χ +1 ist. Aus dem Decoder 21 werden 24 PCM-Datenreihen und vier Paritätswortreihen erhalten, Oedem Wort der Datenreihe wird Anzeigeinformation (zumindest 1 Bit) zugesetzt, die angibt, ob möglicherweise ein Fehler vorhanden ist. Das Anzeigebit oder die Anzeigebits werden wie die weiteren Bits der Datenwörter und Paritätswörter übertragen.
Die Ausgangsdatenreihen des Decoders 21 gelangen an einen Entflechter 22, der die Auswirkungen des vom Verflechter 9 in den Fehlerkorrekturcoder durchgeführten Verzögerungsverfahrens ausgleichen muß und in dem Laufzeitleitungen mit verschiedenen Laufzeiten 27D, 26D, 25D, ...,2D und ID für den ersten bis 27, Übertragungskanal angebracht sind. Das Ausgangssignal des Entflechters 22 gelangt an einen zweiten Decoder 22, in dem Syndrome S21, S22* S2- und S24 aus einer Paritätsdetektormatrix H' über 28 Eingangs-
-p Ca.
Wörter V nach Fig, 5 gebildet werden, wonach die Fehlerkorrektur auf Basis der Syndrome durchgeführt wird. Im Decoder 23 wird die Anzeigeinformation gelöscht, die sich auf ein Wort bezieht, in dem ein. Fehler korrigiert ist, aber die Anzeigeinformation, die sich auf ein Wort bezieht, dessen Fehler vom Decoder 23 nicht korrigiert werden kann, wird nicht gelöscht, ·
*- . 230158 6
Die Datenreihen, die am Ausgang des Decoders 23 erscheinen, gelangen an einen geradzahligen/ungeradzahligen Entflechter 24, in dem die PCM-Datenreihen, die aus den Wörtern mit geradzahliger Rangordnung bestehen, und die PCM-Datenreihen, die aus den Wörtern mit ungeradzahliger Rangordnung bestehen, erneut positioniert werden, so daß sie sich in den alternativen Übertragungskanälen befinden, und Laufzeitleitungen mit einer Verzögerung um ein Wort für die PCM-Datenrsihen angebracht sind, die aus den Wörtern mit ungeradzahliger Rangordnung bestehen* Am Ausgang des geradzahligen/ungeradzahligen Entflechters 24 werden die PCM-Datenreihen in der richtigen Zeitlage und in der vorgegebenen Rangordnung von Übertragungskanälen erhalten, die genau die gleichen sind, wie sie dem Eingang des Fehlerkorrekturcoders zugeführt sind« Obgleich dies in Fig. 3 nicht dargestellt ist, ist in der folgenden Stufe des geradzahligen/ungeradzahligen Entflechters 24 zur Durchführung eine Korrekturschaltung vorgesehen, beispielsweise zum Durchführen einer Interpolation des Mittelwerts, so daß meistens der Fehler unsichtbar gemacht wird, wenn er von den Decodern 21 und 23 nicht korrigiert ist.
Im Fehlerkorrekturdecoder nach Fig. 3 werden die Fehlerkorrektur mittels der Paritätswörter P12, P^n+l* P12n+2
und PjL2n+3 unc* ^ie Fehlerkorrektur mittels der Paritäts-Wörter Q12n' Q12n+1' Q12n+2 und Q12n+3 einmal durchS^ führt. Durch die mehr als zweimalige Durchführung der Fehlerkorrekturen vergrößert sich die Fehlerkorrekturmöglichkeit und werden weniger Fehler unkorrigiert bleiben.
230 158 6
Im beschriebenen Ausführungsbeispiel unterscheiden sich die Verzögerungsintervalle in den aufeinanderfolgenden Kanälen im Verflechter 9 um den jeweiligen Betrag D, aber es ist auch möglich, eine unregelmäßige Variation der Verzögerung statt der regelmäßigen Aufeinanderfolge zu verwenden. Wie die zweiten. Paritätswörter P^, die berechnet werden, in-dem nicht nur die PCM-Daten, sendern auch die ersten Paritätswörter Q. benutzt werden, können auch die ersten Paritätswörter Q. mit von den den zweiten Paritätswörtern P. bestimmtjwerden. Dies kann durch die Rückkopplung der zweiten Paritätswörter nach einem Eingang des Coders verwirklicht werden, der die ersten Paritätswörter liefert,
i τ
Mit dem genannten Fehlerkorrekturcoder können beispielsweise bis zu zwei Wortfehler korrigiert werden, ohne daß .Anzeigeinformation benutzt wird, die die Fehlerposition angibt, und eine Fehlerhäufung wird durch die Verflechtung in zwei Richtungen gestreut, so daß sowohl die vereinzelten Fehler als auch die Fehlerhäufungen vorteilhaft korrigiert werden können.
Außerdem wird bei ansteigender Anzahl korrigierbarer fehlerhafter Wörter der Decodierungsalgorithmus komplizierter. Wenn nur ein Wortfehler korrigierbar sein soll, reicht ein sehr einfacher Aufbau des Decoders aus. Es wird klar sein, daß Fehledcorrekturcoder mit einer an- steigenden Korrekturkapazität aufgebaut werden können.
Die genannte Einrichtung und das erwähnte Verfahren können • auf mehrere Weisexi geändert werden, um spezifische Vorteile zu erreichen: .·
230158 6
a) In Fig, 1 können die Paritätswörter Q(12n), Q(12n+1), Q(12n+2), 0(12n+3) wie die Paritätswörter P(12n), ,„., P(12n+3) invertiert werden; der Coder IO'würde jedoch immer noch die nicht invertierten Paritätswörter 0(12n), ««,,Q(12n+3) empfangen. Auf gleiche Weise würde der Decoder der Fig, 3 die invertierten Paritätswörter
0-12n-12(12D)-"Ql2n+3-12(α5D4.1)emPfan9e^ Diese Wörter würden beim Eintreffen im Decoder 21 erneut invertiert
werden, .
b) In Fig. 4 kann die zweite Zeile geändert werden von (O^ tcC ,···#«*- t cL t pL- ) nach (c6 »et , , ,«,c£> to6 # 1). In Fig* 5 kann auf gleiche Weise die zweite Zeile von
, ,28 ,27 .3 ,2 Λ . /λ/27 .25 -2 (oi- , oi ««·#>«( , o4 , cC nach (*.< ,e( , ..,,(^ ,
1 L « 1) geändert werden.
Außerdem kann in Fig, 4 und 5 die Vorderseite und die Rückseite der Matrix in ^ umgekehrt werden. Die zweite bis vierte Zeile fangen dabei mit niedrigeren Potenzen von &L an und enden mit hohen Potenzen von ©6 « · c) Die Anordnung und das Verfahren lassen sich vorteilhaft in einem HiFi-System verwenden. Die Codierung wird zuerst ausgeführt. Die Daten können auf einer Tonscheibe, einem Tonband oder etwas derartigem gespeichert werden. Auch können die Daten über einen Kommunikations-kanal übertragen oder ausgestrahlt werden. An einer Empfangsseite werden das Decodierungsverfahren und die Anordnung verwendet und können mögliche Fehler korrigiert werden. Schließlich werden die HiFi-Verstärkung und die Wiedergabe ausgeführt, . .
230158 6
* In .Fig, 6 und 7 sind Blockschaltbilder eines zweiten Coders bzw« eines zweiten Decoders dargestellt. Der wesentliche Unterschied zwischen Fig, 1 und 6 tritt im Verflechter 30 auf, der jetzt Laufzeiten um zwei Wortintervalle hat, wie angegeben mit den Ziffern "2", Außerdem ist die zyklische Kreuzung der Codierungskanäle anders. An der Eingangsseite sind jeweils zwei Kanäle zusammen erneut positioniert, während nach acht Kanälen ein folgender Zyklus startet. Außerdem gibt es drei Zyklen mit acht Kanälen, An der Ausgangsseite startet nach 6 Kanälen ein neuer Zyklus, Auf diese Weise gibt es vier Zyklen mit je 6 Kanälen, Ein zweiter Unterschied tritt hinsichtlich des Coders 32 auf, der halbwegs zwischen den beiden Codekanalgruppen liegt. Auf diese Weise ist die Anzahlder Kreuzungen verringert: Das Element 34 enthält jetzt nur Verzögerungselemente, D ist beispielsweise gleich VVortintervallen, Im Gegensatz zu Fig, 1 führt das Verzögerungselement 38 eine Verzögerung in die ungeradzahligen Kanäle ein. Schließlich werden alle Paritätswörter invertiert. Fig, 7 ist direkt aus dem Entwurf der Fig, 6 abgeleitet.
In Fig, 8 und 9 sind Blockschaltbilder eines dritten Coders bzw, eines dritten Decoders dargestellt. Fig, 8 ist gleich Fig, 6, mit der Ausnahme des Verflechters 40, Hier werden die ersten sechs Kanäle sowie die dritte Gruppe von sechs Kanälen um zwei Wortintervalle verzögert. Die anderen Codierungskanäle werden im Verflechter 40 nicht verzögert. Außerdem ist die Kreuzung der Codierungskanäle anders. An der Eingangsseite werden jeweils zwei Kanäle zusammen erneut positioniert, während der folgende Zyklus erst nach zwölf Codierungskanälen beginnt. Also gibt es zwei Zyklen mit zwölf Kanälen*
2 30158 6
An der Ausgangsseite beginnt nach vier Kanälen ein neuer Zyklus« Auf diese Weise gibt es 6.Zyklen von je vier Kanälen» Die Fig. 9 ist direkt aus der Fig. 8 abgeleitet.
In Fig. 10 und 11 sind Blockschaltbilder eines vierten Coders bzw. eines vierten Decoders dargestellt* Fig. 10 ist gleich Fig. 8, mit Ausnahme des Verflechters 42, Die Codierungskanäle sind in drei Gruppen verteilt. Die Codierungskanäle der ersten Gruppe werden im Verflechter 42 nicht verzögert. Die Kanäle der zweiten Gruppe enthalten ein Verzögerungselement für 1 Wortintervall, Die Codierungskanäle der dritten Gruppe enthalten' ein Verzögerungselement für zwei Wortintervalle· Es erfolgt keine Neupositionierung der Kanäle, Fig« 1Γ ist direkt aus der Fig. 10 abgeleitet* -
Auf diese Weise ist für den Obergang.zwischen Fig. 7, 9, oder 6, 8 10 nur eine Änderung eines Teiles des Aufbaus notwendig. In Fig, 6 und 7 ist ein Aufbau dargestellt, der sich am besten eignet für die Verwendung mit zwei Tonkanälen (stereophonisch^ Verwendung)# in Fig. 8 und 9 ist ein Aufbau dargestellt, der sich am besten für die Verwendung mit drei Tonkanälen eigpet, und Fig. 10 und 11 zeigen einen Aufbau, der sich am besten für die Verwendung mit vier Tonkanälen (Quadrophonie) eignet. In einem jeden dieser Fälle können unwiederherstellbare Tonsignale auf vorteilhafte Weise durch Interpolierung zwischen einwandfreien Tonsignalen ersetzt werden.
Claims (6)
- 230 158 6Erfindung san sprucfa1, Verfahren mit Fehlerkorrektur in seriell übertragenen . Datenwörtern mit Paritätswörtern,.wobei die Paritätswörter zu den Datenwörtern nach folgenden Verfahrensschritten gebildet sind:a) der Empfang eines Datenflusses durch den Empfang jeweils eines Datenwortes aus einer Reihe von Datenwörtern in einem jeden einer ersten Anzahl paralleler Kanäle in einer ersten relativen Zeitlage (1)t>) das Zuführen eines einzigen'Wortes eines jeden Kanals der ersten Anzahl paralleler Kanäle an einen ersten Fehlerkorrekturcoder zur Bildung einer ersten Reihe von Paritätswörtern (8) .auf der Basis einer Generatormatrix (G1)c) die Verzögerung der Reihe von· Paritätswörtern und der Reihe von Datenwörtern nach dem Zuführen zum... ersten Pehlerkorrekturcoder mit untereinander Verschiedenen Laufzeiten (S), um diese Wörter in eine zweite relative Zeitlage zu bringend) das Zuführen eines einzigen Wortes eines jeden Kanals der ersten Anzahl von Kanälen und der ersten Reihe von Paritätswörtern" in der zweiten relativen Zeitlage zu einem zweiten .Pehlerkorrekturcoder (10) zur Bildung einer zweiten Reihe von Paritätswörtern auf der Basis einer Generator-matrix (G2)e) die jeweilige Übertragung eines einzigen Datenwortes auf einen jeden einer Anzahl von Ausgangskanälen, die gleich der ersten Anzahl ist, sowie einer ersten2 30 158 θ"Reihe von Paritätswörtern und einer zweiten Reihe von Paritätswörtera auf einen jeden einer zweiten Anzahl von'Ausgangskanälen (11), wobei im ersten und zv/eiten Korrekturcoder ;}edes Y/ort aus* m Bits gebildet wird und eine in einem Coder gebildete Reihe von Paritätswörte.rn den Fehlerkorrekturblock auf eine Gesamtheit von η Wörtern ergänzt, wobei ni2ffl"1f) die wortweise, parallel/serielle Umsetzung zum Übertragen von Datenwörtern und Paritätswörtern, wobei das Verfahren mit Fehlerkorrektur dadurch gekennzeichnet ist, daß empfangsseitig eine wortweise, seriell/parallele Umsetzung auf eine Anzahl, die, gleich der Summe der ersten und zweiten Anzahl von Kanälen der Datenwörter und Paritätswörter zur Y/iederherstellung der genannten zweiten relativen Zeitlage ist, erfolgt, die folgende Verfahrensschritte ausführt:g) das mit Hilfe einer der Generatormatrix (G2) nach (G2) χ (H2) = O zugeordneten Paritätsdetektormatrix (H2) Reproduzieren bzw. korrigierende Reproduzieren einer Anzahl, die gleich der ersten Anzahl von Datenwörtern und einer Anzahl, die gleich der ersten Reihe von Paritätswörtern isth) die Verzögerung der re-produzleicteia Datenwörter und Paritätswörtern mit zwisehen den zugehörigen Kanälen untereinander verschiedenen Verzögerungszeiten zur Wiederherstellung der genannten ersten relativen Zeitlage . ·i) das. mit Hilfe einer der Generatormatrix (G1) nach (G1) χ (H1) = O zugeordneten Paritätsdetektormatrix230153 6(H1) Reproduzieren bzw,· korrigierende Reproduzieren einer Anzahl, die gleich der ersten Anzahl von Daten Wörtern istdas Abgeben der reproduzierten Datenw'örter, wobei die Paritätsdetektonnatrizen gebildet sind als1 1JL• ·• ·1oCn-1
2(n-1)-— 12(n-2)oC(k"1)2wobei O^ eine Wurzel entsprechend P(x) = O ist und wobei P(x) ein unzerlegbares und primitives Polynom. des η-ten Grades über einen Galois-Körper GP(2) ist.230 158 δ2# Verfahren nach Punkt 1, gekennzeichnet dadurch, daß die zweite Reihe von Paritätswörtern nach der Übertragung zurückinvertiert wird«,3·. Verfahren nach Punkt 1, gekennzeichnet dadurch, daß die erste Reihe von Paritätswörtern nach der Übertragung zurückinvertiert wird,4# Verfahren nach Punkt 1, gekennzeichnet dadurch, daß im Schritt h) eine erste Gruppe der Reihe von Datenwörtern Laufzeiten aufweist, die in einer ersten Sammlung von Laufzeitwerten liegen, wobei die erste Reihe von Paritätswörtern Laufzeiten auf v/eist, die in einer zweiten Sammlung von Laufzeitwerten liegen, und wobei die weiteren Wörter, deren Anzahl gleich der Anzahl der ersten Gruppe der Reihe von Datenwörtern ist, Laufzeiten aufweisen, die in einer dritten Sammlung von Laufzeitwerten liegen, wobei jedes Element der dritten Sammlung einen Wert hat, der größer ist als der eines jeden Elementes der zweiten Sammlung, und v/obei jedes Element der zweiten Sammlung einen Wert besitzt, der größer ist als der eines jeden Elementes der ersten Sammlung5· Verfahren nach Punkt 1, gekennzeichnet dadurch, daß nach dem Reproduzieren mit der Matrix (H1) eine untereinander gleiche, relative Verzögerung einer vorbestimmten Zahl von Wortintervallen, zwischen geradzahligen Datenwörtern und ungeradzahligen Datenwörtern eingeführt wird.6. Verfahren nach Punkt 1, gekennzeichnet dadurch, daß nach der Übertragung eine relative Verzögerung um eine vorbestimmte Zahl von Yfortintervallen zwischen59 286 7 13-35- 2 30 15 8 6den Daten an den geradzahligen Kanälen und an den ungeradzahligen Kanälen eingeführt wird*7» Decoder zur Verwendung bei einem Verfahren mit Fehlerkorrektur für Datenübertragung nach einem der Punkte 1 bis 6, gekennzeichnet dadurch, daß der Decoder folgende Mittel enthält:a) Eingangsmittel zum jeweiligen Empfangen einer Reihe von Datenwörtern in einer Anzahl von Empfangskanälen gleich der der ersten Anzahl und parallel dazu in einer Anzahl von Empfangskanälen gleich der zweiten Anzahl, von einer ersten Reihe von ParitatB-Wörtern und einer zweiten Reihe von Paritätswörternb) einem ersten Decoder zum jeweiligen Darstellen einer ersten Anzahl von Datenwörtern und einer ersten Reihe von Paritätswörtern unter Steuerung der zweiten Reihe von Paritätsv/örtern eines darin gebildeten ersten Syndromsc) Verzögerungsmittel zum zeitlichen Ueupositionieren der Datenwörter und der ersten Reihe von Paritätswörtern mittels gegenseitig verschiedener Laufzeitend) einen zweiten Decoder zum jeweiligen Erzeugen einer ersten Anzahl von Datenwörtern unter der Steuerung der ersten Reihe von- Paritätswörtern mittels eines darin erzeugten z?/eiten Syndromsi >e) Ausgangsmittel zum jeweiligen Abgeben eines Datenwortes aus einer Reihe von.Datenwörtern in einer Anzahl von Ausgangskanälen gleich der ersten Anzahl, wobei eine Reihe von Datenwörtern einen Datenfluß darstellt.-36-2 30 158 6 - 8. Decoder nach Punkt 7t inabesondere für die Verwendung "bei einem Verfahren nach den Punkten 2 oder 3» gekennzeichnet dadurch, daß die.Eingangsmitt'el erneut invertierende Mittel enthalten, die auf ankommende invertierte Paritätswörter ansprechen, ·
- 9. Decoder nach Punkt 7, insbesondere für die Verwendung bei einem Verfahren nach Punkt 6, gekennzeichnet dadurch, daß die Eingangsmittel zweite Verzögerungsmittel enthalten, um die relative Verzögerung zwischen geradzahligen und ungeradzahligen Datenkanälen auszugleichen»
- 10. -Decoder nach Punkt 7» insbesondere für die Verwendung bei einem Verfahren nach Punkt 5» gekennzeichnet dadurch, daß die Ausgangsmittel dritte Verzögerungsmittel zum Ausgleichen der relativen Verzögerung zwischen geradzahligen und ungeradzahligen Dateny/örtern enthalten..11. Anordnung mit einem Decoder nach einem der Punkte 7 bis 10, gekennzeichnet dadurch, daß sie weiter vierte Mittel für den Empfang eines seriellen Datenflusses und zur Bildung paralleler Daten daraus für einen jeden der betreffenden Kanäle der Eingangsmittel, einen Parallel-Serien-Stückumsetzer zum Serienschalten der von den Ausgangskanälen abgegebenen Datenwörter und einen Digital/Analog-Wandler enthält, der daraus ein kontinuierliches Tonsignal bildet,
- 12. Datenträger zur Zusammenarbeit mit einem Decoder nach einem der Punkte 7 bis 10 bzw. mit einer Anordnung nach Punkt 11, wobei der Datenträger eine Reihe von Blöcken enthält, gekennzeichnet dadurch, daß jeder Block folgende Informationen enthält: .eine dritte Anzahl von T/örtem gleich der Hälfte der59 286-37- 230158 6ersten Anzahl für die Abgabe von geradzahligen Datenwörtern der Reihe von Datenv/örtern, eine vierte Anzahl von Y/örtern zur Abgabe einer ersten Reihe von Paritätswörtern, 'eine weitere dritte Anzahl von Wörtern zur Abgabe von ungeradzahligen Datenwörtern der Reihe von Datenwörtern undeine weitere vierte Anzahl von ?/örtern »zur Abgabe einer zweiten Reihe von Paritätswörtern.
- 1.3· Datenträger nach Punkt 12, gekennzeichnet dadurch, daß jeder Block ferner einen Synchronisationsvorlauf enthält.Hierzu... JL Jeiten Zeichnungen
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6760880A JPS574629A (en) | 1980-05-21 | 1980-05-21 | Data transmitting method capable of correction of error |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DD159930A5 true DD159930A5 (de) | 1983-04-13 |
Family
ID=13349812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD81230158A DD159930A5 (de) | 1980-05-21 | 1981-05-21 | Verfahren mit fehlerkorrektur in seriell uebertragenen datenwoertern mit paritaetswoertern und anordnung zum durchfuehren eines derartigen verfahrens |
Country Status (30)
| Country | Link |
|---|---|
| US (1) | US4413340A (de) |
| JP (1) | JPS574629A (de) |
| KR (1) | KR850001023B1 (de) |
| AT (1) | AT395794B (de) |
| AU (1) | AU549076B2 (de) |
| BE (1) | BE888891A (de) |
| BR (1) | BR8103074A (de) |
| CA (1) | CA1163341A (de) |
| CH (1) | CH659354A5 (de) |
| CS (1) | CS276335B6 (de) |
| DD (1) | DD159930A5 (de) |
| DE (1) | DE3119669A1 (de) |
| DK (1) | DK155399C (de) |
| ES (1) | ES8301541A1 (de) |
| FI (1) | FI77757C (de) |
| FR (1) | FR2483148A1 (de) |
| GB (1) | GB2076569B (de) |
| HK (1) | HK27485A (de) |
| IN (1) | IN154622B (de) |
| IT (1) | IT1135849B (de) |
| NL (1) | NL185123C (de) |
| NO (1) | NO162000C (de) |
| NZ (1) | NZ197132A (de) |
| PL (1) | PL231274A1 (de) |
| SE (1) | SE458080B (de) |
| SG (1) | SG51984G (de) |
| SU (1) | SU1271382A3 (de) |
| TR (1) | TR21315A (de) |
| YU (1) | YU42402B (de) |
| ZA (1) | ZA813156B (de) |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1161565A (en) * | 1980-06-20 | 1984-01-31 | Yoichiro Sako | Method of error correction |
| WO1982003719A1 (fr) * | 1981-04-16 | 1982-10-28 | Odaka Kentaro | Procede de codage de correction d'erreurs |
| JPS5829237A (ja) * | 1981-08-14 | 1983-02-21 | Sony Corp | エラ−訂正方法 |
| AU568803B2 (en) * | 1982-01-07 | 1988-01-14 | Sony Corporation | Data error correction |
| NL8200207A (nl) * | 1982-01-21 | 1983-08-16 | Philips Nv | Werkwijze met foutkorrektie voor het overdragen van blokken databits, een inrichting voor het uitvoeren van een dergelijke werkwijze, een dekodeur voor gebruik bij een dergelijke werkwijze, en een inrichting bevattende een dergelijke dekodeur. |
| US4541091A (en) * | 1982-06-11 | 1985-09-10 | Hitachi, Ltd. | Code error detection and correction method and apparatus |
| JPS58219852A (ja) * | 1982-06-15 | 1983-12-21 | Toshiba Corp | エラ−訂正回路 |
| GB2122778B (en) * | 1982-06-29 | 1985-09-11 | Sony Corp | Digital audio signal processing |
| JPS5961332A (ja) * | 1982-09-30 | 1984-04-07 | Nec Corp | 誤り訂正回路 |
| JPS5972838A (ja) * | 1982-10-20 | 1984-04-24 | Victor Co Of Japan Ltd | リ−ド・ソロモン符号生成回路 |
| GB2132393B (en) * | 1982-12-17 | 1986-05-14 | Sony Corp | Methods and apparatus for correcting errors in binary data |
| NL8300249A (nl) * | 1983-01-25 | 1984-08-16 | Philips Nv | Werkwijze met foutkorrektie voor het overdragen van woordsgewijs gerangschikte data en inrichtingen voor het uitvoeren van de werkwijze. |
| US4488302A (en) * | 1983-02-11 | 1984-12-11 | At&T Bell Laboratories | Burst error correction using cyclic block codes |
| JPS59153346A (ja) * | 1983-02-21 | 1984-09-01 | Nec Corp | 音声符号化・復号化装置 |
| AU575042B2 (en) * | 1983-03-12 | 1988-07-21 | Sony Corporation | Error-correcting apparatus |
| JPS59207413A (ja) * | 1983-05-11 | 1984-11-24 | Sony Corp | 情報記録方法 |
| JPS6029073A (ja) * | 1983-06-17 | 1985-02-14 | Hitachi Ltd | ディジタル信号構成方式 |
| EP0129849B1 (de) * | 1983-06-22 | 1990-10-10 | Hitachi, Ltd. | Verfahren und System zur Fehlerkorrektur |
| US4637021A (en) * | 1983-09-28 | 1987-01-13 | Pioneer Electronic Corporation | Multiple pass error correction |
| JPH0812612B2 (ja) | 1983-10-31 | 1996-02-07 | 株式会社日立製作所 | 誤り訂正方法及び装置 |
| EP0156440B1 (de) * | 1984-03-24 | 1990-01-24 | Koninklijke Philips Electronics N.V. | Verfahren zur Informationsübertragung mit Fehlerkorrektur für Datenworte, ein Fehlerkorrektur-Dekodierverfahren für solche Datenworte, eine Anordnung zur Informationsübertragung zur Verwendung mit dem Verfahren, ein Gerät für Informationsdekodierung zur Verwendung mit dem Verfahren und eine Anordnung zur Verwendung mit solchem Gerät |
| JPH0687348B2 (ja) * | 1984-03-24 | 1994-11-02 | ソニー株式会社 | デイジタルデ−タ伝送方法 |
| JPH07101543B2 (ja) * | 1984-03-24 | 1995-11-01 | ソニー株式会社 | エラー訂正符号化方法 |
| US4597083A (en) * | 1984-04-06 | 1986-06-24 | Ampex Corporation | Error detection and correction in digital communication systems |
| JPH07111815B2 (ja) * | 1984-07-23 | 1995-11-29 | 株式会社日立製作所 | デイジタル信号記録方式 |
| JPS61154227A (ja) * | 1984-12-26 | 1986-07-12 | Mitsubishi Electric Corp | 2段符号化方法 |
| US5202979A (en) * | 1985-05-08 | 1993-04-13 | Thinking Machines Corporation | Storage system using multiple independently mechanically-driven storage units |
| CA1263194A (en) * | 1985-05-08 | 1989-11-21 | W. Daniel Hillis | Storage system using multiple mechanically-driven storage units |
| US4706250A (en) * | 1985-09-27 | 1987-11-10 | International Business Machines Corporation | Method and apparatus for correcting multibyte errors having improved two-level code structure |
| US4802152A (en) * | 1986-04-07 | 1989-01-31 | U.S. Philips Corporation | Compact disc drive apparatus having an interface for transferring data and commands to and from a host controller |
| JPS63274222A (ja) * | 1987-05-01 | 1988-11-11 | Matsushita Electric Ind Co Ltd | インタ−リ−ブ方法 |
| US5237574A (en) * | 1988-04-08 | 1993-08-17 | Digital Equipment Corporation | Error-resilient information encoding |
| EP0365634B1 (de) * | 1988-04-08 | 1993-10-20 | Digital Equipment Corporation | Verfahren und einrichtung zur codierung durch die kombination von zwei verschiedenen codeworten |
| JP2829963B2 (ja) * | 1988-05-16 | 1998-12-02 | ソニー株式会社 | ディジタルデータ記録/再生装置 |
| JP2832024B2 (ja) * | 1989-03-18 | 1998-12-02 | キヤノン株式会社 | 符号伝送方法 |
| NL8901631A (nl) * | 1989-06-28 | 1991-01-16 | Philips Nv | Inrichting voor het bufferen van data voor de duur van cyclisch repeterende buffertijden. |
| US5140596A (en) * | 1990-02-20 | 1992-08-18 | Eastman Kodak Company | High speed encoder for non-systematic codes |
| EP0523969B1 (de) * | 1991-07-18 | 1997-12-29 | Canon Kabushiki Kaisha | Kodierungs- und Dekodierungssystem zur Fehlerkorrektur |
| KR100200801B1 (ko) * | 1991-08-31 | 1999-06-15 | 윤종용 | 오류정정장치 |
| KR100272118B1 (ko) * | 1991-11-06 | 2000-11-15 | 이데이 노부유끼 | 디지탈 서보 제어 회로를 구비한 광디스크 플레이어 및 트래킹 서보 회로 |
| US5392299A (en) * | 1992-01-15 | 1995-02-21 | E-Systems, Inc. | Triple orthogonally interleaed error correction system |
| DE69315018T2 (de) * | 1992-08-21 | 1998-04-30 | Koninkl Philips Electronics Nv | Hardware-effizientes Verfahren und Anordnung zur Kodierung von BCH-Kodes und insbesondere Reed-Solomon-Kodes |
| EP0584864B1 (de) * | 1992-08-21 | 1997-11-05 | Koninklijke Philips Electronics N.V. | Hardware-effizientes Verfahren und Anordnung zur Kodierung von BCH-Kodes und insbesondere Reed-Solomon-Kodes |
| DE69531265T2 (de) * | 1994-03-19 | 2004-06-03 | Sony Corp. | Optische Platte und Methode und Gerät zur Aufzeichnung auf und danach Wiedergabe von Informationen von dieser Platte |
| US5715355A (en) * | 1994-03-19 | 1998-02-03 | Sony Corporation | Optical disk having a particular format to store user-selected data, such as video data or computer files, including a dedicated TOC region |
| USRE38802E1 (en) * | 1994-03-19 | 2005-09-27 | Sony Corporation | Method for reproducing compressed information data from a disk using a spatial frequency less than the track pitch |
| CA2190985C (en) * | 1995-04-12 | 2000-11-28 | Tadashi Kojima | Method and apparatus for generating, recording and transmitting an errorproduct code block having an improved check code arrangement |
| US5757826A (en) * | 1995-07-12 | 1998-05-26 | Quantum Corporation | Word-wise processing for reed-solomon codes |
| US5732093A (en) * | 1996-02-08 | 1998-03-24 | United Microelectronics Corporation | Error correction method and apparatus on optical disc system |
| US5721744A (en) * | 1996-02-20 | 1998-02-24 | Sharp Microelectronics Technology, Inc. | System and method for correcting burst errors in digital information |
| KR100199959B1 (ko) * | 1996-10-14 | 1999-06-15 | 김영환 | 시디엠에이 이동통신 시스템의 패리티 검사장치 및 그 방법 |
| US6003151A (en) * | 1997-02-04 | 1999-12-14 | Mediatek Inc. | Error correction and detection system for mass storage controller |
| CN1516155A (zh) | 1997-05-30 | 2004-07-28 | ���ŷ� | 防止记录介质被复制的方法、防复制记录介质以及检测存取控制信息的装置 |
| DE59800859D1 (de) * | 1998-10-20 | 2001-07-19 | Dig Microcode Gmbh | Verfahren und Anordnung zum Erzeugen von fehlergesicherten Datenblöcken durch Erzeugen von Paritätsworten und Datenträger mit gemäss dem Verfahren erzeugten Datenblöcken |
| KR100579088B1 (ko) * | 1998-12-29 | 2006-11-30 | 두산인프라코어 주식회사 | 전송에러의 검출과 정정이 가능한 데이터 통신시스템 및 에러정정방법 |
| CA2298919C (en) | 1999-02-19 | 2006-04-18 | Ntt Mobile Communications Network Inc. | Interleaving and turbo encoding using prime number permutations |
| BR0006922A (pt) | 1999-07-13 | 2001-07-31 | Koninkl Philips Electronics Nv | Dispositivo para varrer um portador de informação, processo de fabricação de um portador de informação, e, portador de informação portando informação de identificação |
| US6700509B1 (en) | 1999-11-12 | 2004-03-02 | Koninklijke Philips Electronics N.V. | Device and method for processing a digital information signal |
| US6694476B1 (en) | 2000-06-02 | 2004-02-17 | Vitesse Semiconductor Corporation | Reed-solomon encoder and decoder |
| US6738942B1 (en) | 2000-06-02 | 2004-05-18 | Vitesse Semiconductor Corporation | Product code based forward error correction system |
| US6856585B2 (en) | 2000-10-12 | 2005-02-15 | Koninklijke Philips Electronics N.V. | Method and device for recording information in units |
| US6907560B2 (en) * | 2001-04-02 | 2005-06-14 | Nortel Networks Limited | Forward error correction (FEC) on a link between ICs |
| US7131052B2 (en) * | 2002-08-12 | 2006-10-31 | International Business Machines Corporation | Algebraic decoder and method for correcting an arbitrary mixture of burst and random errors |
| GB2397666A (en) * | 2003-01-27 | 2004-07-28 | Hewlett Packard Co | Logical data grouping in digital storage system |
| US7831869B2 (en) * | 2003-01-27 | 2010-11-09 | Hewlett-Packard Development Company, L.P. | DDS logical data grouping |
| US20070198878A1 (en) * | 2004-06-14 | 2007-08-23 | Nec Corporation | Two-way communication method, apparatus, system, and program |
| US20060016083A1 (en) * | 2004-07-23 | 2006-01-26 | Index Measuring Tape Co., Ltd. | Level laser indicator |
| CN110457160B (zh) * | 2019-07-02 | 2023-11-17 | 深圳市金泰克半导体有限公司 | 一种纠错方法及装置 |
| CN117478914A (zh) * | 2023-10-30 | 2024-01-30 | 深圳市华域数安科技有限公司 | 一种传输gb35114视频流的方法及系统 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1445439A (en) * | 1973-11-20 | 1976-08-11 | Ibm | Error correction systems for a multichannel data handling system |
| US3988677A (en) * | 1975-06-23 | 1976-10-26 | Nasa | Space communication system for compressed data with a concatenated Reed-Solomon-Viterbi coding channel |
| US4044328A (en) * | 1976-06-22 | 1977-08-23 | Bell & Howell Company | Data coding and error correcting methods and apparatus |
| JPS5380105A (en) * | 1976-12-24 | 1978-07-15 | Sony Corp | Digital signal transmission method |
| JPS5437617A (en) * | 1977-08-31 | 1979-03-20 | Sony Corp | Error correcting method |
| JPS5857781B2 (ja) * | 1978-01-17 | 1983-12-21 | 三菱電機株式会社 | 符号化復号化方式 |
| JPS54137204A (en) * | 1978-04-17 | 1979-10-24 | Sony Corp | Digital signal transmission method |
| JPS54139406A (en) * | 1978-04-21 | 1979-10-29 | Sony Corp | Digital signal transmission method |
| JPS5555412A (en) * | 1978-10-17 | 1980-04-23 | Victor Co Of Japan Ltd | Signal recording and reproducing device |
| JPS5556744A (en) * | 1978-10-23 | 1980-04-25 | Sony Corp | Pcm signal transmission device |
| JPS55115753A (en) * | 1979-02-27 | 1980-09-05 | Sony Corp | Pcm signal transmission method |
| JPS55131860A (en) * | 1979-03-30 | 1980-10-14 | Matsushita Electric Ind Co Ltd | Error correction unit |
-
1980
- 1980-05-21 JP JP6760880A patent/JPS574629A/ja active Granted
-
1981
- 1981-05-12 ZA ZA00813156A patent/ZA813156B/xx unknown
- 1981-05-13 IN IN507/CAL/81A patent/IN154622B/en unknown
- 1981-05-14 CA CA000377619A patent/CA1163341A/en not_active Expired
- 1981-05-18 CH CH3237/81A patent/CH659354A5/de not_active IP Right Cessation
- 1981-05-18 NO NO811687A patent/NO162000C/no not_active IP Right Cessation
- 1981-05-18 BR BR8103074A patent/BR8103074A/pt not_active IP Right Cessation
- 1981-05-18 SE SE8103081A patent/SE458080B/xx not_active IP Right Cessation
- 1981-05-18 AT AT0221581A patent/AT395794B/de not_active IP Right Cessation
- 1981-05-18 FI FI811526A patent/FI77757C/fi not_active IP Right Cessation
- 1981-05-18 DE DE19813119669 patent/DE3119669A1/de active Granted
- 1981-05-18 IT IT21784/81A patent/IT1135849B/it active
- 1981-05-18 GB GB8115163A patent/GB2076569B/en not_active Expired
- 1981-05-18 NZ NZ197132A patent/NZ197132A/en unknown
- 1981-05-18 DK DK218781A patent/DK155399C/da not_active IP Right Cessation
- 1981-05-19 NL NLAANVRAGE8102441,A patent/NL185123C/xx not_active IP Right Cessation
- 1981-05-19 ES ES502320A patent/ES8301541A1/es not_active Expired
- 1981-05-19 AU AU70804/81A patent/AU549076B2/en not_active Expired
- 1981-05-20 YU YU1299/81A patent/YU42402B/xx unknown
- 1981-05-20 CS CS813751A patent/CS276335B6/cs not_active IP Right Cessation
- 1981-05-20 BE BE0/204856A patent/BE888891A/fr not_active IP Right Cessation
- 1981-05-20 SU SU813288050A patent/SU1271382A3/ru active
- 1981-05-20 FR FR8110009A patent/FR2483148A1/fr active Granted
- 1981-05-20 PL PL23127481A patent/PL231274A1/xx unknown
- 1981-05-21 DD DD81230158A patent/DD159930A5/de not_active IP Right Cessation
- 1981-05-21 KR KR1019810001795A patent/KR850001023B1/ko not_active Expired
- 1981-05-21 TR TR21315A patent/TR21315A/xx unknown
- 1981-11-12 US US06/320,492 patent/US4413340A/en not_active Expired - Lifetime
-
1984
- 1984-07-20 SG SG519/84A patent/SG51984G/en unknown
-
1985
- 1985-04-04 HK HK274/85A patent/HK27485A/xx not_active IP Right Cessation
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DD159930A5 (de) | Verfahren mit fehlerkorrektur in seriell uebertragenen datenwoertern mit paritaetswoertern und anordnung zum durchfuehren eines derartigen verfahrens | |
| AT390858B (de) | System zur uebertragung von pcm-worten | |
| DE2942825C2 (de) | ||
| DE2915459C2 (de) | Verfahren und Vorrichtung zur fehlerkorrigierenden Codierung serieller wortweise strukturierter Daten, Verfahren und Vorrichtung zur Decodierung derart codierter Signale sowie Aufzeichnungsträger für derart codierte Signale | |
| DE3418912C2 (de) | Verfahren zum Umgruppieren digitaler Informationsdaten für eine Fehlerermittlung und/oder -korrektur | |
| DE3040004C2 (de) | ||
| DE3486219T2 (de) | Verfahren und vorrichtung zum aufzeichnen digitaler datensignale. | |
| DE3124425C2 (de) | Verfahren und Vorrichtung zu Fehlererkennung und Fehlerkorrektur | |
| DE3123978C2 (de) | Verfahren zum Decodieren und zur Korrektur von blockweisen digitalen Informationsworten und Anwendung des Verfahrens | |
| AT393926B (de) | Geraet zur feststellung und korrektur von fehlern in empfangenen digitaldatensignalen | |
| DE3416047C2 (de) | Fehlerkorrekturverfahren für digitale Informationsdaten | |
| DE19509728B4 (de) | Verfahren zum Codieren von Informationssymbolen, fehlerkorrigierender Decodierer, fehlerkorrigierende Vorrichtung zum Codieren und Decodieren sowie Decodierverfahren | |
| DE3231956A1 (de) | Anordnung zum uebertragen von binaerdaten ueber eine vielzahl von kanaelen mit hilfe eines faltungscodes | |
| DE3131764A1 (de) | Digitalsignal-uebertragungssystem | |
| DE69936568T2 (de) | Verfahren und Vorrichtung zum Verchachteln einer ersten Bitsequenz in eine zweite Bitsequenz | |
| DE3006958A1 (de) | Digitalsignal-uebertragungssystem | |
| DE3131741A1 (de) | Verfahren und vorrichtung zur uebertragung eines digitalsignals | |
| DE2916102A1 (de) | Digitales signaluebertragungssystem | |
| DE2704627B2 (de) | Anordnung zur Fehlerkorrektur von binärer Information | |
| DE2460263A1 (de) | Schaltungsanordnung zum korrigieren des schlupffehlers in datenuebertragungssystemen unter verwendung von zyklischen codes | |
| DE2324538A1 (de) | Digitale nachrichtenuebertragungsanordnung | |
| DE2717882A1 (de) | Numerisches zeitmultiplexsystem | |
| DE3433819C1 (de) | Verfahren zur Fehlerverdeckung | |
| DE3604374A1 (de) | Datenaufzeichnungsgeraet | |
| DE69733336T2 (de) | Speicherung und Übertragung von 1-bit Daten |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ENJ | Ceased due to non-payment of renewal fee |