DD251659A1

DD251659A1 - Schaltungsanordnung zum pruefen und justieren von analog-digital-umsetzern

Info

Publication number: DD251659A1
Application number: DD29316386A
Authority: DD
Inventors: Eberhard Konitzke
Original assignee: Zeiss Jena Veb Carl
Priority date: 1986-07-29
Filing date: 1986-07-29
Publication date: 1987-11-18

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zum Pruefen und Justieren von A/D-Umsetzern und ist ueberall dort anwendbar, wo A/D-Umsetzer bezueglich ihres Uebertragungsverhaltens ueberprueft oder in Qualitaetsgruppen eingeordnet werden sollen. Hauptanwendungsgebiet ist somit die Messtechnik, die elektronische Informationsverarbeitung und die Automatisierungstechnik. Es wurde das Ziel verfolgt, mit geringem technischem Aufwand eine einfache, schnelle und gut handhabbare Ueberpruefung bzw. Einstellung der Uebertragungskennlinie von A/D-Umsetzern zu gewaehrleisten. Die Aufgabe bestand darin, dass die Erhoehung der Aufloesung ohne einen schaltungstechnischen Mehraufwand erreicht wird und dass die Moeglichkeit der Auswertung und Dokumentation gegeben ist. Diese Aufgabe wird dadurch geloest, dass der zu pruefende ADU zwischen zwei DAU in einer Reihenschaltung angeordnet wird, dass von einem Speicher ein analoges Eingangssignal in Form einer Treppenfunktion bereitgestellt wird, und dass die Schaltungsanordnung ueber eine Abbildungs- und eine Ausgabeeinheit zur visuellen Kontrolle bzw. zur Dokumentation der Messergebnisse, verfuegt. Fig. 1

Description

Hierzu 1 Seite Zeichnungen

Anwendungsgebiet der Erfindung

Diefifindung betrifft eine Schaltungsanordnung zum Prüfen und Justieren von Analog-Digital-Umsetzern (ADU) und ist insbesondere dort anwendbar, wo eine Überprüfung der Übertragungslinie von A/D-Umsetzern erfolgt. Die Anwendung erfolgt somit hauptsächlich in der Meßtechnik auf dem Gebiet der elektronischen Informationsverarbeitung und der Aütomatisierungstechnik.

Cftärakteristik der bekannten technischen Lösungen

Atisdem Stand der Technik ist bekannt, daß die Linearitätsmessung von Umsetzern in der Regel einen großen Teil der Prüfzeit für alle Parameter in Anspruch nimmt, wenn die komplette Übertragungskennlinie überprüft werden soll. Außerdem ist die Prüfung von A/D-Umsetzern nicht so einfach wie die Prüfung von D/A-Umsetzern und erfordert in der Regel einen höheren gexätetechnischen Aufwand. Die Übertragungskennlinie von A/D-Wandlern kann dabei durch schrittweise Erhöhung der analogen Eingangsgröße um Δχ dargestellt werden. Wenn Δχ gegen den Wert Null strebt, werden die größten Genauigkeiten erreicht. Nach dem Stand der Technik sind eine Vielzahl technischer Lösungen bekannt, die dieses allgemeine Verfahren zur Überprüfung von A/D-Umsetzern auf unterschiedliche Weise umsetzen.

irkHeft 14 der Reihe „Mikroelektronik: Information/Applikation" (von Dr.-Ing. B. Kahl, VEB HLW Frankfurt [O.J-KdT Bezirksvorstand Frankfurt [0.] 1981) wird eine einfache Methode der Qualitätsgruppenbestimmung von A/D-Umsetzern beschrieben. Dabei wird ein Referenz-DAU parallel zu dem zu prüfenden ADU geschaltet und über Bitmustervergleich oder Sichtkontrolle die Übertragungskennlinie überprüft. Neben einem Taktgenerator, einem Steuerregister und einer Synchronisation sowie geeigneten Auswertegeräten enthält die Prüfanordnung einen Operationsverstärker (OPV). Die von diesem OPV gebildete Differenz aus dem Referenz-Digitalwert und dem Bitmuster des A/D-Umsetzers stellt den Linearitätsfehler dan-rDiese Prüfschaltung weist den wesentlichen Nachteil auf, daß eine gezielte Fehlersuche an definierten Stellen der Kennlinie wegen der zum Teil hohen Auflösung der Umsetzer, bei Darstellung der Gesamtkennlinie mittels Oszillograf, nicht möglich ist. Dazu muß die Kennlinie abschnittsweise dargestellt werden, was jedoch eine zusätzliche Steuerung, in die die Start- und Stoppadressen eingegeben werden können, erfordert. Eine Erhöhung der Auflösung ist nur durch einen höheren gerätetechnischen und zeitlichen Aufwand zu gewährleisten. Außerdem besitzen einfache Prüfanordnungen den Nachteil, daß mitihnen eine präzise Lokalisierung und Kontrolle der Quantisierungspegel nicht erfolgen kann.

Weitere Prüfanordnungen für A/D-Umsetzer sind in „analog-digital conversion notes" (Anmerkungen zur A/D-Umsetzung von Daniel H. Sheingold, Analog Devices, Inc., Noorwood, Massachusetts 02062 U.S.A, 1977) beschrieben. Hier werden mehrere Prüfanordnungen vorgestellt, die alle darauf basieren, daß zur Darstellung des Linearitätsfehlers ein Referenz-DAU dem zu prüfenden ADU parallel geschaltet wird. Diese Prüfanordnung, die mit unterschiedlichen gerätetechnischem Aufwand realisiert SBidirweisen jedoch ebenfalls die zuvor genannten Nachteile auf, daß entweder eine präzise Lokalisierung und Kontrolle der Oliantisierungspegel nicht möglich ist, daß der Schaltungsaufwand zu hoch wird, und daß die Prüfzeit in uneffektiven Größenordnungen liegt. Ein weiterer Nachteil der genannten Schaltungsanordnungen liegt darin begründet, daß eine Erhöhung der Auflösung, um die Kontrolle der Schaltpunkte vornehmen zu können, in den meisten Fällen mit einem gerätetechnischen Möhraufwand verbunden ist.

Ziel der Erfindung ist die Entwicklung einer Schaltungsanordnung zum Prüfen und Justieren von ADU's, mit der bei geringem technischen Aufwand eine einfache und schnelle, gut handhabbare Überprüfung bzw. Einstellung der Linearität der Übertragungskennlinie der ADU's gewährleistet werden kann.

Wesen der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Prüfung und Justierung von ADU's zu schaffen, bei der die Erhöhung der Auflösung ohne einen schaltungstechnischen Mehraufwand erreicht wird, und die die Möglichkeit der visuellen Kontrolle der Übertragungskennlinien, sowie die Auswertung und Dokumentation der Meßergebnisse bietet. Die Aufgabe wird mit der Schaltungsanordnung dadurch gelöst, daß ein Taktgenerator variabler Frequenz mit einer Zähleinrichtung, zur Zuordnung der Dualcode zu den Takten, verbunden ist, daß die η Ausgänge der Zähleinrichtung auf η Eingänge eines Speichers, der über m + η Eingänge und η Ausgänge verfügt, geschaltet sind, daß weiterhin eine Einrichtung zur Funktionsauswahl mit den m unbelegten Speichereingängen verbunden ist, daß dem Speicher eine Reihenschaltung von zwei n-bit-DAU und einem zu prüfenden n-bit-ADU nachgeordnet ist, wobei der zu prüfende n-bit-ADU zwischen den beiden n-bit-DAU angeordnet ist, daß, zum visuellen Vergleich der Ausgangsdaten der n-bit-DAU, eine Abbildungseinrichtung mit beiden n-bit-DAU verbunden ist und daß die Ausgänge des Speichers und des zu prüfenden n-bit-ADU mit einem Auswertesystem, dem eine Ausgabeeinheit nachgeordnet ist. Verbindungen aufweist.

Zur Erhöhung der Auflösung wird zwischen dem ersten n-bit-DAU der Reihenschaltung und dem n-bit-ADU ein Addierer angeordnet, dessen zweiter Eingang mit einer veränderlichen Gleichspannungsquelle verbunden ist. Vorzugsweise wird als Zähleinrichtung ein Binärteiler, als Speicher ein EPROM mit einer Organisation von 2k x 8 und als Abbildungseinrichtung ein Zweistrahl-Oszillograf eingesetzt.

Mit der Erfindung wurde eine Schaltungsanordnung entwickelt, mit der bei geringem schaltungstechnischem Aufwand eine einfache, schnelle und gut handhabbare Überprüfung bzw. Einstellung der Linearität der Übertragungskennlinie gewährleistet werden kann.

Ausführungsbeispiel

Die Erfindung soll anhand eines Ausführungsbeispieles näher erläutert werden. In der dazugehörigen Zeichnung zeigt Figur 1 das Blockschaltbild der Schaltungsanordnung.

Die Schaltungsanordnung zum Prüfen und Justieren von A/D-Umsetzern besteht aus einem Taktgenerator 1 mit variabler Freq^nz, der mit einer Zähleinrichtung 2 verbunden ist. Dien Ausgänge der Zähleinrichtung 2 sind mit η Eingängen eines Speichers 3, der über m + η Eingänge und η Ausgänge verfügt, verbunden. Mit den restlichen m Eingängen ist eine Einrichtung zur Funktionsäuswahl 4 verbunden. Dem Speicher 3 ist eine Reihenschaltung von 2 n-bit-DAU 5 und 7, und dem zu prüfenden n-bit-ADU 6 nachgeordnet, wobei der n-bit-ADU 6 zwischen die beiden n-bit-DAU 5 und 7 geschaltet ist. Zum visuellen Vergleich der Ausgangsdaten der n-bit-DAU 5 und 7 verfügt die Schaltung über eine Abbildungseinrichtung 8, die im einfachsten Fall ein Zweistrahl-Oszillograf sein kann. Ein zusätzliches Auswertsystem 9 mit nachgeordneter Ausgabeeinheit 10, ist zur Auswertung und Protokollierung mit den Ausgängen des Speichers 3 und des zu prüfenden n-bit-ADU 6 verbunden. Als Zähleinrichtung 2 kommt dabei ein Binärteiler und als Speicher 3 ein EPROM mit einer Organisation von 2k χ 8 zum Einsatz. Zur Erhöhung der Auflösung wird zwischen den n-bit-DAU 5 und 7 und dem zu prüfenden n-bit-AOU 6 ein Addierer geschaltet, dessen zweiter Eingang mit einer veränderbaren Gleichspannungsquelle verbunden ist. Imfolgenden wird die Funktionsweise anhand einer . Schaltungsanordnung zum Prüfen und Justieren von 8-bit-AD-Umsetzern beschrieben. Der Taktgenerator 1 erzeugt einen Grundtakt, der von der Zähleinrichtung verarbeitet wird. Im Speicher 3 sind die kombinatorischen Zuordnungen von Eingangsund Ausgangsdaten durch dessen Programmierung festgelegt. Mit den restlichen Eingängen des Speichers 3, die mit der Einrichtung zur Funktionsauswahl 4 verbunden sind, erfolgt die Auswahl einer von insgesamt acht möglichen Funktionen. Aus den Ausgangsdaten des Speichers 3 erstellt der 8-bit-DAU 5eineTreppenfunktion mitbeliebigerStufung. Diese Treppenfunktion dient als analoges Eingangssignal U₆ für den zu prüfenden 8-bit-ADU 6. Das digitale Ausgajngssignal U_ades8-bit-ADU 6 wird vom nachgeordneten 8-bit-DAU 7 in die Treppenfunktion zurückgewandelt. Eine visuelle Auswertung der Übertragungsfunktion des ADU 6 erfolgt durch die Darstellung der am Ausgang der beiden DAU 5 und 7 anliegenden Treppenfunktionen mittels eines Zweistrahl-Oszillografes 8. Die Verarbeitung der Meßwerte zur Protokollierung und Dokumentation erfolgt von einem Auswertesystem 9, welches die digitalen Eingangssignale der DAU 5 und 7 vergleicht. Das Meßprotokoll kann dann in geeigneter Form von einer Ausgabeeinheit 10 erstellt werden. Bei dieser Schaltungsanordnung ist eine Erhöhung der Auflösung auf einfache Art möglich. Dazu wird zwischen den 8-bit-DAU 5 und den 8-Ht-ADU 6 ein Addierer'geschaltet, dessen zweiter Eingang mit einer veränderbaren Gleichspannungsquelle verbunden ist. Dadurch kann die ausgewählte Treppenfunktion in ihrer Gesamtheit angehoben oder gesenkt werden, wodurch die genauen Schaltpunkte überprüft werden können. Die Stufung der Treppenfunktion sind beliebig, womit die Einstellzeiten des zu prüfenden ADU 6 bei unterschiedlichen Eingangssprüngen nachgewiesen werden können. Durch den Vergleich der beiden Treppenfunktionen, ist eine einfache und schnelle Beurteilung des Übertragungsverhaltens möglich.

Die erfindungsgemäße Schaltungsanordnung ist einfach und gut handhabbar und kann überall dort angewendet weden, wo das Übertragungsverhalten von A/D-Umsetzern, d. h. die Exaktheit der Übertragung, schnell und sicher beurteilt werden muß.

Claims

T!. Schaltungsanordnung zum Prüfen und Justieren von A/D-Umsetzern, gekennzeichnet dadurch, daß ein Taktgenerator variabler Frequenz mit einer Zählereinrichtung, zur Zuordnung der Dualcode zu den Takten, verbunden ist, daß die η Ausgänge der Zähleinrichtung auf η Eingänge eines Speichers, der über m + η Eingänge und η Ausgänge verfügt, geschaltet sind, daß weiterhin eine Einrichtung zur Funktionsauswahl mit den m unbelegten Speichereingängen verbunden ist, daß dem Speicher eine Reihenschaltung von zwei n-bit-DAU und einem zu prüfenden n-bit-ADU nachgeordnet ist, wobei der zu prüfende n-bit-ADU zwischen den beiden n-bit-DAU angeordnet ist, daß zum visuellen Vergleich der Ausgangsdaten der n-bit-DAU eine Abbildungseinrichtung mit beiden n-bit-DAU verbunden ist und daß die Ausgänge des Speichers und des zu prüfenden n-bit-ADU mit einem Auswertesystem, dem eine Ausgabeeinheit nachgeordnet ist, Verbindungen aufweist.
2; Schaltungsanordnung nach Punkt !,gekennzeichnet dadurch, daß zwischen dem ersten n-bit-DAU der Reihenschaltung und dem zu prüfenden n-bit-ADU ein Addierer angeordnet ist, dessen einer Eingang mit einer veränderlichen Gleichspannungsquelle verbunden ist.
3? Schaltungsanordnung nach Punkt 1, gekennzeichnet dadurch, daß als Zähleinrichtung ein Binärteiler, als Speicher ein EPROM mit einer Organisation von 2k χ 8 und als Abbildungseinrichtung ein Zweistrahloszillograf zum Einsatz kommen.