DD289149A5 - Verfahren und schaltungsanordnung zur schnellen speicherung und auswertung von nichtsynchronen signalen in einem mehrrechnersystem - Google Patents

Abstract

Die Erfindung betrifft ein Verfahren und Schaltungsanordnung zur schnellen Speicherung und Auswertung von nichtsynchronen Signalen in einem Mehrrechnersystem, wobei diese durch einen direkten Speicherzugriff erfaszt werden. Die Merkmale der Erfindung bestehen darin, dasz die durch den direkten Speicherzugriff erfaszten Signale von Daten mit maskierten Daten verglichen werden, wobei der Einlesezyklus des zu speichernden Signals durch einen variablen Taktzyklus bzw. durch einen ereignisbedingten Triggerimpuls bestimmt wird und dasz bei einer UEbereinstimmung der Daten eine Datenzusatzspeicherung und -abrufung zweigeteilt und getrennt erfolgt. Durch das gebildete Maskensignal wird einerseits die Steuerung der Adressierung und damit das wechselseitige Setzen der Zusatzspeicherung und andererseits die Signalaktivierung zum Prozeszrechner ermoeglicht, wodurch ein sofortiges Lesen und Auswerten des Dateninhaltes der Zusatzspeicherung vorgenommen werden kann. Mit dem Lesen vom Prozeszrechner wird eine Freimeldung der Zusatzspeicherung signalisiert und damit ein nichtsynchroner Taktzyklus durch das Einschreibesignal realisiert. Schaltungstechnisch verfuegen die Zusatzspeicherbloecke ueber je zwei umschaltbare Adreszbusse, die es gestatten, die Speicherbloecke in der Ablauffolge mit den Daten zu setzen bzw. ueber den Prozessorbus die Daten abzufragen. Figur{Speicherbloecke; waehlbare Adreszports; Adreszlogik; maskenkontrollierte Signale}

Description

Anwendungsgebiet der Erfindung

Die Erfindung betrifft ein Verfahren und eine Schaltungeanordnung zur schnellen Speicherung und Auewertung von nichtsynchronen Signalen in einem Mehrrechnersystem unter Berücksichtigung eines direkten Speicherzugriffs. Die erfindungsgemäße Lösung ist einsetzbar zur Erfassung von Prozeßdaten, die durch ihre Schnelligkeit des Ablaufs nur über den direkten Speicherzugriff erfaßt werden können bzw. deren Registrierzyklus durch nichtsynchrone ereignisabhängige Triggerimpulse gesteuert wird, wobei aber der Dateninhalt sofort zur Steuerung des Prozesses vom Prozeßrechner erfaßt werden muß. Durch den Einsatz der erfindungsgemäßen Lösung ist eine problemlose sofortige Datenauswertung möglich, da diese parallel zur Datenregistrierung erfolgen kann, jedoch die Datenerfassung selbst beim direkten Speicherzugriff aber nicht beeinflußt wird.

Charakteristik des bekannten Standes der Technik

In der Prozeßsteuerung nimmt die Mehrrechnerkopplung einen hervorragenden Platz ein. Es existieren viele Vorschläge über die Synchronisierung von Rechnersystemen. Zum Beispiel in der DE-OS 3431169 werden die Signale durch Synchronisation eines Rechnersystems mit einem anderen erfaßt und ausgetauscht. Der Nachteil dieser Lösung ist, daß das aus beiden Rechnern bestehende Gesamtsystem für die Datenerfassung langsamer als das langsamste vorstellbare System wird. Ein ungestörter direkter Speicherzugriff für die nichtsynchrone Datenerfassung kann mittels dieser Lösung nicht realisiert werden. In der DE-OS 3716506 wird ein Verfahren beschrieben, das den Zugriff von zwei Rechnern auf einen gemeinsamen Speicher gestattet. Auch in diesem Verfahren wird die Steuerung des Schreib-Lese-Zyklus im Warteverfahren realisiert. Die gegenseitige Unterordnung der Rechner gestattet auch hier keinen ungestörten dire, (en Speicherzugriff. Ein direktes Einschreiben kann im DMA-Verfahren für den zweiten Rechner nicht realisiert werden. Entweder werden bei diesen Verfahren zeitkritische Prozeßdaten nicht erfaßt, oder die Auswertung der Daten kann erst nach einer großen zeitlichen Verschiebung erfolgen

Ziel der Erfindung

Die erfindungsgemäßo Lösung soll die sofortige Speicherung und Auswertung von nichtsynchronen Prozeßdaten, die durch direkten Zugriff erfaßt werden, ermöglichen. Die Auswertung soll durch einen Prozeßrechner erfolgen, der nicht mit dem Vorgang der Datenerfassung synchronisiert wird. Weiterhin soll der Prozeßrechner durch zeitsynchrones Abfragen von Datenblöcken den Prozeß statistisch überwachen können. Außerdem soll die für die nötige Einzelabfragung zusätzliche Aufrufung der Meßstellnen entfallen. Die dadurch gesparte Rechenzeit kann zur Spezialisierung der Prozeßführung bzw. zur Übernahme von Steuerungen weiterer Prozesse eingesetzt werden.

Darlegung des Wesens der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Schaltungsanordnung zur schnellen Speicherung und Auswertung von nichtsynchronen Signalen in einem Mehrrechnersystem zu schaffen, bei dem eine schnelle nichtsynchrone Prozeßdatenerfassung erfolgen kann und die Prozeßdaten nach bestimmten Auswahlkriterien dem Prozeßrechner zur Steuerung des Prozesses zugeleitet werden können. Gleichzeitig sollen die statistischen Daten komprimiert werden und die Möglichkeit geschaffen werden, diese Daten dem Rechner zeitsynchron in größeren Datenmengen zur Verfügung zu stellen. Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß die durch den direkten Speicherzugriff erfaßten Daten mit maskierten Daten verglichen werden. Bei Übereinstimmung der Werte erfolgt eine zweigeteilte Zusatzspeicherung von Daten. Die zweigeteilte Zusatzspeicherung kann dabei im Wechsel vom Prozeßrechner beeinflußbare Schreib- und Lesebefehle erhalten. Durch eine Adressierung wird gewährleistet, daß die zusätzlich gespeicherten Daten nach Einlesen in den Prozeßrechner den gesamten Datensatz umfassen, so daß keine Datenverluste durch Synchronisationsfehler entstehen und der Prozeßrechner damit in der Lage ist, in der Phase der Datenerfassung im direkten Speicherzugriff Daten zu lesen und bereits zu diesem Zeitpunkt Befehle auszugeben, die den Prozeß beeinflussen. Die Auswertung des Vergleichs mit den maskierten Daten bewirkt bei Ungleichheit keinen Aufruf an den Prozeßrechner, so daß vom Prozeßrechner die in der Hauptspeicherung gesammelten Daten zeitunkritisch ausgelesen werden können.

Die Schaltungsordnung zur Durchführung des Verfahrens besteht erfindungsgemäß darin, daß die Meßwerterfassung über einen erstan Steuerbus mit einer Adreßlogik verbunden ist, wobei die Adreßlogik über einen dritten und vierten Adreßbus mit den Hauptspeicherblöcken in Verbindung steht und daß die Meßwerterfassung über einen zweiten Datenbus mit einer Komparatoreinheit verbunden ist, die gleichzeitig über einen zweiten Steuerbus in Verbindung mit der Adreßlogik steht. Zu den Hauptspeicherblöcken sind zwei Zusatzspeicherblöcke so angeordnet, daß ein paralleles Einlesen von Daten möglich ist und daß zum wechselseitigen Beschreiben und Lesen dieser eine Umschaltung vorgesehen ist, wobei über einen von den Zusatzspeicherblöcken su der Adreßlogik geführten Adreßbus ein Setz- bzw. Lesesignal geschaltet wird und daß zwei Gruppen von Busauswahlschaltungen über einen dritten Steuerbus zwecks ihrer Aktivierung bzw. Sperrung in Verbindung mit der Adreßlogik stehen. Ein weiterer Datenbus steht dabei einerseits mit dem Ausgang der Komparatoreinheit und andererseits mit dem anderen Eingang der ersten Gruppe von Busauswahlschaltungen in Verbindung, deren Ausgänge über weitere Datenbusse mit den Eingängen der zweiten Gruppe von Busauswahlschaltungen verbunden sind. Diese zweite Gruppe der Busauswahlschaltungen ist dabei über ihren Ausgang über einen weiteren Datenbus mit dem Prozeßrechner verbunden, wobei der vierte bzw. fünfte Datenbus gleichzeitig mit dem ersten bzw. zweiten Zusatzspeicherblock und der sechste bzw. siebente Datenbus mit dem jeweiligen Hauptspeicherblock in Verbindung steht. Bei Aktivierung der Adreßlogik über einen weiteren Steuerbus wird eine Leseanforderung an der Prozeßrechner abgegeben, womit gleichzeitig über den dritten Steuerbus die entspechende Busauswahlschaltung (fünfte bis achte) anschaltbar wird, so daß über einen entsprechenden Datenbus Daten dem Prozeßrechner zugeleitet werden können.

Ausführungsbeispiel

Das erfindungsgemäße Verfahren soll anhand einer Schaltungsanordnung näher beschrieben werden. Die Schaltungsanordung zeigt, daß über den Datenbus DB 1 in die Meßwerterfassung 1 eingeschrieben werden. Die Meßwerterfassung ist über einen Steuerbus SB 1 mit der Adreßlogik 2 verbunden. Diese stellt die Adressen für die ständige Datenerfassung in den Hauptspeicherblöcken M 3 und M 4 bereit. Die Hauptspeicherblöcke M 3 und M 4 sind über den Adreßbus AB 3 und AB 4 mit der Adreßlogik 2 verbunden. Die Daten aus der Meßwerterfassung werden über den Datenbus DB 2 an die Komparatoreinheit 3 geleitet. In dieser erfolgt der Vergleich mit den für den Prozeß typischen Werten, die in Form von Masken in der Komparatoreinheit 3 gespeichert sind. Wird zwischen den Maskenwerten und den Eingangsdaten Gleichheit festgestellt, sendet die Komparatoreinheit 3 über den Steuerbus SB 3 einen Steuerbefehl in die Adreßlogik 2. Von dieser wird bei Erreichen dieses Zustände's an die Zusatzspeicherblöcke M 1 bzw. M 2 überdsn Adreßbus AB 1 und AB 2 ein Setz-bzw. Lesesignal gegeben. Das Freigabe- bzw. Sperrsignal für die Busauswahlschaltungen BA 1 bis BA 8 (mit den Datenbuseingängen DB 3 bis DB 7) ist mit der Adreßumschaltung synchronisiert. Die Busauswahlschaltungen werden über den Steuerbus SB 2 aktiviert oder gesperrt. Wird die Adreßlogik 2 von Steuersignalen aus der Komparatoreinheit 3 aktiviert, so erfolgt über den Steuerbus SB 4 eine Leseaufforderung an den Prozeßrechner 4. Mit der Leseaufforderung wird gleichzeitig von der Adreßlogik 2 über den Steuerbus SB 3 eine der Busauswahlschaltungen BA 5 bis BA 8 freigegeben, so daß der Prozeßrechner 4 über den Datenbus DB 8 die entsprechenden Daten empfangen kann, ohne daß der Schreibbefehl im direkten Speicherzugriff gestört wird. Die Anordnung der Hauptspeicherblöcke M 3 und M 4 mit möglichen wechselseitigen Schreib- und Leseansteuerungen geschieht nach dem bekannten Stand der Technik und dient der Begrenzung der Speichergröße dieser Hauptspeicherblöcke M 3 und M 4.

Claims (4)

1. Verfahren zur schnellen Speicherung und Auswertung von nichtsynchronen Signalen in einem Mehrrechnersystem, wobei diese durch einen direkten Speicherzugriff erfaßt werden und nach bestimmten Auswahlkriterien dem Prozeßrechner zur Steuerung von Prozessen zugeleitet werden, gekennzeichnet dadurch, daß die durch den direkten Speicherzugriff erfaßten Signale von Daten mit maskierten Daten verglichen werden, wobei der Einlesezyklus des zu speichernden Signals durch einen variablen Taktzyklus bzw. durch einen ereignisbedingten Triggerimpuls bestimmt wird und-daß bei einer Übereinstimmung der Daten eine Datenzusatzspeicherung parallel zur Hauptspeicherung erfolgt, wobei die Datenzusatzspeicherung zweigeteilt erfolgt und daß das Einschreiben im Wechsel geschieht und nach jedem Einschreibezyklus ein Wechsel innerhalb der Zusatzspeicherungen erfolgen kann und daß durch Umschaltung nach Beschreiben der ersten Zusatzspeicherung die zweite Zusatzspeicherung beschrieben wird und daß die erste Zusatzspeicherung zum sofortigen Lesen freigegeben wird und daß nach dem Auslesen dieser eine sofortige Wiederbeschreibung erfolgen kann und die zweite Zusatzspeicherung ausgelesen wird und daß durch ein Maskensignal nicht nur die Steuerung der Adressierung und damit das wechselseitige Setzen der jeweiligen Zusatzspeicherung eingeleitet wird, sondern daß auch eine Signalaktivierung zum Prozeßrechner erfolgen kann und damit das sofortige Lesen und Auswerten des Dateninhaltes der Zusatzspeicherung geschieht, daß durch das Lesen vom Prozeßrechner her eine Freimeldung der Zusatzspeicherung signalisiert wird, um damit einen nichtsynchronen Taktzyklus durch das Einschreibesignal zu realisieren, und daß die Zusatzspeicherungen über umschaltbare Adressen verfügen, die es gestatten, die Zusatzspeicherung in der Ablauffolge mit den Daten setzbar zu gestalten bzw. entsprechende Daten abzufragen.

2. Schaltungsanordnung zur schnellen Speicherung und Auswertung von nichtsynchronen Signalen in einem Mehrrechnersystem, wobei diese durch einen direkten Speicherzugriff erfaßt werden, mit Hauptspeicherblöcken und entsprechenden wechselseitig arbeitenden Schreib- und Leseansteuerungen, bei der die Busse der einzelnen Rechnereinheiten über Schnittstellen- und Steuerschaltung mit einer Busauswahleinheit verbunden sind, gekennzeichnet dadurch, daß die Meßwerterfassung (1) über einen Steuerbus (SB 1) mit einer Adreßlogik (2) verbunden ist, wobei die Adreßlogik (2) über Adreßbusse (AB

3, AB 4) mit den Hauptspeicherblöcken (M 3, M 4) in Verbindung steht und daß die Meßwerterfassung (1) über einen Datenbus (DB 2) mit einer Komparatoreinheit (3) verbunden ist, die gleichzeitig über einen Steuerbus (SB 2) in Verbindung mit der Adreßlogik (2) steht und daß den Hauptspeicherblöcken (M 3, M

4) Zusatzspeicherblöcke (M 1,M 2) so zugeordnet sind, daß ein paralleles Einlesen von Daten möglich ist und daß zum wechselseitigen Beschreiben und Lesen der Zusatzspeicherblöcke (M 1 und M 2) eine Umschaltung vorgesehen ist, wobei über einen von den Zusatzspeicherblöcken (M 1 bzw.M 2) zu der Adreßlogik (2) geführten Adreßbus (AB 1 bzw., AB 2) ein Setz- bzw. Lesesignal geschaltet wird und daß Busauswahlschaltungen (BA 1 bis BA 8) über einen Steuerbus (SB 3) zwecks ihrer Aktivierung bzw. Sperrung in Verbindung mit der Adreßlogik (2) stehen und daß ein Datenbus (DB 3) einerseits mit dem Ausgang der Komparatoreinheit (3) und andererseits mit dem anderen Eingang der Busauswahlschaltungen (BA 1 bis BA 4) in Verbindung steht und deren Ausgänge über weitere Datenbusse (DB 4 bis DB 7) mit den Eingängen der Busauswahlschaltungen (BA 5 bis BA 8) verbunden sind und die Verbindung zwischen den Ausgängen der Busauswahlschaltungen (BA 5 bis BA 8) und dem Prozeßrechner (4) durch einen Datenbus (DB 8) gebildet wird, wobei der Datenbus (DB 4 bzw. DB 5) gleichzeitig mit den Zusatzspeicherblöcken (M 1 bzw. M 2) und der Datenbus (DB 8 bzw. DB 7) mit den Hauptspeicherblöcken (M 3 bzw. M 4) in Verbindung steht und daß bei Aktivierung der Adreßlogik (2) über einen weiteren Steuerbus (SB 4) eine Leseanforderung an den Prozeßrecher (4) geleitet wird.

Hierzu 1 Seite Zeichnung