DE102007020249B4 - Halbleiterbauelement, Halbleitersensorstruktur sowie Vorrichtung und Verfahren zum Herstellen eines Halbleiterbauelement - Google Patents

Halbleiterbauelement, Halbleitersensorstruktur sowie Vorrichtung und Verfahren zum Herstellen eines Halbleiterbauelement Download PDF

Info

Publication number
DE102007020249B4
DE102007020249B4 DE102007020249.2A DE102007020249A DE102007020249B4 DE 102007020249 B4 DE102007020249 B4 DE 102007020249B4 DE 102007020249 A DE102007020249 A DE 102007020249A DE 102007020249 B4 DE102007020249 B4 DE 102007020249B4
Authority
DE
Germany
Prior art keywords
contact surface
region
area
mesa
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007020249.2A
Other languages
English (en)
Other versions
DE102007020249A1 (de
Inventor
Borcke Mathias Hans-Ulrich Alexander von
Dr. rer. nat. Zundel Markus
Uwe Schmalzbauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102007020249.2A priority Critical patent/DE102007020249B4/de
Priority to US12/112,547 priority patent/US7939885B2/en
Publication of DE102007020249A1 publication Critical patent/DE102007020249A1/de
Application granted granted Critical
Publication of DE102007020249B4 publication Critical patent/DE102007020249B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/669—Vertical DMOS [VDMOS] FETs having voltage-sensing or current-sensing structures, e.g. emulator sections or overcurrent sensing cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiterbauelement mit folgenden Merkmalen: einem Substrat (110) mit einer Mehrzahl von benachbarten Gräben (tn), wobei zwischen zwei benachbarten Gräben (tn) jeweils ein Mesastreifen (mi) ausgebildet ist; einer Kontaktfläche (M1), die die Mesastreifen (mi) kontaktiert, wobei die Kontaktfläche (M1) einen Öffnungsbereich (120) umgibt, in dem die Kontaktfläche (M1) nicht vorhanden ist, und der so geformt ist, dass die Kontaktfläche (M1) dieselben Mesastreifen (mi) an zwei Stellen kontaktiert, zwischen denen der Öffnungsbereich (120) liegt, und wobei der Öffnungsbereich (120) einen Bereich (120a) mit einer länglichen Erstreckung aufweist, der die Mesastreifen (mi) schräg oder senkrecht schneidet; und einer weiteren Kontaktfläche (M2), die innerhalb des Öffnungsbereichs (120) ausgebildet ist und die Mesastreifen (mi) oder weitere Mesastreifen (mS) kontaktiert, wobei die weitere Kontaktfläche (M2) von der Kontaktfläche (M1) elektrisch isoliert ist, wobei der Öffnungsbereich (120) eine eingebettete Halbleiterstruktur aufweist und die eingebettete Halbleiterstruktur von der weiteren Kontaktfläche (M2) elektrisch kontaktiert ist, wobei die eingebettete Halbleiterstruktur einen Feldeffekttransistor (TS) aufweist, wobei die weitere Kontaktfläche (M2) einen weiteren Source-Anschluss bildet, wobei dotierte Bereiche entlang der Mesastreifen (mi) oder der weiteren Mesastreifen (mS) einen weiteren Source-Bereich (190) bilden, so dass die weitere Kontaktfläche (M2) den weiteren Source-Bereich (190) kontaktiert und zwischen dem weiteren Source-Bereich (190) und einem Source-Bereich (150) ein Isolationsbereich (Dt) ausgebildet ist, wobei eine Drain-Elektrode an einer von der weiteren Kontaktfläche (M2) abgewandten Seite des Substrats (110) ausgebildet ist, und wobei ein weiterer Gate-Bereich (200) innerhalb der benachbarten Gräben (tn) oder innerhalb weiterer Gräben zwischen den weiteren Mesastreifen (mS) ausgebildet ist, wobei der weitere Gate-Bereich (200) eine weitere Isolation (210) zu dem Substrat (110) und der weiteren Kontaktfläche (M2) aufweist.

Description

  • Ausführungsbeispiele der vorliegenden Erfindung beziehen sich auf ein Halbleiterbauelement und auf ein Verfahren zum Herstellen eines Halbleiterbauelements und insbesondere auf eine Schrägeinbettung von Sensorstrukturen.
  • Für Halbleiterbauelemente wie beispielsweise Leistungsfeldeffekttransistoren besteht oft ein Bedarf einen effizienten Schutz vor Überlastung bereitzustellen. Das kann beispielsweise dadurch geschehen, dass in ein Zellenfeld eines Leistungsfeldeffekttransistors eine Sensorstruktur eingebettet wird, die beispielsweise einen Sensorstrom erfasst und dieser Sensorstrom proportional zu einem Strom ist, der durch den Leistungsfeldeffekttransistor fließt. Wird die Sensorstruktur im Wesentlichen so in ein Zellenfeld des Leistungsfeldeffekttransistors eingebettet, dass die Zuleitungen senkrecht (oder parallel) zu einer der Zellenfeldseiten/Chipseiten bzw. der Trench-Streifenrichtung verlaufen, so können sich halbfloatende Potential (Body-)Gebiete entlang der Zuleitungen ergeben. Die halbfloatenden Potentialgebiete können je nach Einbettungstiefe der Sensorstruktur mitunter deutlich länger als 200 μm bzw. sogar mm lang sein. Unter den halbfloatenden Potentialgebieten werden dabei Gebiete verstanden, die geometrisch lang sind aber nicht flächig ausgebildet sind, sondern nur an den Enden an ein definiertes Potential angeschlossen sind. Dadurch kann es bei schnellen Spannungspulsen mit sehr steilen Flanken (z. B. ISO-Pulse oder ESD-Ereignisse, ESD = Electro Static Discharge) dazu kommen, dass das Potential entlang eines solchen halbfloatenden Gebietes bzw. halbfloatenden Potentialgebietes dynamisch stark unterschiedlich ist. In der Nähe von Kontaktstellen folgt das Potential sehr schnell dem Sollwert, an der weitest entlegenen Stelle kann es jedoch dynamisch noch auf einem ungünstigen Potentialwert liegen, so dass in benachbarten Gräben (Trenche) Gateoxid-Stress oder sogar Spannungsüberschläge und Beschädigungen auftreten können. Daraus resultieren Zuverlässigkeitsrisiken und im schlimmsten Fall eine lokale Zerstörung des Leistungstransistors.
  • Ausführungsbeispiele der vorliegenden Erfindung behandeln somit das Themenfeld einer optimalen Einbettung von Sensorstrukturen in ein großflächiges Zellenfeld eines Leistungstransistors.
  • Die DE 10 2004 009 602 A1 offenbart einen Trench-Transistor mit einem Zellenfeld, in dem wenigstens ein Zellenfeld-Trench vorgesehen ist. Ferner ist eine Randstruktur vorgesehen, durch die das Zellenfeld eingerahmt wird. In der Randstruktur ist ein Rand-Trench vorgesehen, der gegenüber den Zellenfeld-Trenches beabstandet ist.
  • Die WO 2005 112 128 A2 offenbart einen Trench-MOSFET. Der untere Abschnitt des Trench enthält eine vergrabene Source-Elektrode, die von einer Epitaxialschicht isoliert ist und die ferner vom Halbleitersubstrat isoliert ist. Ferner ist die vergrabene Source-Elektrode in Kontakt mit der Source-Region. Wenn der MOSFET in einer Aus-Bedingung ist, bewirkt die Vorspannung der vergrabenen Source-Elektrode, dass die Drift-Region des Mesabereichs ausgeräumt wird, was die Stromblockierfähigkeit des MOSFET erhöht.
  • Die US 6,144,085 A offenbart ein Leistungstransistorelement, z. B. einen MOSFET oder einen IGBT mit einem Halbleiterkörper, in dem ein Array von parallelen Bauelementezellen angeordnet ist, in denen beim Betrieb des Geräts Wärme erzeugt wird. Ein Wärmepositionstemperatursensor ist innerhalb des Arrays angebracht und ein Kühlepositionstemperatursensor ist außerhalb des Arrays angebracht.
  • Zusammenfassung
  • Ein Halbleiterbauelement weist ein Substrat mit einer Mehrzahl von benachbarten Gräben und eine Kontaktfläche auf, wobei zwischen zwei benachbarten Gräben jeweils ein Mesastreifen ausgebildet ist. Die Kontaktfläche kontaktiert die Mesastreifen und umgibt einen Öffnungsbereich, in dem die Kontaktfläche nicht vorhanden ist, und der so geformt ist, dass die Kontaktfläche dieselben Mesastreifen an zwei Stellen kontaktiert, zwischen denen der Öffnungsbereich liegt, und wobei der Öffnungsbereich eine längliche Erstreckung aufweist, der die Mesastreifen (mi) schräg oder senkrecht schneidet.
  • Kurze Beschreibung der Figuren
  • Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen
  • 1 eine schematische Darstellung eines Öffnungsbereiches einer Kontaktfläche für ein Halbleiterbauelement gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 2a–2c schematische Darstellungen einer eingebetteten Halbleiterstruktur in dem Halbleiterbauelement mit halbfloatenden Potentialgebieten gemäß Ausführungsbeispielen;
  • 3 eine schematische Darstellung einer konventionellen Einbettung einer Halbleiterstruktur in dem Halbleiterbauelement mit halbfloatenden Potentialgebieten;
  • 4 eine schematische Layoutansicht für einen Einbettung eines Feldeffekttransistors in das Zellenfeld eines Leistungsfeldeffekttransistors;
  • 5 eine vergrößerte Darstellung eines Ausschnittes einer Querschnittsdarstellung von 4 entlang der Schnittlinie 2-2';
  • 6 eine schematische Querschnittdarstellung durch den Leistungsfeldeffekttransistor gemäß 4 entlang der Schnittlinie 3-3';
  • 7 eine schematische Schnittansicht durch eine Mesa gemäß 4 entlang der Schnittlinie 6-6'; und
  • 8 ein Schaltschema für einen integrierten Leistungstransistor, dessen Lasttransistor und Sensortransistor jeweils als N-DMOS-Transistoren realisiert sind.
  • Bevor im Folgenden Ausführungsbeispiele der vorliegenden Erfindung anhand der Zeichnungen näher erläutert werden, wird darauf hingewiesen, dass gleiche oder gleichwirkende Elemente in den Figuren mit gleichen oder ähnlichen Bezugszeichen versehen sind, und dass eine wiederholte Beschreibung dieser Elemente weggelassen wird.
  • Detaillierte Beschreibung
  • Ausführungsbeispiele der vorliegenden Erfindung beziehen sich auf ein Halbleiterbauelement wie z. B. einen Leistungstransistor oder einen Leistungsfeldeffekttransistor mit einem Substrat, welches eine Mehrzahl von benachbarten Gräben aufweist und zwischen jeweils zwei benachbarten Gräben ein Mesastreifen ausgebildet ist. Zur Kontaktierung des Halbleiterbauelements ist eine Kontaktfläche ausgebildet, die die Mesastreifen kontaktiert, wobei die Kontaktfläche einen Öffnungsbereich offen lässt, so dass in dem Öffnungsbereich keine Kontaktierung der Mesastreifen durch den Kontaktbereich erfolgt. Dabei ist der Öffnungsbereich derart ausgebildet, dass die Kontaktfläche Mesastreifen an zwei voneinander getrennten Stellen kontaktiert und zwischen den beiden getrennten Stellen sich der Öffnungsbereich befindet. Ferner weist der Öffnungsbereich eine längliche Erstreckung auf und schneidet die Mesastreifen schräg oder senkrecht. Konkrete Ausführungsformen für den Öffnungsbereich werden weiter unten detailliert erläutert.
  • Der Öffnungsbereich innerhalb des Halbleiterbauelements kann beispielsweise dazu dienen, ein weiteres Bauelement wie beispielsweise eine Sensorstruktur in das Halbleiterbauelement einzubetten. Ausführungsbeispielen der vorliegenden Erfindung liegt die Idee zugrunde, wie die makroskopische Einbettung eines beispielhaften Sensors bzw. der Sensorstruktur optimiert werden kann. Unter der makroskopischen Einbettung wird dabei eine geometrische Form, wie die Sensorstruktur eines Bauelements in das Zellenfeld der benachbarten Gräben eingebracht werden kann, verstanden. Es geht dabei um eine optimale Einbettung der Sensorstruktur oder eines Stromsensors in das Zellenfeld im Sinne der möglichst homogenen Einbettung auf mikroskopischer Ebene. Die homogene Einbettung bezieht sich dabei beispielsweise auf die Trenchgeometrie, die Potentialgebiete, die beim Verlauf von Zellenfeld bis in den Stromsensor hinein möglichst einheitlich sein sollte.
  • Die benachbarten Gräben sind beispielsweise an einer Oberfläche des Substrats angeordnet und wenn das Bauelement beispielsweise ein Leistungsfeldeffekttransistor ist, dann weist die der Oberfläche gegenüber liegenden Seite des Substrats beispielsweise eine Drain-Elektrode (oder eine Senke) bzw. einen Drain-Bereich auf und entlang der Mesastreifen sind Source-Bereiche (oder Quellen-Bereiche) ausgebildet. Die Source-Bereiche können beispielsweise durch entsprechend dotierte Gebiete innerhalb der Mesastreifen gebildet sein und werden von der Kontaktfläche kontaktiert. Zwischen den Source-Bereichen und dem Drain-Bereich können beispielsweise Body-Bereiche ausgebildet sein. Die Source-Bereiche und der Drain-Bereich weisen in der Regel eine gleiche Dotierung des Halbleitersubstrats und die Body-Bereiche eine entsprechend komplementäre Dotierung auf. Gate-Bereiche des beispielhaften Leistungsfeldeffekttransistors können innerhalb der Gräben ausgebildet sein und sind durch eine Isolation von dem Substrat und der Kontaktfläche getrennt. Dabei ist die Isolation der Gate-Bereiche und der Body-Bereiche derart angeordnet, dass bei Anlegen einer entsprechenden Spannung (deren Vorzeichen von der gewählten Dotierung abhängt) an den Gate-Bereichen sich entlang einer Grabenwand in den Body-Bereichen Kanäle herausbilden, so dass ein Strom von den Source-Bereichen zu dem Drain-Bereich fließen kann. Um einen Drain-Anschluss zu verbessern, kann optional eine höher dotierte Schicht in dem Drain-Bereich aufgebracht werden und mit einer Drain-Elektrode elektrisch kontaktiert werden.
  • Die Einbettung der beispielhaften Sensorstruktur in dem soeben beschriebenen Leistungsfeldeffekttransistor kann derart erfolgen, dass die Kontaktierung (Kontaktfläche) entlang der Source-Bereiche in einem Öffnungsbereich geöffnet wird und in diesem Öffnungsbereich die Sensorstruktur eingebettet wird. Da die Source-Bereiche und die Body-Bereiche innerhalb des Öffnungsbereiches nicht mehr kontaktiert sind, können die erwähnten halbfloatenden Potentialgebiete entstehen. Dies ist insbesondere dann der Fall, wenn wie es oft der Fall ist, eine Durchkontaktierung der Body-Bereiche an die Kontaktfläche vorgenommen wird. Die Durchkontaktierungen können beispielsweise durch zusätzliche Gräben geschehen und hat zur Folge, dass die Body-Bereiche an ein gleiches Potential wie die Source-Bereiche angeschlossen sind.
  • Eine Simulation möglicher Fehlerfälle, die durch halbfoatende Potentialgebiete auftreten können, ergibt zusammenfassend, das halbfloatende Potentialgebiet mit einer Länge von weniger als 100 μm im Allgemeinen unkritisch sind und deshalb ist eine Einbettung wünschenswert, die halbfloatende Gebiete mit deutlich weniger als 100 μm ermöglicht. Wie Ausführungsbeispiele der vorliegenden Erfindung zeigen, ist dies möglich, wenn eine so genannte schräge Einbettung vorgenommen wird. Im Gegensatz zu der schrägen Einbettung, ergeben sich bei einer Einbettung, wo die Zuleitung parallel zu den benachbarten Gräben verläuft halbfloatende Potentialgebiete auf eine Länge, die einer Einbettungstiefe der eingebetteten Struktur entsprechen. Wenn jedoch eine schräge Einbettung vorgenommen wird und eine Zuleitung zu dem eingebetteten Bauteil schräg zu den benachbarten Gräben verläuft, dann kann in Abhängigkeit des Winkels, in dem die Zuleitung die benachbarten Gräben schneidet, eine deutliche Verringerung der Länge von halbfloatenden Gebieten erreicht werden. In diesem Fall können nämlich die entsprechenden halbfloatenden Potentialgebiete von beiden Seiten kontaktiert sein, was bei einer geraden Einbettung nicht der Fall ist. Durch eine schräge Einbettung werden somit halbfloatende Gebiete erstens deutlich kürzer, zweitens unabhängig von dem Absolutwert der gesamten Einbettungstiefe des Sensors bzw. des Bauteils und drittens liegen auf beiden Seiten aktive Zellen vor, an deren Potential sie kontaktiert werden können. Sofern der Schnittwinkel der schrägen Einbettung in Bezug auf die benachbarten Gräben ausreichend groß gewählt ist (mehr Details folgen unten), ergibt sich somit die oben beschriebene zweiseitige Kontaktierung. Diese drei vorteilhaften Eigenschaften führen zu einer Verringerung des halbfloatenden Potentialgebiets auf deutlich unter 100 μm Länge. Durch die beschriebene Einbettung von Sensorstrukturen in das Zellenfeld eines Leistungstransistors können somit beispielsweise dynamisch halbfloatende Potentialgebiete für schnelle Spannungspulse entschärft werden.
  • Im Allgemeinen ist es vorteilhaft, die eingebettete Struktur möglichst tief ins Innere des Leistungsfeldeffekttransistors zu legen. Dies ist insbesondere dann der Fall, wenn die eingebettete Halbleiterstruktur ein Sensor ist, der möglichst gleiche physikalische Verhältnisse (z. B. die Potentialstruktur, Temperatur, etc.) vorfinden soll und somit eine Kennlinie aufweist, die möglichst mit der des Leistungsfeldeffekttransistors übereinstimmt. Wenn die Kontaktfläche in einer XY-Ebene angeordnet ist, dann ist es für die schräge Einbettung vorteilhaft den Öffnungsbereich derart zu wählen, dass eine maximale Differenz der X-Koordinaten des Öffnungsbereiches und eine maximale Differenz der Y-Koordinaten des Öffnungsbereiches möglichst von der gleichen Größenordnung sind. Dies ist z. B. der Fall, wenn eine der Beziehungen gilt: 1/6 < ΔY/ΔX < 6 oder 1/2 < ΔY/ΔX < 3 oder vorzugsweise wenn ΔY mit ΔX bis zu einer Genauigkeit von 20% übereinstimmt. Außerdem ist es vorteilhaft, wenn eine Zuleitungsbahn zu der eingebetteten Sensorstruktur so dimensioniert wird, dass zum einen eine ausreichende Stromversorgung der Sensorstruktur erfolgen kann, zum anderen jedoch, dass der entsprechende Öffnungsbereich, in dem die Zuleitungsbahn liegt, möglichst klein gehalten wird. Damit kann eine Störung des Leistungsfeldeffekttransistors durch den eingebetteten Sensor möglichst minimiert werden.
  • Die sich so ergebende längliche Erstreckung des Öffnungsbereiches kann wie folgt mathematisch beschrieben werden. Der Öffnungsbereich, der zum einen von der Kontaktfläche begrenzt ist und zum anderen sich bis zu einer Basislinie erstreckt, wobei die Basislinie einen Rand der Kontaktfläche darstellt, weist einen Flächeninhalt A auf, und der Rand des Öffnungsbereichs weist einen Umfang U auf. Damit lassen sich zwei geometrische Größen definieren, zum einen ist das eine erstes geometrische Maß V1 = U/4 und zum anderen ist das eine zweites geometrisches Maß, das definiert ist durch V2 = A/V1. Eine Definition für eine längliche Erstreckung kann dabei wie folgt gegeben werden. Die erste Länge V1 und die zweite Länge V2 genügen der Beziehung: V1 = λV2, mit λ > 1. Diese Beziehung ist für jede rechteckige Form des Öffnungsbereichs erfüllt, sofern eine Seitenlänge des Rechtecks länger ist als die andere Seitenlänge (V1 und V2 sind jedoch nicht die Seitenlängen eines Rechtecks). Für ein Quadrat würde gelten λ = 1 und für einen Kreis wäre λ = U2/(16 A) = π/4 < 1. Für den Fall, dass λ > 4, wäre bei einer rechteckigen Form des Öffnungsbereiches eine Seitenlänge zumindest 10 mal länger als die andere Seite.
  • Sofern die Kontaktfläche eine rechteckige Form aufweist, ist bei weiteren Ausführungsbeispielen der Öffnungsbereich bis zu einem Eckpunkt der Kontaktfläche, wobei die Eckpunkte durch maximale/minimale X,Y-Werte für die Kontaktfläche gegeben sind. Weiterhin kann der Öffnungsbereich einen schrägen Teil und einen gradlinigen Teil aufweisen, wobei der schräge Teil dadurch charakterisiert werden kann, dass der Rand des Öffnungsbereiches die benachbarten Gräben in einem bestimmten Winkel schneidet und der grade Teil dadurch charakterisiert werden kann, dass der Rand des Öffnungsbereiches parallel zu einem Graben verläuft. Der schräge Anteil des Öffnungsbereiches kann dabei ebenfalls stufenförmig ausgestaltet sein, d. h. der Rand des Öffnungsbereichs verläuft entweder senkrecht oder parallel zu den Gräben, wobei es in diesem Fall vorteilhaft ist, wenn die Stufenhöhe bzw. Stufenbreite von einer gleichen Größenordnung sind bzw. sich um maximal 50% voneinander unterscheiden oder wenn der Bereich, der senkrecht zu den benachbarten Gräben verläuft, länger ist als der Bereich, der parallel zu benachbarten Gräben verläuft. Bei einer stufenförmigen Ausgestaltung des Öffnungsbereiches ist jedoch zu beachten, dass der Bereich, der parallel zu benachbarten Gräben verläuft, beispielsweise höchstens 200 μm oder vorzugsweise höchstens 100 μm lang ist, um die oben beschriebenen Fehlerfälle bei halbfloatenden Potentialgebiete zu vermeiden.
  • Bei weiteren Ausführungsbeispielen gilt für den Winkel bzw. für den Neigungswinkel einer stufenförmigen Ausgestaltung des Öffnungsbereiches die folgende Beziehung: tanα = n/m, wobei n ein ganzzahliges Vielfaches eines Pitch-Abstandes in X-Richtung und m ein ganzzahliges Vielfaches eines Pitch-Abstandes in Y-Richtung ist. Ein Pitch-Abstand in X-Richtung stimmt beispielsweise mit einem Abstand überein, der zwischen zwei Durchkontaktierungen zu den Body-Bereichen liegt. Andererseits ist der Pitch-Abstand in Y-Richtung beispielsweise durch einen Abstand (bzw. durch einen Mittelwert) gegeben, der zwischen zwei benachbarten Mesastreifen liegt.
  • Bei weiteren Ausführungsbeispielen ist die eingebettete Sensorstruktur ebenfalls durch einen weiteren Feldeffekttransistor gegeben, der weitere Source-Gebiete aufweist und die weiteren Source-Gebiete beispielsweise durch dotierte Gebiete entlang der weiteren Mesastreifen gegeben sind. Außerdem weist der weitere Feldeffekttransistor weitere Body-Bereiche auf, wobei die weiteren Body-Bereiche zwischen den weiteren Source-Bereichen und dem Drain-Bereich ausgebildet sind. Der Drain-Bereich des Leistungsfeldeffekttransistors kann beispielsweise mit dem Drain-Bereich des eingebetteten Feldeffekttransistors übereinstimmen, d. h. beide Bereiche liegen beispielsweise auf einem gleichen Potential. Weiterhin weist der eingebettete Feldeffekttransistor einen weiteren Gate-Bereich auf wobei der weitere Gate-Bereich ebenfalls in einem elektrischen Kontakt zu dem Gate-Bereich des Leistungsfeldeffekttransistors steht, so dass auch hier der entsprechende Gate-Anschluss (oder Steueranschluss) sich auf dem gleichen Potential befindet wie der Gate-Anschluss des Leistungsfeldeffekttransistors. Wie zuvor für den Leistungsfeldeffekttransistor beschrieben, bilden sich bei Anlegen einer entsprechenden Spannung an dem weiteren Gate-Bereich Kanalbereiche entlang eines Wandbereiches der Gräben, entlang derer der eingebettete Feldeffekttransistor ausgebildet ist, aus. Diese weiteren Kanalbereiche erlauben einen Stromfluss zwischen dem weiteren Source-Bereich und dem Drain-Bereich. Da auch für den eingebetteten Feldeffekttransistor die weiteren Body-Bereiche im Allgemeinen mit den weiteren Source-Bereichen kontaktiert sind, ist es wichtig, dass die weiteren Body-Bereiche von den Body-Bereichen des Leistungsfeldeffekttransistors elektrisch isoliert sind. Dies kann dadurch geschehen, dass die Body-Bereiche und die weiteren Body-Bereiche getrennt werden und in einem Trennungsbereich keine Body-Bereiche ausgebildet sind. Dies hat jedoch zur Folge, dass in dem Gebiet ohne Body ein Dickoxid im Trench vorteilhaft ist. In den so entstehenden Dickoxid-Gräben sind auch keine Source-Bereiche ausgebildet, d. h. das Substrat erstreckt sich bis zu der Oberfläche und somit liegt an diesen Gebieten das Drain-Potential an. Wenn die Oxidschicht in dem Bereich der Dickoxid-Gräben, welche die weiteren Gate-Bereiche von den Grabenwänden trennt, wie gesagt verstärkt ausgebildet ist, kann aufgrund der im Allgemeinen hohen Potentialdifferenz zwischen dem Drain-Bereich und dem Gate-Bereich kein elektrischer Durchschlag bzw. keine Beschädigung der Oxidschicht auftreten. Die Abwesenheit der Body-Bereiche in dem Bereich der Dickoxid-Gräben verhindert somit einen Stromfluss bzw. eine Potentialangleichung zwischen den Body-Bereichen und dem weiteren Body-Bereich als auch, aufgrund der Durchkontaktierung der Body-Bereiche mit den Source-Bereichen, einen Kurzschluss bzw. einen elektrischen Stromfluss zwischen den Source-Bereichen und dem weiteren Source-Bereich.
  • Ausführungsbeispiele der vorliegenden Erfindung sind somit dahingehend vorteilhaft, dass halbfloatende Potentialgebiete auf eine Länge beschränkt werden können, die zu keiner Beschädigung des Bauelementes führen. Dies ist insbesondere für schnell schaltende Bauelemente, bei denen oft Leistungsfeldeffekttransistoren eingesetzt werden, vorteilhaft und kann deren Zuverlässigkeit als auch deren Lebensdauer deutlich erhöhen. Es sei auch erwähnt, dass die Ausgestaltung des Öffnungsbereiches nicht notwendigerweise auf eine Einbettung eines Feldeffekttransistors oder einer Sensorstruktur in einem Leistungsfeldeffekttransistor bezieht, sondern auch überall dort angewendet werden kann, wo es zu halbfloatenden Bereichen im oben beschriebenen Sinne kommt.
  • Bevor im Folgenden die Figuren einzeln beschrieben werden, sei an dieser Stelle darauf hingewiesen, dass es sich bei diesen Darstellungen nicht um maßstabsgetreue Darstellungen handelt. So lassen insbesondere die Zeichnungen keine Rückschlüsse im Hinblick auf vertikale Abmessungen mit den Ausführungsbeispielen der Anschlussstrukturen, noch im Hinblick auf laterale Abmessungen der entsprechenden Strukturen Rückschlüsse auf konkrete Dimensionierungen von Implementierungen der Ausführungsbeispiele zu. Die in den Figuren gewählten Abbildungsverhältnisse sind vielmehr im Hinblick auf eine klare Darstellung und Erläuterung der Ausführungsbeispiele festgelegt. Ebenso wenig erlauben die Figuren Rückschlüsse hinsichtlich charakteristischer Längen von lateralen Strukturen und gerade kleine Strukturen sind oft deutlich größer gezeigt, um die Ausführungsbeispiele zu beschreiben.
  • 1 zeigt eine schematische Darstellung einer Ausgestaltung eines in einem Substrat 110 mit einer Kontaktfläche M1 ausgebildeten Öffnungsbereichs 120 einer Kontaktschicht M1 für ein Halbleiterbauelement. Das Halbleiterbauelement ist in einem Substrat 110 mit einer Mehrzahl von benachbarten Gräben t1, t2, t3 ... ausgebildet. Das Substrat 110 kann weitere Gräben aufweisen, die jedoch in der 1 nicht zu sehen sind. Zwischen zwei benachbarten Gräben, wie beispielsweise zwischen dem Graben t1 und t2, befindet sich ein Mesastreifen m1 und zwischen dem Graben t2 und dem benachbarten Graben t3 befindet sich ein Mesastreifen m2. Diese Anordnung setzt sich für ein gesamtes Zellenfeld fort, wobei das Zellenfeld das gesamte Halbleiterbauelement aufweist. Das Halbleiterbauelement wird über die Kontaktfläche M1 kontaktiert, die beispielsweise eine Metallschicht aufweisen kann und die ferner die Mesastreifen mi (i = 1, 2, 3, ...) kontaktiert. Bei dem hier gezeigten Ausführungsbeispiel weist die Kontaktfläche M1 eine rechteckige Form auf, d. h. sie erstreckt sich in einer xy-Ebene, die hier parallel zu der Kontaktfläche M1 gewählt ist, von einem Wert x = 0 bis zu einem Wert x = x1 und von einem minimalen Y-Wert y = y1 bis zu einem maximalen Y-Wert y = y2. Des weiteren weist die Kontaktfläche M1 einen Öffnungsbereich 120 auf und der Öffnungsbereich 120 erstreckt sich von einer Basislinie 130, die mit einem Rand der Kontaktfläche M1 übereinstimmt (für die x = 0 gilt), zuerst entlang eines schrägen Teilbereichs 120a und daran anschließend entlang eines geraden Teilbereichs 120b. Der gerade Teilbereich 120b ist dadurch charakterisiert, dass der Rand in X-Richtung des geraden Teilbereichs 120b parallel zu einem der benachbarten Gräben ti verläuft, und der schräge Teilbereich 120a ist dadurch charakterisiert, dass der Rand des schrägen Teilbereichs 120a zu den benachbarten Gräben ti einen Winkel α einschließt.
  • Der Öffnungsbereich 120 umfasst somit Punkte in der xy-Ebene, deren X-Werte einen X-Bereich Δx und deren Y-Werte einen Y-Bereich Δy umfassen. Somit unterscheiden sich beispielsweise zwei maximal beabstandete Punkte des Öffnungsbereichs 120 in der Y-Koordinate durch Δy und in der X-Koordinate durch Δx. Der schräge Abschnitt des Öffnungsbereichs 120a, der sich entsprechend in einem Δxa-Bereich und einem Δya-Bereich erstreckt, ist nun beispielsweise derart ausgelegt, dass das Verhältnis von Δxa zu Δya zwischen 0,1 und 20 bzw. vorzugsweise zwischen 0,5 und 3 liegt. Bei dem Ausführungsbeispiel von 1 ist Δya = Δy, bei weiteren Ausführungsbeispiel bei der der Öffnungsbereich schräg ausgebildet ist (siehe 2b und 2c zum Beispiel) können sich beide Bereiche unterscheiden. Alternativ ist der schräge Abschnitt 120a des Öffnungsbereichs 120 so gewählt, dass der Winkel α zwischen 30° und 60° liegt. Obwohl in der 1 der schräge Abschnitt 120a einen gradlinigen Rand zur Kontaktfläche M1 aufweist, kann der Rand auch stufenförmig ausgebildet sein, wobei dann der Winkel α derart definiert ist, dass er den Winkel beschreibt, der zwischen benachbarten Gräben ti und einer Gerade erscheint, wobei die Gerade einen mittleren Anstieg in X-Richtung von aufeinanderfolgenden Stufen entspricht.
  • Um eine beidseitige Kontaktierung zu erreichen sollte der Winkel α ausreichend groß gewählt sein. Dies bedeutet, dass α > αmin gilt, wobei der minimal Winkel αmin dem Fall entspricht, wo gerade ein Graben beidseitig des schrägen Abschnitts 120a kontaktiert wird. In diesem Fall gilt die Beziehung: sinαmin = b/d mit b als mittlere Breite des Öffnungsbereiches 120a und d als Einbettungstiefe. Damit der Öffnungsbereich 120a möglichst viele Gräben schneidet sollte allerdings α deutlich größer sein als αmin, beispielsweise um einen Faktor fünf größer sein. Die oben beschriebene Bedingung, dass halbfloatende Gebiete unkritisch sein sollten, bedeutet für den Winkel α, dass folgende Beziehung gilt: 90 ≥ α > arcsin(b/dkrit.), wobei dkrit die kritische Länge von halbfloatenden Potentialgebiete ist (z. B. dkrit = 100 μm).
  • Ebenso sei an dieser Stelle darauf hingewiesen, dass der Winkel α im Allgemeinen nicht kontinuierlich gewählt wird, sondern dass er beispielsweise nur in diskreten Schritten verändert werden kann. Die diskreten Schritte sind dabei dadurch gegeben, dass es bei der Ausgestaltung des Öffnungsbereichs 120 vorteilhaft ist, wenn die Kontaktfläche M1 nur an bestimmten Stellen geöffnet wird. Diese bestimmten Stellen sind beispielsweise die entsprechenden Pitch-Abstände, wobei ein Pitch-Abstand in Y-Richtung durch einen mittleren Abstand zweier benachbarter Gräben und ein Pitch-Abstand in X-Richtung beispielsweise durch einen mittleren Abstand von zwei benachbarten Body-Durchkontaktierungen gegeben ist. Weiter unten werden die Body-Durchkontaktierungen näher erläutert und an dieser Stelle sei nur darauf hingewiesen, dass die Body-Durchkontaktierungen beispielsweise an diskreten Stellen entlang der X-Richtung auf den Mesastreifen mi erfolgen können. Die Pitch-Abstände in X- und Y-Richtung können beispielsweise in einem Bereich von 1 bis 4 μm liegen, oder ca. 2,75 μm aufweisen.
  • 2a zeigt ein Beispiel, wie in dem Öffnungsbereich 120 ein Bauteil eingebettet sein kann. Es ist wiederum die Kontaktfläche M1 gezeigt, die sich entlang der xy-Ebene erstreckt und entlang der X-Richtung durch die Basislinie 130 begrenzt ist, wobei die Basislinie 130 einem maximalen X-Wert der Kontaktfläche M1 entspricht. Die Kontaktfläche M1 weist wiederum einen Öffnungsbereich 120 auf, der sich in einen schrägen Öffnungsbereich 120a und einen geraden Öffnungsbereich 120b unterteilt, wobei der gerade Öffnungsbereich eine Begrenzungslinie 122 aufweist, die parallel zu einem Mesastreifen mi verläuft oder höchsten fünf Mesastreifen mi schneidet. Zusätzlich zu dem in 1 gezeigten Ausführungsbeispiel weist der Öffnungsbereich 120 in 2a einen weiteren geraden Öffnungsbereich 120c auf, wobei der weitere gerade Öffnungsbereich 120c sich zwischen dem schrägen Öffnungsbereich 120a und der Basislinie 130 erstreckt. Innerhalb des Öffnungsbereichs ist eine weitere Kontaktfläche M2 ausgebildet, wobei sich die weitere Kontaktfläche M2 von der Basislinie 130 aus hinein in den Öffnungsbereich 120 erstreckt. Der gerade Öffnungsbereich 120b weist ein eingebettetes Bauelement auf, welches in dem hier gezeigten Ausführungsbeispiel ein Transistor TS ist. Der eingebettete Transistor TS wird durch eine Zuleitungsbahn 140 elektrisch kontaktiert und die Zuleitungsbahn 140 erstreckt sich von dem eingebetteten Transistor TS bis zur Basislinie 130 entlang des Öffnungsbereichs 120. Die Kontaktfläche M1 und die weitere Kontaktfläche M2 sind elektrisch isoliert, wobei in dem Ausführungsbeispiel von 2a ein isolierender Zwischenbereich 145 in dem Zwischenraum zwischen der Kontaktfläche M1 und der weiteren Kontaktfläche M2 angeordnet ist.
  • Wie weiter unten noch detaillierter gezeigt wird, kann der isolierende Zwischenbereich 145 als eine Oxidschicht ausgebildet sein und sich teilweise zwischen der Metallschicht M1 und dem Substrat 110 als auch teilweise zwischen der weiteren Kontaktfläche M2 und dem Substrat 110 erstrecken. In dem Übergangsgebiet ergibt sich somit eine erste und zweiter Zwischenbereich M1' und M2', wo die Kontaktflächen M1 und M2 von dem Substrat 110 durch den isolierenden Zwischenbereich 145 getrennt ist. Sofern der isolierende Zwischenbereich 145 nicht als Schicht ausgebildet ist, sind die Bereiche M1' als auch M2' ein Teil der Kontaktflächen M1 und M2. Da der eingebettete Transistor TS ebenso die in dieser Zeichenebene darunter liegende Grabenstruktur (nicht in der Figur gezeigt) nutzen kann, ist es erforderlich, dass die entsprechenden Body-Bereiche des eingebetteten Transistors TS elektrisch isoliert werden. Wie oben beschrieben kann dies beispielsweise dadurch geschehen, dass in einem Zwischenbereich kein Body-Bereiche ausgebildet werden und in diesem Zwischenbereich kann es vorteilhaft sein, im Trench eine dicke Oxidschicht auszubilden (die Dickoxidschichten Dt). Bevor in den folgenden Figuren eine konkrete Realisierung des eingebetteten Transistors TS in einem Zellenfeld eines Leistungstransistors erläutert wird, sollen an dieser Stelle die halbfloatenden Potentialgebiete F näher charakterisiert werden.
  • Die halbfloatenden Potentialgebiete F unterscheiden in kurze halbfloatende Potentialgebiete F1 und lange halbfloatende Potentialgebiete F2 und sind in der 2a durch senkrechte dünne Linien dargestellt. Die halbfloatenden Potentialgebiete F erstrecken sich auf Gebiete, bei denen die Mesastreifen mi nicht durch die Kontaktfläche M1 kontaktiert werden. Dies ist beispielsweise in dem Öffnungsbereich 120 der Fall ist bzw. wenn zwischen der Kontaktfläche M1 und dem Substrat 110 der isolierende Zwischenbereich 145 ausgebildet ist. In Abhängigkeit der Geometrie des Öffnungsbereichs 120 können die halbfloatenden Potentialgebiete F verschiedene Längen aufweisen. Die kurzen halbfloatende Potentialgebiete F1 ergeben sich entlang des schrägen Öffnungsbereichs 120a und die langen halbfloatende Potentialgebiete F2 entlang des geraden Öffnungsbereichs 120b und erstrecken sich teilweise entlang des schrägen Öffnungsbereichs 120a. Beide halbfloatenden Potentialgebiete F1 und F2 werden bei diesem Ausführungsbeispiel der vorliegenden Erfindung von beiden Seiten durch die Kontaktfläche M1 kontaktiert, die einen Potentialausgleich an dieser Stelle herstellt. Die halbfloatenden Potentialgebiete F können dabei beispielsweise Body-Bereiche oder Source-Bereiche der darunter liegenden Grabenstruktur umfassen (siehe weiter unten).
  • Zusätzlich zu den halbfloatenden Potentialgebieten F, die von beiden Seiten kontaktiert sind, können noch Potentialgebiete auftreten, die nur einseitig durch die Kontaktfläche M1 elektrisch kontaktiert werden. Diese zusätzlichen halbfloatenden Potentialgebiete F3 sind jedoch bei dem Ausführungsbeispiel der vorliegenden Erfindung kürzer als die langen halbfloatende Potentialgebiete F2. Bei großen Gesamteinbettungstiefen des beispielhaft eingebetteten Transistors TS können die kurzen halbfloatenden Potentialgebiete F1 vielfach dupliziert werden, d. h. deren Anzahl kann beträchtlich sein. Andererseits ist eine Anzahl der langen halbfloatenden Potentialgebiete F2, die eine größte Länge aufweisen, jedoch zweifach kontaktiert sind, durch eine seitliche Ausdehnung des isolierenden Zwischenbereiches 145 entlang der Y-Richtung neben dem eingebetteten Transistor TS begrenzt. Die Länge der langen halbfloatenden Potentialgebiete F2 kann beispielsweise in einem Bereich von 110 μm bis 150 μm liegen bzw. bei 130 μm liegen und die längen der kurzen halbfloatenden Potentialgebiete F1 kann beispielsweise in einem Bereich von 50 bis 100 μm liegen bzw. beispielsweise einen Wert von ca. 75 μm aufweisen.
  • Da jedoch sowohl die kurzen halbfloatenden Potentialgebiete F1 als auch die langen halbfloatenden Potentialgebiete F2 jeweils zweiseitig kontaktiert sind, entspricht eine effektive Länge der halbfloatenden Potentialgebiete F jeweils der Hälfe des angegebenen Werts. Somit sind die halbfloatenden Potentialgebiete F unkritisch im Hinblick auf Simulationen von möglichen Fehlerfällen, die wie oben beschrieben ergaben, dass halbfloatende Potentialgebiete mit einer Länge von kleiner als 100 μm im Allgemeinen unkritisch sind. Als Material für die Kontaktfläche M1 als auch für die weitere Kontaktfläche M2 und der Zuleitungsbahn 140 können beispielsweise Metalle verwendet werden.
  • In den 2b und 2c sind zwei weitere Ausführungsbeispiele gezeigt, die sich von dem in 2a gezeigten Fall nur dahingehend unterscheiden, dass der gerade Öffnungsbereich 120b durch einen weiteren schrägen Öffnungsbereich 120b' ersetzt wurde, so dass die Begrenzungslinie 122 ebenfalls schräg zu den Mesastreifen mi verläuft und mindestens einen, jedoch auch mehr als 100 (beispielsweise einige 100 oder bis zu 1000) Mesastreifen mi schneiden kann. In dem Ausführungsbeispiel in 2b weist der weitere schräge Öffnungsbereich 120b' zwei schräge Begrenzungslinien 122a und 122b auf, die durch eine senkrecht zu den Mesastreifen mi verlaufende Verbindungslinie 123 verbunden sind. In dem in 2c gezeigten Ausführungsbeispiel verläuft die Verbindungslinie 123 ebenfalls schräg zu den Mesastreifen mi.
  • 3 zeigt eine konventionelle Ausgestaltung des Öffnungsbereichs 120 in einer Kontaktfläche M1. Wie zu sehen ist, ist der Öffnungsbereich 120 entlang der X-Richtung ausgerichtet und weist im Vergleich zu einem Ausführungsbeispiel der vorliegenden Erfindung, wie es beispielsweise in 2a–2c gezeigt ist, keinen schrägen Öffnungsbereich 120a auf. 3 zeigt wiederum einen eingebetteten Transistor TS, der über die Zuleitungsbahn 140 mit der Grundlinie 130 verbunden ist und den eingebetteten Transistor TS kontaktiert. Weiterhin ist der isolierende Zwischenbereich 145 ausgebildet, um die Kontaktfläche M1 von der weiteren Kontaktfläche M2 elektrisch zu isolieren. Um den eingebetteten Transistor TS bzw. deren Body-Bereiche entsprechend zu isolieren, kann es erforderlich werden (wie oben beschrieben) im Trench einen Dickoxid bzw. die Oxidbereiche Dt auszubilden.
  • Als Folge der Ausgestaltung des Öffnungsbereichs 120 bzw. genauer gesagt des Randes des Öffnungsbereichs 120 parallel zur X-Richtung und damit parallel zu den benachbarten Gräben ti sind die entsprechenden halbfloatenden Potentialgebiete F deutlich länger. Es gibt zwar kurze halbfloatende Potentialgebiete F1, die beidseitig von der Kontaktfläche M1 kontaktiert werden und deren Länge unkritisch ist, jedoch ist bei dieser Art der Einbettung unvermeidlich, dass zusätzlich zu den kurzen halbfloatenden Potentialgebieten F1 weitere lange halbfloatende Potentialgebiete F2 entstehen, deren Länge bei dieser konventionellen Ausgestaltung des Öffnungsbereichs 120 der Einbettungstiefe entspricht. Das heißt, die Länge der langen halbfloatenden Potentialgebiete F2 entsprechen der Ausdehnung des Öffnungsbereichs 120 entlang der X-Richtung in die Kontaktfläche M1.
  • Da die Einbettungstiefe im Allgemeinen sehr groß gewählt wird, um wie gesagt für den eingebetteten Transistor TS ein optimales Umfeld bereitzustellen (z. B. homogenes Potentialgebiet, gleiche Temperatur etc.), sind auch die langen halbfloatenden Potentialgebiete F2 sehr lang. Die langen halbfloatenden Potentialgebiete F2 können beispielsweise eine Länge von 220 μm aufweisen und die kurzen halbfloatenden Potentialgebiete F1 können beispielsweise eine Länge von 140 μm aufweisen. Da die kurzen halbfloatenden Potentialgebiete F1 jedoch beidseitig kontaktiert werden, ergibt sich damit eine effektive Länge von ca. 70 μm. Dementsprechend sind die kurzen halbfloatenden Potentialgebiete F1 bei dieser konventionellen Ausgestaltung unkritisch, jedoch die unvermeidlich auftretenden langen halbfloatende Potentialgebiete F2 weisen eine Länge auf, die deutlich über der unkritischen Länge liegt. Wie oben bereits beschrieben, waren ab einer Länge von ca. 100 μm halbfloatende Potentialgebiete F kritisch. Da die langen halbfloatende Potentialgebiete F2 nur einseitig (oben) angeschlossen sind und sind sie im unteren Teil halbfloatend (und beinhalten beispielsweise Body-Gebiete, die in Mesastreifen mi ausgebildet sind). Je nach Einbettungstiefe des Stromsensors können somit hier Längen auftreten, die deutlich über 220 μm liegen. Zum Beispiel sind Einbettungen von ca. 1 mm möglich, so dass die Länge der langen halbfloatenden Potentialgebiete F2 ebenfalls 1 mm betragen würde. Dies ist jedoch inakzeptabel, insbesondere dann, wenn es zu schnellen transienten Vorgängen kommt (beispielsweise in Form von ESD- oder ISO-Pulsen).
  • 4 zeigt eine detailliertere Beschreibung des geraden Öffnungsbereichs 120b, wobei der Öffnungsbereich 120 in einem integrierten Leistungsfeldeffekttransistor eingebettet ist. Der Leistungsfeldeffekttransistor weist als dünne Striche eingezeichnete Gateoxid-Trenches (Gräben) t1, t2, ..., tn in X-Richtung auf, was in der Zeichnung die Richtung von oben nach unten ist. Die zur Begrenzung und Isolation des in der Mitte in 4 dargestellten Sensortransistors TS dienenden Dickoxidtrenches (Dickoxid-Gräben) Dt laufen ebenfalls in X-Richtung, sind aber, um sie besser hervorzuheben, als dickere Linien eingezeichnet. Die Flächen mit Schrägschraffur sind Metallflächen M1 und M2. Das ganze dargestellte Gebiet mit Ausnahme der Abschnitte mit den dicker gekennzeichneten Dickoxid-Trenches Dt und der nachstehend erläuterten Sourceimplantationen Simp stellt eine Bodyimplantation (ausgebildeter Body-Bereich) und Bodykontakte dar, was weiter unten anhand der Schnittansichten in den 5–7 noch deutlicher wird.
  • Das in 4 gezeigte Layout hält die Störung der Homogenität gering, indem (soweit möglich, siehe weiter unten) ein durchgehendes Gateoxidgebiet verwendet wird, d. h. dass die Gateoxidtrenches t1, t2, tn mit Ausnahme der flächenmäßig kleinen Gebiete mit den Dickoxidtrenches Dt durchlaufen. Ein z. B. später in der Prozessfolge kommender CMP-Schritt (CMP: chemical mechanical polishing) sieht in der Umgebung des Sensortransistors Ts relativ homogene Verhältnisse, was zu einem gleichmäßigeren Abtrag der Schichten führt. Die Implantation der Body-Gebiete und der Bodykontakte ist ebenfalls soweit wie möglich, ganzflächig ausgeführt, um gleichmäßigere Potenzialverhältnisse zu schaffen.
  • Weiter ist in 4 zu erkennen, dass in X-Richtung oberhalb und unterhalb des eingebetteten Transistors bzw. des Sensortransistors Ts ein beispielsweise n+-dotierter Source-Implantstreifen Simp liegt, um einen möglichen parasitären MOS-Transistor an der Oberfläche (z. B. p-Kanal an der Oberfläche des n–-dotierten Siliziums zwischen den beiden p-Bodygebieten vom Leistungstransistrors bzw. vom Lasttransistor DMOS (DMOS = double-Diffused Metal Oxide Semiconductor) und Sensortransistor Ts bzw. zwischen dem Sensortransistor Ts und sonstigen p-Gebieten auf dem Chip) zu unterdrücken.
  • Die bisher erläuterten Merkmale integrierten MOS-Leistungsschalters wie beispielsweise des Leistungsfeldeffekttransistors, wie sie zuvor anhand der Layoutdarstellung in 1 dargelegt wurden, werden nachstehend anhand der in den 5 bis 7 gezeigten schematischen Querschnittsdarstellungen noch deutlicher.
  • 5 zeigt eine Querschnittsansicht der 4 längs der Schnittlinie 2-2', wobei nur der linke Teilbereich vergrößert dargestellt ist. In dem Substrat 110 (das hier als n-Epitaxieschicht ausgebildet ist) befinden sich die Gräben ti mit den dazwischen liegendenden Mesastreifen mi. Entlang der Mesastreifen mi sind die Source-Bereiche 150 und in den Gräben ti die Gate-Bereiche 160 ausgebildet. Der Drain-Bereich 170 ist auf der den Gräben abgewandten Seite des Substrats 110 ausgebildet. Die Gate-Bereiche 160 sind durch das Gate-Oxid 180 von dem Substrat 110 und von den Body-Bereichen 220 isoliert. Die Body-Bereiche 220 sind zwischen dem Drain-Bereich 170 und den Source-Bereichen 150 oder den Body-Durchkontaktierungen CB ausgebildet.
  • Die Source-Bereiche 150, die in diesem Ausführungsbeispiel n+-dotierte Gebiete aufweisen, sind in der 5 nur auf der linken Seite (z. B. entlang den Mesastreifen m1 und m2) ausgebildet, welches entlang dem Querschnitt 2-2' der Region unterhalb der Kontaktfläche M1 entspricht. Entlang den Mesastreifen m3 bis m7 sind keine Source-Bereiche 150 ausgebildet, sondern ausschließlich Body-Durchkontaktierungen CB und diese Region entspricht dem Gebiet unterhalb des isolierenden Zwischenbereiches 145. Die Body-Durchkontaktierungen CB können beispielsweise durch p+-dotierte Bereiche ausgebildet werden. Auf der rechten Seite der 5 (entlang den Mesastreifen m8 und m9) sind Dickoxid-Gräben Dt ausgebildet, so dass dieser Bereich der Region in der Mitte des Querschnitts 2-2' aus 4 entspricht. Die Dickoxid-Gräben Dt weisen keine Body-Bereich 220 und keine Source-Bereiche 150 auf, so dass das Substrat 110 (die beispielhafte n-Epi-Schicht) die gesamten Mesastreifen m8 und m9 ausfüllt. Gleichzeitig weist an dieser Stelle die Oxidschicht 180 innerhalb der Gräben eine größere Dicke auf, um (wie oben bereits erläutert) einen Durchschlag zu verhindern.
  • 6 zeigt eine Querschnittsdarstellung in Y-Richtung längs der Schnittlinie 3-3' des im Layout in 4. Die Querschnittsansicht zeigt deutlich, dass die das Zellenfeld des Sensortransistors TS bildenden Trenches in ihrer Geometrie, regelmäßigen Abfolge und in ihrem Aufbau auf beiden Seiten (in Y-Richtung) des Sensortransistors TS mit den Trenches t1, t2, ... des Zellenfelds des Lasttransistors DMOS strukturell übereinstimmen. Der Sensortransistor TS ist entlang weiterer Mesastreifen mS ausgebildet, wobei die weiteren Mesastreifen mS weitere Source-Bereiche 190, weitere Gate-Bereiche und weitere Body-Bereiche 230 aufweisen und der Sensortransistor TS von dem Lastransistor (in der Schnittdarstellung der 6) durch Oxidschichten O getrennt ist. Die p-dotierten Bodyimplantationen 220, 230 sind bei dem Ausführungsbeispiel in 6 ebenfalls ganzflächig entlang des dargestellten Schnittes in Y-Richtung ausgeführt. Ähnliches gilt für die Implantation des Bodykontakts CB, der unter den Oxidschichten O (die ein Beispiel für den isolierenden Zwischenbereich 145 darstellen) die ganze Breite der zwischen den Trenches ti liegenden Mesa mi ausfüllt und außerhalb der Oxidschichten O in der Mitte der Mesa mi zwischen zwei n+-dotierten Source-Bereichen 150 liegt. Vorsichtshalber ist links und rechts außerhalb der Oxidschichten O noch jeweils eine Mesa mi über ihre ganze Breite mit dem Body 220 und dem Bodykontakt CB ausgefüllt (eine inaktive Mesa), die direkt mit dem Sourcepotential des jeweiligen Transistors (Last-DMOS bzw. Sensor-DMOS) kontaktiert wird, die aber unter bestimmten Bedingungen auch weggelassen werden kann. Wie in 4 ist auch in 6 der restliche Teil des DMOS-Lasttransistors weggelassen, um Details im Gebiet des Sensortransistors TS besser darstellen zu können. Die Layoutansicht in 4 und die Schnittansicht 3-3 der 6 zeigen das Ausführungsbeispiel auf der Basis üblicher Metall-Designregeln für Leistungsschalter. Dies soll jedoch nicht einschränkend sein, sondern das Halbleiterbauteil kann auch mit engeren Designregeln realisiert werden. Insbesondere kann dann auch der Abstand zwischen aktiven Gebieten von Last-DMOS und Sensor-DMOS zugunsten einer besseren Einbettung verringert werden, da damit eine geringere Anzahl von nicht kontaktierten Mesen mi notwendig ist.
  • Die Schnittdarstellung in 7 ist entlang der Schnittlinie 6-6' dargestellt. Oberhalb und unterhalb des Sensortransistors TS sind die bereits in Bezug auf 4 erläuterten n+-dotierten Sourceimplantstreifen Simp unter einer jeweiligen Oxidschicht O zu erkennen. Im Bereich des Sensortransistors TS und im links gezeichneten Abschnitt des Last-DMOS erkennt man die p-dotierte Bodyzone 220 und darüber den p+-Bodykontakt CB und ein Gebiet mit n+-dotierter Source 150 und p+-dotiertem Bodykontakt CB (in dieser Ansicht nicht in einem Schnitt sichtbar). Ferner sind im unteren Teil der 7 also unterhalb der n-Epischicht die beim integrierten MOS-Leistungsschalter vorhandenen Abschnitte und die Übergänge von bzw. zwischen Gateoxidtrenches ti und Dickoxidtrenches Dt angedeutet.
  • Die in 4 bis 7 gezeigten Dotierungen sind nur Beispielen. Bei weiteren Ausführungsbeispielen sind entsprechend komplementäre Dotierungen für die einzelnen Bereiche des Substrates 110 oder eine entsprechend stärkere oder schwächere Dotierung vorgenommen.
  • In der 8 ist ein schematisches Schaltungsbeispiel für einen mit einem Stromsensor ausgestatteten MOS-Leistungsschalter in High-Side Anwendungen gezeigt, dessen MOS-Transistoren N-DMOS-Transistoren sind. Ein Stromsensor wird üblicherweise zur Realisierung von sich selbst schützenden MOS-Leistungsschaltern unter anderem auf dem Leistungsschalterchip integriert.
  • In einer häufigen Ausführungsform ist der Stromsensor als ein kleiner DMOS-Sensortransistor TS realisiert, der einen dem durch den Last-DMOS-Transistor fließenden Laststrom IL proportionalen Strom liefert, sofern er mit einer identischen Spannung beschaltet ist, wie den Last-DMOS. Dieser DMOS-Sensortransistor TS ist z. B. um den Faktor 1.000–100.000 kleiner als der Last-DMOS, und es fließt durch ihn ein Sensorstrom, der idealerweise um das geometrische Verhältnis der aktiven Flächen der beiden Transistoren, nämlich Last-DMOS und Sensortransistor TS kleiner ist als der Laststrom IL durch den Last-DMOS. Im Folgenden wird dieses Verhältnis das ideale Verhältnis KG der Ströme genannt, in Abgrenzung zum realen Verhältnis K der Ströme.
  • Wenn der integrierte MOS-Leistungsschalter, wie er in 8 dargestellt ist, in einer Common-Drain-Technologie realisiert ist, haben beide Transistoren, d. h. Last-DMOS und Sensortransistor TS dasselbe Drainpotential und dasselbe Gatepotential. Das Sourcepotential des Last-DMOS wird abgegriffen, wie es z. B. in 8 dargestellt ist und das Sourcepotential des Sensortransistors TS auf dasselbe Potenzial eingeregelt. De facto stellt damit das reale Verhältnis K der Ströme den Quotienten der Einschaltwiderstände von Sensortransistor TS und Last-DMOS dar.
  • In einer praktischen Ausführung werden bei geringem Laststrom Last-DMOS und Sensortransistor TS mit kleinerer Gate-Source-Spannung betrieben, da bei hohen Gate-Source-Spannungen der Spannungsabfall über dem Last-DMOS gering wäre und entsprechend die Offset-Spannung des Differenzverstärkers U1 stärker in die Genauigkeit der Strommessung eingehen würde. Unter diesen Bedingungen werden Last-DMOS und Sensortransistor TS mit einer Gate-Source-Spannung in der Nähe der Einsatzspannung und damit in einem Arbeitspunkt betrieben, in dem der Kanalwiderstand den Einschaltwiderstand der DMOS-Transistoren dominiert. Ein Unterschied in der Einsatzspannung der beiden Transistoren, Last-DMOS und Sensortransistor TS führt in diesem Arbeitspunkt zu großen Abweichungen des realen Stromverhältnisses K vom idealen geometrischen Verhältnis Kg.
  • In der Praxis sind zwei Betriebsmodi realisiert:
    • – Zum einen ein Betrieb mit hoher Gate-Source-Spannung auch bei kleinen Lastströmen. Dabei ist ein gutes Matching des Einschaltwiderstandes RON wichtig. Die Genauigkeit der Strommessung ist dabei durch den Offset des nachgeschalteten Differenzverstärkers (vergleiche 8) begrenzt.
    • – Zum anderen ein Betrieb mit geringer Gate-Source-Spannung bei kleinen Lastströmen. Dabei ist ein gutes Matching der Einsatzspannung VES des Last-DMOS und des Sensortransistors wichtig, da dieses Matching die Genauigkeit der Strommessung limitiert. Bei großen Lastströmen (und großer Gate-Source-Spannung) ist wieder das Matching des Einschaltwiderstandes RON wichtig.
  • Um unter verschiedenen Betriebsbedingungen eine gute Genauigkeit des Stromsensors zu erhalten, müssen Last-DMOS und Sensortransistor TS ein gutes Matching aufweisen. Unter Matching ist hier ein Zusammenpassen der Kennlinien und gleiche Einsatzspannungen der beiden Transistoren zu verstehen. Des Weiteren sollte der Sensortransistor möglichst gut in das aktive Gebiet des Last-DMOS eingebettet sein, um eine möglichst homogene Stromdichte in der Nachbarschaft des Sensortransistors TS und damit vergleichbare Spannungsabfälle z. B. im Substrat 110 des integrierten MOS-Leistungsschalters zu erhalten.
  • Ein weiterer Aspekt für die Einbettung des Sensortransistors TS ist ein Erreichen einer (im Idealfall) gleichen Temperatur der beiden Transistoren. D. h. wenn der Lasttransistor DMOS sich im Betriebszustand erwärmt, sollte der Sensortransistor TS sich in gleicher Weise erwärmen. Bei herkömmlichen integrierten MOS-Leistungsschaltern ist der Abstand des Last-DMOS vom Sensortransistor relativ groß, um z. B. den in den üblichen Technologien geltenden Designregeln (Metall-Pitch, Metall-Überlapp) Rechnung zu tragen. Um die Einbettung des Sensortransistors möglichst gut zu realisieren, müssen die Abstände zwischen dem Sensortransistor und dem Last-DMOS-Transistor minimiert werden.
  • Die Einbettung des Sensortransistors TS wird wesentlich von der Gestaltung des Öffnungsbereiches 120 bestimmt. Vorzugsweise erfolgt die Gestaltung derart, dass bei einem möglichst geringen Verlust von Aktivfläche eine ausreichend große Einbettungstiefe d erreicht wird. Dies bedeutet, dass zum einen die eingebettete Sensorstruktur eine ausreichend große Einbetttiefe d erreicht, jedoch eine entsprechende Zuleitung möglichst wenig Fläche der Kontaktfläche M1 in Anspruch nimmt. Somit sollte die Breite des länglichen Öffnungsbereichs 120 möglichst gering sein. Es sollte jedoch sichergestellt sein, dass eine ausreichende Dimensionierung vorhanden ist, so dass eine niederohmige Stromzuführung zu der eingebetteten Halbleiterstruktur wie beispielsweise des Sensortransistors TS möglich ist. Die ausreichend große Einbetttiefe d sollte gleichzeitig bei einer limitierten Länge der halbfloatenden Potentialgebiete F geschehen, beispielsweise dass die halbfloatenden Potentialgebiete F nicht länger als 100 μm sind (oder höchstens 200 μm bei beidseitiger Kontaktierung).
  • Ausführungsbeispiele der vorliegenden Erfindung beziehen sich somit beispielsweise auf die Kontaktierung einer Sensorstruktur, die in einem Leistungsfeldeffekttransistor eingebettet ist, wobei die Zuleitungsbahnen (zumindest teilweise) nicht senkrecht bzw. parallel zu den Zellenfeldrändern/Chiprändern/Trenchstreifenrichtung ausgelegt sind, sondern entsprechend schräg dazu angeordnet sind. Somit sind halbfloatende Potentialgebiete im Bereich der Zuleitungsbahnen beidseitig an aktive Zellen angeschlossen (kontaktiert). Die aktiven Zellen entsprechen dabei den Bereichen, die mit der Kontaktfläche M1 kontaktiert sind. Die Einbettung des Sensors verläuft wie gesagt schräg, d. h. die Position der Sensormitte liegt lateral versetzt zu der Position der Eintrittsstelle der Zuleitungsbahn in das Zellenfeldgebiet und/oder die Zuleitungsbahnen bilden mit dem Zellenfeld/Chiprändern einen (oder mehrere) Winkel, die größer als 10° und kleiner als 90° betragen. Die Eintrittsstelle der Zuleitungsbahnen ist dabei jene Stelle auf der Basislinie 130, an der der Öffnungsbereich 120 auf die Basislinie 130 trifft. Die Winkel der Zuleitungsbahn korrelieren dabei beispielsweise mit ganzzahligen Vielfachen der Pitch-Abstände des Zellenfeldes in X- und in Y-Richtung.
  • Es sei auch erwähnt, dass bei weiteren Ausführungsbeispielen der eingebettete Stromsensor bzw. der eingebettete Feldeffekttransistor durch alle Arten von einzubettenden Strukturen, die als Folge der Einbettung halbfloatende Bereiche enthalten, ersetzt werden kann. Ausführungsbeispiele der vorliegenden Erfindung beziehen sich ebenso auf ein entsprechendes Verfahren zum Kontaktieren eines Halbleiterbauelements mit der zuvor beschriebenen Gestalt des Öffnungsbereiches 120 der Kontaktfläche M1.
  • Bezugszeichenliste
    • t1, t2, ..., tn
    benachbarte Gräben
    Dt
    Dickoxidgräben
    Simp
    Sourceimplantationsstreifen
    M1
    Kontaktfläche
    M2
    weitere Kontaktfläche
    m1, m2, ... mi
    Mesastreifen
    mS
    weitere Mesastreifen
    TS
    Sensortransistor
    DMOS
    DMOS-Lasttransistor
    CB
    Body-Kontakt
    O
    Oxidschicht
    n-Epi
    Epitaxialschicht
    2-2', 3-2', 6-6'
    Schnittlinien
    X
    Richtung des Grabenverlaufs
    Y
    Richtung senkrecht zum Grabenverlauf
    110
    Substrat
    120
    Öffnungsbereich
    120a
    schräger Öffnungsbereich
    120b
    gerader Öffnungsbereich
    122
    Begrenzungslinie
    130
    Basislinie
    140
    Zuleitungsbahn
    145
    isolierender Zwischenbereich
    150
    Source-Bereich
    160
    Gate-Bereich
    170
    Drain-Bereich
    180
    elektrische Isolation
    190
    weiterer Source-Bereich
    200
    weiterer Gate-Bereich
    210
    weitere Isolation
    220
    Body-Bereich
    230
    weiterer Body-Bereich
    F
    halbfloatende Potentialgebiete
    F1
    kurze halbfloatende Potentialgebiete
    F2
    lange halbfloatende Potentialgebiete
    Δy
    maximale Y-Ausdehnung des Öffnungsbereichs
    Δx
    maximale X-Ausdehnung des Öffnungsbereichs
    α
    Schnittwinkel des schrägen Öffnungsbereichs zu den Mesastreifen m1

Claims (28)

  1. Halbleiterbauelement mit folgenden Merkmalen: einem Substrat (110) mit einer Mehrzahl von benachbarten Gräben (tn), wobei zwischen zwei benachbarten Gräben (tn) jeweils ein Mesastreifen (mi) ausgebildet ist; einer Kontaktfläche (M1), die die Mesastreifen (mi) kontaktiert, wobei die Kontaktfläche (M1) einen Öffnungsbereich (120) umgibt, in dem die Kontaktfläche (M1) nicht vorhanden ist, und der so geformt ist, dass die Kontaktfläche (M1) dieselben Mesastreifen (mi) an zwei Stellen kontaktiert, zwischen denen der Öffnungsbereich (120) liegt, und wobei der Öffnungsbereich (120) einen Bereich (120a) mit einer länglichen Erstreckung aufweist, der die Mesastreifen (mi) schräg oder senkrecht schneidet; und einer weiteren Kontaktfläche (M2), die innerhalb des Öffnungsbereichs (120) ausgebildet ist und die Mesastreifen (mi) oder weitere Mesastreifen (mS) kontaktiert, wobei die weitere Kontaktfläche (M2) von der Kontaktfläche (M1) elektrisch isoliert ist, wobei der Öffnungsbereich (120) eine eingebettete Halbleiterstruktur aufweist und die eingebettete Halbleiterstruktur von der weiteren Kontaktfläche (M2) elektrisch kontaktiert ist, wobei die eingebettete Halbleiterstruktur einen Feldeffekttransistor (TS) aufweist, wobei die weitere Kontaktfläche (M2) einen weiteren Source-Anschluss bildet, wobei dotierte Bereiche entlang der Mesastreifen (mi) oder der weiteren Mesastreifen (mS) einen weiteren Source-Bereich (190) bilden, so dass die weitere Kontaktfläche (M2) den weiteren Source-Bereich (190) kontaktiert und zwischen dem weiteren Source-Bereich (190) und einem Source-Bereich (150) ein Isolationsbereich (Dt) ausgebildet ist, wobei eine Drain-Elektrode an einer von der weiteren Kontaktfläche (M2) abgewandten Seite des Substrats (110) ausgebildet ist, und wobei ein weiterer Gate-Bereich (200) innerhalb der benachbarten Gräben (tn) oder innerhalb weiterer Gräben zwischen den weiteren Mesastreifen (mS) ausgebildet ist, wobei der weitere Gate-Bereich (200) eine weitere Isolation (210) zu dem Substrat (110) und der weiteren Kontaktfläche (M2) aufweist.
  2. Halbleiterbauelement gemäß Anspruch 1, bei dem die Kontaktfläche (M1) in einer xy-Ebene mit X-Werten und Y-Werten liegt und die benachbarten Gräben (tn) sich entlang einer X-Richtung erstrecken, wobei eine Erstreckung des Öffnungsbereiches (120) in Y-Richtung wenigstens 10% einer Erstreckung des Öffnungsbereiches (120) in X-Richtung ist.
  3. Halbleiterbauelement gemaß Anspruch 2, bei dem die Erstreckung in X-Richtung gleich der Erstreckung in Y-Richtung in einem Toleranzbereich von +/–20% ist.
  4. Halbleiterbauelement gemäß Anspruch 2 oder Anspruch 3, bei dem die Erstreckung des Öffnungsbereichs (120) in X-Richtung (Δx) und die Erstreckung des Öffnungsbereiches (120) in Y-Richtung (Δy) so definiert ist, dass gilt: ½ < Δy/Δx < 3.
  5. Halbleiterbauelement gemäß einem der vorhergehenden Ansprüche, bei dem der Öffnungsbereich (120) ferner einen Randbereich (120b; 120c) aufweist, wobei der Randbereich (120b; 120c) an die Kontaktflache (M1) und an einem Bereich (120a) mit der länglichen Erstreckung grenzt und mit einer Begrenzungslinie (122) parallel zu einem der Mesastreifen (mi) verläuft oder mit der Begrenzungslinie (122) höchstens fünf Mesastreifen (mi) schneidet.
  6. Halbleiterbauelement gemäß einem der Ansprüche 1 bis 4, bei dem der Öffnungsbereich (120) ferner einen Randbereich (120b') aufweist, wobei der Randbereich (120b') an die Kontaktfläche (M1) und an einem Bereich (120a) mit der länglichen Erstreckung grenzt und schräge Begrenzungslinien (122a, 122b) und eine Verbindungslinie (123) aufweist, wobei die Verbindungslinie (123) die schrägen Begrenzungslinien (122a, 122b) verbindet, und wobei die Verbindungslinie (123) und die schrägen Begrenzungslinien (122a, 122b) eine Vielzahl von Mesastreifen (mi) schneidet, wobei die Vielzahl einen Wert zwischen eins und 1000 umfasst.
  7. Halbleiterbauelement gemäß einem der vorhergehenden Ansprüche, bei dem der Bereich (120a) mit der länglichen Erstreckung so ausgestaltet ist, dass er die Mesastreifen (mi) in einem Winkel α schneidet, so dass gilt: tanα = n/m, wobei n ein ganzzahliges Vielfaches eines Pitch-Abstandes in senkrechter Richtung zu den benachbarten Gräben (tn) und m ein ganzzahliges Vielfaches eines Pitch-Abstandes in paralleler Richtung zu den benachbarten Gräben (tn) ist, wobei der Pitch-Abstand in senkrechter Richtung einem Abstand von zwei der benachbarten Gräben (ti) und der Pitch-Abstand in paralleler Richtung einem Abstand von zwei in Grabenrichtung beabstandeten Kontakten (CB) zu einem der Mesastreifen (mi) entspricht.
  8. Halbleiterbauelement gemäß einem der vorhergehenden Ansprüche, bei dem die Kontaktfläche (M1) entlang einer Basislinie (130) in einem Eckbereich endet und ein Teil des Öffnungsbereiches (120) in dem Eckbereich angeordnet ist.
  9. Halbleiterbauelement gemäß einem der vorhergehenden Ansprüche, bei dem der Öffnungsbereich (120) eine maximale Ausdehnung entlang den benachbarten Gräben (tn) von höchstens 100 μm aufweist.
  10. Halbleiterbauelement gemäß einem der vorhergehenden Ansprüche, bei dem der Öffnungsbereich (120) eine eingebettete Halbleiterstruktur aufweist und die eingebettete Halbleiterstruktur von der weiteren Kontaktfläche (M2) elektrisch kontaktiert ist.
  11. Halbleiterbauelement gemäß Anspruch 10, die ferner zumindest eine Zuleitungsbahn (140) aufweist und die Zuleitungsbahn (140) einen elektrischen Kontakt zu der eingebetteten Halbleiterstruktur aufweist und elektrisch koppelbar ist.
  12. Halbleiterbauelement gemäß einem der vorhergehenden Ansprüche, bei dem die Kontaktfläche (M1) einen Source-Anschluss für einen Leistungs-Feldeffekttransistor (DMOS) bildet und der Leistungs-Feldeffekttransistor (DMOS) einen Source-Bereich (150), einen Gate-Bereich (160) und einen Drain-Bereich (170) aufweist, wobei der Source-Bereich (150) durch dotierte Bereiche entlang der Mesastreifen (mi) gebildet ist und in einem elektrischen Kontakt zu der Kontaktfläche (M1) steht, wobei der Drain-Bereich (170) an einer von der Kontaktfläche (M1) abgewandten Seite des Substrats (110) ausgebildet ist, und wobei der Gate-Bereich (160) innerhalb der benachbarten Gräben (tn) ausgebildet ist, wobei der Gate-Bereich (160) eine elektrische Isolation (180) zu dem Substrat (110) aufweist.
  13. Halbleiterbauelement gemäß Anspruch 2, bei dem der Öffnungsbereich (120) durch die Kontaktfläche (M1) und eine Basislinie (130) berandet ist, wobei die Basislinie (130) durch x = 0 definiert ist und einen Rand der Kontaktfläche (M1) mit maximalen X-Werten bildet und der Öffnungsbereich (120) einen Umfang U und einen Flächeninhalt A aufweist, wobei ein erstes geometrisches Maß durch V1 = U/4 und ein zweites geometrisches Maß durch V2 = A/V1 definiert sind und folgende Beziehung gilt: V1 > V2.
  14. Halbleitersensorstruktur mit einem Leistungs-Feldeffekttransistor (DMOS) mit einem Source-Bereich (150), einem Gate-Bereich (160) und einem Drain-Bereich (170) und einen weiteren Feldeffekttransistor (TS) mit einem weiteren Source-Bereich (190) und einem weiteren Gate-Bereich (200), mit folgenden Merkmalen: einem Substrat (110) mit einer Mehrzahl von benachbarten Gräben (tn), wobei zwischen zwei benachbarten Gräben (tn) jeweils ein Mesastreifen (mi) ausgebildet ist, wobei dotierte Bereiche eines Mesastreifens (mi) den Source-Bereich (150) und wobei weitere dotierte Bereiche des Mesastreifens (mi) oder eines weiteren Mesastreifens (mS) den weiteren Source-Bereich (190) bilden; einer Kontaktfläche (M1), die den Source-Bereich (150) kontaktiert, wobei die Kontaktfläche (M1) einen Öffnungsbereich (120) umgibt, in dem die Kontaktfläche (M1) nicht vorhanden ist, und der so geformt ist, dass die Kontaktfläche (M1) dieselben Mesastreifen (mi) an zwei Stellen kontaktiert, zwischen denen der Öffnungsbereich (120) liegt, und wobei der Öffnungsbereich (120) einen Bereich (120a) mit einer länglichen Erstreckung aufweist, der die Mesastreifen (mi) schräg oder senkrecht schneidet; und einer weiteren Kontaktfläche (M2), die sich in dem Öffnungsbereich (120) erstreckt, einen elektrischen Kontakt zu dem weiteren Source-Bereich (190) aufweist und von der Kontaktfläche (M1) elektrisch isoliert ist, wobei der Drain-Bereich (170) an der von der Kontaktfläche (M1) abgewandten Seite des Substrats (110) ausgebildet ist und einen Drain-Anschluss für den Leistungs-Feldeffekttransistor (DMOS) und den weiteren Feldeffekttransistor (TS) umfasst, wobei der Gate-Bereich (160) innerhalb von Gräben zwischen den Mesastreifen (mi) und der weitere Gate-Bereich (200) innerhalb der Gräben oder innerhalb von weiteren Gräben zwischen den weiteren Mesastreifen (mS) ausgebildet ist und eine weitere elektrische Isolation (210) zu dem Substrat (110) aufweist, wobei zwischen dem weiteren Source-Bereich (190) und einem Source-Bereich (150) ein weiterer Isolationsbereich (Dt) ausgebildet ist, und wobei eine Drain-Elektrode an einer von der weiteren Kontaktfläche (M2) abgewandten Seite des Substrats (110) ausgebildet ist.
  15. Halbleitersensorstruktur gemäß Anspruch 14, bei der die Mesastreifen (mi) zwischen dem Source-Bereich (150) und dem Drain-Bereich (170) einen Body-Bereich (220) aufweisen, und bei der die weiteren Mesastreifen (mS) zwischen dem weiteren Source-Bereich (190) und dem Drain-Bereich (170) einen weiteren Body-Bereich (230) aufweisen, wobei der Body-Bereich (220) und der weitere Body-Bereich (230) eine im Vergleich zum Drain-Bereich (170) komplementäre Dotierung des Halbleitersubstrats (110) aufweisen.
  16. Halbleitersensorstruktur gemäß Anspruch 14 oder Anspruch 15, bei der der weitere Feldeffekttransistor (TS) ein Stromsensor für den Leistungs-Feldeffekttransistor (DMOS) ist, wobei der weitere Feldeffekttransistor (TS) und der Leistungs-Feldeffekttransistor (DMOS) an ein gleiches Drain-Potential und an ein gleiches Gate-Potential koppelbar sind.
  17. Halbleitersensorstruktur gemäß Anspruch 15 oder Anspruch 16, bei der zwischen dem Body-Bereich (220) und dem weitere Body-Bereich (230) der weitere Isolationsbereich (Dt) ausgebildet ist und der Body-Bereich (220) eine elektrische Kontaktierung (CB) zu der Kontaktfläche (M1) und der weitere Body-Bereich (230) eine weitere elektrisch Kontaktierung zu der weiteren Kontaktfläche (M2) aufweist.
  18. Halbleitersensorstruktur gemäß einem der Ansprüche 14 bis 17, die ferner einen isolierenden Zwischenbereich (145) in einem Gebiet zwischen der Kontaktfläche (M1) und der weiteren Kontaktfläche (M2) aufweist.
  19. Vorrichtung zum Herstellen eines Bauelements und eines Leistungs-Feldeffekttransistors (DMOS) in einem Substrat (110) mit einer Mehrzahl von benachbarten Gräben (tn), wobei zwischen benachbarten Gräben (tn) jeweils ein Mesastreifen (mi), der sich bis zu einer Oberfläche des Substrats (110) erstreckt, ausgebildet ist, mit folgenden Merkmalen: einer ersten Einrichtung (170), um einen ersten Kontakt bereitzustellen, wobei die erste Einrichtung (170) an einer der Oberfläche abgewandten Seite des Substrats (110) ausgebildet ist; einer zweiten Einrichtung, um einen zweiten Kontakt bereitzustellen, wobei die zweite Einrichtung als eine Kontaktfläche (M1) ausgebildet ist, die die Mesastreifen (mi) kontaktiert, wobei die zweite Einrichtung einen Öffnungsbereich (120) umgibt, in dem die zweite Einrichtung nicht vorhanden ist, und der so geformt ist, dass die zweite Einrichtung dieselben Mesastreifen (mi) zumindest an zwei Stellen kontaktiert, zwischen denen der Öffnungsbereich (120) liegt; einer dritten Einrichtung, um einen dritten Kontakt bereitzustellen, wobei die dritte Einrichtung als eine weitere Kontaktfläche (M2) ausgebildet ist, die die Mesastreifen (mi) oder weitere Mesastreifen (mS) kontaktiert, wobei die dritte Einrichtung innerhalb des Öffnungsbereich (120) ausgebildet ist und von der zweiten Einrichtung elektrisch isoliert ist; und einer vierten Einrichtung (160), um einen Steuerkontakt bereitzustellen, wobei die vierte Einrichtung (160) zumindest teilweise in den benachbarten Gräben (tn) ausgebildet ist und eine elektrische Isolation (180) zu dem Substrat (110) aufweist, wobei der Öffnungsbereich (120) einen Bereich (120a) mit einer länglichen Erstreckung aufweist, der die Mesastreifen (mi) schräg oder senkrecht schneidet, und wobei der Leistungs-Feldeffekttransistor (DMOS) durch den ersten und zweiten Kontakt elektrisch koppelbar und durch den Steuerkontakt steuerbar ist, und wobei das Bauelement durch den ersten und dritten Kontakt elektrisch koppelbar ist, wobei der Öffnungsbereich (120) eine eingebettete Halbleiterstruktur aufweist und die eingebettete Halbleiterstruktur von der weiteren Kontaktfläche (M2) elektrisch kontaktiert ist, wobei die eingebettete Halbleiterstruktur einen Feldeffekttransistor (TS) aufweist, wobei die weitere Kontaktfläche (M2) einen weiteren Source-Anschluss bildet, wobei dotierte Bereiche entlang der Mesastreifen (mi) oder der weiteren Mesastreifen (mS) einen weiteren Source-Bereich (190) bilden, so dass die weitere Kontaktfläche (M2) den weiteren Source-Bereich (190) kontaktiert und zwischen dem weiteren Source-Bereich (190) und einem Source-Bereich (150) ein Isolationsbereich (Dt) ausgebildet ist, wobei eine Drain-Elektrode an einer von der weiteren Kontaktfläche (M2) abgewandten Seite des Substrats (110) ausgebildet ist, und wobei ein weiterer Gate-Bereich (200) innerhalb der benachbarten Gräben (tn) oder innerhalb weiterer Gräben zwischen den weiteren Mesastreifen (mS) ausgebildet ist, wobei der weitere Gate-Bereich (200) eine weitere Isolation (210) zu dem Substrat (110) und der weiteren Kontaktfläche (M2) aufweist.
  20. Vorrichtung gemäß Anspruch 19, bei der die erste Einrichtung (170) einen dotierten Substratbereich umfasst und bei der die zweite Einrichtung einen dotierten Bereich der Mesastreifen (mi) kontaktiert, mit einer fünften Einrichtung, um einen Body-Bereich (220) bereitzustellen, wobei der Body-Bereich (220) zwischen dem dotierten Bereich und dem dotierten Substratbereich ausgebildet ist, wobei der dotierte Bereich und der dotierte Substratbereich ein gleichartige Dotierung aufweisen und der Body-Bereich (220) eine komplementäre Dotierung aufweist.
  21. Vorrichtung gemäß Anspruch 20, bei dem das Bauelement einen Sensor-Feldeffekttransistor (TS) aufweist, wobei die dritte Einrichtung einen weiteren Source-Anschluss bildet, und der weitere Source-Anschluss mit den weiteren Source-Bereichen (190) entlang der weiteren Mesastreifen (mS) elektrisch verbunden ist, wobei die erste Einrichtung (170) einen Drain-Anschluss aufweist, wobei innerhalb weiterer Gräben, die zwischen den weiteren Mesastreifen (mS) ausgebildet sind, ein weiterer Gate-Bereich (200) ausgebildet ist, und wobei sich zwischen der ersten Einrichtung (170) und den dotierten Source-Bereichen (150) weitere Body-Bereiche (230) ausgebildet sind und zwischen den weiteren Body-Bereichen (230) und Body-Bereichen (220) Isolationsbereiche (Dt) ausgebildet sind.
  22. Vorrichtung gemäß Anspruch 21, bei dem der Sensor-Feldeffekttransistor (TS) so beschaffen ist, so dass sich ein Strom durch den Leistungs-Feldeffekttransistor (DMOS) und ein weiterer Strom durch den Sensor-Feldeffekttransistor (TS) in einem Verhältnis zueinander stehen und das Verhältnis über ein Flächenverhältnis der Kontaktfläche (M1) und der weiteren Kontaktfläche (M2) einstellbar ist.
  23. Verfahren zum Herstellen eines Halbleiterbauelements, mit folgenden Schritten: Bereitstellen eines Substrats (110) mit einer Mehrzahl von benachbarten Gräben (tn), wobei zwischen zwei benachbarten Gräben (tn) jeweils ein Mesastreifen (mi) ausgebildet ist; Bilden einer Kontaktfläche (M1), die die Mesastreifen (mi) kontaktiert, wobei die Kontaktfläche (M1) einen Öffnungsbereich (120) umgibt, in dem die Kontaktfläche (M1) nicht vorhanden ist, und der so geformt ist, dass die Kontaktfläche (M1) dieselben Mesastreifen (mi) an zwei Stellen kontaktiert, zwischen denen der Öffnungsbereich (120) liegt, und wobei der Öffnungsbereich (120) einen Bereich (120a) mit einer länglichen Erstreckung aufweist, der die Mesastreifen (mi) schräg oder senkrecht schneidet; und Bilden einer weiteren Kontaktfläche (M2) innerhalb des Öffnungsbereichs (120), so dass die weitere Kontaktfläche (M2) von der Kontaktfläche (M1) elektrisch isoliert ist, wobei das Halbleiterbauelement durch die Kontaktfläche (M1) elektrisch kontaktiert wird, wobei der Öffnungsbereich (120) eine eingebettete Halbleiterstruktur aufweist und die eingebettete Halbleiterstruktur von der weiteren Kontaktfläche (M2) elektrisch kontaktiert ist, wobei die eingebettete Halbleiterstruktur einen Feldeffekttransistor (TS) aufweist, wobei die weitere Kontaktfläche (M2) einen weiteren Source-Anschluss bildet, wobei dotierte Bereiche entlang der Mesastreifen (mi) oder der weiteren Mesastreifen (mS) einen weiteren Source-Bereich (190) bilden, so dass die weitere Kontaktfläche (M2) den weiteren Source-Bereich (190) kontaktiert und zwischen dem Source-Bereich (190) der Halbleiterstruktur und einem weiteren Source-Bereich (150) ein Isolationsbereich (Dt) ausgebildet ist, wobei eine Drain-Elektrode an einer von der weiteren Kontaktfläche (M2) abgewandten Seite des Substrats (110) ausgebildet ist, und wobei ein weiterer Gate-Bereich (200) innerhalb der benachbarten Gräben (tn) oder innerhalb weiterer Gräben zwischen den weiteren Mesastreifen (mS) ausgebildet ist, wobei der weitere Gate-Bereich (200) eine weitere Isolation (210) zu dem Substrat (110) und der weiteren Kontaktfläche (M2) aufweist.
  24. Verfahren gemäß Anspruch 23, bei das Bilden der Kontaktfläche (M1) derart ausgeführt wird, dass eine Erstreckung des Öffnungsbereiches (120) in X-Richtung (Δx) gleich einer Erstreckung des Öffnungsbereiches (120) in Y-Richtung (Δy) in einem Toleranzbereich von +/–20% ist.
  25. Verfahren gemäß Anspruch 23 oder Anspruch 24, bei dem der Schritt des Bildens der Kontaktfläche (M1) derart ausgeführt wird, dass der Öffnungsbereich (120) die Erstreckung des Öffnungsbereichs (120) in X-Richtung (Δx) und die Erstreckung des Öffnungsbereiches (120) in Y-Richtung (Δy) so definiert ist, dass gilt: ½ < Δy/Δx < 3.
  26. Verfahren gemäß einem der Ansprüche 23 bis 25, bei dem der Öffnungsbereich (120) eine eingebettete Halbleiterstruktur aufweist und bei dem der Schritt des Bildens einer weiteren Kontaktfläche (M2) derart ausgeführt wird, dass die eingebettete Halbleiterstruktur von der weiteren Kontaktfläche (M2) elektrisch kontaktiert wird.
  27. Verfahren gemäß Anspruch 26, bei dem die eingebettete Halbleiterstruktur einen Sensor-Feldeffekttransistor (TS) aufweist und bei dem der Schritt des Bildens der Kontaktfläche (M1) und der Schritt des Bildens der weiteren Kontaktfläche (M2) so ausgeführt werden, dass ein Verhältnis der Flächeninhalte der Kontaktfläche (M1) und der weiteren Kontaktfläche (M2) ein vorbestimmte Verhältnis ergeben, so dass ein Strom durch das Halbleiterbauelement und einer weiterer Strom durch den Sensor-Feldeffekttransistor (TS) in dem vorbestimmten Verhältnis zueinander stehen.
  28. Verfahren zum Herstellen eines Bauelements und eines Leistungs-Feldeffekttransistors (DMOS) in einem Substrat (110) mit einer Mehrzahl von benachbarten Gräben (tn), wobei zwischen benachbarten Gräben (tn) jeweils ein Mesastreifen (mi), der sich bis zu einer Oberfläche des Substrats (110) erstreckt, ausgebildet ist, mit folgenden Schritten: Bereitstellen einer ersten Einrichtung (170) für einen ersten Kontakt, wobei die erste Einrichtung (170) an einer der Oberfläche abgewandten Seite des Substrats (110) ausgebildet ist; Bereitstellen einer zweiten Einrichtung für einen zweiten Kontakt, wobei die zweite Einrichtung als eine Kontaktfläche (M1) ausgebildet ist, die die Mesastreifen (mi) kontaktiert, wobei die zweite Einrichtung einen Öffnungsbereich (120) umgibt, in dem die zweite Einrichtung nicht vorhanden ist, und der so geformt ist, dass die zweite Einrichtung dieselben Mesastreifen (mi) zumindest an zwei Stellen kontaktiert, zwischen denen der Öffnungsbereich (120) liegt; Bereitstellen einer dritten Einrichtung für einen dritten Kontakt, wobei die dritte Einrichtung als eine weitere Kontaktfläche (M2) ausgebildet ist, die die Mesastreifen (mi) oder weitere Mesastreifen (mS) kontaktiert, wobei die dritte Einrichtung innerhalb des Öffnungsbereich (120) ausgebildet ist und von der zweiten Einrichtung elektrisch isoliert ist; und Bereitstellen einer vierten Einrichtung (160) für einen Steuerkontakt, wobei die vierte Einrichtung (160) zumindest teilweise in den benachbarten Gräben (tn) ausgebildet ist und eine elektrische Isolation (180) zu dem Substrat (110) aufweist, wobei der Öffnungsbereich (120) einen Bereich (120a) mit einer länglichen Erstreckung aufweist, der die Mesastreifen (mi) schräg oder senkrecht schneidet, und wobei der Leistungs-Feldeffekttransistor (DMOS) durch den ersten und zweiten Kontakt elektrisch koppelbar und durch den Steuerkontakt steuerbar ist, und wobei das Bauelement durch den ersten und dritten Kontakt elektrisch koppelbar ist, wobei zwischen einem weiteren Source-Bereich (190) und einem Source-Bereich (150) ein Isolationsbereich (Dt) ausgebildet ist, und wobei eine Drain-Elektrode an einer von der weiteren Kontaktfläche (M2) abgewandten Seite des Substrats (110) ausgebildet ist.
DE102007020249.2A 2007-04-30 2007-04-30 Halbleiterbauelement, Halbleitersensorstruktur sowie Vorrichtung und Verfahren zum Herstellen eines Halbleiterbauelement Expired - Fee Related DE102007020249B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007020249.2A DE102007020249B4 (de) 2007-04-30 2007-04-30 Halbleiterbauelement, Halbleitersensorstruktur sowie Vorrichtung und Verfahren zum Herstellen eines Halbleiterbauelement
US12/112,547 US7939885B2 (en) 2007-04-30 2008-04-30 Semiconductor device and method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007020249.2A DE102007020249B4 (de) 2007-04-30 2007-04-30 Halbleiterbauelement, Halbleitersensorstruktur sowie Vorrichtung und Verfahren zum Herstellen eines Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE102007020249A1 DE102007020249A1 (de) 2008-11-06
DE102007020249B4 true DE102007020249B4 (de) 2015-01-08

Family

ID=39809491

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007020249.2A Expired - Fee Related DE102007020249B4 (de) 2007-04-30 2007-04-30 Halbleiterbauelement, Halbleitersensorstruktur sowie Vorrichtung und Verfahren zum Herstellen eines Halbleiterbauelement

Country Status (2)

Country Link
US (1) US7939885B2 (de)
DE (1) DE102007020249B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103283715B (zh) * 2009-01-19 2016-02-03 伯德-B-戈恩股份有限公司 具有弧圈针织导体的电阻碍装置
US8434209B1 (en) 2012-06-26 2013-05-07 Bird Barrier America, Inc. Animal deterrent device with insulated fasteners
CN115483211A (zh) 2014-08-19 2022-12-16 维西埃-硅化物公司 电子电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144085A (en) * 1998-08-20 2000-11-07 U.S. Philips Corporation Power transistor device having hot-location and cool-location temperature sensors
DE102004009602A1 (de) * 2004-02-27 2005-09-15 Infineon Technologies Ag Trench-Transistor
WO2005112128A2 (en) * 2004-04-30 2005-11-24 Siliconix Incorporated Trench mosfet including buried source electrode and method of fabricating the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1812127A (zh) * 2004-12-14 2006-08-02 松下电器产业株式会社 纵型栅极半导体装置及其制造方法
DE112006001318T5 (de) * 2005-05-26 2008-04-17 Fairchild Semiconductor Corp. Trench-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
US8445956B2 (en) * 2007-02-28 2013-05-21 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144085A (en) * 1998-08-20 2000-11-07 U.S. Philips Corporation Power transistor device having hot-location and cool-location temperature sensors
DE102004009602A1 (de) * 2004-02-27 2005-09-15 Infineon Technologies Ag Trench-Transistor
WO2005112128A2 (en) * 2004-04-30 2005-11-24 Siliconix Incorporated Trench mosfet including buried source electrode and method of fabricating the same

Also Published As

Publication number Publication date
US7939885B2 (en) 2011-05-10
DE102007020249A1 (de) 2008-11-06
US20080296668A1 (en) 2008-12-04

Similar Documents

Publication Publication Date Title
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102008051245B4 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE10212144B4 (de) Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
EP1155458B1 (de) Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet
EP3017479B1 (de) Feldplatten-trench-fet sowie ein halbleiterbauelement
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
WO1997035346A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102004047772B4 (de) Lateraler Halbleitertransistor
DE102007020249B4 (de) Halbleiterbauelement, Halbleitersensorstruktur sowie Vorrichtung und Verfahren zum Herstellen eines Halbleiterbauelement
EP1774596A2 (de) Hochvolt-nmos-transistor und herstellungsverfahren
EP3387677B1 (de) Halbleitertransistor mit superlattice-strukturen
DE102004009602B4 (de) Trench-Transistor
DE112010005265B4 (de) Verfahren zur Herstellung eines Verarmungsmodus-DMOS-Transistors
DE10243743B4 (de) Quasivertikales Halbleiterbauelement
EP4049317A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
DE102011079307B4 (de) Halbleitervorrichtung
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
WO2007144416A1 (de) Mos-leistungstransistoren mit randabschluss mit geringem flächenbedarf
EP1273043B1 (de) Cmos-kompatibler lateraler dmos-transistor
DE10223699A1 (de) MOS-Transistoreinrichtung
DE102020202036A1 (de) Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben
DE102006020870B4 (de) Halbleiterbauelement mit erhöhter Avalanchedurchbruch-Festigkeit
DE102007009727B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Transistor-Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee