DE2215519B2 - Verfahren zur Aufzeichnung von Informationen und Schaltungsanordnung zur Durchführung des Verfahrens - Google Patents

Description

ist, daß ferner drei Flip-Flops vorgesehen sind, daß der Eingang des ersten Flip-Flops an den Ausgang höchster Wertigkeit des Binärzählers angeschlossen ist, daß der Eingang des zweiten Flip-Flops an den nicht invertierenden Ausgang des ersten Flip-Flops angeschlossen ist, daß der Eingang des dritten Flip-Flops an den nicht invertierenden Ausgang des zweiten Flip-Flops angeschlossen ist, daß der invertierende Ausgang des dritten Flip-Flops an den zweiten Freigabeeingang des fünften Demultiplexers angeschlossen ist, daß der nicht invertierende Ausgang des dritten Flip-Flops an die zweiten Freigabeeingänge der übrigen vier Demultiplexer angeschlossen ist, daß der zweite Eingang des dem ersten Demultiplexer zugeordneten NAND-Gattersan den invertierenden Ausgang des ersten Flip-Flops angeschlossen ist, daß der dritte Eingang dieses NAND-Gatters an den invertierenden Ausgang des zweiten Flip-Flops angeschlossen ist, daß der zweite Eingang des dem zweiten Demultiplexer zugeordneten NAND-Gatters an den nicht invertierenden Ausgang des ersten Flip-Flops eingeschlossen ist, daß der dritte Eingang dieses NAND-Gatters an den invertierenden Ausgang des zweiten Flip-Flops angeschlossen ist, daß der zweite Eingang des dem dritten Demultiplexer zugeordneten NAND-Gatters an den invertierenden Ausgang des ersten Flip-Flops angeschlossen ist, daß der dritte Eingang dieses NAND-Gatters an den nicht invertierenden Ausgang des zweiten Flip-Flops angeschlossen ist, daß der zweite Eingang des dem vierten Demultiplexer zugeordneten NAND-Gatters an den nicht invertierenden Ausgang des ersten Flip-Flops angeschlossen ist, daß der dritte Eingang dieses NAND-Gatters an den nicht invertierenden Ausgang des zweiten Flip-Flops angeschlossen ist, daß der zvkeite Eingang des dem fünften Demultiplexer zugeordneten NAND-Gatters an den nicht invertierenden Ausgang des dritten Flip-Flops angeschlossen ist und daß der dritte Eingang dieses NAND-Gatters durch Anlegen an die Betriebsspannung mit einem 1-Signal beaufschlagt ist.

An Hand der Zeichnung soll die Erfindung näher erläutert werden. Es zeigt

Fig. 1 eine Schaltungsanordnung gemäß der Erfindung mit einer Gruppe von sechzehn nebeneinander angeordneten Schreibelektroden und einem dieser Gruppe zugeordneten Demultiplexer mit sechzehn Informationsausgängen,

Fig. 2 eine Schaltungsanordnung gemäß der Erfindung mit fünf nebeneinander angeordneten Gruppen von je sechzehn Schreibelektroden und fünf je einer Gruppe zugeordneten Demultiplexern mit je sechzehn Informationsausgängen,

Fig. 3 ein Impulsdiagramm zu den Schaltungsanordnungen nach den Fig. 1 und 2.

In Fig. 1 ist das als Aufzeichnungsträger verwendete elektrosensitive Papier mit 20 bezeichnet. Zur Aufzeichnung der Informationen auf das elektrosensitive Papier 20 dient eine Gruppe 21 von sechzehn nebeneinander angeordneten Schreibelektroden S₀, S_x, S₂,... S₁₅, die elektrisch gegeneinander isoliert sind. Die Schreibelektroden S₀, S₁, S₂,...S₁₅ werden über Schreibtransistoren T₀, T",, T₂,... T₁₅ angesteuert. Die Kollektoren der Schreibtransistoren sind dabei an die Schreibelektroden, die Emitter der Schreibtransistoren an Masse angeschlossen. Das elektrosensitive Papier 20 ist über einen Widerstand 26 an die Schreibspannung von — 35 Volt gelegt. Der Elektrodengruppe 21 isr ein Demultiplexer 31 zugeordnet. Der Demultiplexer 31 ist mit 16 Informationsausgängen versehen, dk: mit 0, 11, 2,... 15 bezeichnet sind, und hat ferner vier als Infoirmationseingänge dienende Binäreingänge A_x, B_x, C₁, D_x und zwei Freigabeeingänge G₁, und G₂ ,.DerDemultiplexer31 kann dabei ein handelsüblicher, in integrierter Technik ausgeführter TTL-Deinultiplexer sein. Die Informationsausgänge 0, 1, 2,... 15 des Demultiplexers 311 sind

ίο über Schutzwidcistände R₀, R_x, R₂,... R_xs an die Basen der Schreibliansistoren T₀, T₁, T-, T₁₅ angeschlossen.

Ferner ist ein mit zwei Eingängen E₁ „ und E₁ „ versehenes NAND-Gatter N₀ vorgesehen. Der Ausgang

P₀ dieses NAND-Gatters N₀ ist an den Eingang 41 eines Mono-Flops 40 angeschlossen., dessen Ausgangsimpulse eine veränderbare Impulsdauer s_s haben, wobei diese Impulsdauer an eineim nicht dargestellten Potentiometer einstellbar ist. Der Ausgang 42

des Mono-Flops 410 ist an den ersten Freigabeeingang G₁₁ des Demultiplexers 31 angeschlossen. Der zweite Eingang E₂₀ des NAND-Gatters TV₀ ist an den Takteingang 51 eines 4 -Bit-Binärzählers 50 angeschlossen, dessen Informationsausgänge A₀, B₀, C₀, D₀ an die

Informationseingiinge A_x, B_x, C₁, D₁ des Demultiplexers 31 angeschlossen sind. Der zweite Freigabeeingang G_2x des Demultiplexers 31 ist an Masse gelegt und somit mit einem 0-Signal beaufschlagt. Ferner ist noch ein zweiter Mono-Flop 60 vorgesehen, dessen nicht invertierender Ausgang 61 an den Reset-Eingang 52 des 4-Bit-Binärzählers 50 angeschlossen ist. Die Wirkungsweise der Anordnung nach Fig. 1 ist folgende: Die auf das elektrosensitive Papier aufzuzeichnenden Bild-Informationen werden an den ersten Eingang E₁₀ des NAND-Gatters N₁₁ gelegt (Fig. 3, zweite Zeile). Am zweiten Eingang E₂,, des NAND-Gatters N₀ liegt: ein von außen angelegter Schreibtakt Cp, der auch den 4-Bit-Binärzähler 50 ansteuert. Die am Ausgang /'₀ des NAND-Gatters N₀ liegenden Impulse werden im Mono-Flop 40 in ihrer Impulsdauer auf i::inen Wert verkürzt, der der Einschaltdauer /₅ jederemzeilnen Schreibelektrode S₀, S₁. S₂,... S₁₅ entspricht, wobei dieser Wert an dem in der Zeichnung nicht dargestellten Potentiometer einstellbar ist. Diese Dauer t_s der am Ausgang 42 des MonoFlops 40 entstehenden Impulse wird so eingestellt, daß sie kürzer ist als d:ie Zeit, nach der der Ausbrennvorgang von alleine beendet wäre. Diese am Ausgang 42 des Mono-Flops 40 abgenommenen Impulse wer-

den an den ersten Freigabeeingang G₁ j des Demultiplexers 31 gelegt, während an dem zweiten Freigabeeingang G₂^ ein 0-Signal liegt. Der Schreibtakt c steuert gleichzeitig den 4-Bit-Binärzähler 50 so an, daß sich an seinen Ausgängen A₀, B₀, C₀, D₀ alle

sechzehn möglichen, in logischer Folge ablaufenden Zustände ergeben.. Diese Ausgangsimpulse des A-Bit-Binärzählers 5© werden auf die Informationseingänge A_x, B₁, C₁, D₁ des Demultiplexers 31 gegeben. Dadurch wird erreicht, daß an den Informationsausgangen 0,1,2,... 15 des Demulitplexers 31 nacheinander im Takt der am ersten Freigabeeingang G₁, liegenden Schreibiinpulse jeweils für die Dauer t_s eines einzelnen Impulses ein 0-Signal liegt. Dabei erscheint ein Schreibimpuls nur an denjenigen Informa-

tionsausgängen, die gleichzeitig die durch das Videosignal bestimmte Information erhalten. Die an den Informationsaiisgängen 0,1, 2,... 15 des Demultiplexers 31 entstehenden Schreibimpulse werden

über die Schutzwiclerstände R_ü, R₁, R₁,... /?₁₅den Basen der Schreibtransistoren T_n, T",, T₂,... T₁₅ zugeführt, die für die Dauer r_s der Impulse die Schreibspannung durchschalten. Nachdem alle Schreibclektroden S₀, 5,, S₂, ..S₁₅ durchlaufen sind, wird durch einen Reset-Impuls, der im Mono-Flop 60 seine definierte Dauer erhält, der 4-Bit-Binärzähler 50 in den Ausgangszustand zurückgesetzt. Der Startimpuls für das Mono-Flop 60 kann z.B. nach dem Durchlaufen aller Schreibclcktroden S₁₁, S₁, S₂,... S₁₅ am Ausgang eines UND-Gatters abgenommen werden, dessen Einginge mil sämtlichen Ausgängen des Binärzählers 50 verbunden sind.

Fig. 2 zeigt ein zweites Ausführungsbeispiel einer Schaltungsanordnung gemäß der Erfindung. Zur Aufzeichnung der Informationen auf das elektrosensitive Papier 20 sind hier fünf nebeneinander angeordnete Elektrodengruppen 21,22,23,24,25 vorgesehen, die je sechzehn nebeneinander angeordnete Schreibelektroden enthalten, die elektrisch gegeneinander isoliert sind. Die Schreibelektroden der ersten Gruppe 21 sind mit S₀₁, S_n, S₂,,...S₁₅₁ bezeichnet, die der zweiten Gruppe 22 mit S₀₂, S₁₂, S₂₂,... S₁₅₂. ·■■ die der fünften Gruppe 25 mit S_0-5, S₁₅, S₂₅,... S₁₅^. Die Schreibelektroden S_0-1, S₁ „... S₁₅, jeder Gruppe werden über Schreibtransistoren T_{0 jt} T₁₁, T₁ ,,··· T_15-1 angesteuert, wobei /die Werte 1,2,3,4 und 5 annimmt, je nachdem, ob sich die Schreibelektrode bzw. der Schreibtransistor in der ersten Gruppe 21, der zweiten Gruppe 22, der dritten Gruppe 23 usw. befindet. Die Kollektoren der Schreibtransistoren sind dabei an die Schreibelektroden, die Emitter der Schreibtransistoren an Masse angeschlossen. Das elektrosensitive Papier 20 ist über einen Widerstand 26 an die Schreibspannung von —35 Volt gelegt. Jeder der fünf Elektrodengruppen 21, 22, 23, 24, 25 ist einer von fünf gleichen Demultiplexern 31, 32, 33,34, 35 zugeordnet. Jeder Demultiplexer ist dabei mit zwei Freigabeeingängen G₁,, G-,, und mit vier binären Informationseingängen A₁, B₁, Cj, D, versehen, wobei ι die Werte 1. 2, 3, 4, 5 annimmt, je nachdem, ob der Demultiplexer der ersten Elektrodengruppe 21, der zweiten Elektrodengruppe 22, der dritten Elektrodengruppe 23 usw. zugeordnet ist. Jeder der Demultiplexer hat ferner sechzehn Informationsausgänge, die jeweils mit 0,1, 2,... 15 bezeichnet sind. Diese Informationsausgänge sind jeweils über Schutzwiderstände ^Ro, R\j< ß^.--K_l5l an die Basen der Schreibtransistoren T₀₁, Tj_-1-, T₂V₁... T₁₅, angeschlossen.

Ferner ist ein mit zwei Eingängen E₁₀, E₂^₀ versehenes NAND-Gatter N₀ vorgesehen. Der Ausgang P₀ dieses NAND-Gatters N₀ ist an den Eingang 41 eines Mono-Flops 40 angeschlossen, dessen Ausgangsimpulse eine veränderbare Impulsdauer % haben, wobei diese Impulsdauer an einem nicht dargestellten Potentiometer einstellbar ist. Der zweite Eingang E₂^₀ des NAND-Gatters N₀ ist an den Takteingang 51 eines 4-Bit-Binärzählers SO angeschlossen, dessen Informationsausgänge mit A₀, B₀, C₀ und D₀ bezeichnet sind. Diese Informationsausgänge sind an die Informationseingänge A₁, B₁, C₁, D_; sämtlicher Demultiplexer 31, 32, 33, 34, 35 angeschlossen, wobei jeweils der Ausgang A₀ mit sämtlichen Eingängen Ai (i = 1 bis 5), der Ausgang C₀ mit sämtlichen Eingängen C_i (i = 1 bis 5) und der Ausgang D₀ mit sämtlichen Eingängen D_t{i = 1 bis 5) verbunden ist.

Jedem der fünf Demultiplexer 31, 32, 33, 34, 35 ist eines von fünf jeweils mit drei Eingängen E_lJt E₂₄, E_3-1 versehenen NAND-Gattern N₁, N₂, N₃, N₄ und Af₅ zugeordnet, deren Ausgänge mit P₁ bezeichnet sind (ii = 1 bis 5). Der erste Freigabeeingang G₁, des ersten Demultiplexers 31 ist dabei an den Augang P₁ des NAND-Gatters N₁, der ersten Freigabeeingang G₁₂ des zweiten Demultiplexers 32 an den Ausgang P₂ des NAND-Gatters N₂, der erste Freigabeeingang G₁₃ des dritten Demultiplexers 33 an den Ausgang P₃ des NAND-Gatters N₃, der erste Freigabeeingang

ve G₁₄ des vierten Demultiplexers 34 an den Ausgang P₄ des NAND-Gatters N₄ und der erste Frcigabeeingang G₁₅ des fünften Demultiplexers 35 an den Ausgang P₅ des NAND-Gatters N₅ angeschlossen. Jeweils der erste Eingang E₁. der fünf NAND-Gatter (V₁. Λ\.

N₃, N₄. N₅ ist an den Ausgang 42 des Mono-Flops 40 angeschlossen.

Ferner sind drei Flip-Flops F₁, F₂ und F, vorgesehen. Der Eingang 70 des ersten Flip-Flops F₁ ist an den Ausgang Dy des 4-Bit-Binärzahlers 50 angeschlossen. Der Eingang 80 des zweiten Flip-Flops F, ist an den nicht invertierenden Ausgang Q₁ des ersten Flip-Flops F., angeschlossen. Der Eingang 90 des dritten Flip-Flops F₃ ist an den nicht invertierenden Ausgang Q₂ des zweiten Flip-Flops F₂ angeschlossen. Der

invertierende Ausgang ζ5.ι des dritten Flip-Flops F. ist an den zweiten Freigabeeingang G₂, des fünften Demultiplexers 35 angeschlossen. Der nicht invertierende Ausgang Q₃ des dritten Flip-Flops F₃ ist an die zweiten Freigabeeingänge G₂₁, G₂^,. G₂₃. G_:4 der übrigen vier Demultiplexer 31,32.33,34 angeschlossen. Der zweite Eingang E₂₁ des NAND-Gatters N₁ ist an den invertierenden Ausgang Q₁ des ersten Flip-Flops F₁ angeschlossen. Der dritte Eingang E_3-, des NAND-Gatters N₁ ist an den invertierenden Ausgang Q₁ des zweiten Flip-Flops F, angeschlossen. Der zweite Eingang E₂₂ des NAND-Gatters N₂ ist an den nicht invertierenden Ausgang Q, des ersten Flip-Flops F₁ angeschlossen. Der dritte Eingang t ,, des NAND-Gatters N₂ ist an den invertierenden Ausgang Q₂ des zweiten Flip-Flops F₂ angeschlossen. Der zweite Eingang E_2J des NAND-Gatters N₃ ist an den invertierenden Ausgang Q₁ des ersten Flip-Flops F₁ angeschlossen. Der dritte Eingang E₃₃ des NAND-Gatters N₃ ist an den nicht invertierenden Ausgang Q₁ des zweiten Flip-Flops F₂ angeschlossen. Der zweite Eingang E₂₄ des NAND-Gatters N₄ ist an den nicht invertierenden Ausgang Q₁ des ersten Flip-Flops F₁ angeschlossen. Der dritte Eingang E₃₄ des NAND-Gatters N₄ ist an den nicht invertierenden Ausgang Q₂ des zweiten Flip-Flops F₂ angeschlossen. Der zweite Eingang E₂^ des NAND-Gatters N₅ isi an den nicht invertierenden Ausgang Q₃ des dritter Flip-Flops F₃ angeschlossen. Der dritte Eingang E₃^ des NAND-Gatters N₅ ist durch Anlegen an die Be triebsspannung U_a mit einem 1-Signal beaufschlagt

Ferner ist ein zweiter Mono-Flop 60 vorgesehen Der nicht invertierende Ausgang 61 des Mono-Flop

60 ist an den Rese t-Eingang 52 des 4-Bit-Binärzähler 50 angeschlossen. Der invertierende Ausgang 62 de Mono-Flops 60 ist an die Reset-Eingänge 71, 81, 9 der Flip-Flops F₁, F₂, F₃ angeschlossen.

Die Wirkungsweise der Anordnung nach Fig. 2 is folgende:

Die auf das elektrosensitive Papier aufzuzeichner

den Bild-Informationen werden an den ersten Eir gang Ε_1Λ des NAND-Gatters N₀ gelegt. Ein solche Videosignal ist in der zweiten Zeile von F i g. 3 als Be spiel dargestellt. Am zweiten Eingang E₂₄, d<

609522/25

NAND-Gatters iV₀ liegt ein von außen angelegter Schreitakt c_P, der auch den 4-Bit-Binärzähler 50 ansteuert. Die am Ausgang P₀ des NAND-Gatters N_n liegenden Impulse werden im Mono-Flop 40 in ihrer Impulsdauer auf einen Wert verkürzt, der der Einschaltdauer f_s jeder einzelnen Schreibelektrode S₀, S₁, S₂,... S₁₅ entspricht, wobei dieser Wert an dem in der Zeichnung nicht dargestellten Potentiometer einstellbar ist. Diese Dauer t_s der am Ausgang 42 des MonoFlops 40 entstehenden Impulse wird so eingestellt, daß sie kürzer ist als die Zeit, nach der der Ausbrennvorgang von alleine beendet wäre. Diese am Ausgang 42 des Mono-Flops 40 abgenommenen Impulse werden an die ersten Eingänge E_{1 έ} der NAND-Gatter N₁ gelegt, deren Ausgänge P₁ an die ersten Freigabeeingänge G₁, der Demultiplexer angeschlossen sind.

Der Schreibtakt c_F steuert gleichzeitig den 4-Bit-Binärzählcr 50 so an, daß sich an seinen Informationsausgängen A₀, B₀, C₀, D₀ alle sechzehn möglichen, in logischer Folge ablaufenden Zustände ergeben. Diese Ausgangsimpulse des 4-Bit-Binärzählers 50 werden auf die jeweils parallel geschalteten Informationseingänge Af, ß„ C₁, D_t der Demultiplexer 31,32, 34,35 gegeben. Lägen an den beiden Freigabeeingängen G₁J und G₂J der Demultiplexer dabei gleichzeitig 0-Signale, so wurden die Informationsausgänge 0,1, 2,... 15 der Demultiplexer 31,32,33,34,35 nacheinander im Takt der Schreibimpulse jeweils für die Dauer I₅ eines einzelnen Impulses mit einem 0-Signal beaufschlagt. Es wurden also gleichzeitig an den Ausgängen 0 aller Demultiplexer 0-Signale anliegen, danach an allen Ausgängen 1, danach an allen Ausgän-

10

gen 2, usw., bis beim sechzehnten Schreibimpuls ar allen Ausgängen 15 0-Signale liegen und danach wieder an allen Ausgängen 0.

Durch die Flip-Flops F₁

F₂ und F₃ werden nur aber die zweiten Freigabeeingange G₂^ der Demultiplexer so geschaltet, daß jeweils nur ein Demultiplexei freigegeben wird. Die am Ausgang 42 des Mono-Flops 40 liegenden Signale werden dabei in den NAND-Gattern N_; mit den Ausgangssignalen der Flip-Flops

ίο F₁, F₂, F₃ verknüpft und auf die ersten Freigabeeingänge G, j der Demultiplexer gegeben. Dadurch wird erreicht, daß nur der Ausgang eines Demultiplexers schreibt, der durch die Zähler 50, F₁, F₂, F₃ angewählt wurde und gleichzeitig die durch das Videosignal bestimmte Information erhält. Die an den Informationsausgängen 0,1,2,... 15 der Demultiplexer 31, 32,33, 34,35 entstehenden Schreibimpulse werden über die Schutzwiderstände R_0jy R₁ „ R_2i,...R_J5J den Basen der Schreibtransistoren T₀,, T_u, 7"^,...T₁₅, zuge-

ao führt, die für die Dauer f_s der Impulse die Schreibspannung durchschalten. Nachdem die Schreibelektroden S₀J, S_lit S₂J,...S_l5j aller Gruppen 21, 22, 23, 24,25 durchlaufen sind, im gewählten Ausführungsbeispiel also nach achtzig Takten, werden durch einen Rest-Impuls, der im Mono-Flop 60 seine definierte Dauer erhält, atle Zähler 50, F₁, F₂, F₃ in den Ausgangszustand zurückgesetzt.

Die in der Beschreibung verwendeten Bezeichnungen 1-Signal und 0-Signal werden in der DighaltechnDc verwendet. Ein 1-Signal bezeichnet ein Potential, das in der Größenordnung der Betriebsspannung liegt, und ein 0-Signal ein Potential, das ungefähr dem Massepotential entspricht.

Hierzu 3 Blatt Zeichnungen

Claims (5)

'i Patentansprüche:

1. Verfahren zur Aufzeichnung von Bild-Informationen auf elektrosensitives Papier, insbesondere auf Registriermetallpapier, unter Verwendung einer Gruppe von einzelnen Schreibelektroden, die elektrisch gegeneinander isoliert sind und je einzeln über einen steuerbaren Schaher nacheinander angesteuert werden, dadurch gekennzeichnet, daß die Steuerung der Schreibelektroden durch binäre Signale erfolgt, wobei diese binären Signale in einer Decodierschaltung (31 bis 35) de .odiert werden, so daß jedes der einzelnen binären Signale einem der steuerbaren Schalter (T) am Ausgang der Decodierschaltung zugeordnet ist und die Einschaltdauer jeder einzelnen Schreibelektrode kürzer gewählt wird als die Zeit, nach der der Ausbrennvorgang von alleine beendet ist.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Gruppe (21) von nebeneinander angeordneten Schreibelektroden (S₀, S₁, S₂, ... S₁₅) ein Demultiplexer (31) zugeordnet wird, dessen Anzahl an Informationsausgängen (0, 1, 2,... 15) gleich der Anzahl der Schreibelektroden (S₀. S₁, S₂,... S₁₅) der Elektrodengruppe (21) ist, daß die auf das elektrosensitive Papier aufzuzeichnenden B ild-Informationen an den ersten Eingang (E₁₀) eines mit zwei Eingängen (E₁₀, E₂₀) versehenen NAND-Gatters (N₀) gelegt werden und durch an den zweiten Eingang (E₂₀) dieses NAND-Gatters (N₀) gelegte, in gleichen Zeitabständen aufeinanderfolgende Taktimpulse (c_f) gerastert werden, daß die am Ausgang (P₀) dieses NAND-Gatters (N₀) liegenden gerasterten Informationen an einen Freigabeeingang (G₁₁) des Demultiplexers (31) gelegt werden, daß die am zweiten Eingang (E₁₀) des NAND-Gatters (N₀) liegenden Taktimpuise (c_P) außerdem an den Takteingang (51) eines Binärzählers (50) gelegt werden, daß die an den Informationsausgängen (A₀, B₀, C_n, D₀) des Binärzählers (50) entstehenden Impulse an die Informationseingänge (A₁, B₁, Cj, O₁) des Demultiplexers (31) gelegt werden und daß die an den Informationsausgängen (0, 1, 2,...15) des Demultiplexers (31) entstehenden Schreibimpulse den Steuerelektroden der steuerbaren Schalter ( T₀, T₁, T₂,... T₁₅) zugeführt werden.

3. Schaltungsanordnung zur Durchführung des Verfahrens nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß zwischen den Ausgang (P„) des NAND-Gatters (N₀) und den Freigabeeingang (G₁₁) des Demultiplexers (31) ein Mono-Flop (40) mit einstellbarer Dauer (/_s) seiner Ausgangsimpulse gelegt ist.

4. Schaltungsanordnung nach Anspruch 3 zur Aufzeichnung von Bild-Informationen unter Verwmdung von fünf nebeneinander angeordneten Hljktrodengruppen(21,22,23,24,25),vordenen jede dieselbe Anzahl von Schreibelektroden (S₀₁,

S₁ ,,S_2i, S₁₅₁) hat, dadurch gekennzeichnet, daß

jeder der fünf Elektrodengruppen (21, 22, 23, 24, 25) einer von fünf gleichen jeweils mit zwei Freigabecingängen (G₁-, G₂,) versehenen Demultiplcxcrn (31 32_; 33. 34, 35) zugeordnet ist, wobei die Informationsausgänge (A₁₁, B_n, C_n, D_n) des Binärzählers (50) an die Informationseingiinge (A₁, B_t, C₁, D₁) aller fünf Demultiplexer (31, 32, 33, 34, 35) angeschlossen sind und wobei ferner die Informationsausgänge (0,1,2,... 15) der fünf Demultiplexer (31, 32, 33, 34, 35) mit den Schreibelektroden (S_Oi, S₁ „ S-,„..-S₁Jj) je einer Elektrodengruppe (21, 22', 23, 24, 25) verbunden sind, daß jedem der fünf Demultiplexer (31,32,33,34, 35) eines von fünf jeweils mit drei Eingängen (E₁,, E_2i, E₃₁) versehenen NAND-Gattern (N₁, N₂, N₃', N_t, N₅)zugeordnet ist, wobei die ersten Freigabeeingänge (G₁,) der Demultiplexer (31, 32, 33,34,35) jeweils an den Ausgang (P₁) eines dieser NAND-Gatter (Nj angeschlossen sind, daß jeweils der erste Eingang (E₁₁) dieser fünf NAND-Gatter (N₁) an den Ausgang (42) des Mono-Flops (40) angeschlossen ist, daß ferner drei Flip-Flops (F₁, F₂, F₃) vorgesehen sind, daß der Eingang (70) des ersten Flip-Flops (F₁) an den Ausgang höchster Wertigkeit (D₀) des Binärzählers (SO) angeschlossen ist, daß der Eingang (80) des zweiten FUp-Flops (F₂) an den nicht invertierenden Ausgang (Q₇) des zweiten Füp-Flops (F₂) angeschlossen ist, daß der invertierende Ausgang (Q₃) Jes dritten Flip-Flops (F₃) an den zweiten Freigabeeingang (G₂₅) des fünften Demultiplexers (35) angeschlossen ist, daß der nicht invertierende Ausgang (Q₃) des dritten Flip-Flops (F.) an die zweiten Freigabeeingänge (G₂₁, G₂₂, G₂₃, G₂₄) der übrigen vier Demultiplexer (31, 32, 33, 34,"35) angeschlossen ist, daß der zweite Eingang (E₂₁) des dem ersten Demultiplexer (31) zugeordneten NAND-Gatters (N₁) an den invertierenden Ausgang (Q₁) des ersten Flip-Fiops (F₁) angeschlossen ist, daß der dritte Eingang (E₃₁) dieses NAND-Gatters (N₁) an den invertierenden Ausgang (Q₂) des zweiten Flip-Flops (F₂) angeschlossen ist, daß der zweite Eingang (E₂₂) des dem zweiten Demultiplexer (32) zugeordneten NAND-Gatters (N₂) an den nicht invertierenden Ausgang (Q₁) des ersten Flip-Flops (F₁) angeschlossen ist, daß der dritte Eingang (E_{3 2}) dieses NAND-Gatters (N₂) an den invertierenden Ausgang (Q₂) d^es zweiten Flip-Flops (F₂) angeschlossen ist, daß der zweite Eingang (E_{2 3}) des dem dritten Demultiplexer (33) zugeordneten NAND-Gatters (N₃) an den invertierenden Ausgang (Q₁) des ersten Flip-Flops (E₁) angeschlossen ist, daß der dritte Eingang (E₃₃) dieses NAND-Gatters (N₃) an den nicht invertierenden Ausgang (Q₂) des zweiten Flip-Flops (F₂) angeschlossen ist, daß der zweite Eingang (E_2-4) des dem vierten Demultiplexer (34) zugeordneten NAND-Gatters (N₄) an den nicht invertierenden Ausgang (Q₁) des ersten Flip-Flops (F₁) angeschlossen ist, daß der dritte Eingang (E₃₄) dieses NAND-Gatters (N₄) an den nicht invertierenden Ausgang (Q₂) des zweiten Flip-Flops (F₂) angeschlossen ist, daß der zweite Eingang (E₂₅) des dem fünften Demultiplexer (35) zugeordneten NAND-Gatters (N₅) an den nicht invertierenden Ausgang (Q₃) des dritten Flip-Flops (F₃) angeschlossen ist und daß der dritte Eingang (E,₅) dieses NAND-Gatters (N₅) durch Anlegen an die Betriebsspannung ( U_n) mit einem 1-Signal beaufschlagt ist.

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß sowohl die Schreibelektroden als auch die Schreibtransistoren als auch die De-

multiplexer unmittelbar auf dem Elektrodenkamm angeordnet sind.

Die Erfindung betrifft ein Verfahren zur Aufzeichnung von bild-Informationen auf elektrosensitives Papier, insbesonder auf Registriermetallpapier, unter Verwendung einer Gruppe von einzelnen Schreibelektroden, die elektrisch gegeneinander isoliert sind und je einzeln über einen steuerbaren Schalter nacheinander angesteuert werden.

Es sind bereits Verfahren dieser Art bekannt, bei denen eine oder mehrere Gruppen von Schreibelektroden als sogenannter Elektrodenkamm ausgebildet sind. Eine sequentielle Ansteuerung dieser Schreibelektroden ist aus der US-PS 2779654 bekannt. Es ^:st dort jedoch eine sehr aufwendige analoge Schaltungbeschrieben, um diese sequentielle Ansteuerung der Schreibelektroden zu erreichen. Es sind eine Vielzahl von Schwingkreisen - entsprechend der Zahl der Schreibelektroden - notig, was bei einer größeren Zahl von Schreibelektroden zu Abstimmungsschwierigkeiten führen kann. Geringe Veränderungen in der Steuerfrequenz, z. B. durch Temperatureinflüsse, hätten zur Folge, daß falsche Schreibelektroden angesteuert würden. Um dies zu verhindern, muli ein großer Aufwand zur Frequenzstabilisierung und in der Abstimmung und Trennschärfe der einzelnen Schwingkreise getrieben Auiki.. Die Anordnung wird dadurch insbesondere für kleine Büromaschinen zu aufwendig. Weiterhin ist aus der DT-AS 1412 141 die Ansteuerung der Schreibelektroden mittels binärer Signale bekannt, und zwar mittels zweier, nicht codierter binärer Signalfolgen, die zeitlich aufeinander abgestimmt sein müssen. Gegenüber einer codierten Signalfolge mit Dekodierschaltung, die keine weitere Signalfolge benötigt, bringt die Lösung mittels zweier Signalfolgen Schwierigkeiten in der exakten zeitlichen Abstimmung, was wiederum zu Ungenauigkeiten in der Aufzeichnung führen kann. Die Ansteuerung der Schrcibelektroden erfolgi in der Anordnung dieser Druckschrift zum Teil nacheinander und zum Teil auch gleichzeitig Die gleichzeitige Ansteuerung der Schreibelektroden bringt den Nachteil der Gefahr einer Brückenbildung zwischen den einzelnen Schreibelektroden mit sich. Da die Aufzeichnung hier mittels eines fotosensitiven Verfahrens erfolgt ist die Problematik des Ausbrennvorgangs darüber hinaus nicht angesprochen.

Die Aufgabe der Erfindung ist es demnach, diese Nachteile zu beseitigen, d.h. ein Verfahren zu entwikkeln, das bei geringem Aufwand eine sichere und exakte Ansteuerung der Schreibelektroden gewährleistet und doch gleichzeitig durch sequentielle Steuerung dieser Schreibelektroden den Nachteil der Brückenbildung beim Ausbrennvorgang verhindert.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Steuerung der Schreibelektrode!! durch binäre Signale erfolgt, wobei diese binären Signale in einer Decodierschaltung decodiert werden, so daß jedes der einzelnen binären Signale einem der steuerbaren Schalter am Ausgang der Decodierschaltung zugeordnet ist und die Einschaltdauer jeder einzelnen Schreibelektrode kürzer gewählt wird als die Zeit, nach der der Ausbrennvorgang von alleine beendet

Eine bevorzugte Ausgestaltung des erfindungsgemäBen Verfahrens besteht darin, daß der Gruppe von nebeneinander angeordneten Schreibelektroden ein Demultiplexer zugeordnet wird, dessen Anzahl an Informationsausgängen gleich der Anzahl der Schreibelektroden der Elektrodengruppe ist, daß die auf das elektrosensitive Papier aufzuzeichnenden Bild-Informationen an den ersten Eingang eines mit zwei Eingangen versehenen NAND-Gatters gelegt werden und durch an den zweiten Eingang dieses NAND-Gatters gelegte, in gleichen Zeitabständen aufeinanderfolgende Taktimpulse gerastert werden, daß die ani Ausgang dieses NAND-Gatters liegenden gerasterten Informationen an einen Fieigabeeingang des Demultiplexers gelegt werden, daß die am zweiten Eingang des NAND-Gatters liegenden Taktimpulse außerdem an den Takfeingang eines BinärzähJers gelegt werden, daß die an den Informationsausgängen des Binärzählers entstehenden Impulse an die Informationseingänge des Demultiplexers gelegt werden und daß die an den Informationsausgängen des Demultiplexers entstehenden Schreibimpulse den Steuerelektroden der steuerbaren Schalter zugeführt werden. Die Schreibzeit ist hierbei gleich der Dauer der an den zweiten Eingang des NAND-Gatters gelegten Taktimpulse. Da diese Zeit kleiner ist als die bis zum Einsetzen des nächsten Taktimpulses verstreichende Zeit, ist gewahrleistet, daß die einzelnen Schreibelektroden der Elektrodengruppe nacheinander angesteuert werden.

In Weiterbildung der Erfindung ist es vorteilhaft, zwischen den Ausgang des NAND-Gatters und den Freigabeeingang des Demultiplexers einen Mono-Flop mit einstellbarer Dauer seiner Ausgaiigsimpulse zu legen. Die Schreibzeit ist dann gleich dieser einstellbaren Dauer /_s der Ausgangsimpulse des MonoFlops. Die hierdurch mögliche Veränderung der Schreibzeit erlaubt auch eine Veränderung der Punkt-

4.0 größe und damit des Schwärzungsgrades, so daß eine Grauwertaufzeichnung möglich ist.

Die Erfindung betrifft ferner eine Schaltungsanordnung zur Aufzeichnung von Bild-Informationen unter Verwendung von fünf nebeneinander angeordneten Elektrodengruppen, von denen jede dieselbe Anzahl von Schreibelektroden hat. Eine derartige Schaltungsanordnung soll so ausgebildet werden, daß diese Elektrodengruppen und die einzelnen Schreibelektroden innerhalb jeder dieser Eiektrodengruppen nacheinander angesteuert werden und daß gleichzeitig die Einschaltdauer jeder einzelnen Schreibelektrode kürzer ist als die Zeit, nach der der Ausbrerinvorgang von alleine beendet ist. Erfindungsgemäß wird dies dadurch erreicht, daß jeder der fünf Elektrodengruppen einer von fünf gleichen, jeweils mit zwei Freigabeeingängen versehenen Dcmultiplexern zugeordnet ist, wobei die Informationsausgänge des Binärzählers an die Informationseingänge aller fünf Demultiplexer angeschlossen sind und wobei ferner die Informationsausgänge der fünf Demultiplexer mit den Schreibelektroden je einer Elektrodengruppe verbunden sind, daß jedem der fünf Demultiplexer eines von fünf jeweils mit drei Eingängen versehenen NAND-Gatters zugeordnet ist, wobei die ersten Freigabeeingänge der Demultiplexer jeweils an den Ausgang eines dieser NAND-Gatter angeschlossen sind, daß jeweils der erste Eingang dieser fünf NAND-Gatter an den Ausgang des Mono-Flops angeschlossen