DE2215519C3 - Verfahren zur Aufzeichnung von Informationen und Schaltungsanordnung zur Durchführung des Verfahrens - Google Patents

Description

ist, daß ferner drei Flip-Flops vorgesehen sind, daß der Eingang des ersten Flip-Flops an den Ausgang höchster Wertigkeit des Binärzählers angeschlossen ist, daß der Eingang des zweiten Flip-Flops an den nicht invertierenden Ausgang des ersten Flip-Flops angeschlossen ist, daß der Eingang des dritten Flip-Flops an den nicht'!invertierenden Ausgang des zweiten Flip-Flops angeschlossen ist, daß der invertierende Ausgang des dntteniFilip.-'Flpps an den zwcitenjFrcigd- ^beeingangdcSjfunftenjpejTiüItiplcxers ämgcsclilossen SiSt₁ daß der nicht invehierendejAusgangidi^ldrittcn Flip-Flops an die zweiten Freigabeeingänge der übrigen vier Demultiplexer angeschlossen ist. daß der zweite Eingang des dem ersten Demultiplexer zugeordneten NAND-Gatters an den invertierenden Ausgang des ersten Flip-Flops angeschlossen ist, daß der dritte Eingang dieses NAND-Gatters an den invertierenden Ausgang des zweiten Flip-Flops angeschlossen ist, daß der zweite Eingang des dem zweiten Demultiplexer zugeordneten NAND-Gatters an den nicht invertierenden Ausgang des ersten Flip-Flops angeschlossen ist, daß der dritte Eingang dieses NAND-Gatters an den invertierenden Ausgang des zweiten Flip-Flops angeschlossen ist, daß der zweite Eingang des dem dritten Demultiplexer zugeordneten NAND-Gatters an den invertierenden Ausgang des ersten Flip-Flops angeschlossen ist, daß der dritte Eingang dieses NAND-Gatters an den nicht invertierenden Ausgang des zweiten Flip-Flops angeschlossen ist, daß der zweite Eingang des dem vierten Demultiplexer zugeordneten NAND-Gatters an den nicht invertierenden Ausgang des ersten Flip-Flops angeschlossen ist, daß der dritte Eingang dieses NAND-Gatters an den nicht invertierenden Ausgang des zweiten Flip-Flops angeschlossen ist, daß der zweite Eingangdes dem fünften Demultiplexer zugeordneten NAND-Gatters an den nicht invertierenden Ausgang des dritten Flip-Flops angeschlossen ist und daß der dritte Eingang dieses NAND-Gatters durch Anlegen an die Betriebsspannung mit einem 1-Signal beaufschlagt ist.

An Hand der Zeichnung soll die Erfindung näher erläutert werden. Es zeigt

Fig. 1 eine Schaltungsanordnung gemäß der Erfindung mit einer Gruppe von sechzehn nebeneinander angeordneten Schreibelektroden und einem dieser Gruppe zugeordneten Demultiplexer mit sechzehn Informationsausgängen,

Fig. 2 eine Schaltungsanordnung gemäß der Erfindung mit fünf nebeneinander angeordneten Gruppen von je sechzehn Schreibelektroden und fünf je einer Gruppe zugeordneten Demultiplexern mit je sechzehn Informationsausgängen,

Fig. 3 ein Impulsdiagramm zu den Schaltungsanordnungen nach den Fig. 1 und 2.

In Fig. 1 ist das als Aufzeichnungsträger verwendete elektrosensitive Papier mit 20 bezeichnet. Zur Aufzeichnung der Informationen auf das elektrosensitive Papier 20 dient eine Gruppe 21 von sechzehn nebeneinander angeordneten Schreibelektroden S₀, S₁, S₂,...S₁₅, die elektrisch gegeneinander isoliert sind. Die Schreibelektroden S₀, S₁, S₂,... S₁₅ werden über Schreibtransistoren T₀, T₁, T₂,... T₁₅ angesteuert. Die Kollektoren der Schreibtransistoren sind dabei an die Schreibelektroden, die Emitter der Schreibtransistoren an Masse angeschlossen. Das elektrosensitive Papier 20 ist über einen Widerstand 26 an die Schreibspannung von —35 Volt gelegt. Der Elektrodcngruppe 21 ist ein Demultiplexer 31 zugeordnet. Der Demultiplexer 31 ist mit 16 Informationsausgängen versehen, die mit 0, 1, 2,...15 bezeichnet sind, und hat ferner "ier als Informationseingänsje dienende '

Binäreingänge A₁, B_x, C₁, D_x und zwei Freigabeein- _< gängc Gj₁, und G, ,.Der Demultiplexer 31 kann dabei ein handelsüblicher, in integrierter Technik'ausge- ' führter TTL-Dcmultiplcxer sein. Die Informations-> ~. ausgängc 0, 1, 2,... 15 des Demultiplexers 31 sind -

ίο über Schutzwiderstände ¹A₀, R_x, R₂,... R₁₅ an die Ba- '

, sen der Schreiblransistoren^To," T₁, T₂,...T_XS ange- -, schlossen

Ferner ist ein mit zvei Eingangen E₁ „und E₁J₃VCT-schenes NAND-Gatter N₀ vorgesehen. Der Ausgang

P₀ dieses NAND-Gatters N₀ ist an den Eingang 41 eines Mono-Flops 40 angeschlossen, dessen Ausgangsimpulse eine veränderbare Impulsdauer t_s haben, wobei diese Impulsdauer an einem nicht dargestellten Potentiometer einstellbar ist. Der Ausgang 42 des Mono-Flops 40 ist an den ersten Freigabeeingang G₁, des Demultiplexers 31 angeschlossen. Der zweite Eingang E₂₀ des NAND-Gatters N₀ ist an den Takteingang 51 eines 4-Bit-Binärzählers 50 angeschlossen, dessen Informationsausgänge A₀, B₀, C₀, D₀ an die

Informationseingänge A_x, B₁, C₁, D_x des Demultiplexers 31 angeschlossen sind. Der zweite Freigabeeingang G₂, des Demultiplexers 31 ist an Masse gelegt und som'^;t mit einem 0-Signal beaufschlagt. Ferner ist noch ein zweiter Mono-Flop 60 vorgesehen, dessen

nicht invertierender Ausgang 61 an den Reset-Eingang 52 des 4-Bit-Binärzählers 50 angeschlossen ist. Die Wirkungsweise der Anordnung nach Fig. 1 ist folgende: Die auf das elektrosensitive Papier aufzuzeichnenden Bild-Informationen werden an den ersten Eingang £_I0 des NAND-Gatters N₀ gelegt (Fig. 3, zweite Zeile). Am zweiten Eingang E₂₀ des NAND-Gatters N₀ liegt ein von außen angelegter Schreibtakt c_P, der auch den 4-Bit-BinärzähIer 50 ansteuert. Die am Ausgang P₀ des NAND-Galters N₀

Hegenden Impulse werden im Mono-Fl^p 40 in ihrer Impulsdauer auf einen Wert verkürzt, der der Einschaltdauer t_s jeder einzelnen Schreibelektrode S₀, S₁, S₂,... S₁₅ entspricht, wobei dieser Wert an dem in c. r Zeichnung nicht dargestellten Potentiometer einstcll-

bar ist. Diese Dauer t_s der am Ausgang 42 des MonoFlops 40 entstehenden Impulse wird so eingestellt, daß sie kürzer ist als die Zeit, nach der der Ausbrennvorgang von alleine beendet wäre. Diese am Ausgang 42 des Mono-Flops 40 abgenommenen Impulse wer-

den an den ersten Freigabeeingang G_{1 1} des Demultiplexers 31 gelegt, während an dem zweiten Freigabeeingang G₂₁ ein 0-SignaI liegt. Der Schreibtakt c_P steuert gleichzeitig den 4-Bit-Binärzähler 50 so an, daß sich an seinen Ausgängen A₀, B₀, C₀, D₀ alle

sechzehn möglichen, in logischer Folge ablaufenden Zustände ergeben. Diese Ausgangsimpulse des 4-Bit-Binärzählers 50 werden auf die Informationseingänge A₁, B₁, C₁, D₁ des Demultiplexers 31 gegeben. Dadurch wird erreicht, daß an den Informationsaus-

gangen 0,1,2,... 15 des Demulitplexers 31 nacheinander im Takt der am ersten Freigabeeingang G_Xjl liegenden Schreibimpulse jeweils für die Dauer t_? sines einzelnen Impulses ein O-Signal liegt. Dabei erscheint ein Schreibimpuls nur an denjenigen infonna-

tionsausgängen, die gleichzeitig die durch das Videosignal bestimmte Information erhalten. Die an den Informationsausgängen 0,1,2,... 15 des Demultiplexers 31 entstehenden Schreibimpulse werden

üb sei

tr< ,eii

S z-P E

P ι ί ί.

über die Schutzwiderstände R₀, R₁, R₁,... R₁₅ den Basen der Schrcibtransistoren T₀, T₁, T₂,...,T₁₅ zugeführt, die fur die Dauer r_t der Impulse die Schrcibspannung durchschalten Nachdem 'alle Schreibelektrode η S₀, S₁, S₁,...Si₅ durchlaufen sind, wird durch einen Rcsct-Impuls, der im Mono-Flop 60 seine dcfimci te Dauer erhalt, der 4-Bit-Binar7ahlcr 50 in den Aic.gangs7ustand 7uruckgesetzt. Der Startimpuls fur d«is Mono-Flop 60 kann z.B 'nach dem Durchlaufen aller Schreibelcktroden S₀, S_x,¹ S₁, /S₁₅ am Ausgang eines UND-Gatters abgenommen werden, dessen Eingange mit samtlichen Ausgangen des Binarzählers 50 verbunden sind.

Fig. 2 zeigt ein zweites Ausführungsbeispiel einer Schaltungsanordnunggemäßder Erfindung. Zur Aufzeichnung der Informationen auf das elektrosensitive Papier 20 sind hier fünf nebeneinander angeordnete Elektrodcngruppen 21.22,23,24,25 vorgesehen, die je sechzehn nebeneinander angeordnete Schreibelekiniden enthalten,die elektrisch gegeneinander isoliert sind. Die Schreibelcktroden der ersten Gruppe 21 sind mit .V₀j, S₁₁, ^₂,,....5,5, bezeichnet, die der zweiten Gruppe 22 mit S₀,, S_{1 2}, S₂₂,...S₁₅₁. ... die der fünften Gruppe 2a mit S_0J, S_u, S₂₅,...S₁₅₅. Die Schreibelektrodcn S₀₁, S₁,,...S₁₅, jeder Gruppe werden über Schreibtransistoren T₀,, T,,, T₁,,... T₁₅, angesteuert, wobei i die Werte 1,2,3,4 und 5 annimmt, je nachdem, ob sich die Schreibelektrode bzw. der Schreibtransistor in der ersten Gruppe 21, der zweiten G/uppe 22, der dritten Gruppe 23 usw. befindet. Die Kollektoren der Schreibtransistoren sind dabei an die Schrcibelektroden, die Emitter der Schreibtransistoren an Masse angeschlossen. Das elektrosensitive Papier 20 ist über einen Widerstand 26 an die Schreibspannung von -35 Volt gelegt. Jeder der fünf Elektrodengruppen 21, 22, 23, 24, 25 ist einer von fünf gleichen Demultiplexern 31,32,33,34, 35 zugeordnet. Jeder Demultiplexer ist dabei mit zwei Freiga- £,, versehenen NAND-Gattern N₁, N₁, N₃, N₄ und N₅ zugeordnet, deren Ausgänge mit P₁ bezeichnet sind (/ = 1 bis 5) Der erste Freigabeeingang G₁₁ "des eV-stcn Demultiplexers*31~ist dabei an den Au'gang P₁

des* NAND-GaHCrS₁TV₁; der ersten'Freigabeeingang

'G|'₂ 'des zweiten Demultiplexers 32'an den Ausgang

P₁ des NAND-Gatters Λ'₂; der erste' Freigabeeingang

G₁ j des dritten Demultiplexers 33 an den'Ausgang

,PridesNAND-Gatters Nj,"der erste Freigabeeingang

ίο "G, ₄'des vierten Demultiplexers^ anMen Ausgang P₄ des NAND-Gatters N₄ und der erste Freigabeeingang G₁₅ des fünften Demultiplexers 35 an den Ausgang P₅ des NAND-Gatters N₅ angeschlossen. Jeweils der erste Eingang E₁₁ der fünf NAND-Gatter N₁, N₂,

»5 N₃, N₄, N₅ ist an den Ausgang 42 des Mono-Flops 40 angeschlossen.

Ferner sind drei Flip-Flops F₁, F₁ und F₃ vorgesehen. Der Eingang 70 des ersten Flip-Flops F₁ ist an den Ausgang D₀ des 4-Bit-Binärzählers 50 ange-

ao schlossen. Der Eingang 80 des zweiten Flip-Flops F₁ ist an den nicht invertierenden Ausgang Q₁ des ersten Flip-Flops F₁ angeschlossen. Der Eingang 90 des dritten Flip-Flops F₃ ist an den nicht invertierenden Ausgang Q₂ des zweiten Flip-Flops F₂ angeschlossen. Der

invertierende Ausgang Q^ des dritten Flip-Flops F₃ ist an den zweiten Freigabeeingang G_2i3 des fünften Demultiplexers 35 angeschlossen. Der nicht invertierende Ausgang Q₃ des dritten Flip-Flops F₃ ist an die zweiten Freigabeeingänge G₂₁, G₂₂, G_2>3, G₂₄ der

übrigen vier Demultiplexer 3li 32,33,34 angeschlossen. Der zweite Eingang E_1x des NAND-Gatters TV₁ ist an den invertierenden Ausgang Q₁ des ersten Flip-Flops F₁ angeschlossen. Der dritte Eingang E₃₁ des NAND-Gatters N₁ ist an den invertierenden Ausgang Q₂ des zweiten Flip-Flops F₂ angeschlossen. Der zweite Eingang E₂₂ des NAND-Gatters N₁ ist an den nicht invertierenden Ausgang Q₁ des ersten Flip-Flops F₁ angeschlossen. Der dritte Eingang E₃₁ des

beeingängen G₁ „ G₂, und mit vier binären Informa- NAND-Gatters N₁ ibt an den invertierenden Ausgang ' ' ~ - - ' 4° Qz des zweiten Flip-Flops F₂ angeschlossei. Der

zweite Eingang E₁₃ des NAND-Gatters N₃ ist an den invertierenden Ausgang Q₁ des ersten Flip-Flops F₁ angeschlossen. Der dritte Eingang E₃₃ des NAND-Gatters N₃ ist an den nicht invertierenden Ausgang

Qi des zweiten Flip-Flops F₂ angeschlossen. Der zweite Eingang E₁₄ des NAND-Gatters N₄ ist an den nicht invertierenden Ausgang Q₁ des ersten Flip-Flops F₁ angeschlossen. Der dritte Eingang E₃₄ des NAND-Gatters N₄ ist an den nicht invertierenden Ausgang Q₂ des zweiten Flip-Flops F₂ angeschlossen. Der zweite Eingang E₂^₅ des NAND-Gatters N₅ ist an den nicht invertierenden Ausgang Q₃ des dritten Flip-Flops F₃ angeschlossen. Der dritte Eingang E₃^ des NAND-Gatters N₅ ist durch Anlegen an die Betriebsspannung U_1x mit einem 1-Signal beaufschlagt. Ferner ist ein zweiter Mono-Flop 60 vorgesehen. Der nicht invertierende Ausgang 61 des Mono-Flops 60 ist an den Reset-Eingang 52 des 4-Bit-Binärzählers 50 angeschlossen. Der invertierende Ausgang 62 des

Mono-Flops 60 ist an die Reset-Eingänge 71, 81, 91 der Flip-Flops F₁, F₂, F₃ angeschlossen.

Die Wirkungsweise der Anordnung nach Fig. 2 ist folgende:

Die auf das elektrosensitive Papier aufzuzeichnenden Bild-Informationen werden an den ersten Eingang E_{1 0} des NAND-Gatters N₀ gelegt. Eir. solches Videosignal ist in derzweiten Zeile vonFig. 3 alsBei-

tionseingängen A₁, B₁, C₁, D₁ versehen, wobei ί die Werte 1,2,3,4,5 annimmt, je nachdem, ob der Demultiplexer der ersten Elektrodengruppe 21, der zweiten Elektrodengruppe 22, der dritten Elektrodengruppe 23 usw. zugeordnet ist. Jeder der Demultiplexer hat ferner sechzehn Informationsausgänge, die jeweils mit 0,1,2,... 15 bezeichnet sind. Diese Informationsausgänge sind jeweils über Schutzwiderstände R«.,. ^Ri.„ R₂.,' -Rim ^{an die} Basen der Schreibtransistoren T₀₁, T_x , T_2i,...T_i5i angeschlossen.

Ferner ist ein mit zwei Eingängen E₁₀, E_{2 0} versehenes NAND-Gatter N₀ vorgesehen. Der Ausgang P₀ dieses NANL -Gatters N₀ ist an den Eingang 41 eines Mono-Flops 40 angeschlossen, dessen Ausgangsimpulse eine veränderbare Impulsdauer t_s haben, wobei diese Impulsdauer an einem nicht dargestellten Potentiometer einstellbar ist. Der zweite Eingang E_{2 0} des NAND-Gatters N₀ ist an den Takteingang 51 eines 4-Bit-Binärzählers 50 angeschlossen, dessen Informationsausgänge mit A₀, B₀, C₀ und D₀ bezeichnet sind. Diese Informationsausgänge sind an die Informationseingänge A₁, B₁, C, D₁ sämtlicher Demultiplexer 31, 32, 33, 34, 35 angeschlossen, wobei jeweils der Ausgang A₀ mit sämtlichen Eingängen A₁ (i = 1 bis 5), der Ausgang C₀ mit sämtlichen Eingängen C₁ (i = 1 bis 5) und der Ausgang D₀ mit sämtlichen Eingängen D₁ (/' = 1 bis 5) verbunden ist.

Jedem der fünf Demultiplexer 31, 32, 33, 34, 35 ist eines von fünf jeweils mit drei Eingängen E_u, E₂ „ spiel dargestellt. Am zweiten Eingang E_xo des

609 685/2Π

NAND-Gatters yV₀ liegt ein von außen angelegter Schrcitakt c_f, der auch den 4-ßit-Binärzählcr 50 ansteuert. Die am Ausgang P_u des NAND-Gatters N₁₁ liegenden Impulse werden im Mono-Flop 40 in ihrer Impulsdauer auf einen Wert verkürzt, der der Einschaltdauer t_s jeder einzelnen Schreibelektrode S₀, S₁, S₂,... S₁₅ entspricht, wobei dieser Wert an dem in der Zeichnung nicht dargestellten Potentiometer einstellbar ist. Diese Dauer l_s der am Ausgang 42 des Mono-Fiops 40 entstehenden Impulse wird so eingestellt, daß sie kurzer ist als die Zeh, nach der der Ausbrennvorgang von alleine beendet wäre. Diese am Ausgang 42 des Mono-Fiops 40 abgenommenen Impulse werden an die ersten Eingänge E_x, der NAND-Gatter N₁ gelegt, deren Ausgänge P, an die ersten Freigabecingängc G₁₁ der Demultiplexer angeschlossen sind.

Der Schreibtakt c_P steuert gleichzeitig den 4-Bit-Binärzähler 50 so an, daß sich an seinen Informationsausgängen A₀, B₀, C₀, D₀ alle sechzehn möglichen, in logischer Folge ablaufenden Zustände ergeben. Diese Ausgangsimpulsc des 4-Bit-Binärzählers 50 werden auf die jeweils parallel geschalteten Informationseingänge A₁, B₁, C₁, Dj der Demultiplexer 31,32, 34,35gegeben. Lägen an den beiden Freigabeeingängen G₁₁, und G₂ , der Demultiplexer dabei gleichzeitig 0-Signale, so wurden die Informationsausgänge 0, 1, 2,. ..15 der Demultiplexer 31,32,33,34,35 nacheinander im Takt der Schreibimpulse jeweils für die Dauer (_s eines einzelnen Impulses mit einem 0-Signal beaufschlagt. Es würden also gleichzeitig an den Ausgängen 0 aller Demultiplexer 0-Signale anliegen, danach an allen Ausgängen 1, danach an allen Ausgängen 2, usw., bis beim sechzehnten Schreibimpuls an allen Ausgängen 15 0-Signalc liegen und danach wieder an allen Ausgängen 0. .

Durch die Flip-Flops F₁, F₁ und F_} werden nun

aber die zweiten Frcigabeeingänge G₁^ der Demultiplexer so geschaltet, daß jeweils nur ein Demultiplexer freigegeben wird. Die am Ausgang 4"*, des Mono-Flöps 40 liegenden Signale werden dabei in den NAND-Gattern N₁ mit den Ausgangssignalen der Flip-Flops

ίο F₁, F₁, Fj verknüpft und auf die erslen Frdigabiieingänge G_UI der Demultiplexer gegeben. Dadurchι wird erreicht, daß nur der Ausgang eines Demultiplexers schreibt.derdurch die Zahler 50, F₁, F₁, /^angewählt wurde und gleichzeitig die durch das Videosignal bcstimmte Information erhall. Die an den Informationsausgangcn 0,1, 2,.. 15 der Demultiplexer 31,32,33. 34,35 entstehenden Schreibimpulse wurden über die Schutzwiderstande R₁₁₁. R₁₁, R₁,,. Ä,,, den Basen der Schreibtransistoren 7'_0/. T₁₁, T_Zj,'..r_iS, zuge-

fuhrt, die fur die Dauer /_s der Impulse die Schreibspannung durchschalten. Nachdem die Schreibelektroden S₀,. S₁,, S₂,....S₁₅, aller Gruppen 21, 22, 23, 24,25 durchlaufen sind, im gewählten Ausführungsbeispiel also nach achtzig Takten, werden durch einen

as Rest-Impuls, der im Mono-Flop 60 seine definierte Dauer erhalt, alle Zähler 50, F₁, F₂, F, in den Ausgarigszustand zurückgesetzt.

Die in der Beschreibung verwendeten Bezeichnungen 1 -Signal und O-Signal werden in der Digitaltech-

nik verwendet. Ein 1 -Signal bezeichnet ein Potential, das in der Größenordnung der Betriebsspannung liegt, und ein O-Signal ein Potential, das ungefähr dem Massepotential entspricht.

Hierzu 3 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Verfahren zur Aufzeichnung-von Bild-Informationen auf elektrosensitives Papier, insbesondere auf Registriermetallpapier, unter Verwendung einer Gruppe von einzelnen Schreibelektroden, die elektrisch gegeneinander isoliert sind und je einzeln über einen steuerbaren Schalter nacheinander angesteuert werden, dadurch gekennzeichnet, daß die Steuerung der Schreibelektroden durch binäre Signale erfolgt, wobei diese binären Signale in einer Decodierschaltung (31 bis 35) decodiert werden, so daß jedes der einzelnen binären Signale einem der steuerbaren Schalter (T)am Ausgang der Decodierschaltung

^zugeordnet ist und die Einschaltdauer jeder einzelnen Schreibelektrode kürzer gewählt wird als die Zeit, nach der der Ausbrennvorgang von alleine beevi-let ist.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Gruppe (21) von nebeneinander angeordneten Schreibelektroden (S₀, S₁, S₂, ...S₁₅) ein Demultiplexer (31) zugeordnet wird, dessen Anzahl an Infoimationsausgängen (0, 1, 2,... 15) gleich der Anzahl der Schreibelektroden (S₀, S₁, S₂,...S₁₅) der Elektrodengruppe (21) ist, daß die auf das elektrosensitive Papier aufzuzeichnenden Bild-Informationen an den ersten Eingang (E₁₀) ei; zs mit zwei Eingängen (£_lt0, £2,0) versehenen NAND-Gatters (N₀) gelegt werden und durch an den zweiten F ingang (E₂₀) dieses NAND-Gatters (N₀) gelegte, in gleichen Zeitabständen aufeinanderfolgend* Taktimpulse (c_P) gerastert werden, daß die am Ausgang (P₀) dieses NAND-Gatters (N₀) liegenden gerasterten Informationen an einen Freigabeeingang (G₁₁) des Demultiplexers (31) gelegt werden, daß die am zweiten Eingang (E₂₀) des NAND-Gatters (N₀) liegenden Taktimpuise (c_p) außerdem an den Takteingang (51) eines Binärzählers (50) gelegt werden, daß die an den Informationsausgängen (^A-o: ^Bo-. ^ce- ^Do) ^des Binärzählers (50) entstehenden Impulse an die Informationseingänge (A_x, B_x, C_x, D_x) des Demultiplexers (31) gelegt werden und daß die an den Informationsausgängen (0,1, 2,... 15) des Demultiplexers (31) entstehenden Schreibimpulse den Steuerelektroden der steuerbaren Schalter (T₀, T_x, T₂,... T_!5) zugeführt werden.

3. Schaltungsanordnung zur Durchführung des Verfahrens nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß zwischen den Ausgang (F₀) des NAND Gatters (N₀) und den Freiaabeeingang (G₁₁) des Demultiplexers (31) ein Mono-Flop (40) mit einstellbarer Dauer (/_s) seiner Ausgangsimpulse gelegt ist.

4. Schaltungsanordnung nach Anspruch 3 zur Aufzeichnung von Bild-Informationen unter Verwehdung von fünf nebeneinander angeordneten Elektrodengruppen (21,22,23,24,25), vor denen jede dieselbe Anzahl von Schreibelektroden (S₀₁, S₁₁, S₂I,...S₁₃,) hat, dadurch gekennzeichnet, daß jeder der fünf Elektrodengruppen (21,22,23, 24, 25) einer von fünf gleichen jeweils mit zwei Freigabeeingängen (G₁,, G₂₁) versehenen Demultiplexern (31,32, 33, 34, 35) zugeordnet ist, wobei die Informationsausgänge (A₀, B₀, C₀, D₀) des Bi-

närzählers (50) an die Informationseingänge (A₁, B₁, C₁, D₁) aller fünf Demultiplexer (31, 32, 33, 34, 35) angeschlossen sind und wobei ferner die Informationsausgänge (0,1,2,... 15) der fünf Demultiplexer (31, 32, 33, 34, 35) mit den Schreibelektroden (S₀„ S₁,, S_2-1-,...S₁₅;) je einer Elektrodengruppe (2l, 22, 23, 24, 25) verbunden sind, daß jedem der fünf Demultipie-ef (31,32,33,34, ' 35) eines von fünf jeweils mii Ungängen(Ej „ E₂ i, E₃ i) versehenen NAND-uattern (JV₁, N₁, N₃ ^-' NvN₅) zugeordnet ist, wobei die ersten Freigabeeingänge (G₁₁) der Demultiplexer (31, 32, 33,34,35) jeweils an den Ausgang (P₁) eines dieser NAND-Gatter (N₁) angeschlossen sind, daß jeweils der erste Eingang (E_1-1-) dieser fünf NAND-Gatter (N₁) an den Ausgang (42) des Mono-Flops (40) angeschlossen ist, daß ferner drei Flip-Flops (F₁, F₁, F₃) vorgesehen sind, daß der Eingang (70) des ersten Flip-Flops (F₁) an den Ausgang höchster Wertigkeit (D₀) des Binärzählers (50) angeschlossen ist, daß der Eingang (80) des zweiten Flip-Flops (F₂) an den nicht invertierenden Ausgang (Q₂) des zweiten Flip-Flops (F₂) angeschlossen ist, daß der invertierende Ausgang (Q₃) des dritten Flip-Flops (F₃) an den zweiten Freigabeeingang (G₂₄) des fünften Demultiplexers (35) angeschlossen ist, daß der nicht invertierende Ausgang (Q₃) des dritten Flip-Flops (F₃) an die zweiten Freigabeeingänge (G₂₁, G₂₂, G_2j, G₂₄) der übrigen vier Demultiplexer (31, 32, 33, 34,'35) angeschlossen ist, daß der zweite Eingang (E₂₁) des dem ersten Demultiplexer (31) zugeordneten NAND-Gatters (N₁) an den invertierenden Ausgang (δι) ^des ersten Flip-Flops (F₁) angeschlossen ist, daß der dritte Eingang (E₃₁) dieses NAND-Gatters (N_x) an den invertierenden Ausgang (^2) des zweiten Flip-Flops (F₂) angeschlossen ist, daß der zweite Eingang (E₂^) des dem zweiten Demultiplexer (32) zugeordneten NAND-Gatters (N₂) an den nicht invertierenden Ausgang (O₁) des ersten Flip-Flops (F₁) angeschlossen ist, daß der dritte Eingang (E₃,) dieses NAND-Gatters (N₁) an den invertierenden Ausgang ((£2)^dcs z^siiS" Flip-Flops (Fj) angeschlossen ist, daß der zweite Eingang (E₂,) des dem dritten Demultiplexer (33) zugeordneten NAND-Gatters (N₃) an den invertierenden Ausgang (Q_x) des ersten Flip-Flops (F₁) angeschlossen ist, daß der dritte Eingang (E_3-3) dieses NAND-Gatters (N₃) an den nicht invertierenden Ausgang (Q.) des zweiten Flip-Flops (F₂) angeschlossen ist, daß der zweite Eingang (E_{2 4}) des dem vierten Demultiplexer (34) zugeordneten NAND-Gatters (/V₄) an den nicht invertierenden Ausgang (Q₁) des ersten Flip-Flops (/·,) angeschlossen rai, daS an dritte Eingang (E₃₄) dieses NAND Gatters (N₄) an den nicht invertierenden Ausgang (Q₁) des zweiten Flip-Flops (F₂) angeschlossen ist, daß der zweite Eingang (E_u) des dem fünften Demultiplexer (35) zugeordneten NAND-Gatters (N₅) an den nicht invertierenden Ausgang (O₃) des driften Flip-Flops (Fj) angeschlossen ist und daß der dritte Eingang (E₃,) dieses NAND-Gatters (N₅) durch Anlegen an die Betriebsspannung ( U_n) mit einem !-Signal beaufschlagt ist.

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß sowohl die Schreibelektroden als auch die Schreibtransistoren als auch die Dc-

¹I

multiplexer unmittelbar auf dem Elektrodenkamm angeordnet sind.

Die Erfindung betrifft eh; Verfahren zur Aufzeichnung von Bild-Informationen auf elektrosensitives Papier, insbesonder auf Registriermetallpapier, unter Verwendung einer Gruppe von einzelnen Schreib- <r' ' öden, die elektrisch gegeneinander isoliert sind und je einzeln über einen steuerbaren Schalter nacheinander angesteuert werden.

Es sind bereits Verfahren dies?'.' J^i bekannt, bei denen eine oder mehrere Gruppe.' v-Jn Schreibelektroden als sogenannter EieVi-oaenfcamm ausgebildet sind. Eine sequentielle Ansteuerung dieser Schreibelektroden ist aus de J^O-PS 2779654 bekamt. Es ist dort jedoch eine sehi aufwendige analoge Schaltung beschrieben, um diese sequentielle Ansteuerung der Schreibelektroden zu erreichen. Es sind eine Vielzahl von Schwingkreisen- entsprechenu der Zahl der Schreibelektroden - nötig, was bei einer größeren Zahl von Schreibelektroden zu Abstimmungsschwierigkeiten führen kann. Geringe Veränderungen in der Steuerfrequenz, z.B. durch Temperatureinflüsse, hätten zur Folge, daß falsche Schreibelektroden angesteuert würden. Um dies zu verhindern, muß ein großer Aufwand zur Frequenzstabilisierung und in der Abstimmung und Trennschärfe der einzelnen Schwingk-eise getrieben werden. Die Anordnung wird dadurch insbesondere für kleine Büromaschinen zu aufwendig. Weiterhin ist aus der DT-AS 1412141 die Ansteuerung der Schreibelektroden mittels binärer Signale bekannt, und zwar mittels zweier, nicht codierter binärer Signalfolgen, die zeitlich aufeinander abgestimmt sein müssen. Gegenüber einer codierten Signalfolge mit Dekodierschaltung, die keine weitere Signalfolge benötigt, bringt die Lösung mitte!s zweier Signalfolgen Schwierigkeiten in der exakten zeitlichen Abstimmung, was wiederum zu Ungenauigkeiten in der Aufzeichnung führen kann. Die Ansteuerung der Schreibelektroden erfolgt in der Anordnung dieser Druckschrift zum Teü nacheinander und zum Teil auch gleichzeitig Die gleichzeitige Ansteuerung der Schreibelektroden bringt den Nachteil der Gefahr einer Brückenbildung zwischen den einzelnen Schreibelektroden mit sich. Da die Aufzeichnung hie·· mittels eines fotosensitiven Verfahrens erfolgt; ist die Problematik des Ausbrennvorgangs darüber hinaus nicht angesprochen.

Die Aufgabe der Erfindung ist es demnach, diese Nachteile zu beseitigen, d.h. ein Verfahren zu entwikkeln, das bei geringem Aufwand eine sichere und exakte Ansteuerung der Schreibelektroden gewährleistet und doch gleichzeitig duich sequentielle Steuerung dieser Schreibtlektroden den Nachteil der Brückenbildung beim Ausbrennvorgang verhindert.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Steuerung der Schreibelektroden durch binäre Signale erfolgt, wobei diese binären Signale in einer Decodierschaltung decodiert werden, so daß jedes der einzelnen binären Signale einem der steuerbaren Schalter am Ausgang der Decodierschaltung zugeordnet ist und die Einschaltdauer jeder einzelnen Schreibelektrode kürzer gewählt wird als die Zeit, nach der der Aasbrennvorgang von alleine beendet ist.

Eine bevorzugte Ausgestaltung des erfindungsgemäEen Verfahrens besteht darin, daß der Gruppe von nebeneinander angeordneten Schreibelektroden ein Demultiplexer zugeordnet wird, dessen Anzahl an Informationsausgängen gleich der Anzahl der Schreibelektroden der Elektrodengruppe ist, daß die auf das elektrosensitive Papier aufzuzeichnenden Bild-Informationen an den ersten Eingang eines mit zwei tin-ίο gangen versehenen NAND-Gatters gelegt werden und durch an den zweiten Eingang dieses NAND-Gatters gelegte, in gleichen Zeitabständen aufeinanderfolgende Taktimpulse gerastert werden, daß die am Ausgang dieses NAND-Gatters liegenden gerasterten Informationen an einen Freigabeeingang des Demultiplexers gelegt werden, daß die am zweiten Eingang des NAND-Gatters liegenden Taktimpulse außerdem an den Takteingang eines Binärzählers gelegt werden, daß die an den informaüonsausgängen

ao des Binärzählers entstehenden Impulse an die Informationseingänge des Dem"ltinlexers gelegt werden und daß die an den Informauonsausgängen des Demultiplexers entstehenden Schreibimpulse den Steuerelek'.roden der steuerbaren Schalter zugeführt wer-

*5 den. Die Schreibzeit ist hierbei gleich der Dauer der ar. den zweiten Eingang des NAND-Gatters gelegten Taktimpulse. Da diese Zeit kleiner ist als die bis /um Einsetzen des nächsten Taktimpulses verstreichende Zeit, ist gewährleistet, daß die einzelnen Schreibelektroden der Elektrodengruppe nacheinander angesteuert werden.

In Weiterbildung der Erfindung ist es vorteilhaft, zwischen den Ausgang des NAND-Gatters und den Freigabeeingang des Demultiplexers einen Mono-Flop mit einstellbarer Dauer seiner Ausgangsimpulse zu legen. Die Schreibzeit ist dann gleich dieser einstellbaren Dauer i_s der Ausgangsimpulse des MonoFlops. Die hierdurch mögliche Veränderung der Schreibzeit erlaubt auch eine Veränderung der Punktgröße und damit des Schwärzungsgrades, so daß eine Grauwertaufzeichnung möglich ist.

Die Erfindung betrifft ferner eine Schaltungsanordnung zur Aufzeichnung von Bild-Informationen unter Verwendung von fünf nebeneinander angeordneten Elektrodengruppen, von denen jede dieselbe Anzahl von Schreibelektroden hat. Eine derartige Schaltungsanordnung soll so ausgebildet werden, daß diese Elektrodengruppen und die einzelnen Schreibelektroden innerhalb jeder dieser Elektrodengruppen nacheinander angesteuert werden und daß gleichzeitig die Einschaltdauer jeder einzelnen Schreibelektrode kürzer ist als die Zeit, nach der der Ausbrennvorgang von alleine beendet ist. Erfindungsgemäß wird dies dadurch erreicht, daß jeder der fünf Elektrodengruppen einer von fünf gleichen, jeweils mit z*vei Frpigaheeingängen versehenen Demultiplexern zugeordnet ist, wobei die Informationsausgänge des Binärzählers an die Intormationseingänge aller fünf Demultiplexer angeschlossen sind und wobei ferner die Informationsausgänge der fünf Demultiplexer mit den Schreibelektroden je einer Elektrodengruppe verbunden sind, daß jedem der fünf Demultiplexer eines von fünf jeweils mit drei Eingängen versehenen NAND-Gatters zugeordnet ist, wobei die ersten Freigabeeingänge der Demultiplexer jeweils an den Ausgang eines dieser NAND-Gatter angeschlossen sind, daß jeweils der erste Eingang dieser fünf NAND-Gatter an den Ausgang des Mono-Flops angeschlossen