CH631298A5 - Integrierte logische schaltung. - Google Patents

Description

Die Erfindung betrifft eine integrierte logische Schaltung nach dem Oberbegriff des Anspruchs 1.

Eine solche, der Mikroelektronik angehörende Schaltung so weist einen hohen Integrationsgrad auf und kann vorzugsweise in digitalen Recheneinrichtungen, beispielsweise in Mikroprozessoren, verwendet werden.

Es sind integrierte logische Schaltungen bekannt, die ein Paar von Bipolartransistoren komplementären Leitungstyps ss enthalten, von denen einer ein Schalttransistor ist und der andere die Funktion eines Stromgenerators übernimmt, die als sogenannte «Injektionsschaltungen» bekannt sind.

Bei einer bekannten integrierten logischen Schaltung der im Oberbegriff des Anspruchs 1 genannten Art weist der «o Stromgenerator einen Bipolartransistor auf. Diese bekannte Schaltung benötigt eine relativ hohe Speisespannung, um eine relativ hohe Schaltarbeit zu leisten. Die Ursache ist die Verwendung eines Bipolartransistors als Stromgenerator, der keinen hohen Emitter-Kollektor-Stromverstärkungsfaktor, jedoch es eine relativ hohe Öffnungspannung des Emitterüberganges von etwa 0,7 V aufweist.

Es ist ein Zweck der Erfindung, die Speisespannung und den

Wert der Schaltarbeit einer integrierten Schaltung zu reduzieren.

Der Erfindung liegt die Aufgabe zugrunde, eine integrierte logische Schaltung zu entwickeln, bei der als Stromgenerator ein Element verwendet wird, welches es gestattet, die Speisespannung und den Betrag der Schaltarbeit der integrierten Schaltung zu vermindern, ohne dass dadurch deren Herstellung komplizierter und der Flächenbedarf der Schaltung grösser wird.

Die gestellte Aufgabe wird erfindungsgemäss durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.

Zur Erweiterung der Funktionsmöglichkeiten der integrierten logischen Schaltung ist eine bevorzugte Ausführungsform gemäss Anspruch 2 zweckmässig.

Um integrierte logische Schaltungen mit mehreren Eingängen zu schaffen, empfiehlt sich eine bevorzugte Ausführungsform des Erfindungsgegenstandes gemäss Anspruch 3.

Eine bevorzugte Ausführungsform für die Herstellung der Halbleiterstruktur der erfindungsgemässen integrierten logischen Schaltung ist im Anspruch 4 gekennzeichnet.

An Hand der Zeichnungen werden Ausführungsbeispiele des Erfindungsgegenstandes näher erläutert. Es zeigen:

Fig. 1 ein Prinzipschaltbild einer integrierten logischen Schaltung als Inverter,

Fig. 2 ein Prinzipschaltbild einer integrierten logischen Schaltung als Gatter,

Fig. 3 eine schematische Draufsicht auf eine Halbleiterstruktur des in der Fig. 2 gezeigten Gatters,

Fig. 4 ein Prinzipschaltbild eines Gatters mit zwei Eingängen,

Fig. 5 ein Prinzipschaltbild eines Gatters mit drei Eingängen,

Fig. 6 eine schematische Ansicht einer Halbleiterstruktur eines Inverters mit einem Stromgenerator in Form eines Feldeffekttransistors mit einem Horizontalkanal im Vertikalschnitt und

Fig. 7 eine der Fig. 6 entsprechenden Halbleiterstruktur, jedoch mit einem Stromgenerator in Form eines Feldeffekttransistors mit einem Vertikalkanal.

Die Fig. 1 zeigt als einfachstes Ausführungsbeispiel das Prinzipschaltbild eines Inverters, der einen Feldeffekt-Schalt-transistor 1 mit einem n-leitenden Kanal und einen zum Schalttransistor 1 komplementären Feldeffekttransistor 2 mit einem p-leitenden Kanal aufweist. Der Feldeffekttransistor 2 dient als Stromgenerator. Die Schaltung weist eine Eingangselektrode 3 und eine Ausgangselektrode 4 sowie Elektroden 5 und 6 eines Speisestromkreises auf.

Das Gate 7 des Feldeffekttransistors 2 ist mit der Quelle 8 des Schalttransistors 1 verbunden. Die Quelle 9 des Feldeffekttransistors 2 ist mit der Elektrode 5 des Speisestromkreises verbunden. Die Senke 10 des Feldeffekttransistors 2 ist einerseits mit dem Gate 11 des Schalttransistors 1 und anderseits mit der Eingangselektrode 3 verbunden. Die Elektrode 6 des nicht dargestellten Speisestromkreises ist geerdet und einerseits mit dem Gate 7 des Feldeffekttransistors 2 und anderseits mit der Quelle 8 des Schalttransistors 1 verbunden. Die Senke 12 des Schalttransistors 1 ist mit der Ausgangselektrode 4 verbunden.

In Fig. 2 ist eine elektrische Prinzipschaltung eines komplizierteren Ausführungsbeispiels der vorliegenden logischen integrierten Schaltung dargestellt: NOR/NAND-Gatter. Dieses Gatter enthält im Unterschied zu dem in Fig. 1 wiedergegebenen Inverter ein zusätzliches Gate 11 ' im Transistor 1, das an eine zusätzliche Eingangselektrode 3' und an eine zusätzliche Senke 10' des Transistors 2 geschaltet ist.

In Fig. 3 ist schematisch eine bevorzugte Variante der Halbleiterstruktur eines logischen Gatters dargestellt, dessen elektrische Prinzipschaltung in Fig. 2 gezeigt ist.

3

631 298

In Fig. 3 und in den nachfolgenden, auf die Halbleiterstruk- ringern.

turen Bezug nehmenden Zeichnungen sind die Bezeichnungen Die in den Fig. 1,6 und 7 dargestellten logischen integrier-

die gleichen wie auch in den ihnen entsprechenden elektri- ten Schaltungen arbeiten wie folgt:

sehen Schaltungen. Die Quelle 8 und das Gate 7 sind mit dem Auf die Elektrode 6 und also auf die Quelle 8 des Transistors n-leitenden Substrat der integrierten Schaltung vereinigt. 5 1 und auf das Gate des Transistors 2 wird ein Potential 0 V, auf

Im Substrat ist ein p-leitendes Diffusionsgebiet erzeugt, das die Elektrode 5 und also auf die Quelle 9 des Transistors 2 eine die Funktion der Quelle 9 erfüllt. An dieses Gebiet stossen zwei geringe positive Spannung von 0,2 bis 0,5 V gegeben. Hierbei p-leitende Gebiete an, die als Kanäle 13 und 13' des Transistors fliesst über den Kanal 17 von der Quelle 9 zur Senke 10 des

2 dienen. An jedes dieser Gebiete stösst je ein p-leitendes Transistors 1 der Struktur in Fig. 6 ein Speisestrom. Der Transi-

Gebiet, die als Gates 11 und 11 ' des Transistors 1 und als Sen- stor 2 arbeitet im Betrieb eines Stromgenerators. Liegt an der ken 10 und 10' des Transistors 2 auftreten. In diesen Gebieten Eingangselektrode 3 eine einer logischen 0 entsprechende sind Metallkontakte erzeugt, die mit den Eingangselektroden 3 Spannung von 0 V an, so wird der Speisestrom über einen äus-

und 3' verbunden sind. Darüber hinaus sind im Substrat zwei seren (an die Elektrode 3 angeschlossenen und in Fig. 1 nicht n-leitende Gebiete erzeugt, deren eines die p-leitenden Gebiete gezeigten) Stromkreis auf «Erde» geschaltet. Hierbei liegt am zum Teil überdeckt, die Funktion der Senke 12 des Transistors 15 Gate 11 des Transistors 1 eine Spannung 0 V, und der steuer-

1 erfüllt und mit einem an die Ausgangselektrode 4 gekoppel- bare pn-Übergang 14 sperrt, während der Kanal 15 durch eine ten Metallkontakt versehen ist, während das zweite einen ohm- Raumladungsschicht dieses pn-Überganges 14 gesperrt ist. In sehen Kontakt mit dem Substrat bildet und mit der geerdeten diesem Fall ist der Transistor 1 gesperrt, und an der Ausgangs-

Elektrode 6 verbunden ist. elektrode 4 der integrierten Schaltung liegt eine Spannung

Ein anderes Ausführungsbeispiel der in Fig. 4 dargestellten 20 etwas kleiner (0,1 bis 0,4 V) als die Spannung an der Elektrode 5

logischen integrierten Schaltung enthält im Unterschied zu (falls an den Ausgang 4 der Eingang eines ähnlichen Elements dem in Fig. 1 gezeigten Ausführungsbeispiel zwei zusätzliche angeschlossen ist), d.h. eine einer L entsprechende Spannung,

Feldeffekttransistoren 13 von dem zum Schalttransistor 1 kom- an. Liegt an der Eingangselektrode 3 eine Spannung entspre-

plementären Leitungstyp, die hintereinander zwischen die chend L an, so schliesst sich der über den Kanal 17 des Transi-

Senke 10 des Transistors 2 und das Gate 11 des Transistors 1 25 stors 2 fliessende Strom über den steuerbaren pn-Übergang 14

geschaltet sind. Die Quelle des zweiten zusätzlichen Transi- des Transistors 1 ein. Hierbei wird am Gate 11 eine Spannung stors 13 ist mit einer zusätzlichen Eingangselektrode 3" ver- entsprechend L anliegen, und der Transistor 1 wird leitend,

bunden. während an der Ausgangselektrode 4 der integrierten Schal-

Die in Fig. 5 dargestellte integrierte Schaltung enthält zum tung eine Spannung entsprechend einer logischen 0 vorliegen

Unterschied zu der in Fig. 4 wiedergegebenen Schaltung einen 30 wird.

Transistor 2' mit zwei Senken 10 und 10', zwischen denen Das einfachste Ausführungsbeispiel der vorgeschlagenen einerseits und dem Gate 11 anderseits zwei zusätzliche parallel- integrierten Schaltung führt also eine logische Operation geschaltete Feldeffekttransistoren 13 von dem zum Schalttran- «Inversion» aus. Die im gegebenen Beispiel beschriebene inte-

sistor 1 komplementären Leitfähigkeitstyp eingefügt sind. An grierte Schaltung stellt das einfachste Element zum Aufbau das Gate 11 ist eine zusätzliche Eingangselektrode 3" ' geschal- 35 integrierter Grossschaltkreise für logische Schaltungen und tet_ Speichereinrichtungen dar, wobei sämtliche Quellen der ein-

Fig. 6 zeigt schematisch die Halbleiterstruktur eines Inver- fachsten Elemente auf einem gemeinsamen Substrat vereinigt ters, dessen elektrische Prinzipschaltung in Fig. 1 dargestellt ist. werden. Bei derartigen Einrichtungen erübrigen sich spezielle Der Schalttransistor 1 ist in Form einer Planarstruktur mit Massnahmen zur Isolierung einzelner Elemente. Die aus einer einem steuerbaren pn-Übergang 14, mit einem n-leitenden Ver- « Vielzahl der beschriebenen Invertern aufgebauten integrierten tikalkanal 15, einem p-leitenden Gate 11, einer mit einem n(p)- Grossschaltkreise können auf einem einkristallinen Halbleiterleitenden Substrat der integrierten Schaltung vereinigten substrat ohne eine Epitaxialschicht realisiert werden.

Quelle 8 realisiert. Der Stromgenerator ist in Form einer Feld- In der Halbleiterstruktur nach Fig. 7 ist der Transistor 2

effektstruktur mit einem steuerbaren pn-Übergang 16 und (Stromgenerator) mit einem Vertikalkanal 18 ausgeführt, was einem p-leitenden Horizontalkanal 7 ausgeführt, dessen Drain- 45 es gestattet, den Speisestrom der integrierten Schaltung der gebiet (Senke 10) mit dem Gategebiet (Gate 11 ) und Gatege- unteren Plattenoberfläche zuzuführen und von der oberen Plat-

biet (Gate 7) mit dem Quellengebiet (Quelle 8) und mit dem tenoberfläche die Metallisation des Stromkreises abzutragen,

Substrat 5 der integrierten Schaltung vereinigt ist. wodurch die Herstellung von Reibungskopplungen in einem

Diese Schaltung kann auch auf einem (in den Zeichnungen integrierten Grossschaltkreis erleichtert und im Endeffekt die nicht aufgezeigten) Substrat vom n-Leitfähigkeitstyp mit einer so Packungsdichte erhöht wird.

darauf angeordneten n-leitenden hochohmigen Schicht reali- Das kompliziertere Ausführungsbeispiel der vorgeschlage-

siert werden. In diesem Fall stellt das Schaltelement einen Par- nen integrierten Schaltung, das in den Fig. 2 und 3 dargestellte allelkreis aus einem Feldeffekttransistor und einem Bipolar- logische Gatter, arbeitet wie folgt: Ebenso wie auch beim transistor in inverser Schaltung dar. Inverter werden im logischen Gatter auf die Elektroden 5 und 6

Die in Fig. 7 dargestellte Halbleiterstruktur realisiert den- ss ein positives Potential (von ca. 0,2 bis 0,5 V) bzw. ein Nullpoten-

selben Inverter wie auch die Struktur in Fig. 6, nur dass sie sich tial gegeben. Hierbei fliessen über die Kanäle 13 und 13' von durch eine grössere Packungsdichte auszeichnet. Im Unter- der Quelle 9 zu den Senken 10 und 10' Speiseströme. Liegt an schied zu der vorhergehenden Variante hat das Substrat mit den Eingangselektroden 3 und 3' eine Spannung entsprechend der Struktur nach Fig. 7 einen p-Leitfähigkeitstyp, der also dem einer logischen 0 an, so schliessen sich die über die Kanäle 13

Leitfähigkeitstyp des mit dem Gategebiet 7 vereinigten Quel- eo und 13' fliessenden Speiseströme über die an die Eingänge 3

lengebiets 8 des Schalttransistors entgegengesetzt ist. Der und 3' geschalteten (in den Fig. 2 und 3 nicht gezeigten) äusse-

Stromgenerator ist in Form einer Feldeffektstruktur mit einem ren Stromkreise an Erde. Hierbei liegt an den Gates 11 und 11 '

Vertikalkanal 18 und einer mit dem p(n)-leitenden Substrat der eine Spannung nahe Null vor, und das zwischen den Gategebie-

integrierten Schaltung vereinigten Quelle 9 ausgeführt. Die ten 11 und 11 ' liegende n-leitende Gebiet ist durch die Raumla-

Anordnung der Quelle 9 im Substrat gestattete es, die Elek- es dungsschichten vollständig überdeckt. Im gegebenen Fall ist trode 5 des Speisestromkreises auf der entgegengesetzten der Schalttransistor 1 gesperrt, und an der Ausgangselektrode

Oberfläche der Struktur herauszuführen, was seinerseits es 4 der integrierten Schaltung liegt eine L-Spannung an.

erlaubte, den Flächenbedarf der integrierten Schaltung zu ver- Wenn an einer der Eingangselektroden 3 oder 4, beispiels

631298 4

weise an der Elektrode 3, eine Spannung entsprechend L vor- an Erde und erreicht das Gate 11 des Schalttransistors 1 nicht, liegt, so schliesst sich der über den Kanal 13 des Stromgenera- Im Ergebnis ist der Transistor 1 gesperrt, und an dessen Draintors fliessende Speisestrom über den steuerbaren pn-Übergang gebiet 12 und folglich an der Ausgangselektrode 4 liegt eine des Gategebiets 11 ein. Hierbei wird ein zwischen den Gatege- Spannung entsprechend L vor. Der Speisestrom erreicht das bieten 11 und 11 ' liegendes und an das Gategebiet 11 anstös- 5 Gategebiet 11 des Transistors 1 auch beim Vorhandensein der sendes Teilgebiet von der Raumladung frei, der Transistor 1 O-Spannung entweder nur am Eingang 3 " oder an den beiden wird leitend, und an der Ausgangselektrode 5 liegt eine Span- Eingängen 3 und 3" nicht.

nung entsprechend einer logischen 0 vor. Falls also der Die in Fig. 5 dargestellte Variante des logischen Gatters

Abstand zwischen den Gategebieten 11 und 11 ' gleich der dop- führt die logische Funktion c = a(b+d) aus, wo c eine logische pelten Dicke der Raumladungsschicht des steuerbaren pn- 10 Variable an der Ausgangselektrode 4 des Gatters und a, b, d Überganges Gate-Quelle ist, erfüllt das logische Gatter die logi- jeweilige logische Variablen an den Eingängen 3" ', 3' und 3 sehe NOR-Funktion. sind. Eine Spannung entsprechend 0 tritt an der Elektrode 4 auf,

Wenn der Abstand zwischen den Gategebieten 11 und 11' d.h. die logische Variable c nimmt einen Wert 0 erst dann an, kleiner oder gleich der Dicke der Raumladungsschicht des pn- wenn erstens die logische Variable a einen Wert L und zwei-Überganges Gate-Quelle ist, führt das logische Gatter die logi- 15 tens mindestens eine der logischen Variablen b oder d einen sehe NAND-Funktion aus. Der Schalttransistor 1 wird leitend, Wert L annimmt. Bei anderen Kombinationen der Werte der und an der Ausgangselektrode 4 der Schaltung wird eine Span- Variablen a, b und d hat die Variable c einen Wert L.

nung entsprechend einer logischen 0 erst dann vorliegen, wenn Alle oben beschriebenen logischen Gatter können beim an den beiden Eingangselektroden 3 und 3' eine Spannung ent- Aufbau komplizierter digitaler logischer Schaltungen und sprechend L anliegt. Bei beliebigen anderen Spannungskombi- 20 Speichereinrichtungen mit direkten Kopplungen verwendet nationen entsprechend 0 und L an den Eingangselektroden 3 werden. Der grösste Nutzeffekt von der Anwendung der gege-und 3' wird das zwischen den Gategebieten 11 und 11 ' liegen- benen Erfindung kann bei deren Auswertung im Aufbau inte-den n-leitende Gebiet durch eine Raumladungsschicht über- grierter Grossschaltkreise erzielt werden.

deckt sein. Die erfindungsgemässe integrierte Schaltung kann nach

Die in Fig. 4 dargestellte Variante des logischen Gatters 25 einer einfachen Technologie unter Benutzung zweier Operatio-führt die logische NAND-Funktion für zwei Eingangsvariablen nen von Störstellendiffusion mit Hilfe von drei bis vier Fotoaus. Eine Spannung entsprechend 0 tritt am Ausgang 4 des Schablonen hergestellt werden. Derartige, beispielsweise in betreffenden Gatters nur in dem Fall auf, wo an den beiden Ein- einem einkristallinen Substrat ohne Epitaxieschicht mit einem gängen 3 und 3" eine Spannung entsprechend L vorliegt. Bei spezifischen Widerstand von ca. 10 Cl-m unter Verwendung beliebigen anderen Spannungskombinationen an den Eingän- 30 konventioneller Fotoschablonen mit minimalen Abmessungen gen 3 und 3" wird am Ausgang des Gatters (an der Elektrode 4) von Fenstern~4 bis 5 pm erzeugte Schaltung nimmt eine eine Spannung entsprechend L anliegen. Wenn beispielsweise Fläche auf dem Kristall in der Grössenordnung von einigen am Eingang 3 eine Spannung entsprechend 0 und am Eingang Hundert (im2 ein, wird durch ein Produkt aus der Verzöge-3" eine Spannung entsprechend L anliegt, so schliesst sich der rungszeit eines Signals und der Verlustleistung (Schaltarbeit) in über das Draingebiet 10 des Transistors 2 fliessende Speise- 35 einer Grössenordnung von 10~2 pj gekennzeichnet.

ström über die (in Fig. 4 nicht gezeigten) äusseren Stromkreise

G

1 Blatt Zeichnungen

Claims (4)

1. 631298

   2

   PATENTANSPRÜCHE

   1. Integrierte logische Schaltung, mit einem mit einem Stromgenerator verbundenen Feldeffekt-Schalttransistor (1), einer mit dem Gate (11) des Schalttransistors (1) verbundenen Eingangselektrode (3), einer mit der Senke (12) des Schalttran- 5 sistors (1) verbundenen Ausgangselektrode (4) sowie mit Elektroden (5,6) eines Speisestromkreises, von denen die eine (5)

   mit dem Stromgenerator und die andere (6) mit der Quelle (8) des Schalttransistors (1) verbunden ist, dadurch gekennzeichnet, dass der Stromgenerator einen zum Schalttransistor (1) 10 komplementären Feldeffekttransistor (2) aufweist, dessen Gate

   (7) mit der Quelle (8) des Schalttransistors (1), dessen Quelle (9) mit einer der Elektroden (5) des Speisestromkreises und dessen Senke (10) mit dem Gate (11) des Schalttransistors (1) verbunden ist. 15
2. 2. Logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass der Schalttransistor (1) mindestens ein zusätzliches, mit einer zusätzlichen Elektrode (3') verbundenes Gate (11') aufweist und dass der Feldeffekttransistor (2) mindestens eine zusätzliche Senke (10') aufweist, wobei die Anzahl der 20 zusätzlichen Senken (10') der Anzahl der zusätzlichen Gates

   (11 ') des Schalttransistors (1) entspricht.
3. 3. Logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass zwischen der Senke (10) des Feldeffekttransistors (2) und dem Gate (11) des Schalttransistors (1) mindestens 25 ein zusätzlicher, zum Schaltransistor (1) komplementärer Feldeffekttransistor (13) geschaltet ist, dessen Gate mit der Quelle

   (8) des Schalttransistors (1) verbunden ist.
4. 4. Logische Schaltung nach Anspruch 1, mit einem Feldef-fekt-Schalttransistor in Form eines Planartransistors mit einem 3o steuerbaren pn-Übergang und einem n(p)-leitenden Vertikalkanal, dadurch gekennzeichnet, dass der Stromgenerator in Form einer Feldeffektstruktur mit einem steuerbaren pn-Übergang (16) und einem p(n)-leitenden Horizontalkanal (17) in dem Falle ausgeführt ist, wenn die Quelle (8) des Feldeffekt-Schalttransi- 35 stors (1) in Form eines n(p)-leitenden Substrats der integrierten Schaltung ausgeführt ist, oder mit einem p(n)-leitenden Vertikalkanal (18), wenn das Substrat der integrierten Schaltung vom p(n)-Leitungstyp ist, wobei das Senken- und das Quellengebiet (9 bzw. 10) der Feldeffektstruktur mit dem Gategebiet (11) 40 des Schalttransistors (1) bzw. dem Substrat der integrierten Schaltung vereinigt sind.

   45