DE3200613C2 - - Google Patents
Info
- Publication number
- DE3200613C2 DE3200613C2 DE3200613A DE3200613A DE3200613C2 DE 3200613 C2 DE3200613 C2 DE 3200613C2 DE 3200613 A DE3200613 A DE 3200613A DE 3200613 A DE3200613 A DE 3200613A DE 3200613 C2 DE3200613 C2 DE 3200613C2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- volatile memory
- voltage
- energy
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 claims abstract description 99
- 238000012360 testing method Methods 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 claims description 8
- 230000015556 catabolic process Effects 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 230000001419 dependent effect Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013479 data entry Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229940036310 program Drugs 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
- G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
- G04G3/022—Circuits for deriving low frequency timing pulses from pulses of higher frequency the desired number of pulses per unit of time being obtained by adding to or substracting from a pulse train one or more pulses
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G99/00—Subject matter not provided for in other groups of this subclass
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Electric Clocks (AREA)
- Static Random-Access Memory (AREA)
- Medicines Containing Material From Animals Or Micro-Organisms (AREA)
- Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
Description
Die Erfindung betrifft eine energieunabhängige Schreib/
Lesespeicherschaltung für tragbare elektronische Geräte,
insbesondere zum nachträglichen Einspeichern von Pro
grammdaten in elektronische Uhren, mit einem flüchtigen
Mehrbit-Speicher zum Empfangen von Daten und einem beim
Einschreiben verhältnismäßig hohe Ansteuerspannungen er
fordernden, nichtflüchtigen Mehrbit-Speicher, der jeder
Bitstelle des flüchtigen Speichers zugeordneten Speicher
plätze aufweist und die Daten vom flüchtigen Speicher
über Übertragungsglieder übernimmt, wobei der flüchtige
Speicher, der nichtflüchtige Speicher und die Übertra
gungsglieder auf demselben Halbleitersubstrat ausgebildet
sind.
Für tragbare elektronische Geräte, wie bei
spielsweise elektronische Uhren, sind bislang aus
schließlich nur Masken-Festwertspeicher (ROMs)
angewendet worden, die lediglich zum Auslesen der
Daten verwendet werden, so daß sich das Problem
bezüglich der Anzahl der Anschlüsse zum Einschreiben
der Daten nicht gestellt hat.
Ein Schreib/Lesespeicher bietet jedoch bei elektronischen
Uhren die zusätzliche Möglichkeit, Korrekturdaten
für die individuellen Uhren einzugeben. Auf diese
Weise kann die Leistungsfähigkeit der Uhren ganz
erheblich gesteigert werden. Bei dem derzeit be
kannten energieunabhängigen Schreib/Lesespeichern
muß jedoch zum Einschreiben der Daten eine Spannung
von mehr als 20 Volt aufgebracht werden. Demgegen
über sind die derzeit bekannten energieunabhängigen
Speicherschaltungen lediglich für den Anschluß an
eine Versorgungsspannung von ungefähr 5 Volt geeignet,
dafür jedoch in der Lage, eine Einschreibspannung
von mehr als 20 Volt auszuhalten.
Aus diesem Grunde konnten bislang die peripheren
Schaltungen der energieunabhängigen Speicher ohne
besondere Beachtung der Hochspannungsfestigkeit
entworfen werden. Darüber hinaus wurden bislang
nur relativ wenige Anschlüsse zum Einschreiben
der Daten verlangt.
Schaltungen für elektronische Uhren sind jedoch
für eine Versorgungsspannung von etwa 1,5 Volt
ausgelegt und nicht in der Lage, einer
Schreibspannung von mehr als 20 Volt zu widerstehen.
Versucht man daher, die Daten in der gleichen Weise
wie bei den konventionellen peripheren Schaltungen
einzuschreiben, so ist es erforderlich, die gesamte
periphere Schaltung so auszulegen, daß sie einer
besonders hohen Spannung standhalten kann. Ein
derartiger Schaltungsentwurf wirft jedoch Probleme
bezüglich der Fläche von hochintegrierten Schalt
kreisen (LSI) und bezüglich des Stromverbrauches
auf. Umgeht man das Problem eines möglichen Spannungs
zusammenbruches in der Weise, daß man für jeden
Speicherplatz des energieunabhängigen Speichers jeweils
einen externen Anschluß zur Schreibspannungsver
sorgung vorsieht, so wird die Anzahl der Anschlüsse zu
groß.
Darüber hinaus weisen konventionelle energieun
abhängige Schreib/Lesespeicher Adressenanschlüsse
zur Auswahl des Wortes und Datenanschlüsse für ein
einzuschreibendes Wort oder zum Lesen der Daten auf. Bei
intetrierten Schaltkreisen für elektronische Uhren ist
es jedoch aus Platzgründen erwünscht, selbst derartige
Adressenanschlüsse zu eliminieren.
Aus der Zeitschrift Elektronic Design 4, vom 15. Februar
1980, Seiten 91 bis 95 ist bereits ein energieunabhängiger
Schreib/Lesespeicher bekannt, der eine Kombination
aus einem flüchtigen Speicher und einem nichtflüchtigen
Speicher und entsprechenden Übertragungsgliedern auf einem
Halbleiterchip enthält. Diese Speicheranordnung ist
jedoch für normale Datenverarbeitungsgeräte mit den üb
lichen Stromversorgungen von 5 V eingerichtet und ist für
die z. B. in elektronischen Uhren gängigen Betriebsspan
nungen von 1,5 V nicht darstellbar. Das Ein- und Ausspeichern
erfolgt in paralleler Weise über Zeilen- und Spalten
auswahlschaltungen, so daß für die Eingabe von Daten
eine Vielzahl von Ansteuerleitungen angesteuert werden
muß.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde,
eine energieunabhängige Schreib/Lesespeicherschaltung
für tragbare elektronische Geräte vorzuschlagen, die mit
einem geringen Platzbedarf und sehr niedrigen Betriebs
spannungen auskommt, und in die von außen nachträglich
Daten eingespeichert werden können, ohne daß die Anzahl
der Anschlüsse wesentlich erhöht werden muß.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß
der flüchtige Speicher mit gegenüber dem nichtflüchtigen
Speicher niedrigerer Versorgungsspannung arbeitet und
für eine serielle Dateneingabe über nur einen Anschluß
eingerichtet ist, daß die Übertragungsglieder zwischen
den beiden Speichern aus zwischen den Bitstellen und den
entsprechenden Speicherplätzen angeordneten Transistoren
mit hoher Durchbruchspannung bestehen, und daß allen
Transistoren gemeinsam Signale höherer Spannung zuführ
bar sind, um ein Übernehmen der im flüchtigen Speicher
enthaltenen Daten in den nichtflüchtigen Speicher vorzu
nehmen.
Vorteilhafte Ausgestaltungen der Erfindung sind den Unter
ansprüchen zu entnehmen.
Anhand eines in der Zeichnung dargestellten Ausführungs
beispieles soll der der Erfindung zugrundeliegende Ge
danke näher erläutert werden.
Es zeigt
Fig. 1 eine grafische Darstellung der Eigenschaften eines
energieunabhängigen Speichers gemäß der vor
liegenden Erfindung;
Fig. 2 ein Beispiel einer Schreibschaltung gemäß
der vorliegenden Erfindung, mit der die
in Fig. 1 dargestellten Eigenschaften er
zielt werden können,
Fig. 3 eine Prinzipschaltung einer energieunab
hängigen Speicherschaltung gemäß der vor
liegenden Erfindung,
Fig. 4 eine Darstellung des Kurvenverlaufs der
von der Speicherschaltung gemäß Fig. 3
gesteuerten Versorgungsspannung,
Fig. 5 ein Blockschaltbild eines energieunabhängigen
Speicherschaltkreises gemäß der vorliegenden
Erfindung für eine elektronische Uhr,
und
Fig. 6 ein Blockschaltbild eines weiteren Aus
führungsbeispieles der Anordnung gemäß
Fig. 5.
Fig. 1 zeigt eine grafische Darstellung der Eigen
schaften eines in der Schaltung gemäß eines Ausführungs
beispieles der vorliegenden Erfindung angewandten
P-Kanal-MNOS-Speichers. Wird eine über den Wert V₁ hin
ausgehende Spannung angelegt, so wechselt die Schwell
spannung in Richtung auf eine Abnahme der Spannung
und nimmt einen Wert Vth0 an. Wird eine Steuerspannung
von weniger als -V₂ angelegt, so wechselt die Schwell
spannung in Richtung auf eine Vergrößerung der Spannung
und nimmt einen Wert Vth1 an.
Die Schwellenspannung wird jedoch nicht verändert,
wenn sich die Steuerspannung zwischen den Werten
V₁ und -V₂ befindet.
Der Zustand, in dem die Schwellenspannung den Wert
Vth0 annimmt, wird als Löschzustand "0"
und der Zustand, in dem die Schwellenspannung
den Wert Vth1 annimmt, als Schreibzustand "1"
bezeichnet.
In Fig. 2 ist eine Schaltungsanordnung für die
Schreibschaltung in einem energieunabhängigen (nichtflüchtigen)
Speicherschaltkreis gemäß der vorliegenden Er
findung dargestellt. Die Schreibschaltung gemäß
Fig. 2 besteht aus einem Inverter, der aus einem
N-Kanal-MOSFET 2 aufgebaut ist, der eine große
Durchbruchspannung aufweist und mit einem Wider
stand 6 verbunden ist, der mit einer Hochspannungs
versorgungsklemme VDDH beaufschlagt ist. Darüber
hinaus ist der N-Kanal-MOSFET 2 mit einer Nieder
spannungsversorgung VSSH verbunden und erhält als
Eingangssignal ein Signal S. Schließlich weist die
Schaltungsanordnung noch einen P-Kanal-MNOS-Speicher
4 auf, der mit dem Ausgangssignal des Inverters
über ein Gatter verbunden ist und dessen Source-
Elektrode an eine Spannung VDD angeschlossen ist.
Die Funktionsweise der Schreibschaltung gemäß
Fig. 2 wird nachstehend anhand der Tabelle 1 näher
erläutert.
In der vorstehenden Tabelle 1 dient das Signal S als
einzuschreibendes Zeichen, das Signal L (-1,5 V) wird
zum Löschen der Daten im Speicher angelegt, während
das Signal H (0 V) zum Einschreiben der Daten angelegt
wird.
Der MNOS-Speicher 4 gibt die einzuschreibenden oder zu
löschenden Daten dann frei, wenn die Steuerspannung
mehr als 20 V beträgt. Beträgt daher zunächst die Span
nung VSSH -25 V und die Spannung VDDH 0 V, so nimmt
die Ausgangsspannung V₀ des Inverters den Wert -25 V
unabhängig vom Signal S an. Dadurch gelangt der MNOS-
Speicher 4 in den Schreibzustand. Wird dann die Spannung
VSSH auf -1,5 V und die Spannung VDDH auf +25 V gelegt,
so beträgt die Ausgangsspannung des Inverters V₀ 25 V,
wenn das Signal S einen niedrigen Pegel aufweist, so
daß der Speicher den Löschzustand annimmt. Weist das
Signal S dagegen einen hohen Pegel auf, so nimmt die
Spannung V₀ den Wert -1,5 V an und der vorangegangene
Zustand wird aufrechterhalten, d. h. in diesem Falle
wird der Schreibzustand erhalten.
Betragen jedoch beide Spannungen VDDH und VSSH -1,5 V,
so nimmt die Ausgangsspannung V₀ des Inverters den
Wert -1,5 V an und der vorangegangene Zustand wird eben
falls erhalten. Um daher den Speicher in den Schreib
zustand zu überführen, muß ein Signal S mit einem hohen
Pegel eingegeben werden. Um den Speicher in dem
Löschzustand zu halten, muß dagegen ein Signal S mit
niedrigem Pegel angelegt werden und die Spannungen VDDH
VSSH müssen in der obenerwähnten Weise gesteuert werden.
In Fig. 3 ist ein Schaltbild eines energieunabhängigen
Speicherschaltkreises gemäß einem Ausführungsbeispiel
der vorliegenden Erfindung dargestellt, in dem ein
energieabhängiger (flüchtiger) Mehrbit-Speicher 8, der Daten
in serieller Form empfängt, eine mit hoher Durchbruch
spannung versehene Transistorgruppe 10, die als Übertragungsglieder die Daten
vom energieabhängigen Speicher 8 erhält, ein energieunabhängiger
(nichtflüchtiger) Mehrbit-Speicher 12, in die Ausgangssignale
der Transistorgruppe 10 eingegeben werden und ein
energieabhängiger (flüchtiger) Mehrbit-Speicher 14 zum Auslesen der Daten
aus dem energieunabhängigen Speicher 12 vorgesehen
ist.
Der am Eingang vorgesehene energieabhängige Speicher 8
ist nach der Art eines rücksetzbaren Zählers aufgebaut.
Wird das Potential der Eingangsklemme R an einen hohen
Pegel gelegt, um den Zähler zurückzusetzen und wird die
Anschlußklemme Φ mit einer gewünschten Anzahl von Impuls
signalen beaufschlagt, so können die Ausgangsan
schlüsse 16, 18 und 20 den gewünschten Zustand einnehmen.
Der energieabhängige Eingangsspeicher 8 ist an Versor
gungsspannungsquellen VDD und VSS angeschlossen. Insbe
sondere wird der energieabhängige Eingangsschieber 8
von denselben Spannungsquellen versorgt wie die elektro
nischen Schaltkreise der tragbaren elektronischen Vor
richtung, beispielsweise einer elektronischen Uhr, und
das Ausgangssignal des energieabhängigen Eingangsspeichers
8 entspricht dem Signal S gemäß Fig. 2.
Die eine hohe Durchlaßspannung aufweisende Transistor
gruppe 10 entspricht dem Inverter gemäß Fig. 2. Werden
die Daten im energieabhängigen oder flüchtigen Eingangs
speicher 8 gespeichert, so legt die mit hoher Durchbruch
spannung versehene und an Hochspannungsquellen VDDH und
VSSH angeschlossene Transistorgruppe 10 selektiv eine
Hochspannung an die Gatter des energieunabhängigen MNOS-
Speichers 12 in Abhängigkeit von den Eingangsdaten
und überschreibt bzw. löscht die entsprechenden Daten.
Die P--Trägerschicht der mit hoher Durchbruchspannung ver
sehenen Transistoren ist von der P--Trägerschicht der
anderen Blöcke getrennt und mit der Spannungsquelle VSSV
verbunden. Die Potentiale VDDH und VDD während dieser
Periode sind nachstehend im Zusammenhang mit der Fig. 4
näher erläutert.
Die Spannung VDD wird auf 0 V und die Spannung VSS auf
-1,5 V festgelegt. In der Periode der Datenübertragung,
in der die Daten im energieabhängigen Eingangsspeicher 8
gespeichert werden, wird eine Spannung von -1,5 V an die
Anschlüsse VDDH und VSSH angelegt. Aus diesem Grunde
wird der Inhalt des energieabhängigen Speichers 12
während der Periode der Datenübertragung nicht verändert.
In der nachfolgenden Schreibperiode wird eine Spannung
von 0 V an den Anschluß VDDH und eine Spannung von
-25 V an den Anschluß VSSH angelegt. Daraufhin werden
alle Transistoren der
Transistorgruppe 10 in den leitenden Zustand überführt, wodurch
die Ausgänge auf -25 V gelegt werden und der energieun
abhängige Speicher 12 gelangt in den Schreibzu
stand.
Anschließend werden die Daten selektiv gelöscht. Inner
halb der Periode des selektiven Löschens wird eine Spannung
von +25 V an den Anschluß VDDH und eine Spannung
von -1,5 V an den Anschluß VSSH angelegt. Die mit hoher
Durchbruchspannung versehenen Transistoren der Transistorgruppe 10
werden selektiv leitfähig gehalten in Abhängigkeit vom
Ausgangssignal des energieabhängigen Eingangsspeichers
8 und die Ausgänge der Transistorgruppe 10 wechseln selek
tiv von +25 V auf -1,5 V, so daß der energieunabhängige
Speicher 12 selektiv gelöscht wird. Anschließend werden
die in den energieunabhängigen Speicher eingeschriebenen
Daten geprüft. Während der Prüfperiode wird eine
Spannung von 0 V an den Anschluß VDDH angelegt, während
der Anschluß VSSH mit einer Spannung von -1,5 V versorgt
wird. Der sogenannte "Normalzustand" stellt den Zustand
dar, in dem die tragbare elektronische Vorrichtung üblicher
weise verwendet wird. Die Anschlüsse VDDH und
VSSH sind dabei offen und werden mit einer Spannung
von -1,5 V über die Widerstände 22 und 24 versorgt. In
diesem Zustand verbrauchen daher weder die Inverter
innerhalb der Transistorgruppe 10
noch die Widerstände 22 und 24 elektrische
Energie.
Der energieunabhängige Speicher 12 weist
SOURCE-Elektrode auf, die miteinander verbunden
sind. Die miteinander verbundenen SOURCE-Elektroden
sind gemeinsam an den Prüfanschluß und darüber hinaus
an den Spannungsanschluß VDD über einen P-Kanaltransistor
26, der eine große Steilheit gm aufweist, und einen
großen Widerstand 28 angeschlossen.
Der Gate-Anschluß des P-Kanal-Transistors 26 wird mit
einem Prüfartsignal beaufschlagt, das nur während der
Prüfperiode einen hohen Pegel annimmt, um den P-Kanal-
Transistor 26 in dem Sperrzustand zu halten. Dies hat
zur Folge, daß die SOURCE-Elektrode des
energieunabhängigen Speichers 12 über den P-Kanal-Tran
sistor 26 mit der Spannung VDD beaufschlagt ist.
Jeder der Speicherplätze des energieunabhängigen Speichers
12 besteht aus zu einem Ring verbundenen In
verter 30 und einem NOR-Gatter 32. Ein von
einem Gatter 34 abgegebenes Signal wird einem weiteren
Eingang des NOR-Gatters 32 zugeführt. Das vom Gatter
34 abgegebene Signal weist einen hohen Pegel auf, wenn
das Lesebefehl-Signal einen niedrigen Pegel und das
Prüfartsignal einen hohen Pegel annimmt. Im sogenannten
"Normalzustand" nehmen die Spannungsanschlüsse VDDH
und VSSH eine Spannung von -1,5 V an, während die Steuer
spannung des energieunabhängigen Speichers 12 einen
Spannungswert von -1,5 V aufweist. Dies hat zur Folge,
daß der energieunabhängige Speicher 12 im Schreibzu
stand sich im AUS-Zustand befindet, während er sich
im Lösch-Zustand im EIN-Zustand befindet.
Da die Widerstandswerte des Transistors 26 und des ener
gieunabhängigen Speichers 12 im Leitzustand wesent
lich geringer als der Widerstandswert des im Leitzustand
befindlichen NOR-Gatters 32 sind, liegt an den Ausgängen
36, 38 und 40 des energieabhängigen Lesespeichers 14
in Abhängigkeit vom Lesebefehlsignal ein hoher Pegel an,
wenn sich der energieunabhängige Speicher 12 im Schreib
zustand befindet und einen niedrigen Pegel unabhängig vom
Lesebefehlsignal, wenn der energieunabhängige Speicher
12 sich im Löschzustand befindet. Mittels der Ausgänge 36,
38 und 40 wird eine Vielzahl von Steuerfunktionen durch
geführt.
Während des "Prüfabschnitts" nimmt das Prüfartsignal einen
hohen Pegel an. Das Prüfartsignal hält den Transistor
26 im Sperrzustand, wodurch der SOURCE-Anschluß und
der Prüfanschluß des energieunabhängigen Speichers 12
über den hohen Widerstand 28 an die Spannungsklemme VDD
angeschlossen sind, so daß das NOR-Gatter 32 an seinem
Ausgang einen niedrigen Pegel abgibt. Da schließlich
der Spannungsanschluß VDDH 0 V und der Spannungsanschluß
VSSH -1,5 V abgibt, arbeitet die Transistorgruppe 10
mit Transistoren hoher Durchbruchspannung als Inverter.
Anschließend wird eine bestimmte Anzahl von Impulssig
nalen an den Anschluß Φ angelegt, so daß der zu prüfende
energieunabhängige Speicherplatz an eine Steuerspannung
von -1,5 V angelegt wird, während die anderen nicht zu
prüfenden energieunabhängigen Speicherplätze eine Steuerspan
nung von 0 V erhalten. Dadurch werden bis auf die zu prü
fenden energieunabhängigen Speicherplätze alle anderen ener
gieunabhängigen Speicherplätze im Sperrzustand gehalten.
Weist der zu prüfende Speicherplatz einen Schreibbefehl auf,
so befindet er sich im Sperrzustand und der Prüfanschluß
nimmt das Potential VDD an. Befindet sich dagegen der
zu prüfende Speicherplatz unter einer Löschbedingung, so be
findet er sich im leitfähigen Zustand und die am Prüf
anschluß anliegende Spannung fällt ab.
Auf diese Weise kann jede gewünschte Anzahl von Impuls
signalen an den Anschluß Φ zur Überprüfung der Bedingungen
bzw. Zustände jedes der Speicherplätze des energie
unabhängigen bzw. nichtflüchtigen Speicher 12 angelegt
werden.
Fig. 5 zeigt das Blockschaltbild eines Ausführungsbei
spiels des energieunabhängigen Speichers gemäß
der vorliegenden Erfindung für eine elektronische Uhr,
in dem ein Block 50 auf derselben Halbleiter-Träger
schicht wie die sonstige Steuerschaltung für die elek
tronische Uhr ausgebildet ist.
Die von einer Oszillatorschaltung 54 unter Verwendung
eines Quarzes 52 als Referenzoszillator abgegebene Fre
quenz der Schwingungssignale wird von einem ersten Fre
quenzteiler I 56 und von einem weiteren, rücksetzbaren
Frequenzteiler II 58 heruntergeteilt. Eine Treiberschaltung
60 treibt einen Motor 62 in Abhängigkeit von den
Ausgangssignalen des zweiten Frequenzteilers II 58 an,
wobei der Motor 62 wiederum eine Zeitanzeigevorrichtung
63 antreibt.
Die Funktionsweise des zweiten Frequenzteilers II 58 ent
spricht der des in Fig. 3 dargestellten, energieabhängigen
Eingangsspeichers 8. Die Transistoren 10 hoher
Durchbruchspannung, der energieunabhängige Speicher 12
und der energieabhängige Lesespeicher 15 sind in der
gleichen Weise wie die in Fig. 3 dargestellten und mit
den gleichen Bezugsziffern versehenen Blöcke aufgebaut.
Ein dem Lesesignal gemäß Fig. 3 entsprechendes Signal
wird von einer Differentiationsschaltung 61 erzeugt,
wobei dieses Signal für einen kurzen Zeitraum einen niedrigen
Pegel in Abhängigkeit von der Betätigung des
Rücksetzanschlusses R annimmt. Die von dem zweiten Fre
quenzteiler II 58 periodisch erzeugten Signale können
als Lesesignale Verwendung finden.
Ein von der Steuerschaltung 64 in Abhängigkeit von dem
Potential an einem Testanschluß T abgegebenes Signal
entspricht dem Prüfartsignal gemäß Fig. 3.
Die in dem energieunabhängigen Speicher 12 gespeicherten
Daten werden einer Frequenzsteuerschaltung 66 zuge
führt und ein Schwingungs/Frequenzteilerblock 68 wird
in Abhängigkeit von diesen Daten gesteuert.
Das in Fig. 6 dargestellte Blockschaltbild zeigt eine
Schaltung, die dann Verwendung findet, wenn die Anzahl
der Bits der zweiten Frequenzteilerschaltung II in be
zug auf die Anzahl der Bits des energieunabhängigen
Speichers nicht ausreicht. Mittels einer Verteilerschal
tung 70 werden die eingegebenen Daten auf zwei Blöcke
72 und 74 verteilt. Die sonstige Funktionsweise der ein
zelnen Blöcke 72 und 74 entspricht weiterhin der in
Fig. 5 dargestellten, die Transistorgruppe 10, den
energieunabhängigen Speicher 12 und den energieabhän
gigen Lesespeicher 14 umfassenden und gestrichelt ein
gerahmten Anordnung. Eine in dieser Weise aufgebaute
Schaltung macht es erforderlich, daß der Anschluß VDDH,
der Anschluß VSSH und der Prüfanschluß jeweils für
jeden der Blöcke 72 und 74 vorgesehen wird.
Wie aus der vorstehenden Beschreibung deutlich hervor
geht, ist es unter Anwendung der erfindungsgemäßen Lösung
möglich, eine energieunabhängige oder nichtflüchtige
Speicherschaltung zu schaffen, die weniger elek
trische Energie verbraucht und die mit einer reduzierten
Anzahl von Anschlüssen auskommt.
Um die Anzahl der Schaltkreiselemente zu verringern,
kann darüber hinaus ein Frequenzteiler für elektronische
Uhren, der üblicherweise andere Funktionen durchführt,
als energieabhängiger Speicher zur Eingabe der Daten in
den energieunabhängigen Speicher verwendet werden.
Claims (3)
1. Energieunabhängige Schreib/Lesespeicherschaltung
für tragbare elektronische Geräte, insbesondere zum
nachträglichen Einspeichern von Programmdaten in
elektronischen Uhren, mit einem flüchtigen Mehrbit-
Speicher zum Empfang von Daten und einem beim Ein
schreiben verhältnismäßig hohe Ansteuerspannungen
erfordernden, nichtflüchtigen Mehrbit-Speicher, der
jeder Bitstelle des flüchtigen Speichers zuge
ordnete Speicherplätze aufweist und die Daten vom
flüchtigen Speicher über Übertragungsglieder
übernimmt,
wobei der flüchtige Speicher, der nichtflüchtige Speicher und die Übertragungsglieder auf demselben Halbleitersubstrat ausgebildet sind,
dadurch gekennzeichnet,
daß der flüchtige Speicher (8) mit gegenüber dem nichtflüchtigen Speicher (12) niedrigerer Versorgungsspannung (VDD, VSS) arbeitet und für eine serielle Dateneingabe über nur einen Anschluß eingerichtet ist,
daß die Übertragungsglieder (10) zwischen den beiden Speichern (8, 12) aus zwischen den Bit stellen und den entsprechenden Speicherplätzen angeordneten Transistoren (10-1, 10-2, 10-3) mit hoher Durchbruchspannung bestehen,
und daß allen Transistoren (10-1, 10-2, 10-3) gemeinsam Signale (VDDH, VSSH) höherer Spannung (±25 V) zuführbar sind, um ein Übernehmen der im flüchtigen Speicher (8) enthaltenen Daten in den nichtflüchtigen Speicher (12) vorzunehmen.
wobei der flüchtige Speicher, der nichtflüchtige Speicher und die Übertragungsglieder auf demselben Halbleitersubstrat ausgebildet sind,
dadurch gekennzeichnet,
daß der flüchtige Speicher (8) mit gegenüber dem nichtflüchtigen Speicher (12) niedrigerer Versorgungsspannung (VDD, VSS) arbeitet und für eine serielle Dateneingabe über nur einen Anschluß eingerichtet ist,
daß die Übertragungsglieder (10) zwischen den beiden Speichern (8, 12) aus zwischen den Bit stellen und den entsprechenden Speicherplätzen angeordneten Transistoren (10-1, 10-2, 10-3) mit hoher Durchbruchspannung bestehen,
und daß allen Transistoren (10-1, 10-2, 10-3) gemeinsam Signale (VDDH, VSSH) höherer Spannung (±25 V) zuführbar sind, um ein Übernehmen der im flüchtigen Speicher (8) enthaltenen Daten in den nichtflüchtigen Speicher (12) vorzunehmen.
2. Speicherschaltung nach Anspruch 1,
dadurch gekennzeichnet, daß Source-Elektroden der
einzelnen Speicherplätze des nichtflüchtigen
Speichers (12) miteinander verbunden und über
einen Widerstand (28) an die Versorgungsspannung
(VDD) angeschlossen sind, und daß auf dem Halb
leitersubstrat ein externer Ausgangsanschluß
vorgesehen ist, der als Prüfanschluß dient und mit
den Source-Elektroden verbunden ist.
3. Speicherschaltung nach Anspruch 1 für
elektronische Uhren,
dadurch gekennzeichnet, daß mindestens ein
Abschnitt (58) eines Frequenzteilers (56, 58) der
Uhrenschaltung als flüchtiger Speicher (8) aus
genutzt wird.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP349481A JPS57117184A (en) | 1981-01-13 | 1981-01-13 | Non-volatile memory circuit for portable electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3200613A1 DE3200613A1 (de) | 1982-09-02 |
| DE3200613C2 true DE3200613C2 (de) | 1992-05-27 |
Family
ID=11558884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19823200613 Granted DE3200613A1 (de) | 1981-01-13 | 1982-01-12 | Energieunabhaengige speicherschaltung fuer tragbare elektronische vorrichtung |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4475180A (de) |
| JP (1) | JPS57117184A (de) |
| CH (1) | CH647925GA3 (de) |
| DE (1) | DE3200613A1 (de) |
| GB (1) | GB2091511B (de) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59195755A (ja) * | 1983-04-20 | 1984-11-06 | Casio Comput Co Ltd | 小型電子機器 |
| US4578774A (en) * | 1983-07-18 | 1986-03-25 | Pitney Bowes Inc. | System for limiting access to non-volatile memory in electronic postage meters |
| GB2162974B (en) * | 1984-08-09 | 1988-04-27 | Suwa Seikosha Kk | Electronic timepiece |
| CH664868GA3 (de) * | 1986-07-10 | 1988-04-15 | ||
| JPH0729513Y2 (ja) * | 1988-04-06 | 1995-07-05 | セイコーエプソン株式会社 | 電子時計用回路 |
| US5253229A (en) * | 1988-04-06 | 1993-10-12 | Seiko Epson Corporation | Electronic timepiece including integrated circuitry |
| US5255247A (en) * | 1988-04-06 | 1993-10-19 | Seiko Epson Corporation | Electronic timepiece including integrated circuitry |
| US4943961A (en) * | 1988-05-05 | 1990-07-24 | Rca Licensing Corporation | Memory retention system for volatile memory devices |
| JPH04319694A (ja) * | 1991-04-19 | 1992-11-10 | Seikosha Co Ltd | 時刻補正データメモリ付時計装置 |
| DE19609185A1 (de) * | 1996-03-09 | 1997-09-11 | Wolfgang Salge | Chipkarte |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH512076A4 (de) * | 1976-04-23 | 1977-06-30 | ||
| JPS6039193B2 (ja) * | 1977-10-18 | 1985-09-04 | セイコーエプソン株式会社 | 電子時計 |
| US4171538A (en) * | 1978-01-23 | 1979-10-16 | Rockwell International Corporation | Elastic store slip circuit apparatus for preventing read and write operations interference |
| JPS55138104A (en) * | 1979-04-13 | 1980-10-28 | Hitachi Ltd | Engine controller |
| US4253059A (en) * | 1979-05-14 | 1981-02-24 | Fairchild Camera & Instrument Corp. | EPROM Reliability test circuit |
| US4393481A (en) * | 1979-08-31 | 1983-07-12 | Xicor, Inc. | Nonvolatile static random access memory system |
| JPS5651093A (en) * | 1979-09-28 | 1981-05-08 | Nec Corp | Semiconductor storage device |
-
1981
- 1981-01-13 JP JP349481A patent/JPS57117184A/ja active Granted
- 1981-12-24 US US06/334,227 patent/US4475180A/en not_active Expired - Lifetime
-
1982
- 1982-01-07 GB GB8200382A patent/GB2091511B/en not_active Expired
- 1982-01-11 CH CH12082A patent/CH647925GA3/fr unknown
- 1982-01-12 DE DE19823200613 patent/DE3200613A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| GB2091511B (en) | 1984-08-01 |
| GB2091511A (en) | 1982-07-28 |
| JPS57117184A (en) | 1982-07-21 |
| DE3200613A1 (de) | 1982-09-02 |
| CH647925GA3 (de) | 1985-02-28 |
| JPH0248999B2 (de) | 1990-10-26 |
| US4475180A (en) | 1984-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3936676C2 (de) | ||
| DE3227464C2 (de) | Programmierbare Schaltung | |
| EP0321727B1 (de) | Verfahren und Schaltung zum manipuliergeschützten Entwerten von EE-PROM-Speichern | |
| DE60317347T2 (de) | Speicherschaltung mit nichtflüchtigem ram und ram | |
| DE2450116C2 (de) | Dynamisches Ein-Transistor-Speicherelement für nichtflüchtige Speicher und Verfahren zu seinem Betrieb | |
| DE10132777A1 (de) | Halbleiterspeichervorrichtung | |
| DE69029013T2 (de) | Programmierbare Halbleiterspeicheranordnung | |
| DE3906897C2 (de) | ||
| DE4121053C2 (de) | Speicherzelle mit Floating-Gate-Transistor | |
| DE3878370T2 (de) | Nichtfluechtige halbleiterspeicheranordnung. | |
| DE69028169T2 (de) | Null-Ruheleistung aufweisende, strahlungsfeste Speicherredundanzschaltung | |
| DE3038641A1 (de) | Halbleiter-speicherschaltung | |
| DE3200613A1 (de) | Energieunabhaengige speicherschaltung fuer tragbare elektronische vorrichtung | |
| DE4020895A1 (de) | Halbleiterspeichereinrichtung zum speichern von daten mit einer mehrzahl von bits und betriebsverfahren fuer diese | |
| EP0086360B1 (de) | Wortweise elektrisch umprogrammierbarer nichtflüchtiger Speicher sowie Verwendung eines solchen Speichers | |
| DE2442132C3 (de) | Dynamisches Schieberegister und Verfahren zu seinem Betrieb | |
| DE69934621T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung | |
| DE4137336C2 (de) | IC-Karte | |
| DE2006987A1 (de) | Automatische Prüfvorrichtung für Rechenanlagen | |
| DE3780492T2 (de) | Halbleiterspeicheranordnung. | |
| DE1959374A1 (de) | Einspeicherungs- und Ausspeicherungssystem fuer eine binaere Halbleiter-Speicherzelle | |
| DE2128792A1 (de) | Schaltungsanordnung mit mindestens einem Feldeffekttransistor | |
| DE69320229T2 (de) | DRAM mit geringem Leistungsverbrauch | |
| EP0070461A2 (de) | Zähler mit nichtflüchtiger Speicherung | |
| EP1085517B1 (de) | Integrierter Speicher mit wenigstens zwei Plattensegmenten |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8128 | New person/name/address of the agent |
Representative=s name: EISENFUEHR, G., DIPL.-ING. SPEISER, D., DIPL.-ING. |
|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |