DE3733242A1

DE3733242A1 - Korrekturschaltung fuer codefehler

Info

Publication number: DE3733242A1
Application number: DE19873733242
Authority: DE
Inventors: Shoji Ueno; Yasuhiro Yamada; Yasuo Inoue
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1986-10-02
Filing date: 1987-10-01
Publication date: 1988-04-14
Also published as: GB2197098B; KR880005609A; JPS6388920A; GB2197098A; GB8723080D0; KR910006155B1; US4835629A; DE3733242C2

Description

Die Erfindung betrifft allgemein eine Korrekturschaltung für Codefehler und insbesondere eine derartige Schaltung, die bei einem digitalen Drehkopf-Tonbandsystem verwendbar ist.

Digitale Drehkopf-Tonband-Aufzeichnungs- und Wiedergabesyste me (R-DAT = Rotary-Head Digital Audio Tape) benutzen Drehköp fe zur Aufzeichnung und Wiedergabe von Digitalsignalen auf bzw. von Magnetbändern. Die wiedergegebenen Digitalsignale werden Fehlererfassungs- und Korrekturvorgängen unterworfen. In einigen Fällen sind bekannte Codefehler-Korrekturschaltun gen von R-DAT-Systemen nicht in der Lage, auf bestimmte Ab folgen von Audiodaten einzuwirken.

Es ist deshalb ein Ziel der Erfindung, eine zuverlässige und in jedem Fall einsetzbare Codefehler-Korrekturschaltung zu schaffen.

Die erfindungsgemäße Codefehler-Korrekturschaltung kann bei einem Drehkopf-Digital-Tonbandsystem oder R-DAT-System einge setzt werden, bei dem das wiedergegebene Digitalsignal Audio daten, Paritäts-Signale P für die Audiodaten und Paritäts- Signale Q für die Paritäts-Signale P und die Audiodaten ent hält. Das wiedergegebene Digitalsignal wird sequentiell in einen Speicher eingeschrieben. Die Codefehler-Korrekturschal tung liest die Digitalsignale aus dem Speicher aus und führt eine Codefehler-Korrektur des Digitalsignals durch Verwen dung der Paritätssignale P und Q durch. Die Codefehler-Kor rekturschaltung enthält ein Bauteil, das während der Codefeh ler-Korrektur unter Verwendung der Paritätssignale P das gan ze eingeschriebene Digitalsignal aus dem Speicher ausliest. Die Codefehler-Korrekturschaltung enthält ein Bauteil, das während der Codefehler-Korrektur unter Benutzung der Pari tätssignale Q nur die Audiosignale und die den aus dem Spei cher ausgelesenen Audiodaten entsprechenden Paritätssignale Q ausliest. Die Paritätssignale P bzw. Q werden nachfolgend als "Paritäten" bezeichnet.

Die Erfindung wird nachfolgend anhand der Zeichnung bei spielsweise näher erläutert; in dieser zeigt

Fig. 1 ein Blockschaltbild eines Teils eines R-DAT-Systems mit einer erfindungsgemäßen Codefehler-Korrektur schaltung,

Fig. 2 ein Zeitdiagramm der Signalfolge bei der Codefeh ler-Korrekturschaltung nach Fig. 1,

Fig. 3 ein Schaubild eines in den Speichern der Fig. 1 ein geschriebenen wiedergegebenen Digitalsignals,

Fig. 4 ein Blockschaltbild der Korrekturschaltung aus Fig. 1,

Fig. 5 ein Blockschaltbild der Adreß-Generatorschaltung aus Fig. 1, und

Fig. 6 ein Schaubild der Beziehung zwischen den in die Adreßgeneratorschaltung aus Fig. 1 und 5 eingegebe nen Werten und den von dieser Schaltung ausgegebenen Werten.

Nach Fig. 1 sind bei einem R-DAT-System ein Magnetband 51 und eine Drehtrommel 52 vorhanden. Zwei Magnetköpfe 53 und 54 sind an der Trommel so befestigt, daß sie mit der Trommel 52 zusammen umlaufen. Die beiden Magnetköpfe 53 und 54 liegen einander an der Trommel 52 diametral gegenüber. Das Band 51 ist schräg über die Umfangsfläche der sich drehenden Trommel 52, und zwar etwa über einen Bogen von 90°, gezogen. Mit einem üblichen Bauelement wird die Drehung der Trommel 52 entsprechend einem Impulssignal gesteuert, dessen Form in Zeile A in Fig. 2 dargestellt ist. Beispielsweise beträgt die Frequenz der Trommelsteuer-Impulssignale ca. 33 Hz. Wenn die Trommel 52 sich während eines Ablaufes des Trommelsteu er-Impulssignales um 360° dreht, wird ein wiedergegebenes Di gitalsignal I, wie es in Zeile B in Fig. 2 dargestellt ist, durch den ersten Magnetkopf 53 vom Magnetband 51 abgenommen, und ein wiedergegebenes Digitalsignal II, ebenfalls in Zeile B der Fig. 2, wird durch den zweiten Magnetkopf 54 abgenom men.

Die beiden wiedergegebenen Digitalsignale I und II werden zu einem einzigen wiedergegebenen Digitalsignal kombiniert, das über eine an sich bekannte (hier nicht dargestellte) Schal tung, die einen Dreh-Transformator, einen Kopfverstärker und einen Demodulator enthält, an eine Klemme 10 angelegt wird. Das wiedergegebene Digitalsignal wird von der Klemme 10 zu einem Speicher 11 mit wahlfreiem Zugriff (RAM) übermittelt und dort eingeschrieben. Eine Komponente des durch den Ma gnetkopf 53 oder 54 von einer Spur des Magnetbandes 51 erzeug ten Digitalsignals besitzt 128 Blöcke, wie sie in Fig. 3 dar gestellt sind (wobei angenommen ist, daß die Blockadresse mit einer Größe von sieben Bit die obere Adresse ist und die Symboladresse von fünf Bit die untere Adresse) und diese wer den sequentiell in den Speicher 11 eingeschrieben. Ein Si gnalblock besteht aus 32 Symbolen (Bytes), wobei ein Symbol acht Bit enthält.

Komponenten des wiedergegebenen Digitalsignales, die in je weiligen Segmenten des Speichers 11 sitzen, werden sequen tiell ausgelesen und einer Korrekturschaltung 12 zugeführt. Die Digitalsignalkomponenten werden einem Fehlerkorrekturvor gang in der Korrekturschaltung 12 unterworfen und dann in einer bestimmten Sequenz zu den Segmenten des Speichers 11 zurückgeführt. Die aufeinanderfolgenden Übertragungen der Di gitalsignal-Komponenten zwischen dem Speicher 11 und der Kor rekturschaltung 12 werden durch eine Adreßgeneratorschal tung 13 gesteuert. Nach Beendigung des Fehlerkorrekturvorgan ges werden nur Komponenten des Audiodaten repräsentierenden wiedergegebenen Digitalsignals sequentiell aus dem Speicher 11 ausgelesen und an einen (nicht dargestellten) Digital/Ana log-Wandler über eine Klemme 14 angelegt.

Wie in Fig. 3 in den Bereichen zu sehen, die durch Block adressen 0 bis 51 und 76 bis 127 bezeichnet sind, stellen alle Symbole von geradzahligen Blöcken und von ungeradzahli gen Blöcken mit Symboladressen 0 bis 23 Audio- oder Schall- Daten W dar. Symbole von jedem ungeradzahligen Block mit Sym boladressen 24 bis 31 stellen Paritäten (Paritäts-Prüfcoden) P von Reed-Solomon-Coden dar, die entsprechend den Audioda ten W des ungeradzahligen Blocks und des vorhergehenden ge radzahligen Blocks erzeugt werden. Die restlichen Symbole der Blockadressen 52 bis 75 stellen Paritäten (Paritäts-Prüf coden) Q von Reed-Solomon-Coden dar, die entsprechend den Au diodaten W und den Paritäten P der Blockadressen 0 bis 51 und 76 bis 127 erzeugt werden. Bei den jeweiligen Symbolad ressen wurde jede Parität Q aus den Daten jeder vierten Blockadresse, beginnend mit Blockadresse 0, 1, 2 oder 3, er zeugt.

Die Symbole der Audiodaten W und der Paritäten P und Q wer den in jeweiligen Segmenten des Speichers 11 gespeichert, die entsprechend den Blockadressen (sieben Bit) und Symbolad ressen (fünf Bit) bezeichnet sind, welche als obere Adressen (Adressen höherer Ordnung) bzw. untere Adressen (Adressen niederer Ordnung) dienen. Das wiedergegebene Digitalsignal wird aus dem Speicher 11 in Symboleinheiten ausgelesen, um einer Codefehler-Korrektur unter Benutzung der Paritäten P und Q unterzogen zu werden.

Eine Korrekturschaltung 12 greift zum Speicher 11 zu und liest jeweilige Symbole aus dem Speicher 11, wobei Codefeh ler entsprechend den Paritäten P korrigiert werden und dann Codefehler entsprechend den Paritäten Q korrigiert werden. Die Korrekturschaltung 12 enthält einen Symbolzähler mit Fünf-Bit-Ausgang und einen Blockadreß-Zähler mit Sieben- Bit-Ausgang, um zum Speicher 11 zuzugreifen. Der Block adreß-Zähler ist kaskadenförmig an der Seite höherer Ord nung des Symbolzählers angeschlossen. Ausgangssignale von den beiden Zählern bilden ein Zwölf-Bit-Zählsignal, das durch die Korrekturschaltung 12 an eine Adreßgeneratorschal tung 13 ausgegeben wird. Die Korrekturschaltung 12 versorgt die Adreßgeneratorschaltung 13 auch mit einem Ein-Bit- Schaltsignal, das die Zugriffsequenz für die Codefehler-Kor rektur unter Benutzung der Paritäten P oder der Paritäten Q steuert.

Zu einem Zeitpunkt, der annähernd 3,79 ms nach dem Abtast- oder Spurlaufbeginn jeder Spur liegt, stellt die Korrektur schaltung 12 das Schaltsignal auf den Wert "0", wodurch die Zugriffsequenz für Codefehler-Korrektur unter Benutzung der Paritäten P gesteuert wird, und stellt auch den Symboladreß zähler und den Blockadreßzähler jeweils auf Null zurück. Dann zählen die beiden Zähler mit feststehenden Zeitabstän den auftretende Taktimpulse. Wenn der Zählwert des Block adreßzählers eine Zahl erreicht, die in dezimaler Schreib weise 128 entspricht, ändert die Korrekturschaltung 12 das Schaltsignal auf einen Wert "1", der die Zugriffsequenz für Codefehler-Korrektur unter Benutzung der Paritäten Q ansteu ert und die beiden Zähler auf Null zurückstellt. Dann zählen die beiden Zähler wieder die mit festen Zeitabständen auftre tenden Taktimpulse. Wenn der Zählwert des Blockadreßzählers beim Wiederzählen eine in dezimaler Schreibart 112 entspre chende Zahl erreicht, werden die Zählvorgänge der beiden Zähler angehalten.

Wie in Fig. 4 zu sehen, enthält die Korrekturschaltung 12 einen Zeitgabe-Generator 40, der Festfrequenz-Taktimpulse er hält und verschiedene Zeitgabesignale auf Grundlage der Takt impulse erzeugt. Die Zeitgabesignale werden an einen Ad reßzähler 26, bzw. eine Galois-Logikeinheit 27 (GLU), eine Syndrom-Prüfschaltung 28 oder ein Arbeitsregister 29 ausgege ben. Die GLU 27 und die Syndrom-Prüfschaltung 28 sind über einen Datenbus 32 an den Speicher 11 angeschlossen. Die Syn drom-Prüfschaltung 28 führt eine Syndromberechnung bezüglich Daten aus, die aus dem Speicher 11 ausgelesen werden, um zu prüfen, ob sich in den ausgelesenen Daten Fehler befinden. Die GLU 27 führt eine Berechnung im Galois-Feld bezüglich fehlerhaften Daten aus, um diese wenn möglich zu korrigie ren. Ein Arbeitsregister 29, das an die GLU 27 und die Syn drom-Prüfschaltung 28 angeschlossen ist, hält die Ergebnisse der durch die GLU 27 und die Schaltung 28 ausgeführten Rech nungen fest. Die Strukturen und Tätigkeiten der GLU 27, der Syndrom-Prüfschaltung 28 und des Arbeitsregisters 29 sind be kannt und brauchen nicht weiter erläutert zu werden. Der Adreßzähler 26 und ein Adreßdecoder 33 sind über einen Adreßbus 30 und eine Signalleitung 31 mit der Adreßgenera torschaltung 13 verbunden. Das Schaltsignal wird über die Signalleitung 31 übertragen. Der Adreßzähler 26 enthält den Symboladreßzähler und den Blockadreßzähler, wie sie vorher beschrieben wurden. Der Adreßdecoder 33 erzeugt ein Zeitga begenerator-Steuersignal entsprechend dem Ausgangssignal vom Adreßzähler 26 und liefert das Zeitgabegenerator-Steuersi gnal an den Zeitgabegenerator 40. Wenn der Codekorrekturvor gang abgelaufen ist, wird der Zeitgabegenerator 40 durch das Zeitgabegenerator-Steuersignal abgeschaltet. Der Zeitgabege nerator 40 ist so ausgelegt, daß er bei jeder 180°-Umdrehung der Trommel 52 zurückgestellt wird.

Wie in Fig. 5 dargestellt, enthält die Adreßgeneratorschal tung 13 Klemmen 20 a bis 20 e, an die ein Fünf-Bit-Signal ange legt ist, welches den Zählwert des Symboladreßzählers in der Korrekturschaltung 12 repräsentiert, Klemmen 20 f bis 20 l, die ein Sieben-Bit-Signal empfangen, das den Zählwert des Blockadreßzählers in der Korrekturschaltung 12 repräsen tiert, und eine Klemme 21, an die das Schaltsignal angelegt ist.

Die Klemme 20 a ist mit einer Klemme 2 A eines Selektors 22 und einer Klemme 4 B eines Selektors 23 verbunden. Die Klemme 20 b ist mit einer Klemme 3 A des Selektors 22 und einer Klemme 1 B eines Selektors 24 verbunden. Die Klemme 20 c ist mit einer Klemme 4 A des Selektors 22 und eine Klemme 2 B des Selektors 24 verbunden. Die Klemme 20 d ist mit einer Klemme 1 A des Selektors 23 und einer Klemme 3 B des Selektors 24 ver bunden. Die Klemme 20 e ist mit einer Klemme 2 A des Selektors 23 und einer Klemme 4 B des Selektors 24 verbunden.

Die Klemme 20 f ist einer Klemme 1 A des Selektors 22 und einer Klemme 3 B des Selektors 23 verbunden. Die Klemme 20 g ist mit einer Klemme 1 B des Selektors 22 und einer Klemme 3 A des Selektors 23 verbunden. Die Klemme 20 h ist mit einer Klemme 2 B des Selektors 22 und einer Klemme 4 A des Selektors 23 verbunden. Die Klemme 20 i ist mit einer Klemme 3 B des Se lektors 22 und einer Klemme 1 A des Selektors 24 verbunden. Die Klemme 20 j ist mit einer Klemme 4 B des Selektors 22 und einer Klemme 2 A des Selektors 24 verbunden. Die Klemme 20 k ist mit einer Klemme 1 B des Selektors 23 und einer Klemme 3 A des Selektors 24 verbunden. Die Klemme 20 l ist mit einer Klemme 2 B des Selektors 23 und einer Klemme 4 A des Selektors 24 verbunden.

Die Klemme 21 ist mit den Selektoren 22 bis 24 verbunden. Jeder Selektor 22 bis 24 besitzt Klemmen 1 Y, 2 Y, 3 Y und 4 Y. Bei jedem Selektor 22 bis 24 werden, wenn das Schaltsignal "0" ist, an den Klemmen 1 A, 2 A, 3 A und 4 A anliegende Signale ausgewählt und über die Klemmen 1 Y, 2 Y, 3 Y bzw. 4 Y ausgege ben. Wenn das Schaltsignal "1" ist, werden an den Klemmen 1 B, 2 B, 3 B und 4 B anliegende Signale ausgewählt und über die Klemmen 1 Y, 2 Y, 3 Y bzw. 4 Y ausgegeben.

Die Adreßgeneratorschaltung 13 enthält auch Klemmen 25 a bis 25 d, die jeweils mit den Klemmen 1 Y bis 4 Y des Selektors 22 verbunden sind, Klemmen 25 e bis 25 h, die jeweils mit den Klemmen 1 Y bis 4 Y des Selektors 23 verbunden sind, und Klem men 25 i bis 25 l, die jeweils mit Klemmen 1 Y bis 4 Y des Selek tors 24 verbunden sind. Die Klemmen 25 a bis 25 l sind mit Ad reßleitungen des Speichers 11 so verbunden, daß die Klemme 25 a dem Bit geringster Mächtigkeit (LSB) und die Klemme 25 l dem Bit höchster Mächtigkeit (MSB) entspricht. Dementspre chend stellt ein über die Klemmen 25 a bis 25 e ausgegebenes Fünf-Bit-Signal eine Symboladresse (siehe Fig. 3) dar. Zu sätzlich stellt ein über die Klemmen 25 f bis 25 l ausgegebe nes Sieben-Bit-Signal eine Blockadresse (siehe Fig. 3) dar.

Falls der Zählwert des Blockadreßzählers und der Zählwert des Symboladreßzählers sich wie in den Spalten BAC bzw. SAC der Fig. 6 dargestellt ändern, wird, wenn das Schaltsignal "0" ist und damit die Codefehler-Korrektur unter Benutzung der Paritäten P ausgeführt wird, eine Blockadresse und eine Symboladresse für den Zugriff zum Speicher 11 entsprechend den Spalten PBA bzw. PSA der Fig. 6 erzeugt. Wenn sich in gleicher Weise die Zählwerte der Blockadreßzähler und Sym boladreßzähler ändern und das Schaltsignal "1" ist, so daß Codefehler-Korrektur unter Benutzung von Paritäten Q ausge führt wird, ändern sich eine Blockadresse und eine Symbol adresse für den Zugriff zum Speicher 11 so, wie es durch die Spalten QBA bzw. QSA in Fig. 6 gezeigt ist. Es ist zu bemer ken, daß die Zahlen in Fig. 6 dezimal dargestellt sind.

Wie man aus Fig. 6 versteht, wird während der Codefehler-Kor rektur unter Benutzung der Paritäten P die Symboladresse PSA jeweils um Zwei erhöht und die Blockadresse PBA um Eins, wobei immer zwei Blockadressen zweimal dargestellt werden.

Während der Codefehler-Korrektur unter Benutzung der Paritä ten Q wird die Blockadresse QBA von 0, 2, 1 oder 3 um je weils Vier erhöht. Solange der Wert des Blockadreßzählers BAC kleiner oder gleich 63 ist, ändert sich der Anfangswert der Blockadresse QBA zyklisch wie: 0-2-0-2- . . . , während die Symboladresse QSA sich von 0 bis 31 mit einem Zuwachs von Eins ändert. Liegt der Wert des Blockadreßzählers BAC zwi schen 64 und 111 (jeweils einschließlich), dann ändert sich der Anfangswert der Blockadresse QPA zyklisch wie: 1-3-1- 3- . . . , während die Symboladresse sich von 0 bis 23 jeweils mit einem Zuwachs Eins ändert. In dem letzteren Fall werden, wie man aus Fig. 3 ersieht, Symbole in den Bereichen von Blöcken ungerader Adresse, die durch Symboladressen gleich oder größer 24 bezeichnet werden, nicht aus dem Speicher 11 ausgelesen, so daß Codefehler-Korrektur von Symbolen von Pa ritäten P unter Benutzung der Paritäten Q verhindert wird. Während der Codefehler-Korrektur unter Benutzung der Paritä ten Q werden nur die Audiodaten W und die Paritäten Q, die den Audiodaten W entsprechen, aus dem Speicher 11 ausgelesen und dann dem Fehlerkorrekturvorgang in der Korrekturschal tung 12 unterworfen.

Der Grund, warum der Zählwert des Blockadreßzählers nicht 111 überschreitet (d. h. der Zählwert der Symboladresse QSA 23 nicht überschreitet), während die Blockadresse QBA mit 1 oder 3 beginnt und 127 erreicht, während die Fehlerkor rektur unter Benutzung der Paritäten P ausgeführt wird, ist folgender:

Wenn der Adreßdecoder 33 in der Korrekturschaltung 12 er faßt, daß der Zählwert des Blockadreßzählers im Adreßzäh ler 26 112 erreicht, während das Schaltsignal den Wert "0" annimmt (d. h. die Fehlerkorrektur unter Benutzung der Paritä ten Q ausgeführt wird), stellt der Adreßdecoder 23 den Ad reßzähler 26 zurück und schaltet ihn ab. Wenn andererseits das Schaltsignal den Wert "1" annimmt (d. h. dann, wenn die Fehlerkorrektur unter Benutzung der Paritäten P ausgeführt wird), erfaßt der Decoder 33 den Zählwert 112 nicht, sondern erfaßt den Zählwert 128 des Blockadreßzählers und gibt einen Rückstellimpuls für den Adreßzähler 26 dann aus, wenn der Wert des Schaltsignals auf "1" geändert wird.

Da nur die Audiodaten aus dem Speicher 11 ausgelesen und dem Analog/Digital-Wandler über die Klemme 14 angelegt werden, nachdem der Fehlerkorrekturvorgang abgelaufen ist, ergibt das Weglassen der Fehlerkorrektur von Symbolen der Paritäten P keine Probleme für die Genauigkeit der Wiedergabe von Au diodaten. Das Weglassen von Fehlerkorrektur von Symbolen der Paritäten P kann die zum Lesen von Symbolen aus dem Speicher 11 notwendige Zeit beträchtlich reduzieren, so daß die zur Codefehler-Korrektur der Daten einer Datenspur benötigte Zeit verkürzt wird. Dementsprechend können während einer Kor rekturzeit (C in Fig. 2) von annähernd gleich 5,68 ms alle Audiodaten in einer Spur der Codefehler-Korrektur unterwor fen werden.

Claims

1. Codefehler-Korrekturschaltung bei einem Drehkopf-Digital tonbandsystem (R-DAT), bei dem ein wiedergegebenes Digi talsignal Audiodaten, Paritäten P für die Audiodaten und Paritäten Q für die Paritäten P und die Audiodaten ent hält und das wiedergegebene Digitalsignal sequentiell in einen Speicher eingeschrieben wird, wobei die Codefeh ler-Korrekturschaltung zum Auslesen der Digitalsignale aus dem Speicher und zur Ausführung einer Codefehler-Kor rektur des Digitalsignales unter Benutzung der Paritäten P und Q benutzt wird, gekennzeichnet durch:

a) Mittel (13; 26, 33, 40), um während der Codefehler-Kor rektur unter Benutzung der Paritäten P die Gesamtheit des eingeschriebenen Digitalsignals aus dem Speicher auszulesen, und
b) Mittel (13; 26, 33, 40), um während der Codefehler-Kor rektur unter Benutzung der Paritäten Q nur die Audioda ten und die den Audiodaten aus dem Speicher entspre chenden Paritäten Q auszulesen.

2. Codefehler-Korrekturschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die zwei Auslesemittel aus einer Adreßgeneratorschal tung (13; 26, 33, 40) bestehen.