DE3752191T2

DE3752191T2 - Selbstausrichtender Feldeffekttransistor für ultrahohe Frequenz und Methode zur Herstellung desselben

Info

Publication number: DE3752191T2
Application number: DE3752191T
Authority: DE
Inventors: Toshikazu C O Patent Di Fukuda; Tatsuro C O Patent Divi Mitani
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-02-27
Filing date: 1987-02-20
Publication date: 1998-10-08
Anticipated expiration: 2007-02-21
Also published as: EP0235705A2; US4784718A; EP0235705A3; DE3752191D1; JPH043103B2; EP0235705B1; JPS62199068A

Description

Diese Erfindung betrifft eine Halbleitervorrichtung, gebildet durch einen Ultrahochfrequenz-GaAs-Feldeffekttransistor.
Vorbekannte Halbleitervorrichtungen mit einem Ultrahochfrequenz-GaAs-Feldeffekttransistor (im folgenden als GaAs-FET bezeichnet) haben beispielsweise die in Fig. 1 gezeigte Struktur. Insbesondere wird eine leicht dotierte Halbleiterschicht 2 eines N-Leitungstyps auf einem undotierten, semi-isolierenden (halbisolierenden) GaAs- Substrat 1 gebildet (hiernach als GaAs-Substrat bezeichnet) Stark dotierte Bereiche 3a und 3b, die ein Source bzw. ein Drain bilden, werden in dem vorbestimmten Bereich der leicht dotierten (niedrige Verunreinigungskonzentration) Schicht 2 mit einem vorbestimmten Abstand dazwischen gebildet. Eine Gate-Elektrode 4 wird auf der leicht dotierten Halbleiterschicht 2 zwischen den stark dotierten Regionen 3a und 3b gebildet, und besteht aus Metall, wie beispielsweise Al, Au, etc., oder besteht aus geschichteten Metallschichten, wie beispielsweise Ti, Al. Source/Drain-Extraktionselektroden 5a und 5b aus Au Ge/Pt, etc., werden auf den stark dotierten Regionen 3a bzw. 3b gebildet.
Diese bekannte Halbleitervorrichtung 10 wird wie folgt hergestellt.
Zuerst wird auf dem GaAs-Substrat 1 die leicht dotierte Halbleiterschicht 2 vom N-Leitungstyp, die als eine aktive Schicht dient, selektiv gebildet. Ein SiO&sub2;-Film wird auf der leicht dotierten Halbleiterschicht 2 gebildet, und der so gebildete SiO&sub2;-Film wird selektiv geätzt, um ein Dummy(Hilfs-) Gate 11 mit einem vorbestimmten Muster zu bilden. Ein seitenwandfilmbildender Teil 12 eines Si&sub3;N&sub4;-Films wird so abgelagert, daß er das Dummy-Gate 11 abdeckt.
Wie in Fig. 2B gezeigt, wird ein Resist-film (nicht gezeigt) auf dem seitenwandbildenden Teil 12 ausgebildet. Der Resistfilm wird mittels eines reaktiven Ionenätzverfahrens (im folgenden als RIE bezeichnet) zurückgeätzt, um geglättet zu werden, wodurch der seitenwandfilmbildende Teil 12 auf dem Dummy-Gate 11 entfernt wird. Unter Verwendung des Dummy-Gates 11 und des Abschnitts des seitenwandfilmbildenden Teils 12 an dessen Seite als Maske werden Verunreinigungen aus Si in die leicht dotierte Halbleiterschicht 2 durch die seitenwandfilmbildenden Teile 12 auf der leicht dotierten Halbleiterschicht 2 ionenimplantiert. Die implantierten Verunreinigungen werden aktiviert, so daß sie die stark dotierten Regionen 3a und 3b bilden.
Wie es in Fig. 2c gezeigt wird, wird das Dummy-Gate 11 mittels Naßätzens unter Verwendung von beispielsweise NH&sub4;F entfernt.
Wie in Fig. 2D gezeigt, wird ein elektrodenbildender Teil 13 aus Metall, wie beispielsweise Al, Au, oder geschichteten Metallschichten, beispielsweise Ti, Al, auf der freiliegenden Oberfläche der leicht dotierten Schicht 2 gebildet, unter Verwendung des verbleibenden seitenwandfumbildenden Teils 12 als Maske.
Wie es in Fig. 2E gezeigt wird, werden sowohl die seitenwandfilmbildenden Teile 12 und der elektrodenbildende Teil 13 darauf gleichzeitig mittels eines chemischen Trockenätzverfahrens (CDE) entfernt, um so eine Gate- Elektrode 14 auf der leicht dotierten Halbleiterschicht 2 mit einem vorbestimmten Muster zu bilden.
Zuletzt wird, wie dies in Fig. 2F gezeigt ist, ein ohmscher Kontakt auf den stark dotierten Bereichen 3a und 3 angeordnet, um ein Resist-Muster zu bilden, und ein ohmscher Metallkontakt aus AuGe/Pt etc. wir abgelagert, beispielsweise durch Verdampfung etc. Danach werden die Source/Drain- Extraktionselektroden 5a und 5b mittels eines Tape- Abhebeverfahrens gebildet, wodurch die Halbleitervorrichtung 10 durch ein Legieren des ohmschen Metallkontaktes vervollständigt wird.
Die bekannte Halbleitervorrichtung aus Fig. 1 hat die folgenden Probleme.
(1) Die stark dotierten Bereiche 3a und 3b und die Source/Drain-Extraktionselektroden 5a und 5b sind gegeneinander nicht selbst ausrichtend, so daß der Abstand zwischen der Gate-Elektrode 4 und der Extraktionselektrode 5a größer als der zwischen der Gate-Elektrode 4 und dem stark dotierten Bereich 3a ist. Dieses führt zu einer ungenügenden Reduktion und starken Schwankungen eines sogenannten Sourcewiderstandes Rs. Als eine Folge davon weist die Halbleitervorrichtung 10 keine guten Hochfrequenzeigenschaften auf.
(2) Die Abstände zwischen der Gate-Elektrode 4 und den Source/Drain-Extraktionselektroden 5a und 5b kann nicht ausreichend vermindert werden. Dadurch kann die Vorrichtung nicht ausreichend miniaturisiert werden und so kann ihr Integrationsgrad nicht ausreichend erhöht werden.
(3) Die Gate-Elektrode 4 und die Source/Drain- Extraktionselektroden 5a, 5b sind aus verschiedenen Materialien hergestellt, so daß der Herstellungsprozeß der Vorrichtung kompliziert ist.
(4) Die ohmsche Eigenschaft der Source/Drain- Extraktionselektroden wird durch das Legieren von AuGe verbessert. Falls es jedoch bezweckt ist, die ohmschen Eigenschaften weiter zu verbessern, indem die Konzentration von Ge erhöht wird, so wird ein sogenanntes Ball-up-Phänomen auftreten, wobei die Extraktionselektroden 5a und 5b sich ablösen. Falls die Extraktionselektroden 5a und 5b aus geschichteten Metallschichten, wie beispielsweise AuGe, Pt, etc., als Haltebestandteil hergestellt sind, um zu verhindern, daß das vorher genannte Phänomen auftritt, wird die Elektrodenstruktur noch weiter verkompliziert.
Darüber hinaus hat das vorher genannte Verfahren zum Herstellen der Halbleitervorrichtung, wie in den Fig. 2A bis 2F gezeigt, die folgenden Probleme.
(1) Die stark dotierten Bereiche 3a und 3b, die jeweilig als Source- und Drainbereiche arbeiten, haben keine ausreichend hohe Verunreinigungskonzentration, und zudem hat das Gate eine Schottky-Gate-Struktur, so daß, um die ohmsche Eigenschaft der Source/Drain-Extraktionselektroden 5a und 5b zu verbessern, die Gate-Elektrode 14 und die Elektroden 5a, 5b aus verschiedenen Materialien hergestellt werden müssen, wodurch der Herstellungsprozeß verkompliziert wird.
(2) Die ohmsche Eigenschaft der Source/Drain- Extraktionselektroden 5a und 5b kann verbessert werden, indem die Ge-Konzentration in der AuGe-Legierung erhöht wird, was einen ohmschen Metallkontakt bildet. Falls jedoch die Ge- Konzentration erhöht wird, wird ein sogenannten Ball-up- Phänomen auftreten, wodurch die Extraktionselektroden sich ablösen. Die Bereitstellung der Extraktionselektroden 5a und 5b als Haltebestandteil von geschichteten Metallschichten, wie beispielsweise Pt, Ni, Au, etc., um ein solches Phänomen zu verhindern, verkompliziert den Herstellungsprozeß.
(3) Die stark dotierten Bereiche 3a und 3b sind mit den Extraktionselektroden 5a, 5b nicht selbst-ausrichtend. Dieses verkompliziert den sogenannten Maskenausrichtungsvorgang etc. und macht die Bereitstellung der miniaturisierten Halbleitervorrichtung schwierig.
(4) Um die ohmsche Eigenschaft der Source/Drain- Extraktionselektroden 5a und 5b zu verbessern, ist der Legierungsprozeß zum Bilden des ohmschen Metallkontaktes aus AuGe erforderlich.
(5) Der durch den Legierungsprozeß gebildete ohmsche Metallkontakt wird durch physikalische und chemische Bedingungen beeinflußt. Daher ist die Auswahl der Chemikalien, die für die nachfolgenden Behandlungsvorgänge benötigt werden, sowie der Zeit und Temperaturbedingungen in den Prozessen schwierig.
Die US-A-4 455 738 beschreibt einen MESFET und das dazugehörige Herstellungsverfahren. In einem p-Typ Siliziumsubstrat wird eine leicht dotierte n-Typ Oberflächenschicht gebildet. Ein Dummy-Gate wird aus Siliziumdioxid gebildet. Seitenwände aus Siliziumnitrid werden auf dem Dummy-Gate unter Verwendung eines anisotropen Ätzverfahrens gebildet. Die Source- und Drainbereiche werden dann durch starkes Dotieren des Siliziumsubstrates gebildet, unter Verwendung des Dummy-Gates und der Seitenwände als Maske. Das Dummy-Gate wird selektiv geätzt, um die Seitenwände übrig zu lassen, und eine Platinschicht wird abgelagert und wärmebehandelt, um ein Silizid dort zu bilden, wo sie in Kontakt mit dem Siliziumsubstrat steht. Das nicht reagierte Platin an der Spitze der Seitenwände wird entfernt. Das Platinsilizid bildet eine Schottky-Barriere mit dem Gatebereich und einen ohmschen Kontakt mit den Source- und Drainbereichen.
Die Offenbarung im IBM Technical Disclosure Bulletin, Vol. 24, Nr. 7A, Dezember 1981, von H.S. Bhatia und J. Riseman mit dem Titel "High Performance MESFET Structure" beschreibt ein Silizium-MESFET und ein dazugehöriges Herstellungsverfahren. Das Verfahren wird als anpassungsfähig für andere Substrate, wie beispielsweise Galliumarsenid erachtet. Das Verfahren beinhaltet ein Bilden eines Dummy-Gates aus einer Siliziumdioxidschicht und einer Schicht aus Siliziumnitrid. Siliziumdioxid-Seitenwände werden dann durch reaktives Ionenätzen gebildet. Die Source- und Drainbereiche werden dann durch ein Implantieren von Verunreinigungen unter Verwendung des Dummy-Gates und der Seitenwände als Maske gebildet. Das Dummy-Gate wird dann geätzt (nicht selektiv, da Teil des Dummy-Gates und der Seitenwände gemeinsam aus Siliziumdioxid hergestellt sind) und eine Kontaktmetallurgie wird dann abgelagert und definiert.
Das Buch von R.E. Williams "Gallium Arsenide Processing Techniques", 1984, Dedham, MA, USA, Seiten 232 bis 235, 270 bis 273 und 292 und 293 beschreibt die allgemeine Anforderung und bekannte Techniken, um eine Schottky-Barriere und ohmsche Kontakte unter Verwendung von Metallschichten auf Galliumarsenid zu bilden. Um ohmsche Kontakte zu bilden, wird ein Dotierungsniveau von mehr als 1 x 10&supmin;&sup9; angeraten, es wird jedoch kein Verfahren beschrieben, das als zuverlässig gelten kann. Der allgemeine Ratschlag ist, das Metall in das Galliumarsenid hinein zu legieren. Experimentalverfahren werden kurz beschrieben, um Galliumarsenid auf ausreichend hohe Niveaus zu dotieren, unter Verwendung eines Elektronenstrahls oder Lasertemperns, um ohmsche Kontakte mit Ti Pt Au ohne Legieren zu bilden, es wird jedoch vermutet, daß viele Schwierigkeiten verbleiben und daß es unwahrscheinlich ist, daß das Verfahren in der absehbaren Zukunft ausgereift sein wird.
Der Artikel in Applied Physics Letters, Vol 40, Nr. 9, 1. Mai 1982, Seiten 805 bis 807, New York, USA, von R.L. Chapman et al mit dem Titel "Trasnient Annealing of Selenium- Implanted Gallium Arsenide Using a Graphite Strip Heater" diskutiert die Schwierigkeiten beim Herstellen eines hoch dotierten Galliumarsenids unter Verwendung von Selen als Verunreinigung. Der Artikel bestätigt, daß Laser- und Elektronenstrahltempern verwendet werden kann, um hohe Elektronenkonzentrationen zu erzeugen, jedoch mit dem Nachteil geringer Mobilitäten. Die Nachteile solcher Verfahren werden als ausreichend gewichtig erachtet, so daß ein alternatives Verfahren zum Galliumarsenid-Tempern erforderlich ist, um die Trägerkonzentration zu erhöhen, ohne nachteilige Nebeneffekte zu bewirken. Das vorgeschlagene Verfahren beinhaltet, das dotierte Galliumarsenid in einer Schicht aus Siliziumnitrid und aus Siliziumdioxid einzuschließen und das dotierte Substrat dann in einen Graphitofen zu legen. Konzentrationsniveaus bis zu 3 x 10¹&sup9; cm&supmin;³ werden berichtet. Es wird vermutet, daß höhere Konzentrationsniveaus erhalten werden können, entweder mit einem besseren Umhüllungsmaterial oder in einer Atmosphäre mit kontrolliertem Arsendampfdruck.
Es ist eine Aufgabe dieser Erfindung, eine Halbleitervorrichtung bereitzustellen, deren Gate-Elektrode und Source/Drain-Extraktionselektroden aus dem gleichen Material hergestellt sind, und deren stark dotierte Source/Drainbereiche sowohl mit der Gate-Elektrode und den Source/Drain-Extraktionselektroden selbst-ausrichtend sind, wodurch eine hervorragende Eigenschaft der Vorrichtung und Miniaturisierungs-Implementierung ermöglicht wird.
Es ist weiter Aufgabe dieser Erfindung, ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitzustellen, das in der Lage ist, diese Vorrichtungseigenschaft und Miniaturisierungsimplementierung bereitzustellen.
Diese Aufgaben der Erfindung werden durch eine Halbleitervorrichtung mit auf einem Halbleitersubstrat gebildeten Source/Drain-Elektroden und einer Gate-Elektrode gelöst, umfassend: eine leicht dotierte Halbleiterschicht eines Einleitungstyps, gebildet auf dem Halbleitersubstrat; eine Gate-Elektrode, gebildet in einem vordefinierten Bereich auf der leicht dotierten Halbleiterschicht; stark dotierte Source/Drain-Bereiche, gebildet in der leicht dotierten Halbleiterschicht in vorbestimmten Abständen von beiden Seiten der Gate-Elektrode, und Source/Drain- Extraktionselektroden aus dem gleichen Material wie die Gate- Elektrode, gebildet auf den stark dotierten Source/Drain- Bereichen und mit den vordefinierten Abständen von beiden Seiten der Gate-Elektrode; dadurch gekennzeichnet, daß das Halbleitersubstrat ein semi-isolierendes GaAs-Substrat ist; die stark dotierten Source/Drain-Bereiche mit Verunreinigungen aus Se mit einer Verunreinigungskonzentration von 3 bis 5 x 10¹&sup9; cm&supmin;³ dotiert sind, und die Gate-Elektrode und die Extraktionselektroden in einer Einschichtstruktur aus Au ohne ein Legieren zwischen den Extraktionselektroden und den stark dotierten Source/Drain-Bereichen gebildet sind.
Die Aufgaben der Erfindung werden auch durch ein Verfahren zum Herstellen einer Halbleitervorrichtung mit Source/Drain- Elektroden und einer Gate-Elektrode, gebildet auf einem GaAs- Halbleitersubstrat, gelöst, die folgenden Schritte umfassend: Bilden der leicht dotierten Halbleiterschicht eines Einleitungsstyps auf einem Halbleitersubstrat; Bilden eines Dummy-Gates aus einem ersten Material in einem vordefinierten Bereich auf der leicht dotierten Halbleiterschicht; Bilden eines seitenwandfilmbildenden Teils aus einem zweiten Material auf der freiliegenden Oberfläche der leicht dotierten Halbleiterschicht, wobei der seitenwandfilmbildende Teil das Dummy-Gate überdeckt; Ausführen eines anisotropen Ätzens für den seitenwandfilmbildenden Teil, um einen Seitenwandfilm auf jeder Seite des Dummy-Gates zu bilden und die Oberfläche der leicht dotierten Halbleiterschicht freizulegen; Heiß-Ionenimplantieren einer Se-Verunreinigung in die leicht dotierte Halbleiterschicht unter Verwendung der Seitenwandfilme und des Dummy-Gates als Maske, gefolgt durch ein Lampen-Temperns, um so stark dotierte Source/Drain- Bereiche mit einer Verunreinigungskonzentration von 3 bis 5 x 10¹&sup9; cm&supmin;³ zu bilden; selektives Entfernen des Dummy-Gates, um so die darunterliegende leicht dotierte Halbleiterschicht freizulegen; Ablagern eines elektrodenbildenden Teils auf der freigelegten, leicht dotierten Halbleiterschicht und den stark dotierten Source/Drain-Bereichen, unter Verwendung der verbleibenden Seitenwandfilme als Maske, um einen ohmschen Kontakt zwischen dem elektrodenbildenden Teil und den stark dotierten Source/Drain-Bereichen ohne einen Legierungsschritt zu bilden, wobei der elektrodenbildende Teil aus einer Einzelschichtstruktur aus Au hergestellt ist, und Entfernen der Seitwandfilme und des darauf gebildeten elektrodenbildenden Teils, um eine Gate-Elektrode und Source/Drain-Extraktionselektroden auf der leicht dotierten Halbleiterschicht bzw. den stark dotierten Source/Drain- Bereichen zu bilden.
Die Halbleitervorrichtung in Übereinstimmung mit dieser Erfindung liefert die folgenden vorteilhaften Effekte.
(1) Da die stark dotierten Bereich mit sowohl der Gate- Elektrode und den Source/Drain-Elektroden selbst-ausrichtend sind, können die Abstände zwischen der Gate-Elektrode und den Source/Drain-Extraktionselektroden ausreichend vermindert werden, was eine Miniaturisierung der Vorrichtung und somit den hohen Integrationsgrad ermöglicht.
(2) Da die Abstände zwischen der Gate-Elektrode und den Source/Drain-Extraktionselektroden auf einen konstanten und kleinen Wert eingestellt sind, kann der Source-Widerstand (Rs) vermindert werden, und seine Schwankungen können klein gehalten werden, wodurch die verbesserten Hochfrequenzeigenschaften der Vorrichtung bereitgestellt werden.
(3) Da die Source/Drain-Extraktionselektroden aus Metall hergestellt sind, wie beispielsweise Al, Au, Ti/Al, etc. ohne Legierungsvorgänge, und auch gute ohmsche Kontakte ohne Haltebestandteile bilden, kann die Elektrodenstruktur vereinfacht werden und der Herstellungsprozeß kann vereinfacht werden.
Darüber hinaus hat das Verfahren zum Herstellen einer Halbleitervorrichtung in Übereinstimmung mit dieser Erfindung die folgenden vorteilhaften Effekte.
(1) Da die stark dotierten Bereiche so hergestellt sind, daß sie eine ausreichend hohe Verunreinigungskonzentration aufweisen, durch das Hinzufügen von Se, können Source/Drain- Extraktioselektroden, die in der Lage sind, gute ohmsche Kontakte zu bilden, einfach aus Metall hergestellt werden, wie beispielsweise Al, Au, Ti/Al, etc., ohne Legierungsvorgang. Darüber hinaus können die Gate-Elektrode und die Source/Drain-Elektrode gleichzeitig mittels eines sogenannten Dummy-Gate-Verfahrens aus dem gleichen Material hergestellt werden. Somit kann der elektrodenbildende Schritt sehr vereinfacht werden.
(2) Aufgrund der stark dotierten Bereiche können die Gate- Elektrode und die Source/Drain-Extraktionselektroden unter Verwendung des gleichen Seitenwandfilms als Maske gebildet werden, können die stark dotierten Bereiche selbstausrichtend sowohl mit der Gate-Elektrode als auch den Source/Drain-Extraktionselektroden sein. Somit können die Abstände zwischen der Gate-Elektrode und den Source/Drain- Extraktionselektroden auf einem kleinen und konstanten Wert gehalten werden, so daß der Source-Widerstand und dessen Schwankungen vermindert werden können, wodurch die verbesserten Hochfrequenzeigenschaften der Vorrichtung bereitgestellt werden. Die Vorrichtung kann auch von kleiner Größe sein und miniaturisiert werden.
Diese Erfindung kann besser mit der folgenden Beschreibung verstanden werden, wenn diese im Zusammenhang mit den begleitenden Zeichnungen gesehen wird, in denen:
Fig. 1 eine Schnittansicht der schematischen Struktur der Halbleitervorrichtung des Standes der Technik zeigt;
Fig 2A bis 2F Schnittansichten zeigen, die ein Verfahrens für ein Herstellen der Halbleitervorrichtung des Standes der Technik veranschaulichen;
Fig. 3 eine Schnittansicht der schematischen Struktur einer Halbleitervorrichtung in Übereinstimmung mit dieser Erfindung zeigt;
Fig. 4A eine Schnittansicht zeigt, nach dem Zustand, wenn nach dem Bilden einer leicht dotierten Schicht auf einem GaAs-Substrat ein SiO&sub2;-Film auf der leicht dotierten Schicht gebildet ist, der SiO&sub2;-Film selektiv geätzt worden ist, um ein Dummy-Gate zu bilden, und ein seitenwandfilmbildender Teil abgelagert worden ist;
Fig. 4B eine Schnittansicht des Zustands zeigt, wenn der Seitenwandfilm zurückgeätzt worden ist, um einen Seitenwandfilm zu bilden, der beide Seiten des Dummy-Gates abdeckt, und in dem Verunreinigungen in die leicht dotierte Halbleiterschicht ionenimplantiert worden sind und aktiviert worden sind, um stark dotierte Bereiche zu bilden;
Fig. 4C eine Schnittansicht des Zustands zeigt, in dem das Dummy-Gate entfernt worden ist;
Fig. 4D eine Schnittansicht des Zustands zeigt, in dem ein elektrodenbildender Teil abgelagert worden ist; und
Fig. 4E eine Schnittansicht des Zustands zeigt, in dem der Seitenwandfilm und der elektrodenbildende Teilabschnitt, der sich darauf befindet, entfernt worden ist, um eine Gate-Elektrode und Source/Drain-Elektroden zu bilden.
Fig. 3 zeigt eine Schnittansicht der schematischen Struktur einer Halbleitervorrichtung in Übereinstimmung mit der vorliegenden Erfindung. In der Figur bezeichnet 20 ein semiisolierendes, undotiertes GaAs-Halbleitersubstrat (im folgenden als GaAs-Substrat bezeichnet). Eine leicht dotierte Halbleiterschicht 21 vom N-Leitfähigkeitstyp ist auf dem GaAs-Substrat 20 abgelagert. Stark dotierte Bereiche 22a und 22b, die als ein Source bzw. ein Drain arbeiten, sind in vorbestimmten Bereichen auf der leicht dotierten Halbleiterschicht 21 durch ein Diffunidieren von Verunreinigungen aus Se so ausgebildet, daß sie sich in das GaAs-Substrat 20 hinein erstrecken; die Verunreinigungskonzentration dieser stark dotierten Bereiche 22a und 22b ist auf 3 bis 5 x 10¹&sup9; cm&supmin;³ eingestellt. Eine Gate-Elektrode 23 ist auf der leicht dotierten Halbleiterschicht 21 zwischen den stark dotierten Bereichen 22a und 22b ausgebildet. Extraktionselektroden 24a und 24b, aus dem gleichen Material wie die Gate-Elektrode, sind auf den stark dotierten Bereichen 22a bzw. 22b bereitgestellt. Die Gate-Elektrode 23 und die Extraktionselektroden 24a, 24b sind aus einer Einzelschichtstruktur hergestellt. Die stark dotierten Bereiche 22a und 22b sind selbst-ausrichtend, sowohl mit der Gate-Elektrode 23 als auch den Extraktionselektroden 24a und 24b.
In der wie oben erklärt aufgebauten Halbleitervorrichtung 30 sind die stark dotierten Bereiche 22a und 22b selbstausrichtend, sowohl mit der Gate-Elektrode 23 als auch den Extraktionselektroden 24a und 24b, so daß die Abstände zwischen der Gate-Elektrode 23 und den Extraktionselektroden 24a, 24b passend auf einen vorbestimmten Wert eingestellt sind, welcher ausreichend klein ist. Somit kann der sogenannte Source-Widerstand (Rs) stark reduziert werden und auch seine Schwankungen können klein gehalten werden, wodurch die verbesserten Hochfrequenzeigenschaften der Vorrichtung bereitgestellt werden.
Weiter kann, da die Abstände zwischen der Gateelektrode 23 und den Extraktionselektroden 24a, 24b vermindert werden kann, die Miniaturisierung der Vorrichtung und ihr hoher Integrationsgrad verwirklicht werden. Da die Gate-Elektrode 23 und die Extraktionselektroden 24a und 24b aus dem gleichen Material hergestellt sind, kann die Elektrodenstruktur der Vorrichtung vereinfacht werden und die Leistung der Vorrichtun kann verbessert werden.
Ein Verfahren zum Herstellen einer Halbleitervorrichtung in Übereinstimmung mit dieser Erfindung wird mit Bezug auf die Fig. 4A bis 4E beschrieben.
Zuerst wird, wie dies in Fig. 4A gezeigt ist, die leicht dotierte Halbleiterschicht 21 vom N-Leitfähigkeitstyp, welche als eine aktive Schicht dient, durch ein Ionenimplantationsverfahren auf dem GaAs-Substrat 20 ausgebildet. Ein SiO&sub2;-Film wird auf der leicht dotierten Halbleiterschicht 21 ausgebildet. Der so gebildete SiO&sub2;-Film wird selektiv geätzt, um ein Dummy-Gate 31 mit einer Breite von 0,25 bis 0,5 u und einer Höhe von ungefähr 1 u zu bilden. Ein seitenwandfilmdarstellender Teil 32 eines Si&sub3;N&sub4;-Films mit einer Dicke von 0,5 bis 1,0 u, welcher das Dummy-Gate 31 bedeckt, wird auf der leicht dotierten Halbleiterschicht 21 abgelagert. Der Si&sub3;N&sub4;-Film kann ein CVDSi&sub3;N&sub4;-Film sein, der durch die Reaktion zwischen SiCl&sub4;, SiH&sub4;, etc. und Ammonium erzeugt ist.
Der seitenwandfilmbildende Teil 32 wird, wie in Fig. 4B gezeigt, mittels eines RIE-Verfahrens zurückgeätzt, um einen Seitenwandfilm zu bilden, der beide Seiten des Dummy-Gates 31 abdeckt, und um die Oberfläche der leicht dotierten Halbleiterschicht 21 freizulegen. Se-Verunreinigungen werden in die leicht dotierte Halbleiterschicht 21 heißionenimplantiert, unter Verwendung des Dummy-Gates 31 und des Seitenwandfilms 33 als Maske; dieses Ionenimplantieren wird mit einer Dosis von 1 x 10¹&sup5; cm&supmin;² aus Se und bis zu einer Tiefe ausgeführt, die das GaAs-Substrat erreicht. Die implantierten Verunreinigungen aus Se werden durch ein Lampen-Temperverfahren aktiviert, beispielsweise, um die stark dotierten Bereiche 22a und 22b mit einer Verunreinigungskonzentration von 3 bis 5 x 10¹&sup9; cm&supmin;³ zu bilden.
Wie in Fig. 4C gezeigt, wird das Dummy-Gate 31 mittels eines Naßätzverfahrens unter Verwendung von NH&sub4;, etc. entfernt.
Wie in Fig. 4D gezeigt, wird ein elektrodenbildender Teil 34 aus Au auf der freiliegenden Oberfläche der leicht dotierten Halbleiterschicht 21 und den stark dotierten Bereichen 22a und 22b unter Verwendung des Seitenwandfilms als Maske mittels Vakuum abgelagert.
Zuletzt werden, wie dies in Fig. 4E gezeigt ist, der Seitenwandfilm 33 und der elektrodendarstellende Teil 34 darauf unter Verwendung eines Tape-(Band-)Abhebeverfahrens oder Ionenmahlverfahrens als auch eines CDE-Verfahrens entfernt, wodurch die Gate-Elektrode 23 und die Source/Drain- Extraktionselektroden mit vorbestimmten Mustern gebildet werden. Auf diese Weise wird die Halbleitervorrichtung 30 vervollständigt.
Im oben erwähnten Verfahren werden die Intervalle zwischen der Gate-Elektrode 23 und den Extraktionselektroden 24a, 24b in Übereinstimmung mit der Dicke des Seitenwandfilms 31 bestimmt, und die stark dotierten Bereiche 22a und 22b sind selbst-ausrichtend, sowohl mit der Gate-Elektrode 23 als auch den Extraktionselektroden 24a und 24b.
In Übereinstimmung mit dem Halbleitervorrichtungs- Herstellungsverfahren dieser Erfindung sind die Gate- Elektrode 23 und die Extraktionselektroden 24a und 24b aus dem gleichen Material hergestellt, so daß die Vorrichtungseigenschaften verbessert werden können.
Darüber hinaus werden die stark dotierten Bereiche 22a und 22b durch ein Ionenimplantieren von Se-Verunreinigungen gebildet, so daß es möglich ist, daß sie eine höhere Verunreinigungskonzentration aufweisen. Somit können die Source/Drain-Extraktionselektroden 24a und 24b einen guten ohmschen Kontakt mit den stark dotierten Bereichen 22a und 22b bilden, ohne einen Legierungsvorgang. Darüber hinaus kann in Übereinstimmung mit dem Verfahren dieser Erfindung die Halbleitervorrichtung 30 mit einem sehr kleinen und einheitlichem Source-Widerstand (Rs) hergestellt werden, und die von kleiner Größe und hoher Integration ist.

Claims

1. Eine Halbleitervorrichtung mit Source/Drain-Elektroden und einer Gate-Elektrode, gebildet auf einem Halbleitersubstrat, umfassend:

- eine leicht dotierte Halbleiterschicht (21) eines Ein-Leitungstyps, gebildet auf dem Halbleitersubstrat (20);

- eine Gate-Elektrode (23), gebildet auf einem vorbestimmten Bereich auf der leicht dotierten Halbleiterschicht (21);

- stark dotierte Source/Drain-Bereiche (22a, 22b), gebildet in der leicht dotierten Halbleiterschicht (21) mit vorbestimmten Abständen von beiden Seiten der Gate-Elektrode (23), und

- Source/Drain-Extraktionselektroden (24a, 24b), aus dem gleichen Material wie die Gate-Elektrode, gebildet auf den stark dotierten Source/Drain- Bereichen (22a, 22b) mit den vorbestimmten Abständen von beiden Seiten der Gate-Elektrode;

dadurch gekennzeichnet, daß

- das Halbleitersubstrat (20) ein GaAs-semiisolierendes Substrat ist;

- die stark dotierten Source/Drain-Bereiche (22a, 22b) mit Se-Verunreinigungen mit einer Verunreinigungskonzentration von 3 bis 5 x 10¹&sup9; cm&supmin;³ dotiert sind, und

- die Gate-Elektrode und die Extraktionselektroden (24a, 24b) mit einer Einschichtstruktur aus Au hergestellt sind, ohne ein Legieren zwischen den Extraktionselektroden (24a, 24b) und den stark dotierten Source/Drain-Bereichen (22a, 22b).

2. Verfahren zum Herstellen einer Halbleitervorrichtung mit Source/Drain-Elektroden und einer Gate-Elektrode, gebildet auf einem GaAs-Halbleitersubstrat, die folgenden Schritte umfassend:

- Bilden einer leicht dotierten Halbleiterschicht (21) eines Ein-Leitungstyps auf dem Halbleitersubstrat (20);

- Bilden eines Dummy-Gates (31) aus einem ersten Material auf einem vorbestimmten Bereich auf der leicht dotierten Halbleiterschicht (21);

- Bilden eines seitenwandfilmbildenden Teils (32) aus einem zweiten Material auf der freiliegenden Oberfläche der leicht dotierten Halbleiterschicht (21), wobei der seitenwandfilmbildende Teil (32) das Dummy-Gate (31) bedeckt;

- Durchführen eines anisotropen Ätzens für den seitenwandfilmbildenden Teil (32), um einen Seitenwandfilm (33) auf jeder Seite des Dummy-Gates (31) zu erzeugen, und um die Oberfläche der leicht dotierten Halbleiterschicht (21) freizulegen;

- Heiß-Ionenimplantieren von Se-Verunreinigungen in die leicht dotierte Halbleiterschicht (21), unter Verwendung des Seitenwandfilms (33) und des Dummy- Gates (31) als Maske, und gefolgt durch ein Lampen- Tempern, um stark dotierte Source/Drain-Bereiche (22a, 22b) mit einer Verunreinigungskonzentration von 3 bis 5 x 10¹&sup9; cm&supmin;³ zu bilden;

- selektives Entfernen des Dummy-Gates (31), um so die darunterliegende, leicht dotierte Halbleiterschicht (21) freizulegen;

Ablagern eines elektrodenbildenden Teils (34) auf der leicht dotierten Halbleiterschicht (21) und den stark dotierten Source/Drain-Bereichen (22a, 22b), unter Verwendung des verbleibenden Seitenwandfilms (33) als Maske, um einen ohmschen Kontakt zwischen dem elektrodenbildenden Teil (34) und den stark dotierten Source/Drain-Bereichen (22a, 22b) ohne einen Legierungsschritt zu bilden, wobei der elektrodenbildende Teil (34) aus einer Einzelschichtstruktur aus Au hergestellt ist; und

- Entfernen des Seitenwandfilms (33) und des darauf abgelagerten elektrodendarstellenden Bestandteils (34), um so eine Gateelektrode (23) und Source/Drain-Extraktionselektroden (24a, 24b) auf der leicht dotierten Halbleiterschicht (21) bzw. den stark dotierten Source/Drain-Bereichen (22a, 22b) zu bilden.

3. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß das erste Material SiO&sub2; ist.

4. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß das zweite Material Si&sub3;N&sub4; ist.

5. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß das anisotrope Ätzen ein reaktives Ionenätzen ist.