DE3852583T2 - Verfahren zum Herstellen einer Halbleiteranordnung mit einem planarisierten Aufbau. - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung mit einem planarisierten Aufbau.

Info

Publication number
DE3852583T2
DE3852583T2 DE3852583T DE3852583T DE3852583T2 DE 3852583 T2 DE3852583 T2 DE 3852583T2 DE 3852583 T DE3852583 T DE 3852583T DE 3852583 T DE3852583 T DE 3852583T DE 3852583 T2 DE3852583 T2 DE 3852583T2
Authority
DE
Germany
Prior art keywords
layer
filling material
planarized
recess
recesses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3852583T
Other languages
English (en)
Other versions
DE3852583D1 (de
Inventor
Werdt Reinier De
Der Plas Paulus Antonius Van
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Application granted granted Critical
Publication of DE3852583D1 publication Critical patent/DE3852583D1/de
Publication of DE3852583T2 publication Critical patent/DE3852583T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01Manufacture or treatment
    • H10W10/011Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0143Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations comprising concurrently refilling multiple trenches having different shapes or dimensions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10Isolation regions comprising dielectric materials
    • H10W10/17Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations

Landscapes

  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung, bei dem eine Vertiefung in einer Oberfläche eines Halbleitersubstrats gefüllt wird, indem dieses mit einer vorplanarisierten Füllschicht und einer weiteren Planarisationsschicht bedeckt wird, woraufhin das Substrat in Kontakt mit einem Ätzmittel gebracht wird, in dem die Planarisationsschicht und die vorplanarisierte Füllschicht mit nahezu gleicher Rate geätzt werden.
  • Die Vertiefung in der Oberfläche des Halbleitersubstrats kann ein in das Substrat eingeätzter Graben sein, es kann aber auch ein Raum sein, der sich zwischen auf dem Substrat aufgebrachten Leiterbahnen (beispielsweise aus Aluminium oder polykristallinem Silizium) befindet, oder es kann ein in einer Isolierschicht angebrachtes Fenster sein. Die Ätzbehandlung mit dem Ätzmittel, in dem die Planarisationsschicht und die vorplanarisierte Füllschicht mit praktisch gleicher Rate geätzt werden, kann zu verschiedenen Zeitpunkten gestoppt werden. Beispielsweise kann sie zu dem Zeitpunkt gestoppt werden, zu dem die Oberfläche des Halbleitersubstrats erreicht wird; die Vertiefung ist dann gefüllt, während auf der Oberfläche neben der Vertiefung kein Füllmaterial vorhanden ist. So können beispielsweise Gräben in einer Siliziumoberfläche mit einem Isoliermaterial gefüllt werden. Alternativ kann ein Leiter wie beispielsweise Aluminium in Gräben oder Fenstern in einer Isolierschicht angebracht werden. Die Ätzbehandlung kann auch gestoppt werden, bevor die Oberfläche des Halbleitersubstrats erreicht wird; die Vertiefung ist dann gefüllt, während auch auf dem Substrat neben der Vertiefung eine Schicht des Füllmaterials vorhanden ist. So können beispielsweise Leiterbahnen in Isoliermaterial "verpackt" werden. In all diesen Fällen wird eine Halbleiteranordnung mit einem flachen planarisierten Aufbau erhalten.
  • Ein Verfahren der eingangs genannten Art ist aus IBM-TDB, Bd 25, Nr. 11 B, 1983, S. 6129-30 bekannt, wo ein Graben in einer Siliziumoberfläche mit Siliziumoxid gefüllt wird. Dieses Verfahren entspricht dem Oberbegriff von Anspruch 1. Die vorplanarisierte Füllschicht wird in diesem Fall in zwei Verarbeitungsschritten gebildet. Erst wird die Oberfläche mit einer ersten Siliziumoxidschicht bedeckt. Dann wird am Ort der Vertiefung eine Fotolackmaske angebracht. Anschließend wird der Teil der ersten Siliziumoxidschicht, der nicht von der Fotolackmaske bedeckt wird, weggeätzt. Die Siliziumoberfläche neben dem Graben wird vollständig freigelegt. Es wird auch Siliziumoxid aus dem Graben entfernt, wobei auch Silizium an einer Kante des Grabens freigelegt wird. Nach dieser Ätzbehandlung wird die Fotolackmaske entfernt und die Oberfläche mit einer zweiten Schicht aus Siliziumoxid bedeckt. So wird die Vertiefung in der Oberfläche des Halbleitersubstrats mit einer vergleichsweise flachen vorplanarisierten Schicht gefüllt. Wegen der zweiten Siliziumoxidschicht braucht nicht der ganze Graben, sondern nur dessen Kante gefüllt zu werden, an der während der Ätzbehandlung Siliziumoxid der ersten Schicht weggeätzt worden ist. Da nun wesentlich kleinere Räume gefüllt werden müssen, hat die zweite Siliziumoxidschicht eine vergleichsweise ebene Oberfläche.
  • Außer der Tatsache, daß bei dem beschriebenen bekannten Verfahren zwei Abscheidungen von Siliziumoxid erforderlich sind, hat dieses Verfahren weiterhin den Nachteil, daß während der zweiten Abscheidung die sehr kleinen Räume an der Kante der Vertiefung gefüllt werden müssen. Um zu vermeiden, daß Aushöhlungen in der Schicht gebildet werden, muß ein Abscheideprozeß mit einer sehr guten Stufenbedeckung angewendet werden, oder es muß eine Siliziumoxidschicht angebracht werden, die sich während einer dann zusätzlich durchzuführenden Wärmebehandlung verflüssigt, wobei dann alle vorhandenen Aushöhlungen verschwinden. Im letztgenannten Fall muß das Siliziumoxid eine relativ große Menge an Zusätzen wie Bor oder Phosphor enthalten. Dies kann sehr hinderlich sein, da dieser Zusatz während der Wärmebehandlung zur Verflüssigung der Siliziumoxidschicht in das darunterliegende und benachbarte Silizium diffundieren kann. Es können dann in unerwünschter Weise dotierte Halbleiterzonen in der Siliziumschicht gebildet werden, oder bereits in ihr vorhandene Zonen können unerwünschte Eigenschaften annehmen.
  • Aufgabe der Erfindung ist es unter anderem, die genannten Nachteile zu beseitigen.
  • Dazu ist dieses Verfahren erfindungsgemäß so wie in Anspruch 1 definiert gekennzeichnet.
  • Eine einzelne Abscheidung ist ausreichend, um die vorplanarisierte Füllschicht anzubringen. Da die Schicht aus Füllmaterial nur über einen Teil ihrer Dicke weggeätzt wird, bleibt die Vertiefung auf ihrer gesamten Fläche mit Füllmaterial bedeckt. An den Kanten der Vertiefungen werden keine Räume gebildet, in denen das darunterliegende Substrat freigelegt wird. Da die Vertiefungen relativ groß sind, ist es relativ einfach, sie zu füllen. Darum brauchen nicht so strenge Anforderungen an die Stufenbedeckung des angewendeten Abscheideprozesses gestellt zu werden. Außerdem braucht das Füllmaterial keine weiteren Zusätze zu enthalten, die zu einer leichten Verflüssigung während einer zusätzlichen Wärmebehandlung führen würden. Diese zusätzliche Wärmebehandlung kann entfallen. Auch wird so einer unerwünschte Dotierung des darunterliegenden und des benachbarten Substrats entgegengewirkt.
  • Eine flache vorplanarisierte Schicht wird erhalten, wenn der Prozeß zur Ätzung des Füllmaterials erfindungsgemäß fortgesetzt wird, bis die Schicht aus Füllmaterial neben den Vertiefungen praktisch das gleiche Niveau wie am Ort der Vertiefungen erreicht hat.
  • In der Praxis kann dies auf sehr einfache Weise verwirklicht werden, wenn die Schicht aus Füllmaterial erfindungsgemäß mit einer obersten Schicht gebildet wird, die selektiv weggeätzt werden kann und eine Dicke hat, die nahezu gleich der Tiefe der Vertiefung ist. Die Bezeichnung "oberste Schicht, die selektiv weggeätzt werden kann" ist hier so zu verstehen, daß damit eine oberste Schicht gemeint wird, die auf eine solche Weise weggeätzt werden kann, daß der unter der obersten Schicht liegende Teil der Füllschicht praktisch nicht angegriffen wird, oder daß mittels einer Endpunktdetektion leicht die Tatsache erkannt werden kann, daß der unter der obersten Schicht liegende Teil der Füllschicht erreicht worden ist. Im zweiten Fall muß dann die Ätzbehandlung gestoppt werden. In der Praxis hat sich herausgestellt, daß, wenn die oberste Schicht der Schicht aus Füllmaterial neben der Vertiefung entfernt worden ist, diese Schicht dort genau das gleiche Niveau erreicht hat wie am Ort der Vertiefung. Dies kann auf einfache Weise erreicht werden, indem die Füllschicht am Ort der Vertiefung mit einer Ätzmaske versehen wird und das Substrat dann einer Ätzbehandlung unterzogen wird, bei der Teile der obersten Schicht, die nicht von der Ätzmaske bedeckt sind, selektiv entfernt werden.
  • Vorzugsweise wird die oberste Schicht erfindungsgemäß auf einer Zwischenschicht angebracht, die selektiv weggeätzt werden kann. Die oberste Schicht kann dann selektiv von der Zwischenschicht abgeätzt werden, die ihrerseits von einer darunterliegenden Schicht der unter der Zwischenschicht liegenden Füllschicht abgeätzt werden kann. In diesem Fall besteht die Füllschicht also aus drei Teilschichten: der obersten Schicht, der Zwischenschicht und der Basisschicht. Nach einer Vorplanarisierung, bei der die oberste Schicht neben der Vertiefung beseitigt wird, besteht die vorplanarisierte Füllschicht aus benachbarten Teilen der obersten Schicht (oberhalb der Vertiefung) und der Basisschicht (unterhalb der Vertiefung). Da diese Teile aus demselben Material hergestellt sind, kann die nächste Planarisierungsbehandlung - bei der eine Planarisierungsschicht gebildet wird - ohne Schwierigkeiten durchgeführt werden. Wenn sich auf dem Substrat nebeneinander Gebiete aus unterschiedlichen Materialien befinden, kann dies zu Ätzinhomogenitäten führen. Wenn beispielsweise Fotolack- und Siliziumoxidgebiete nebeneinander liegen, hängt die Rate, mit der der Fotolack geätzt wird, stark von der Größe der benachbarten Siliziumoxidschicht ab. Wenn viele dieser Gebiete unterschiedlicher Größe sich nebeneinander auf dem Substrat befinden, verändert sich die Ätzrate von Stelle zu Stelle, so daß ein inhomogener Ätzprozeß erhalten wird. Dies ist bei dem erfindungsgemäßen Verfahren nicht der Fall, vor allem dann nicht, wenn die relativ dünne Zwischenschicht neben der Vertiefung vor der weiteren Planarisierungsbehandlung entfernt wird.
  • Vorzugsweise wird erfindungsgemäß während des Ätzens der Schicht aus Füllmaterial eine Fotolackmaske verwendet, deren transversale Abmessungen kleiner sind als die der Vertiefungen; in einer Projektionsansicht liegt die Fotolackmaske dann innerhalb der Vertiefungen. So wird eine vorplanarisierte Schicht erhalten, die Gräben oberhalb der Kanten der Vertiefungen aufweist. Eine solche Schicht ist zur weiteren Planarisierung besser geeignet. Oberhalb der Vertiefungen liegende Teile der Fotolackmaske können ebenfalls transversale Abmessungen haben, die größer oder gleich den Abmessungen der Vertiefungen sind. Nach dem Ätzen weist die Füllschicht dann erhabene Teile auf, die sich oberhalb der Kanten der Vertiefungen befinden. Diese Form ist zur weiteren Planarisierung weniger geeignet.
  • Wenn eine Schicht aus Füllmaterial angebracht wird, die eine Gesamtdicke von weniger als dem Zweifachen der Tiefe der Vertiefung in der Oberfläche hat, ist die Vertiefung homogen gefüllt, nachdem die weitere Planarisierung durchgeführt worden ist. Neben dem Material der vorplanarisierten Füllschicht ist dann kein Material der weiteren Planarisierungsschicht in den Vertiefungen vorhanden.
  • Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:
  • die Figuren 1 bis 5 schematisch und im Querschnitt einige aufeinanderfolgende Herstellungsstadien für eine Halbleiteranordnung nach dem erfindungsgemäßen Verfahren und
  • die Figuren 6 bis 16 schematisch und im Querschnitt einige zu den in den Figuren 1 bis 5 gezeigten Stadien alternative Stadien.
  • Die Figuren 1 bis 5 zeigen schematisch und im Querschnitt einige aufeinanderfolgende Herstellungsstadien für eine Halbleiteranordnung nach dem erfindungsgemäßen Verfahren, wobei Vertiefungen 1, 2 und 3 in einer Oberfläche 4 eines Halbleitersubstrats 5 gefüllt werden. Diese Vertiefungen können in das Substrat geätzte Gräben sein, es können aber auch Räume sein, die sich zwischen auf dem Substrat angebrachten Halbleiterbahnen befinden, oder in einer Isolierschicht angebrachte Fenster. Die Erfindung soll im folgenden für in das Halbleitersubstrat 4 aus monokristallinem Silizium geätzte Gräben 1, 2 und 3 beschrieben werden. Die Vertiefungen 1, 2 und 3 werden gefüllt, indem die Oberfläche 4 mit einer Füllschicht aus Siliziumoxid 6 bedeckt wird, die mittels einer am Ort der Vertiefungen 1 und 3 angebrachten Fotolackmaske 7 vorplanarisiert ist. Die vorplanarisierte Schicht 8 wird dann mit einer weiteren Planarisierungsschicht 9 aus beispielsweise Fotolack HPR 204 von Hunt oder mit einer mit Phosphor und Bor dotierten Siliziumoxidschicht bedeckt und dann in Kontakt mit einem Ätzmittel gebracht, in dem die Planarisierungsschicht 9 und die vorplanarisierte Füllschicht 8 mit nahezu gleicher Rate geätzt werden.
  • Die Ätzbehandlung kann zu unterschiedlichen Zeitpunkten gestoppt werden, beispielsweise, wie in Figur 5 gezeigt, zu dem Zeitpunkt, zu dem die Oberfläche 4 des Halbleitersubstrats 5 erreicht wird. Die Vertiefungen 1, 2 und 3 sind dann gefüllt, während auf der Oberfläche 4 neben den Vertiefungen 1, 2 und 3 kein Füllmaterial vorhanden ist. Wenn die Vertiefungen mit Isoliermaterial gefüllt sind, können die gefüllten Vertiefungen 1, 2 und 3 als Feldisolationsbereiche in der Halbleiteranordnung dienen. Transistoren und andere Halbleiterelemente können dann in üblicher Weise in den zwischen diesen Isolationsbereichen liegenden Siliziumbereichen 10 angebracht werden. Wenn die Vertiefungen 1, 2 und 3 Gräben oder Fenster in einem Isoliermaterial sind, kann ein Leiter aus Aluminium oder polykristallinem Silizium in diesen Gräben 1, 2 und 3 angebracht werden.
  • Die Ätzbehandlung kann auch gestoppt werden, bevor die Oberfläche 4 des Halbleitersubstrats erreicht worden ist. Ein solcher Fall ist in Figur 6 gezeigt. Die Vertiefungen 1, 2 und 3 sind in diesem Fall die zwischen den Leiterbahnen 11 auf dem Substrat 5 liegenden Räume. Die Leiterbahnen sind in diesem Fall in Isoliermaterial der Füllschicht 8 "verpackt".
  • Erfindungsgemäß wird die vorplanarisierte Füllschicht 8 gebildet, indem die Oberfläche mit einer Schicht aus Füllmaterial 6 bedeckt wird und diese Schicht dann neben den Vertiefungen 1, 3 bis auf einen Teil ihrer Dicke entfernt wird. Der Prozeß zum Erhalt der vorplanarisierten Füllschicht 8 ist somit ein vergleichsweise einfacher Prozeß; außerdem kann jeder der Gräben 1, 2 und 3 homogen mit nur einer Materialart gefüllt werden.
  • Vorzugsweise wird der Prozeß zur Ätzung der Schicht aus Füllmaterial 6 erfindungsgemäß fortgesetzt bis letzteres auf der Oberfläche 4 neben den Vertiefungen 1, 2 und 3 das gleiche Niveau 12 wie das Niveau 13 am Ort der Vertiefungen 1, 2 und 3 erreicht hat, wo die Fotolackmaske 7 angebracht ist. So wird eine vergleichsweise flache vorplanarisierte Schicht 8 erhalten.
  • Dies kann in der Praxis auf sehr einfache Art und Weise erreicht werden, wie in Figur 7 und 8 gezeigt, wenn die Schicht aus Füllmaterial 6 erfindungsgemäß mit einer obersten Schicht 15 gebildet wird, die selektiv weggeätzt werden kann und eine durch eine Abmessung 16 angegebene Dicke aufweist, die praktisch gleich der Dicke der Vertiefungen 1, 2 und 3 ist, die durch eine Abmessung 17 angegeben wird. Die beispielsweise aus polykristallinem Silizium bestehende oberste Schicht 15 liegt auf einer beispielsweise aus Siliziumoxid bestehenden Basisschicht 18. Die oberste Schicht 15 kann von der Basisschicht 18 in üblicher Weise abgeätzt werden, wobei die Basisschicht 18 nahezu nicht angegriffen wird. Die oberste Schicht 15 kann auch weggeätzt werden, bis die Basisschicht 18 erreicht wird, wobei dies mittels einer Endpunktdetektion festgestellt wird, woraufhin der Ätzprozeß gestoppt wird. Im ersten Fall kann eine Naßätzbehandlung eingesetzt werden, während im zweiten Fall eine Trockenätzbehandlung in einem Ätzplasma durchgeführt werden kann. Nach Anbringung der Fotolackmaske 7 wird der nicht von der Fotolackmaske 7 bedeckte Teil der obersten Schicht 15 der Schicht aus Füllmaterial 6 weggeätzt. Es zeigt sich, daß die Teile neben und oberhalb der Vertiefungen 1, 3 der in Figur 8 gezeigten vorplanarisierten Füllschicht 19 sich genau auf dem gleichen Niveau befinden.
  • Vorzugsweise wird die oberste Schicht 15 erfindungsgemäß - wie in Figur 9 gezeigt - auf einer Zwischenschicht 20 angebracht, die selektiv geätzt werden kann. Die oberste Schicht 15 aus beispielsweise Siliziumoxid kann dann selektiv von der Zwischenschicht 20 aus beispielsweise Siliziumnitrid abgeätzt werden, die ihrerseits von der Basisschicht 18 aus beispielsweise Siliziumoxid selektiv abgeätzt werden. Nachdem die nicht von der Fotolackmaske bedeckten Teile der obersten Schicht 15 entfernt worden sind, wird die vorplanarisierte Schicht 21 gebildet. Wenn nun die unbedeckten Teile der Zwischenschicht 20 ebenfalls entfernt werden, hat die vorplanarisierte Schicht 22 das in Figur 11 gezeigte Aussehen. Diese Schicht 22 besteht oberhalb und neben den Vertiefungen 1, 2 und 3 aus demselben Material (was übrigens auch bei der Schicht 8 aus Figur 4 der Fall war, aber in diesem Fall war es viel schwieriger, den Ätzprozeß rechtzeitig während der Vorplanarisierung zu stoppen). Dies hat den Vorteil, daß, wenn während der weiteren Planarisierung (bei der die Planarisierungsschicht 9 gebildet und geätzt wird, wobei diese Schicht 9 mit praktisch der gleichen Rate wie die Füllschicht 22 geätzt wird) das mit einer gestrichelten Linie 23 angegebene Niveau erreicht wird, praktisch nur die gleichen Materialien geätzt werden müssen. Dies gilt um so mehr, wenn die Schicht 9 ebenfalls aus Siliziumoxid besteht. In einem solchen Falle erfolgt der Ätzprozeß in sehr viel homogenerer Art und Weise, als wenn unterschiedliche benachbarte Materialien geätzt werden müssen.
  • Während des Ätzprozesses kann die Zwischenschicht 20 bei der weiteren Planarisierung auch zur Endpunktdetektion genutzt werden; der Ätzprozeß kann gestoppt werden, wenn das mit einer gestrichelten Linie 24 angegebene Niveau erreicht wird. Dann stellt sich die in Figur 13 gezeigte Situation ein oder, nach Entfernung der noch verbliebenen Teile der Zwischenschicht 20, die in Figur 14 gezeigte Situation. Die in Figur 14 gezeigte Situation, bei der noch Füllmaterial der Basisschicht 18 auch auf der Oberfläche 4 neben den Vertiefungen vorhanden ist, kann vollständig mittels Trockenätzung in einem Plasma oder mit reaktiven Ionen erhalten werden. Wenn die Ätzbehandlung in einem Ätzbad fortgesetzt wird, kann die in Figur 5 gezeigte flache Struktur erhalten werden, wobei die Siliziumgebiete während der Trockenätzbehandlung nicht beschädigt worden sind. Während dieser Behandlung wurden diese Gebiete durch die Basisschicht 18 geschützt. Die Basisschicht 18 muß zu diesem Zweck geringfügig dicker sein als die Tiefe 17 der Vertiefungen 1, 2 und 3.
  • Wie in den Figuren 15 und 16 gezeigt, können die oberhalb der Vertiefungen 1 und 3 liegenden Teile der Fotolackmaske 25 transversale Abmessungen haben, die größer oder gleich denjenigen der Vertiefungen sind. Nach dem Ätzprozeß weist die vorplanarisierte Schicht 26 erhabene Teile 27 oberhalb der Kanten der Vertiefungen 1 und 3 auf. Vorzugsweise wird erfindungsgemäß, wie in Figur 2 gezeigt, während des Prozesses zur Ätzung der Schicht aus Füllmaterial 6 eine Fotolackmaske verwendet, deren transversale Abmessungen kleiner sind als diejenigen der Vertiefungen 1 und 3. Die Fotolackmaske 7 liegt dann, in Projektionsansicht betrachtet, innerhalb der Vertiefungen 1 und 3, wie mit gestrichelten Linien 28 angegeben ist. So wird eine vorplanarisierte Schicht 8 erhalten, die Gräben 29 oberhalb der Kanten der Vertiefungen 1 und 3 aufweist. Eine solche Schicht ist zur weiteren Planarisierung besser geeignet.
  • In der Praxis braucht die Fotolackschicht 7 nur oberhalb der Vertiefungen 1 und 3 angebracht zu werden, in denen die Schicht aus Füllmaterial 6 eine nahezu ebene Oberfläche 19 aufweist. Diese Vertiefungen sind in der Praxis Vertiefungen mit vergleichsweise großen transversalen Abmessungen (beispielsweise mehr als 3 x 3 um). Mittels einer einzelnen Planarisierungsschicht und einer Ätzbehandlung ohne weitere Mittel können so große Vertiefungen in üblicher Weise nur unter Schwierigkeiten in planarisierter Form gefüllt werden. Bei kleinen Vertiefungen (beispielsweise von ungefähr 1 x 1 um), wie beispielsweise die Vertiefung 2 in der Zeichnung, ist dies jedoch gut möglich. Die Vertiefung 2 wird mittels der Planarisierungsschicht 9 gefüllt, und die Ätzbehandlung wird nach Anbringung dieser Schicht durchgeführt. Es wird dann eine zufriedenstellende Planarisierung erhalten. Darum ist es praktisch und einfach, die Füllschicht 6 nur am Ort der relativ großen Vertiefungen 1 und 3 vorzuplanarisieren.
  • Die einzelne Schicht aus Füllmaterial 6 wird, wie in Figur 2 gezeigt, mit einer Dicke angebracht, die durch eine Abmessung 30 angegeben wird und wenigstens das Zweifache der durch die Abmessung 17 angegebenen Tiefe der Vertiefungen 1, 2 und 3 in der Oberfläche beträgt. Nach der weiteren Planarisierung werden die Vertiefungen 1, 2 und 3 homogen mit Füllmaterial gefüllt. In den Vertiefungen 1, 2 und 3 ist nur Material der Füllschicht 6 vorhanden.
  • Die Vertiefungen 1, 2 und 3, die in der Praxis Abmessungen von mehr als 0,5 x 0,5 um haben, können einfach und zufriedenstellend gefüllt werden, indem die Oberfläche mit einer Schicht aus Füllmaterial 6 dadurch bedeckt wird, daß das Substrat 5 in einem nur Tetraethylorthosilicat und ein Inertgas enthaltenden Gasstrom auf eine Temperatur von 600 bis 800º C erhitzt wird. So werden die Vertiefungen 1, 2 und 3 mit Siliziumoxid gefüllt, das weiter keine Substanzen enthält, die in das darunterliegende Substrat 5 diffundieren könnten und dort eine unerwünschte Dotierung hervorrufen würden. Um noch kleinere Vertiefungen zu füllen, werden häufig Phosphor und Bor zugesetzt. Eine solche Schicht folgt exakt der Oberfläche 4, so daß Niveauunterschiede in der Schicht oberhalb und neben den Vertiefungen genau gleich der Tiefe der Vertiefungen 1, 2 und 3 sind. Vorzugsweise wird die gesamte Füllschicht auf diese Weise gebildet, auf jeden Fall jedoch die Basisschicht und im Falle einer Zwischenschicht auch die oberste Schicht.

Claims (7)

1. Verfahren zur Herstellung einer Halbleiteranordnung, bei dem eine Vertiefung (1, 2, 3) in einer Oberfläche (4) eines Halbleitersubstrats (5) gefüllt wird, indem auf der Oberfläche (4) eine erste Schicht aus einem Füllmaterial (6) gebildet wird, eine vorplanarisierte Schicht (8, 19 22) gebildet wird, auf der vorplanarisierten Schicht (8, 19, 22) eine weitere Planarisierungsschicht (9) aus einem Füllmaterial gebildet wird und dann eine Ätzbehandlung durchgeführt wird, bei der die weitere Planarisierungsschicht (9) und die vorplanarisierte Schicht (8, 19, 22) in Kontakt mit einem Ätzmittel gebracht werden, in dem die genannte weitere Planarisierungsschicht (9) und die genannte vorplanarisierte Schicht (8, 19, 22) mit nahezu gleicher Ätzrate geätzt werden, dadurch gekennzeichnet, daß die vorplanarisierte Schicht (8, 19, 22) aus der ersten Schicht aus Füllmaterial (6) gebildet wird, indem diese Schicht (6) nur neben der Vertiefung (1, 2, 3) und nur bis auf einen Teil ihrer Dicke (30) entfernt wird, wobei die Vertiefung (1, 2, 3) auf ihrer gesamten Oberfläche mit Füllmaterial (6) bedeckt bleibt und an ihren Kanten keine Räume gebildet werden, in denen das darunterliegende Substrat (4) freigelegt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Schicht aus Füllmaterial (6) geätzt wird, bis ihre Dicke neben der Vertiefung nahezu das gleiche Niveau erreicht wie am Ort der Vertiefung (1, 2, 3).
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die erste Schicht aus Füllmaterial (6) mit einer obersten Schicht (15) gebildet wird, die selektiv weggeätzt werden kann und deren Dicke (16) nahezu gleich der Tiefe der Vertiefung (1, 2, 3) ist.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die oberste Schicht (15) auf einer Zwischenschicht (20) angebracht ist, die selektiv weggeätzt werden kann, und daß die genannte oberste Schicht (15) aus dem gleichen Material hergestellt ist wie die unter der Zwischenschicht (20) liegende erste Schicht aus Füllmaterial.
5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß während des Schrittes zur Ätzung der ersten Schicht aus Füllmaterial (6) eine Fotolackschicht (7) verwendet wird die, in Projektionsansicht, innerhalb der Vertiefung (1, 2, 3) liegt.
6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die erste Schicht aus Füllmaterial (6) mit einer Dicke (30) angebracht wird, die wenigstens das Zweifache der Tiefe der Vertiefung (1, 2, 3) beträgt.
7. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Schicht aus Füllmaterial (6) gebildet wird, indem das Substrat in einem nur Tetraethylorthosilicat und ein Inertgas enthaltenden Gasstrom auf eine Temperatur von 600 bis 800º C erhitzt wird.
DE3852583T 1987-07-21 1988-07-14 Verfahren zum Herstellen einer Halbleiteranordnung mit einem planarisierten Aufbau. Expired - Fee Related DE3852583T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL8701717A NL8701717A (nl) 1987-07-21 1987-07-21 Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een geplanariseerde opbouw.

Publications (2)

Publication Number Publication Date
DE3852583D1 DE3852583D1 (de) 1995-02-09
DE3852583T2 true DE3852583T2 (de) 1995-07-13

Family

ID=19850350

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3852583T Expired - Fee Related DE3852583T2 (de) 1987-07-21 1988-07-14 Verfahren zum Herstellen einer Halbleiteranordnung mit einem planarisierten Aufbau.

Country Status (6)

Country Link
US (1) US5015602A (de)
EP (1) EP0300569B1 (de)
JP (1) JPS6437840A (de)
KR (1) KR890003005A (de)
DE (1) DE3852583T2 (de)
NL (1) NL8701717A (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4836885A (en) * 1988-05-03 1989-06-06 International Business Machines Corporation Planarization process for wide trench isolation
US4954459A (en) * 1988-05-12 1990-09-04 Advanced Micro Devices, Inc. Method of planarization of topologies in integrated circuit structures
US4962064A (en) * 1988-05-12 1990-10-09 Advanced Micro Devices, Inc. Method of planarization of topologies in integrated circuit structures
ATE115770T1 (de) * 1989-09-08 1994-12-15 Siemens Ag Verfahren zur globalen planarisierung von oberflächen für integrierte halbleiterschaltungen.
DE69004932T2 (de) * 1989-10-25 1994-05-19 Ibm Verfahren zur Herstellung breiter mit Dielektrikum gefüllter Isolationsgraben für Halbleiteranordnungen.
US5173439A (en) * 1989-10-25 1992-12-22 International Business Machines Corporation Forming wide dielectric-filled isolation trenches in semi-conductors
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5382541A (en) * 1992-08-26 1995-01-17 Harris Corporation Method for forming recessed oxide isolation containing deep and shallow trenches
FR2717306B1 (fr) * 1994-03-11 1996-07-19 Maryse Paoli Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes, notamment étroites, et dispositif correspondant.
FR2717307B1 (fr) * 1994-03-11 1996-07-19 Maryse Paoli Procede d'isolement de zones actives d'un substrat semi-conducteur par tranchees peu profondes quasi planes, et dispositif correspondant
US5532188A (en) * 1994-03-30 1996-07-02 Wright; Peter J. Global planarization of multiple layers
US5459096A (en) * 1994-07-05 1995-10-17 Motorola Inc. Process for fabricating a semiconductor device using dual planarization layers
DE19538005A1 (de) * 1995-10-12 1997-04-17 Fraunhofer Ges Forschung Verfahren zum Erzeugen einer Grabenisolation in einem Substrat
US5904539A (en) * 1996-03-21 1999-05-18 Advanced Micro Devices, Inc. Semiconductor trench isolation process resulting in a silicon mesa having enhanced mechanical and electrical properties
JP2000508474A (ja) * 1996-04-10 2000-07-04 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 改善された平坦化方法を伴う半導体トレンチアイソレーション
US5926713A (en) * 1996-04-17 1999-07-20 Advanced Micro Devices, Inc. Method for achieving global planarization by forming minimum mesas in large field areas
US5899727A (en) 1996-05-02 1999-05-04 Advanced Micro Devices, Inc. Method of making a semiconductor isolation region bounded by a trench and covered with an oxide to improve planarization
KR100236097B1 (ko) * 1996-10-30 1999-12-15 김영환 반도체 장치의 격리막 형성방법
US5721172A (en) * 1996-12-02 1998-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned polish stop layer hard masking method for forming planarized aperture fill layers
US5792707A (en) * 1997-01-27 1998-08-11 Chartered Semiconductor Manufacturing Ltd. Global planarization method for inter level dielectric layers of integrated circuits
US6063702A (en) * 1997-01-27 2000-05-16 Chartered Semiconductor Manufacturing, Ltd. Global planarization method for inter level dielectric layers using IDL blocks
US6025270A (en) * 1997-02-03 2000-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization process using tailored etchback and CMP
US5804490A (en) * 1997-04-14 1998-09-08 International Business Machines Corporation Method of filling shallow trenches
KR100458475B1 (ko) * 1997-06-30 2005-02-23 주식회사 하이닉스반도체 반도체소자의평탄화방법
KR100363093B1 (ko) * 2000-07-28 2002-12-05 삼성전자 주식회사 반도체 소자의 층간 절연막 평탄화 방법
US6531265B2 (en) 2000-12-14 2003-03-11 International Business Machines Corporation Method to planarize semiconductor surface
US6559009B2 (en) * 2001-03-29 2003-05-06 Macronix International Co. Ltd. Method of fabricating a high-coupling ratio flash memory
DE10123509A1 (de) * 2001-05-15 2002-11-28 Infineon Technologies Ag Verfahren zur Planarisierung einer Halbleiterstruktur
US6617241B1 (en) 2003-01-15 2003-09-09 Institute Of Microelectronics Method of thick film planarization
US7323417B2 (en) * 2004-09-21 2008-01-29 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7262070B2 (en) * 2003-09-29 2007-08-28 Intel Corporation Method to make a weight compensating/tuning layer on a substrate
US7205244B2 (en) * 2004-09-21 2007-04-17 Molecular Imprints Patterning substrates employing multi-film layers defining etch-differential interfaces
US7547504B2 (en) 2004-09-21 2009-06-16 Molecular Imprints, Inc. Pattern reversal employing thick residual layers
US20070077763A1 (en) * 2005-09-30 2007-04-05 Molecular Imprints, Inc. Deposition technique to planarize a multi-layer structure
DE102010046213B3 (de) 2010-09-21 2012-02-09 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Strukturelements und Halbleiterbauelement mit einem Strukturelement
US8728891B2 (en) 2010-09-21 2014-05-20 Infineon Technologies Austria Ag Method for producing contact openings in a semiconductor body and self-aligned contact structures on a semiconductor body
US8409986B2 (en) * 2011-01-11 2013-04-02 Institute of Microelectronics, Chinese Academy of Sciences Method for improving within die uniformity of metal plug chemical mechanical planarization process in gate last route
US11201426B2 (en) * 2018-08-13 2021-12-14 Apple Inc. Electrical contact appearance and protection

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4038110A (en) * 1974-06-17 1977-07-26 Ibm Corporation Planarization of integrated circuit surfaces through selective photoresist masking
US3976524A (en) * 1974-06-17 1976-08-24 Ibm Corporation Planarization of integrated circuit surfaces through selective photoresist masking
US4199384A (en) * 1979-01-29 1980-04-22 Rca Corporation Method of making a planar semiconductor on insulating substrate device utilizing the deposition of a dual dielectric layer between device islands
JPS5893327A (ja) * 1981-11-30 1983-06-03 Toshiba Corp 微細加工法
DE3228399A1 (de) * 1982-07-29 1984-02-02 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer monolithisch integrierten schaltung
US4470874A (en) * 1983-12-15 1984-09-11 International Business Machines Corporation Planarization of multi-level interconnected metallization system
US4481070A (en) * 1984-04-04 1984-11-06 Advanced Micro Devices, Inc. Double planarization process for multilayer metallization of integrated circuit structures
US4594769A (en) * 1984-06-15 1986-06-17 Signetics Corporation Method of forming insulator of selectively varying thickness on patterned conductive layer
US4545852A (en) * 1984-06-20 1985-10-08 Hewlett-Packard Company Planarization of dielectric films on integrated circuits
US4708767A (en) * 1984-10-05 1987-11-24 Signetics Corporation Method for providing a semiconductor device with planarized contacts
US4541169A (en) * 1984-10-29 1985-09-17 International Business Machines Corporation Method for making studs for interconnecting metallization layers at different levels in a semiconductor chip
JPH0642482B2 (ja) * 1984-11-15 1994-06-01 株式会社東芝 半導体装置の製造方法
US4789760A (en) * 1985-04-30 1988-12-06 Advanced Micro Devices, Inc. Via in a planarized dielectric and process for producing same
US4605470A (en) * 1985-06-10 1986-08-12 Advanced Micro Devices, Inc. Method for interconnecting conducting layers of an integrated circuit device
JPS61287245A (ja) * 1985-06-14 1986-12-17 Hitachi Ltd 多層配線法
US4662064A (en) * 1985-08-05 1987-05-05 Rca Corporation Method of forming multi-level metallization
JPS62169442A (ja) * 1986-01-22 1987-07-25 Nec Corp 素子分離領域の形成方法
FR2599892B1 (fr) * 1986-06-10 1988-08-26 Schiltz Andre Procede d'aplanissement d'un substrat semiconducteur revetu d'une couche dielectrique
JPS6430243A (en) * 1987-07-24 1989-02-01 Matsushita Electric Industrial Co Ltd Manufacture of semiconductor device
US4836885A (en) * 1988-05-03 1989-06-06 International Business Machines Corporation Planarization process for wide trench isolation

Also Published As

Publication number Publication date
US5015602A (en) 1991-05-14
EP0300569B1 (de) 1994-12-28
EP0300569A1 (de) 1989-01-25
JPS6437840A (en) 1989-02-08
DE3852583D1 (de) 1995-02-09
NL8701717A (nl) 1989-02-16
KR890003005A (ko) 1989-04-12

Similar Documents

Publication Publication Date Title
DE3852583T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einem planarisierten Aufbau.
DE3834241C2 (de) Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
DE3788499T2 (de) Halbleiter-Grabenkondensator-Struktur.
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE2502235C2 (de)
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE3530773A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102020116563A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE69326269T2 (de) Herstellungsverfahren von Kontaktöffnungen in integrierten Schaltungen
DE10134444A1 (de) Halbleitervorrichtung zum Reduzieren des Übergangszonenleckstromes und des Schmalweiteneffektes und Verfahren zur Herstellung derselben
DE1589687C3 (de) Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE2115455B2 (de) Verfahren zum Herstellen individueller Halbleiterbauelemente unterschiedlicher elektrischer Leitfähigkeitscharakteristiken auf einem isolierenden Substrat
DE2454705A1 (de) Ladungskopplungsanordnung
DE69022637T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes auf welchem eine isolierende Shicht eine gleichmässige Dicke hat.
DE19543389C2 (de) Verfahren zur Herstellung eines Transistors
DE68914099T2 (de) Flankenabschrägen von Löchern durch dielektrische Schichten zur Erzeugung von Kontakten in integrierten Schaltkreisen.
DE19829862C2 (de) Herstellungsverfahren einer Halbleitervorrichtung mit Grabentrennung
DE19722112A1 (de) Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement
DE102004063025B4 (de) Speicherbauelement und Verfahren zur Herstellung desselben
DE69217838T2 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit durch eine Aluminiumverbindung seitlich voneinander isolierten Aluminiumspuren
DE69318880T2 (de) Planarisierungsverfahren von einer integrierten Schaltung
DE112013006716T5 (de) Halbleitervorrichtung
DE1906479A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee