JPS5893327A - 微細加工法 - Google Patents
微細加工法Info
- Publication number
- JPS5893327A JPS5893327A JP56192235A JP19223581A JPS5893327A JP S5893327 A JPS5893327 A JP S5893327A JP 56192235 A JP56192235 A JP 56192235A JP 19223581 A JP19223581 A JP 19223581A JP S5893327 A JPS5893327 A JP S5893327A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- processed
- photoresist
- organic material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分針
本発明は、微細加工法に係わり、轡に段差を有する下地
表面上での微細加工法に関する。
表面上での微細加工法に関する。
発明の技術的背景とその問題点
従来、半導体素子等の製造工程において段差や凹凸を有
する基板上に微細パターンを形成し−ようと試みる場合
、基板形状に起因する積層膜の膜厚不均一性、或いはレ
ジストパターンの解儂度低下が生じ、微細パターンを高
精度に形成する上での大きな障害となっている。これら
の問題に対し、例えば配線パターンを形成する際には配
線材料膜を設ける前に下地絶縁膜の平坦化を行う試み、
或いは平坦な中間層を設けた多層構造方式のパターン形
成方法により配線材料膜上に設けるレジストパターンの
解像変向上をはかる試みが成されている。前者について
は、例えば文献（５６年、秋季応用物理宇金３１ａ−Ｎ
−５）、後者については文＃（１）Ｍ、 ８． Ｃｈａ
ｕｇ。
する基板上に微細パターンを形成し−ようと試みる場合
、基板形状に起因する積層膜の膜厚不均一性、或いはレ
ジストパターンの解儂度低下が生じ、微細パターンを高
精度に形成する上での大きな障害となっている。これら
の問題に対し、例えば配線パターンを形成する際には配
線材料膜を設ける前に下地絶縁膜の平坦化を行う試み、
或いは平坦な中間層を設けた多層構造方式のパターン形
成方法により配線材料膜上に設けるレジストパターンの
解像変向上をはかる試みが成されている。前者について
は、例えば文献（５６年、秋季応用物理宇金３１ａ−Ｎ
−５）、後者については文＃（１）Ｍ、 ８． Ｃｈａ
ｕｇ。
Ｌ Ｄ、Ｌｉｔ ａｍｄ Ｍ、Ｍ、σ丁ｅｅｌｓ
＊ ｌ ９ ８ １８Ｆ１１１？ｇ１１１１１＠ｏ
ｎ ＶＬＩｉＩ Ｔ＠＠ｈｎｏｌｏｇｙ ｌ ９８１
／Ｓ＠ｐｔ＠ｍｂ＠ｒ ｉ’ ８ ” ９ 、（２）
Ｊ、 Ｌ Ｍｏｒａｎ ａｎｄ Ｄ。
＊ ｌ ９ ８ １８Ｆ１１１？ｇ１１１１１＠ｏ
ｎ ＶＬＩｉＩ Ｔ＠＠ｈｎｏｌｏｇｙ ｌ ９８１
／Ｓ＠ｐｔ＠ｍｂ＠ｒ ｉ’ ８ ” ９ 、（２）
Ｊ、 Ｌ Ｍｏｒａｎ ａｎｄ Ｄ。
Ｍ、 Ｍａｙｄａｎ 、 Ｊ、 Ｖａｔ、８＠１． Ｔ
＠ｃｈｎｏｌ＠ｇｙ ｌ ６ ＊１６２０（１９７９）
、（３１Ｊ、 Ｈｅ Ｂｒａｇｉｍｇ。
＠ｃｈｎｏｌ＠ｇｙ ｌ ６ ＊１６２０（１９７９）
、（３１Ｊ、 Ｈｅ Ｂｒａｇｉｍｇ。
Ｊ、Ｖａｃ、Ｓｅｔ、Ｔｅｃｈｎｏｌ １７ ．１１
４７（１９８０χ（４）Ｂ、Ｃａｒｌｓｏｎ ａｎｄ
Ｊ、Ａｒｎｏｌｄ 、ＫｏｄａｋＭｉｃｒｏｓ−
１＠ｃｔｒｏｎｉｅｓ＋ ８・ｍ１ｆｉａｒ、Ｓａｗ
Ｄｉｅｇｏ、ＣａｌｌｔｏｒｍＯｃｔｏｂｅｒ、 １９
８０ 等に記載されている。
４７（１９８０χ（４）Ｂ、Ｃａｒｌｓｏｎ ａｎｄ
Ｊ、Ａｒｎｏｌｄ 、ＫｏｄａｋＭｉｃｒｏｓ−
１＠ｃｔｒｏｎｉｅｓ＋ ８・ｍ１ｆｉａｒ、Ｓａｗ
Ｄｉｅｇｏ、ＣａｌｌｔｏｒｍＯｃｔｏｂｅｒ、 １９
８０ 等に記載されている。
しかしながら、上述した方法を用いて微細加工を試みて
も得られる平坦性は不十分であり、十分高解儂度な加工
処理は成されなかった。これは、スピンコード法により
設けられる有機物質膜は急峻な形状を緩やかな滑らかな
膜面で覆うが、有機物質膜厚に比べ十分に広い領域にお
いては一定の膜厚となり、基板表面の高低差が反映され
るためである。すなわち、従来方法においては十分な平
坦化が成されず単に急峻な形状をゆるやかな形状−こす
るにとどまっており、これがために高解儂度の加工処理
を行い得なかった。
も得られる平坦性は不十分であり、十分高解儂度な加工
処理は成されなかった。これは、スピンコード法により
設けられる有機物質膜は急峻な形状を緩やかな滑らかな
膜面で覆うが、有機物質膜厚に比べ十分に広い領域にお
いては一定の膜厚となり、基板表面の高低差が反映され
るためである。すなわち、従来方法においては十分な平
坦化が成されず単に急峻な形状をゆるやかな形状−こす
るにとどまっており、これがために高解儂度の加工処理
を行い得なかった。
発明の目的
本発明の目的は、表面段差のある被加工膜を完全に平坦
化することができ、微細パターン形を提供することにあ
る。
化することができ、微細パターン形を提供することにあ
る。
発明の概要
本発明は、凹凸を有する下地表面上に設けられた被加工
膜上にレジストを塗布したのち、露光技術を用い上記レ
ジストを上記被加工膜の凹部の幅の広い部分にのみ選択
的に残存せしめ、次いで上記レジスト上および被加工膜
上に有機物質膜を回転塗布して線表面を平坦化し、しか
るのちドライエツチング技術を用い前記被加工膜と有機
物質膜との各エツチング速度が略等しく、かつ前記レジ
ストのエツチング速度が上記被加工膜および有機物質膜
のエツチング速度と略等しいか或いは小さい条件下で前
記有機物質膜の表面から全面エツチング処理するように
した方法である。
膜上にレジストを塗布したのち、露光技術を用い上記レ
ジストを上記被加工膜の凹部の幅の広い部分にのみ選択
的に残存せしめ、次いで上記レジスト上および被加工膜
上に有機物質膜を回転塗布して線表面を平坦化し、しか
るのちドライエツチング技術を用い前記被加工膜と有機
物質膜との各エツチング速度が略等しく、かつ前記レジ
ストのエツチング速度が上記被加工膜および有機物質膜
のエツチング速度と略等しいか或いは小さい条件下で前
記有機物質膜の表面から全面エツチング処理するように
した方法である。
発明の効果 ：：
本発明によれば、被加工膜を同一高さにエツチングする
ことができ、被加工膜を完全に平坦化することができる
。このため、被加工膜の表面凹凸に起因するレジスト解
像度の低下等を未然に防止することができ、加工精度の
向上に寄与し得る。
ことができ、被加工膜を完全に平坦化することができる
。このため、被加工膜の表面凹凸に起因するレジスト解
像度の低下等を未然に防止することができ、加工精度の
向上に寄与し得る。
発明の実施例
ＩＥＩ図（龜）〜＆）は本発明の一実施例を示す工程断
面図である。まず、第１図（ａ）に示す如きシリコン基
板ｌ上に絶縁膜２およびムＩ合金膜３が形成された凹凸
のある下地表面上にシリコン酸化ＩＩ（被加工膜）４を
被着した。なお、図中５は能動領域を示している。この
状態でシリコン酸化＠４の表面には大小の凹凸が複数存
在している。次に、第１図（ｂ）に示す如くシリコン酸
化＄４上にポジ型フォトレジスト６をスピンコードした
。続いて、露光技術を用いレジストＣを所望パターンに
露光し、第１図（ｃ）に示す如くシリコン酸化ｌ！４の
凹部の幅が広い部分にのみレジスト６を残存せしめた。
面図である。まず、第１図（ａ）に示す如きシリコン基
板ｌ上に絶縁膜２およびムＩ合金膜３が形成された凹凸
のある下地表面上にシリコン酸化ＩＩ（被加工膜）４を
被着した。なお、図中５は能動領域を示している。この
状態でシリコン酸化＠４の表面には大小の凹凸が複数存
在している。次に、第１図（ｂ）に示す如くシリコン酸
化＄４上にポジ型フォトレジスト６をスピンコードした
。続いて、露光技術を用いレジストＣを所望パターンに
露光し、第１図（ｃ）に示す如くシリコン酸化ｌ！４の
凹部の幅が広い部分にのみレジスト６を残存せしめた。
そして、この状態での表面層は幅の狭い凹部のみが存在
することになる。
することになる。
次に、第１図（ａ）に示す如くシリコン酸化膜４上およ
びレジスト５上に有機物質Ｉ１１をスピンコードし核表
面を平坦化した。ここで、有機物質膜１としてはポジ臘
フォトレジスト液とポリメチルメタクリレートのエチル
セロリルブアセテート溶液とを混合した混合液を用いた
。そして、この混合液が後述するエツチングの際シリコ
ン酸化膜４のエツチング速度と等しくなるよう調整した
。有機物質膜１の表面は下地表面の凹部の幅が狭いため
略完全に平坦化された。
びレジスト５上に有機物質Ｉ１１をスピンコードし核表
面を平坦化した。ここで、有機物質膜１としてはポジ臘
フォトレジスト液とポリメチルメタクリレートのエチル
セロリルブアセテート溶液とを混合した混合液を用いた
。そして、この混合液が後述するエツチングの際シリコ
ン酸化膜４のエツチング速度と等しくなるよう調整した
。有機物質膜１の表面は下地表面の凹部の幅が狭いため
略完全に平坦化された。
次に、ＣＦ、と■、との混合ガスを反応性ガスとする反
応性イオンエツチング技術を用い有機物質膜１を全面エ
ツチングした。このとき、シリコン酸化膜４、レジスト
＃および有機物質膜１のエツチング速度が略等しくなる
条件を選んだことにより、有機物質膜１、レジスト６お
よびシリコン酸化膜４を第１図（・）に゛示す如く同じ
深さにエツチングすることができた。これにより、ムｌ
合金膜、からなる下地凹部にシリコン酸化膜４を平坦
な状態で埋め込むことができた。
応性イオンエツチング技術を用い有機物質膜１を全面エ
ツチングした。このとき、シリコン酸化膜４、レジスト
＃および有機物質膜１のエツチング速度が略等しくなる
条件を選んだことにより、有機物質膜１、レジスト６お
よびシリコン酸化膜４を第１図（・）に゛示す如く同じ
深さにエツチングすることができた。これにより、ムｌ
合金膜、からなる下地凹部にシリコン酸化膜４を平坦
な状態で埋め込むことができた。
次に、シリコン酸化膜４およびムｌ 合金膜１からなる
下地表面上にシリコン酸化膜１を堆積シリコン酸化膜８
の表面が完全に平坦化されるので、後続するシリコン酸
化ＨＳ上での微細加工、が極めて容易となる。
下地表面上にシリコン酸化膜１を堆積シリコン酸化膜８
の表面が完全に平坦化されるので、後続するシリコン酸
化ＨＳ上での微細加工、が極めて容易となる。
このように本実施例によれば、被加工膜としてのシリコ
ン酸化膜４を下地表面の凹部に平坦な状態で確実に埋め
込むことができ、分離絶縁膜としてのシリコン酸化膜８
の表面を略完全に平坦化することができる。このため、
後続するレジストパターン形成時におけるレジスト露光
精度の低下等を未然に防止することができ、加工精度の
大幅な向上をはかり得る。また、前記レジスト６を残存
せしめるにあたり、下地パターンとの位置合わせ精度は
さほど必要でなく、さらに残存せしめるパターンは所望
領域を完全に平坦に埋めるものである必要もない。この
ため、１鴨の複雑化を招くこともなく極めて容易に実施
することができる。
ン酸化膜４を下地表面の凹部に平坦な状態で確実に埋め
込むことができ、分離絶縁膜としてのシリコン酸化膜８
の表面を略完全に平坦化することができる。このため、
後続するレジストパターン形成時におけるレジスト露光
精度の低下等を未然に防止することができ、加工精度の
大幅な向上をはかり得る。また、前記レジスト６を残存
せしめるにあたり、下地パターンとの位置合わせ精度は
さほど必要でなく、さらに残存せしめるパターンは所望
領域を完全に平坦に埋めるものである必要もない。この
ため、１鴨の複雑化を招くこともなく極めて容易に実施
することができる。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記全面エツチング処理時におけるシリコ
ン酸化膜４、レジスト６および有機物質膜１の各エッチ
。ング速度を必らずしも等しくする必要はなく、レジス
ト６のエツチング速度を他のエツチング速度よりも遅く
してもよい。このような条件下で第２図（ａ）に示すも
のを全面エツチングした場合、同図（ｂ）に示す如く有
機物質膜１の全部、シリコン酸化＄４の凸部の、みがエ
ツチング除去され、レジスト６の一部は残存することに
なる。そして、上記残ったレジスト６をＯ，プラズマ等
で除去すると下地表面が平滑化された状態となり、前記
実施例と同様の効果が得られることになる。
い。例えば、前記全面エツチング処理時におけるシリコ
ン酸化膜４、レジスト６および有機物質膜１の各エッチ
。ング速度を必らずしも等しくする必要はなく、レジス
ト６のエツチング速度を他のエツチング速度よりも遅く
してもよい。このような条件下で第２図（ａ）に示すも
のを全面エツチングした場合、同図（ｂ）に示す如く有
機物質膜１の全部、シリコン酸化＄４の凸部の、みがエ
ツチング除去され、レジスト６の一部は残存することに
なる。そして、上記残ったレジスト６をＯ，プラズマ等
で除去すると下地表面が平滑化された状態となり、前記
実施例と同様の効果が得られることになる。
また、下地表面の高低差が１段でなくいくつかの高さの
異なる部分よりなる場合には、第３図に示す如く一部に
゛レジストｄの微細パターン形成を行い所望の高１を有
するレジストパターンを設けることもできる。仁の場合
、レジスト膜厚に比して小さなパターンにその領域を分
割し、露光される領域を現像後のレジストパターンが所
望高さとなるよう調整すればよい。そして、この後有機
物質膜１のスピンコートヲ行い前述した全面エツチング
処理を施すことによって、下地表面を平坦化できること
になる。
異なる部分よりなる場合には、第３図に示す如く一部に
゛レジストｄの微細パターン形成を行い所望の高１を有
するレジストパターンを設けることもできる。仁の場合
、レジスト膜厚に比して小さなパターンにその領域を分
割し、露光される領域を現像後のレジストパターンが所
望高さとなるよう調整すればよい。そして、この後有機
物質膜１のスピンコートヲ行い前述した全面エツチング
処理を施すことによって、下地表面を平坦化できること
になる。
また、前記被加工膜としてはシリコン酸化膜に限らず、
絶縁膜、その他凹凸を有する膜であれば適用できる。さ
らに、前記レジストを残存せしめるための露光には、光
を用いる露光方法の他に、Ｘ線や電子線等の荷電粒子線
を用いる露光方法を利用してもよい。また、本発明は下
地表面を平坦化するのみに限らず、所望の高低差を有す
る形状に加工する工１にも適用することができる。要す
るに本発明は、その要旨を逸脱しない範囲で種々変形し
て実施することができる。
絶縁膜、その他凹凸を有する膜であれば適用できる。さ
らに、前記レジストを残存せしめるための露光には、光
を用いる露光方法の他に、Ｘ線や電子線等の荷電粒子線
を用いる露光方法を利用してもよい。また、本発明は下
地表面を平坦化するのみに限らず、所望の高低差を有す
る形状に加工する工１にも適用することができる。要す
るに本発明は、その要旨を逸脱しない範囲で種々変形し
て実施することができる。
第１図（ａ）〜（１）は本発明の一実施例を示す１楊断
面図、第２図（ａ） ＊ （ｂ）および第３図はそれぞ
れ変形例を説明するための断面図である。 １・・・、４Ｌ２・・・絶縁膜、３・・・ムｌ 合金膜
、４・・・シリコン酸化膜（被加工膜）５・・・能動領
域、６、・・レジスト、１・・・有機物質膜、Ｉ・・・
シリコン酸化膜（分離絶縁膜）。 出願人代理人 弁理土鈴 江 武 彦ＩＩＩ
Ｌ 第１ＩＩ
面図、第２図（ａ） ＊ （ｂ）および第３図はそれぞ
れ変形例を説明するための断面図である。 １・・・、４Ｌ２・・・絶縁膜、３・・・ムｌ 合金膜
、４・・・シリコン酸化膜（被加工膜）５・・・能動領
域、６、・・レジスト、１・・・有機物質膜、Ｉ・・・
シリコン酸化膜（分離絶縁膜）。 出願人代理人 弁理土鈴 江 武 彦ＩＩＩ
Ｌ 第１ＩＩ
Claims (1)
- 【特許請求の範囲】 凹凸を有する下地表面上に設けられた被加工膜上にレジ
ストを塗布する工程と、露光技術を−−７− 用い上記レジストを上記被加工膜の凹部の幅の広い部分
にのみ選択的に残存會しめる工程と、次いｔ上記レジス
ト上および被加工膜上に有機物質膜を回転塗布し該表面
を平坦化する工程と、しかるのちドライエツチング技術
を用い前記被加工膜と有機物質膜との各エツチング適度
が略等しく、かつ前記レジストのエラ予ング速Ｆｌが上
記被加工膜および有機物質膜のエツチング速度より違い
或いは略等しい条件下で前記有機物質膜の表面から全面
エツチング処理する工程とを真備したことを特徴とする
微細加工法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192235A JPS5893327A (ja) | 1981-11-30 | 1981-11-30 | 微細加工法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192235A JPS5893327A (ja) | 1981-11-30 | 1981-11-30 | 微細加工法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5893327A true JPS5893327A (ja) | 1983-06-03 |
Family
ID=16287894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56192235A Pending JPS5893327A (ja) | 1981-11-30 | 1981-11-30 | 微細加工法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893327A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59114823A (ja) * | 1982-12-21 | 1984-07-03 | Agency Of Ind Science & Technol | 半導体装置の平坦化方法 |
| JPS60242623A (ja) * | 1984-05-16 | 1985-12-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS61287245A (ja) * | 1985-06-14 | 1986-12-17 | Hitachi Ltd | 多層配線法 |
| JPS6437840A (en) * | 1987-07-21 | 1989-02-08 | Philips Nv | Manufacture of semiconductor device with planar structure |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5166778A (en) * | 1974-10-25 | 1976-06-09 | Hitachi Ltd | Handotaisochino seizohoho |
| JPS5339074A (en) * | 1976-09-22 | 1978-04-10 | Hitachi Ltd | Burying method of photoresist films |
| JPS5658247A (en) * | 1979-10-17 | 1981-05-21 | Fujitsu Ltd | Production of semiconductor device |
-
1981
- 1981-11-30 JP JP56192235A patent/JPS5893327A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5166778A (en) * | 1974-10-25 | 1976-06-09 | Hitachi Ltd | Handotaisochino seizohoho |
| JPS5339074A (en) * | 1976-09-22 | 1978-04-10 | Hitachi Ltd | Burying method of photoresist films |
| JPS5658247A (en) * | 1979-10-17 | 1981-05-21 | Fujitsu Ltd | Production of semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59114823A (ja) * | 1982-12-21 | 1984-07-03 | Agency Of Ind Science & Technol | 半導体装置の平坦化方法 |
| JPS60242623A (ja) * | 1984-05-16 | 1985-12-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS61287245A (ja) * | 1985-06-14 | 1986-12-17 | Hitachi Ltd | 多層配線法 |
| JPS6437840A (en) * | 1987-07-21 | 1989-02-08 | Philips Nv | Manufacture of semiconductor device with planar structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0620062B2 (ja) | 半導体デバイスの製造方法 | |
| JP3174049B2 (ja) | 半導体集積回路表面の全体的平面化方法 | |
| JPS60214532A (ja) | パタ−ン形成方法 | |
| JPH0458167B2 (ja) | ||
| JPH01292829A (ja) | 半導体装置の製造方法 | |
| TW419722B (en) | Method for producing photoresist with uniform coating | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JPS59107517A (ja) | パタ−ンの形成方法 | |
| JPS6154621A (ja) | 図形重ね合わせ用基準マ−ク | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| JPS6116526A (ja) | パタ−ン形成方法 | |
| JP2666420B2 (ja) | 半導体装置の製造方法 | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| JPS60113424A (ja) | レジストパタ−ン形成方法 | |
| JPS5895350A (ja) | 露光方法 | |
| JPS6351637A (ja) | マスク形成方法 | |
| JPS62205332A (ja) | パタ−ン形成方法 | |
| JPS62104139A (ja) | 半導体装置の製造方法 | |
| JPS61131446A (ja) | レジストパタ−ン形成方法 | |
| JPS593953A (ja) | 半導体装置の製造方法 | |
| JPS6097357A (ja) | 写真蝕刻方法 | |
| JPS61294821A (ja) | 微細パタン形成法 | |
| JPS599655A (ja) | 樹脂パタ−ンの形成方法 | |
| JPH02101469A (ja) | 微細パターン形成方法 | |
| JPH0191420A (ja) | パターン形成方法 |