DE3882176T2

DE3882176T2 - Digitaler Datendetektor.

Info

Publication number: DE3882176T2
Application number: DE88306788T
Authority: DE
Inventors: Taizo Sasada; Hitoshi Takeuchi
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1987-07-22
Filing date: 1988-07-22
Publication date: 1994-02-10
Anticipated expiration: 2008-07-23
Also published as: EP0300826B1; JPS6425357A; EP0300826A2; JPH069106B2; DE3882176D1; EP0300826A3; CA1287882C; US4910517A

Description

Die Erfindung betrifft Digitaldaten-Detektoren im allgemeinen und Digitaldaten-Detektoren zum Ermitteln digitaler Daten aus digitalen Modulationssignalen bei digitalen Datenübertragungssystemen im besonderen.
Eine Reihe von Einrichtungen zum Ermitteln digitaler Daten aus Digitalmodulationssignalen ist bereits bekannt, wofür die Druckschrift JP-A-92410/1984 (EP-A-109837) Beispiele erläutert. Eine bekannte Vorrichtung dieser Art ermittelt digitale Daten aus einem digitalen Modulationssignal folgendermaßen: Das Digitalmodulationssignal wird mit einer Frequenz von m-mal (m > 1) einer Kanalbitrate, beispielsweise mit der zweifachen Frequenz einer Kanalbitrate abgetastet. Der Abtastwert Si+1 des momentanen Abtastpunkts und der Abtastwert Si des vorangehenden Abtastpunkts werden verwendet, um aus der folgenden Gleichung ein Phasenintervall P zwischen einem Punkt, an dem das Digitalmodulationssignal einen Bezugspegel kreuzt, und dem momentanen Abtastpunkt zu ermitteln. In diesem Fall werden die Phasen der Abtastpunkte durch Werte von 0 bis N-1, die durch Teilen einer Kanalbitperiode in N gleiche Abschnitte erhalten werden, dargestellt:
P = Si+1 / Si+1 + Si · N/2 (1)
worin N/2 ein Wert einer Hälfte eines Kanalbitintervalls ist. Ein vorgegebener Wert (N/2) wird zu einer Phase Pi des vorangehenden Abtastpunkts addiert, um einen geschätzten Wert einer Phase des momentanen Abtastpunkts zu erhalten. Zusätzlich wird der geschätzte Phasenwert des momentanen Abtastpunkts von der folgenden Gleichung korrigiert, so daß eine Phase Pi+1 des momentanen Abtastpunkts berechnet wird:
Pi+1 = {P - (Pi + N/2)}·K + Pi + N/2 (2)
worin K ein Koeffizient von 0 < K ≤ 1 ist.
Wenn aber das Digitalmodulationssignal den Bezugspegel zwischen dem momentanen Abtastpunkt und dem vorangehenden Abtastpunkt nicht kreuzt, wird die Phase Pi+1 des momentanen Abtastpunkts aus der folgenden Gleichung berechnet:
Pi+1 = Pi + N/2. (3)
Ein Takt, in Synchronisation mit dem Digitalmodulationssignal, und dem Takt entsprechende digitale Daten sowie eine Phase des Abtastpunkts werden als Reaktion auf Datenabtastung bei jedem so erhaltenen Abtastpunkt ermittelt.
Die Datenermittlungsvorrichtung kann indessen eine Vielkanaleingabe bewältigen, indem die Kanäle mit unterschiedlichen Takten abgetastet und sequentiell in einzugebende Signale konvertiert werden.
Wenn bei der oben beschriebenen herkömmlichen Datenermittlungsvorrichtung das Digitalmodulationssignal den Bezugspegel nicht kreuzt, wird die Phase des momentanen Abtastpunkts aus der Gleichung (3) ermittelt, so daß das Phasenintervall zwischen zwei benachbarten Abtastpunkten immer ein konstanter Wert N/2 wird. Wenn durch Wow, Flattern oder dergleichen verursachte Frequenzschwankungen zunehmen, kann somit eine zu berechnende Phase den Frequenzschwankungen nicht folgen, wodurch Daten falsch ermittelt werden.
Ein Digitaldaten-Detektor, der in ähnlicher Weise wie das obige Beispiel arbeitet, ist aus der veröffentlichten Europäischen Patentanmeldung EP-A-0,206,221 des vorliegenden Anmelders bekannt.
Unterdessen eröffnet "Japanese Patent Laying-Open Gazette No. 222072/ 1986" (EP-A-196 034), eingereicht durch den Bevollmächtigten der vorliegenden Erfindung, ein digitales Magnetaufnahme- und -wiedergabegerät, bei dem eine Taktextraktion bestimmt wird, indem Phaseninformation vor und hinter Abtastdaten eines wiedergegebenen Signals miteinander verglichen und Größen der aus den Abtastdaten berechneten Phasendifferenzen miteinander verglichen werden und die Phaseninformation abhängig von dem Ergebnis der Bestimmung verändert wird.
Es ist eine Aufgabe der vorliegenden Erfindung, einen Digitaldaten- Detektor bereitzustellen, bei dem Daten unbeträchtlich falsch ermittelt werden, selbst wenn Schwankungen in der Frequenz zunehmen.
Erfindungsgemäß umfaßt ein Digitaldaten-Detektor:
Abtastdaten-Ermittlungseinrichtung zum Abtasten eines Digitalmodulationssignals bei einer konstanten Frequenz.
Phasenintervall-Berechnungseinrichtung, die auf abgetastete Daten aus der Abtastdaten-Ermittlungseinrichtung anspricht, zum Berechnen eines Phasenintervalls (P) zwischen einem Punkt, an dem das Digitalmodulationssignal einen Bezugspegel kreuzt, und dem momentanen Abtastpunkt,
Phasenberechnungseinrichtung zum Berechnen einer Phase (Pi+1) des momentanen Abtastpunkts,
Taktermittlungseinrichtung, die auf die Phasen (Pi+1, Pi) des momentanen Abtastpunkts und eines vorangehenden Abtastpunkts, der sich einen Punkt vor dem momentanen Abtastpunkt befindet, anspricht, zum Ermitteln eines Taktsignals in Synchronisation mit dem Digitalmodulationssignal, und
Datenermittlungseinrichtung, die auf das Phasenintervall, die Phase des momentanen Abtastpunkts und das Taktsignal anspricht, zum Ermitteln digitaler Daten aus dem Digitalmodulationssignal, dadurch gekennzeichnet, daß die Phasenberechnungseinrichtung die Phase des momentanen Abtastpunkts bestimmt:
(i) in dem Fall, daß das Digitalmodulationssignal den Bezugspegel an einem Punkt zwischen dem momentanen Abtastpunkt und dem vorangehenden Abtastpunkt kreuzt, gemäß der Gleichung:
Pi+1 = {P - (Pi + Pd)}·K + Pi + Pd,
(ii) in dem Fall, daß das Digitalmodulationssignal den Bezugspegel an einem Punkt zwischen dem momentanen Abtastpunkt und dem vorangehenden Abtastpunkt nicht kreuzt, gemäß der Gleichung:
Pi+1 = Pi + Pd,
worin Pi eine Phase des vorangehenden Abtastpunkts bezeichnet; Pd ist ein aus den betreffenden Phasen von Abtastpunkten, die sich einen Punkt vor und mindestens zwei Punkte vor dem momentanen Abtastpunkt befinden, bestimmtes Phasenintervall; und k ist ein Koeffizient.
Bei einer bevorzugten Ausführung der Erfindung wird das Phasenintervall Pd nach der Gleichung:
Pd = (Pi - Pi-2)·L + N/2
bestimmt, worin Phasen von Abtastpunkten durch Werte 0 bis N-1, die durch Teilen einer Kanalbitperiode in N gleiche Abschnitte erhalten werden, dargestellt werden; Pi-2 bezeichnet eine Phase eines Abtastpunkts, der sich drei Punkte vor dem momentanen Abtastpunkt befindet; und L ist ein Koeffizient.
Bei dem erfindungsgemäßen Digitaldaten-Detektor wird die Phase des momentanen Abtastpunkts als Antwort auf die Phase eines Abtastpunkts, der sich einen Punkt vor und der Phase eines Abtastpunkts, der sich mindestens zwei Punkte vor dem momentanen Abtastpunkt befindet, berechnet. Somit kann der Digitaldaten-Detektor, selbst wenn die Frequenz des Digitalmodulationssignals zum Beispiel infolge von Wow, Flattern oder dergleichen in hohem Maße schwankt, mit den Frequenzschwankungen fertig werden, wodurch Daten kaum fehlerhaft ermittelt werden. Die Phase des momentanen Abtastpunkts wird den Frequenzschwankungen folgend genau berechnet. Das mit dem Digitalmodulationssignal synchrone Taktsignal wird daher genau ermittelt. Folglich werden die digitalen Daten aus dem Digitalmodulationssignal genau ermittelt.
Zum besseren Verständnis der vorliegenden Erfindung werden nachstehend bevorzugte Ausführungen in Verbindung mit den begleitenden Zeichnungen beschrieben.
Fig. 1 ist ein Blockschaltbild, das einen Hauptteil eines Digitaldaten-Detektors entsprechend einer Ausführung der vorliegenden Erfindung zeigt,
Fig. 2 ist Zeitdiagramm, das ein Signal von jedem der vorliegenden Ausführung entsprechenden Abschnitt zeigt,
Fig. 3(a) bis 3(g) sind Diagramme zur Erklärung der Bestimmungsbedingungen der Taktextraktion gemäß der vorliegenden Ausführung,
Fig. 4 ist ein Blockschaltbild, das den spezifischen Aufbau der Takt- und Datenermittlungsschaltungen zeigt, und
Fig. 5A und 5B sind Diagramme zum Vergleichen einer gemäß der vorliegenden Ausführung berechneten Phase eines Abtastpunkts mit einer gemäß dem herkömmlichen Beispiel berechneten Phase eines Abtastpunkts, wobei Fig. 5A den Fall zeigt, bei dem die Frequenzschwankungen des Digitalmodulationssignals klein sind, und Fig. 5B den Fall zeigt, bei dem die Frequenzschwankungen des Digitalmodulationssignals groß sind.
Eine Ausführung der vorliegenden Erfindung wird nun unter Bezug auf die Zeichnungen beschrieben.
Als Beispiel erfolgt die Beschreibung für einen Fall, bei dem digitale Daten aus einem Digitalmodulationssignal gemäß einem NRZ1-Modulationsschema mit einem Minimum-Magnetisierungs-Umkehrintervall (Tmin) = 0.8T und einem Maximum-Magnetisierungs-Umkehrintervall (Tmax) = 3.2T ermittelt werden.
Fig. 1 ist ein Blockschaltbild, das einen Hauptteil eines erfindungsgemäßen Digitaldaten-Detektors darstellt. In diesem Teil wird ein Digitalmodulationssignal in einem vorgegebenen Zyklus abgetastet, so daß Abtastdaten an dem Abtastpunkt ermittelt und die Position, d. h. eine Phase, des Abtastpunkts berechnet werden. Zusätzlich ist Fig. 2 ein Taktdiagramm zur Erklärung der Funktion des Digitaldaten-Detektors.
In Fig. 1 wird ein Digitalmodulationssignal S in einen A/D-Wandler 1 eingegeben. Der A/D-Wandler 1 tastet das Digitalmodulationssignal S in Synchronisation mit einem Taktsignal fs ab, um dasselbe in M- Bit-Digitaldaten umzuwandeln. Die Frequenz des Taktsignals fs entspricht m-mal einer Kanalbitrate. Es wird angenommen, daß die Frequenz des Taktsignals fs das zweifache der Kanalbitrate ist. Ferner werden bei dieser Umwandlung die Polaritäten von plus (+) und minus (-) des Digitalmodulationssignals durch ein MSB (höchstwertiges Bit) von "0" und "1", z. B. unter Verwendung eines Zweierkomplements, dargestellt.
Ein Ausgang des A/D-Wandlers 1 wird einem M-Bit-Parallelverzögerungskreis 2, einem Nulldaten-Detektorkreis 4 und einem Absolutwertkreis 5 als Abtastdaten (nachfolgend: momentane Daten) Si+1 an dem momentanen Abtastpunkt eingegeben. Ein Ausgang des M-Bit-Parallelverzögerungskreises 2 wird einem Absolutwertkreis 6 als Abtastdaten (nachfolgend: vorangehende Daten) Si an einem Abtastpunkt, der sich einen Punkt vor dem momentanen Abtastpunkt befindet, eingegeben.
Der Nulldaten-Detektor 4 gibt "1" aus, wenn die momentanen Daten Si+1 "0" sind und die vorangehenden Daten negative Polarität haben, d. h. das MSB "1" ist, andernfalls würde er das MSB der momentanen Daten Si+1 ausgeben. Ein Ausgang des Nulldaten-Detektors 4 wird an einen Eingang eines Exklusiv-ODER-Gatters (nachfolgend: Ex-OR-Gatter) 3 angelegt. Das MSB der von dem M-Bit-Parallelverzögerungskreis 2 ausgegebenen vorangehenden Daten Si wird an den anderen Eingang des Ex- OR-Gatters 3 angelegt. Das Ex-OR-Gatter gibt "1" aus, wenn die an beide Eingänge angelegten Signale verschieden sind, während es "0" ausgibt, wenn die Eingangssignale gleich sind. Wenn ein Ausgang des Ex- OR-Gatters 3 "1" ist, haben demnach die vorangehenden Daten Si und die momentanen Daten Si+1 verschiedene Polarität, so daß entschieden wird, daß das Digitalmodulationssignal S einen Bezugspegel (Nullpegel) kreuzt (nachfolgend: Nullpegeldurchgang). Im Gegensatz dazu, wenn der Ausgang des Ex-OR-Gatters 3 "D" ist, haben die Daten Si und Si+1 gleiche Polarität, so daß entschieden wird, daß das Digitalmodulationssignal S den Nullpegel nicht kreuzt.
Es wird angenommen, daß, wenn die momentanen Daten Si+1 "0" sind (d. h. der Abtastpunkt befindet sich an dem Nullpegel), die momentanen Daten Si+1 und die vorangehenden Daten Si gleiche Polarität haben, wenn die vorangehenden Daten Si negative Polarität haben, während die momentanen Daten Si+1 und die nachfolgenden Daten verschiedene Polarität haben, wenn die nachfolgenden Daten positive Polarität haben. Weiter wird angenommen, daß, wenn die momentanen Daten Si+1 "0" sind, die momentanen Daten Si+1 und die vorangehenden Daten Si die gleiche Polarität haben, wenn die vorangehenden Daten Si positive Polarität haben, während die momentanen Daten Si+1 und die nachfolgenden Daten verschiedene Polarität haben, wenn die nachfolgenden Daten negative Polarität haben.
Zum anderen werden die momentanen Daten Si+1 und die vorangehenden Daten Si durch die Absolutwertkreise 5 bzw. 6 in absolute Werte Si+1 und Si umgewandelt, um der arithmetischen Schaltung 7 eingegeben zu werden. Die arithmetischen Schaltung 7 berechnet ein Phasenintervall P zwischen einem Nullpegeldurchgang und dem Abtastpunkt der momentanen Daten Si+1 aus der nachstehenden Gleichung unter Verwendung des Absolutwerts Si+1 der momentanen Daten und des Absolutwerts Si der vorangehenden Daten:
P = Si+1 / Si+1 + Si · N/2 (4)
In diesem Fall werden Phasen von Abtastpunkten durch Werte von 0 bis N-1, die aus Teilung einer Kanalbitperiode in N gleiche Abschnitte erhalten werden, dargestellt, wobei N/2 die Position des Nullpegeldurchgangs darstellt.
Ein Berechnungsverfahren des Phasenintervalls P unter Verwendung der Gleichung (4) wird bei dem digitalen Magnetaufnahme- und -wiedergabegerät verwendet, das in der oben erwähnten "Japanese Patent Laying- Open Gazette No. 222072/1986" offengelegt ist.
Das berechnete Phasenintervall P wird durch einen Komparator 8 mit einem Ausgang (Pi + Pd) einer Phasenschleife (wie später beschrieben) verglichen, wobei das Vergleichsergebnis als {P - (Pi + Pd)} ausgegeben wird. Der Ausgang {P - (Pi + Pd)} des Komparators 8 wird im numerischen Wert durch einen Koeffizienten K (0 < K ≤ 1) eines konstanten Multiplikators 9, der der Schleifenverstärkung entspricht, korrigiert, um als {P - (Pi + Pd)}·K ausgegeben zu werden. Der Ausgang {P - (Pi + Pd)}·K des konstanten Multiplikators 9 wird an einen Eingang eines Logikprodukt-Gatters (nachfolgend: UND-Gatter) 10 angelegt. Das UND-Gatter 10 empfängt mit einem anderen Eingang einen Ausgang C des oben beschriebenen Ex-OR-Gatters 3. Nur wenn das Digitalmodulationssignal S den Nullpegel kreuzt, so daß der Ausgang des EX-OR-Gatters 3 "1" wird, wird demnach der Ausgang {P - (Pi + Pd)}·K des konstanten Multiplikators 9 von dem UND-Gatter 10 ausgegeben, um an einen Eingang eines Addierers 11 angelegt zu werden. Der Addierer 11 empfängt mit einem anderen Eingang einen Ausgang (Pi + Pd) der Phasenschleife. Das Ergebnis der Addition durch den Addierer 11 wird eine Phase Pi+1 des momentanen Abtastpunkts.
Wenn ein Nullpegeldurchgang zwischen dem Abtastpunkt, der sich einen Punkt vor dem momentanen Abtastpunkt befindet, und dem momentanen Abtastpunkt vorhanden ist, wird die Phase Pi+1 wie folgt:
Pi+1 = {P - (Pi + Pd)}·k + Pi + Pd
Wenn kein Nullpegeldurchgang vorhanden ist, wird im Gegensatz dazu die Phase Pi+1 wie folgt:
Pi+1 = Pi + Pd
Die Phase Pi+1 wird einem J-Bit-Parallelverzögerungskreis 12 eingegeben.
Ein Ausgang des J-Bit-Parallelverzögerungskreises 12 wird als eine Phase Pi des vorangehenden Abtastpunkts an einen Eingang eines Addierers 14, einen Eingang eines Addierers 18 und an einen I-Bit-Parallelverzögerungskreis 13 (allgemein I = J) angelegt. Die Zahl der Verzögerungen des I-Bit-Parallelverzögerungskreises 13 ist zwei. Ein Ausgang des I-Bit-Parallelverzögerungskreises 13 wird eine Phase Pi-2 eines Abtastpunkts, der sich drei Punkte vor dem momentanen Abtastpunkt befindet. Der Ausgang Pi-2 des I-Bit-Parallelverzögerungskreises 13 wird dem anderen Eingang des Komparators 14 eingegeben, um mit dem Ausgang Pi des oben beschriebenen J-Bit-Parallelverzögerungskreises 12 verglichen zu werden. Ein Ausgang des Komparators 14 wird (Pi - Pi-2). Der Ausgang (Pi - Pi-2) wird einem konstanten Multiplikator 15 mit einem Koeffizienten L (0 < L ≤ 1) eingegeben und numerisch korrigiert, um als (Pi - Pi-2)·L ausgegeben zu werden.
Der Ausgang (Pi - Pi-2)·L des konstanten Multiplikators 15 wird an einen Datenwandler 16 angelegt. Der Datenwandler 16 vergleicht ein Eingangssignal mit einem vorgegebenen Wert Lim, um einen zuvor eingestellten Wert A auszugeben, wenn die folgende Bedingung erfüllt ist, während das Eingangssignal direkt ausgegeben wird, wenn die folgende Bedingung nicht erfüllt ist:
(Pi - Pi-2)·L ≥ Lim oder
(Pi - Pi-2)·L ≤ -Lim
Der Datenwandler 16 ist aus folgenden Gründen vorgesehen. Insbesondere wenn die Eingangsdaten infolge der Synchronsignalerzeugung oder dergleichen ungültig werden, werden die auf der Basis der Eingangsdaten berechneten Phasen ebenfalls ungültig, so daß die Differenz (Pi - Pi-2) zwischen den zwei Phasen den Bereich eines normalen Werts überschreitet. Da dieses die nachfolgende Berechnung von Phasen beeinflußt, wird die Rückkehr zu dem normalen Wert verzögert. Wenn der Wert von (Pi - Pi-2)·L außerhalb eines vorgegebenen Bereichs liegt, wird der Wert durch einen zuvor eingestellten Wert ersetzt.
Ein Ausgang des Datendetektors 16 wird an einen Eingang eines Addierers 17 angelegt. Der Addierer 17 empfängt mit einem anderen Eingang ein N/2 entsprechendes Signal. Das Ergebnis Pd der Addition durch den Addierer 17 wird wie folgt
Pd = (P&sub1; - Pi-2)·L + N/2
Der Ausgang Pd des Addierers 17 wird an den anderen Eingang des Addierers 18 angelegt. Da die Phase Pi des vorangehenden Abtastpunkts an einen Eingang des Addierers 18, wie oben beschrieben, angelegt wird, wird von dem Addierer 18 (Pi + Pd) ausgegeben.
Der Ausgang (Pi + Pd) wird an den anderen Eingang des Addierers 11 als ein Ausgang der Phasenschleife, das ist ein geschätzter Wert der Phase des momentanen Abtastpunkts, angelegt. Wie oben beschrieben, wird der Ausgang des UND-Gatters 10 an einen Eingang des Addierers 11 angelegt. Wenn der Ausgang C des Ex-ODER-Gatters 3 "1" ist, wird demnach der geschätzte Phasenwert des momentanen Abtastpunkts basierend auf dem Ausgang des UND-Gatters 10 korrigiert. Folglich wird die Phase Pi+1 des momentanen Abtastpunkts von dem Addierer 11 ausgegeben.
Schließlich ist die Phase Pi+1 des momentanen Abtastpunkts wie folgt gegeben:
wenn ein Nullpegeldurchgang vorhanden ist,
Pi+1 = {P - (Pi + Pd)}·K + Pi + Pd (5)
wenn kein Nullpegeldurchgang vorhanden ist,
Pi+1 = Pi + Pd (6)
worin
Pd = (Pi - Pi-2)·L + N/2 (7)
P bezeichnet ein Phasenintervall zwischen einem Nullpegeldurchgang und dem momentanen Abtastpunkt, das von der Gleichung (4) berechnet wird. Pi+1 bezeichnet eine Phase des momentanen Abtastpunkts, Pi bezeichnet eine Phase des vorangehenden Abtastpunkts, Pi-2 bezeichnet eine Phase eines Abtastpunkts, der sich drei Punkte vor dem momentanen Abtastpunkt befindet, N/2 bezeichnet einen Wert, der die Hälfte des Kanalbitintervalls zeigt, und K und L bezeichnen Koeffizienten.
Es folgt nun die Beschreibung eines Verfahrens zum Ermitteln eines Takts in Synchronisation mit dem Digitalmodulationssignal als Reaktion auf die Phase jedes so berechneten Abtastpunkts.
Fig. 3 ist ein Diagramm zur Erläuterung der Entscheidungskriterien der Taktermittlung gemäß der vorliegenden Ausführung. Fig. 3(a) bis 3(d) zeigen einen Fall, bei dem ein Punkt π (ein Punkt von N/2 von dem Nullpunkt an) des Digitalmodulationssignals S zwischen Pi und Pi+1 vorhanden ist, und Fig. 3(e) bis 3(g) zeigen einen Fall, bei dem der oben beschriebene Punkt π zwischen Pi und Pi+1 nicht vorhanden ist.
In Fig. 3(a) wird die folgende Bedingung erfüllt:
Pi > Pi+1, Pi ≥ N/2, Pi+1 ≥ N/2
In Fig. 3(b) wird zusätzlich die folgende Bedingung erfüllt:
Pi > Pi+1, Pi < N/2, Pi+1 < N/2
Außerdem wird in Fig. 3(c) und 3(d) die folgende Bedingung erfüllt:
Pi < Pi+1, Pi < N/2, Pi+1 ≥ N/2
Wenn die Bedingungen erfüllt werden, wird bestimmt, daß ein Punkt π zwischen Pi und Pi+1 vorhanden ist. Wenn Abtastpunkte laufend den Nullpegeldurchgang kreuzen, d. h., wenn das Ex-ODER-Gatter 3 laufend "1" ausgibt, wird zusätzlich, ungeachtet des Vergleichs von Pi mit Pi+1, bestimmt, daß der Punkt u vorhanden ist.
Ein mit dem Digitalmodulationssignal synchroner Takt wird gemäß den oben beschriebenen Takterkennungsbedingungen durch die nachstehend beschriebene Schaltung in Fig. 4 extrahiert. Daten, die diesem Takt entsprechen, werden außerdem durch die folgende Bedingung ermittelt.
Im besonderen wird angenommen, daß die oben beschriebenen Daten im allgemeinen ein Vorzeichen der Abtastdaten Si haben, während sie ein Vorzeichen der Abtastdaten Si+1 haben, wenn der Ausgang C des Ex- ODER-Gatters 3 "1" ist und die folgende Bedingung erfüllt wird:
P > Pi+1 - N/2
Fig. 4 ist ein Blockschaltbild, das die Anordnung von Schaltkreisen zur Takt- und Datenermittlung basierend auf den oben beschriebenen Takterkennungskriterien und Datenbestimmungsbedingungen zeigt.
In Fig. 4 werden jeweils eine Phase Pi des vorangehenden Abtastpunkts, eine Phase Pi+1 des momentanen Abtastpunkts und ein Phasenintervall P an die Latch-Kreise 21, 22 und 23 angelegt. Die Latch-Kreise 21, 22 und 23 halten Pi, Pi+1 und P im Takt einer Abtastfrequenz fs, um dieselben auszugeben. Ein Ausgang von Latch 21 wird an einen Eingang eines Komparators 24 und einen Eingang von Komparator 25 angelegt. Ein Ausgang von Latch 22 wird an den anderen Eingang von Komparator 25, einen Eingang von Komparator 26 und an einen Eingang eines Subtrahierers 27 angelegt. Außerdem wird ein N/2 entsprechendes Signal an die anderen Eingänge des Komparators 24, des Komparators 26 und des Subtrahierers 27 angelegt. Der Komparator 24 vergleicht Pi mit N/2. Der Komparator 25 vergleicht Pi mit Pi+1. Der Komparator 26 vergleicht Pi+1 mit N/2. Ausgänge der Komparatoren 24, 25 und 26 und der Ausgang C des Ex-ODER-Gatters 3 (s. Fig. 1) werden an eine Taktermittlungsschaltung 28 angelegt.
Die Taktermittlungsschaltung 28 gibt "1" aus, wenn die oben beschriebenen Taktermittlungsbedingungen erfüllt werden, während sie "0" ausgibt, wenn die Taktermittlungsbedingungen nicht erfüllt werden. Ein Ausgang der Taktermittlungsschaltung 28 wird dem Dateneingang D eines Flip-Flops 29 eingegeben, um im Takt von erfaßt zu werden. Ein Ausgang von Flip-Flop 29 wird an einen Eingang von UND-Gatter 30 angelegt. Ein anderer Eingang von UND-Gatter 30 empfängt fs. Wenn beide Eingangssignale "1" sind, gibt das UND-Gatter 30 im Takt von fs "1" aus, so daß das Ausgangssignal ein Taktsignal CK wird.
Anderseits wird ein {Pi+1 - (N/2)} entsprechender Ausgang von dem Subtrahierer 27 gewonnen, wobei der Ausgang an einen Eingang eines Komparators 31 angelegt wird. Der andere Eingang des Komparators 31 empfängt einen Ausgang von Latch 23. Der Komparator 31 gibt "1" aus, wenn P > Pi+1 - N/2 ist, andernfalls gibt er "0" aus. Ein Ausgang R von Komparator 31, ein Signal, das das Vorzeichen der vorangehenden Daten Si darstellt, d. h. ein MSB von Si, und der Ausgang C von Ex-ODER- Gatter 3 werden einer Datenermittlungsschaltung 32 eingegeben. Die Datenermittlungsschaltung 32 tastet auf der Basis der oben beschriebenen Ermittlungsbedingung Daten als Reaktion auf das eingegebene Signal ab. Insbesondere gibt die Datenermittlungsschaltung 32 im allgemeinen das Vorzeichen der Abtastdaten Si als reproduzierte Daten ausgibt, während sie das Vorzeichen der Abtastdaten Si+1, d. h. ein durch Invertieren von Si erhaltenes Signal, als reproduzierte Daten aus, wenn der Ausgang C des Ex-ODER-Gatters 3 "1" ist und der Ausgang R des Komparators 31 "1" ist (wenn die Beziehung P > Pi+1 - N/2 erfüllt wird). Ein Ausgang der Datenermittlungsschaltung 32 wird einem Dateneingang D eines Flip-Flops 33 eingegeben und von dem Flip-Flop 33 im Takt des Taktsignals CK ausgegeben, so daß reproduzierte Daten Do synchronisiert mit dem Taktsignal CK ermittelt werden.
Fig. 5A und 5B sind Diagramme, in denen die von dem der vorliegenden Ausführung gemäßen Digitaldaten-Detektor berechnete Phase mit der von einer herkömmlichen Datenermittlungsvorrichtung berechneten Phase verglichen wird.
Fig. 5A zeigt einen Fall, wo Schwankungen in der Frequenz des Digitalmodulationssignals klein sind, und Fig. 5B zeigt einen Fall mit groben Schwankungen des Digitalmodulationssignals. Die Phase jedes Abtastpunkts wird auf der Annahme berechnet, daß K = 1/4, L = 1/2 und N/2 = 32 ist.
Wenn die Schwankungen in der Frequenz klein sind, sind die Ergebnisse der Berechnung der Phasen P&sub1; bis P&sub7; der Abtastpunkte bei der vorliegenden Erfindung die gleichen wie bei dem herkömmlichen Beispiel. Wenn jedoch die Frequenzschwankungen größer werden, unterscheiden sich die Ergebnisse der Berechnung der Phasen P&sub1; bis P&sub7; der Abtastpunkte bei der vorliegenden Erfindung von denen des herkömmlichen Beispiels. Die Phasen der Abtastpunkte nehmen Werte von 0 bis N-1 an. Wenn die Phase und das Phasenintervall in dem Berechnungsvorgang einen Wert annehmen, der N-1 übersteigt, wird demnach N (= 64) von dem Wert abgezogen.
In Fig. 5B wird ein Abtastpunkt S4 beispielhaft beschrieben. In diesem Fall ist kein Punkt vorhanden, wo das Digitalmodulationssignal S und der Bezugspegel (Nullpegel) einander zwischen den Abtastpunkten S3 und S4 kreuzen. Folglich werden die Gleichung (3) und die Gleichungen (6) und (7) jeweils bei dem herkömmlichen Beispiel und der vorliegenden Ausführung benutzt.
In dem herkömmlichen Beispiel wird P&sub4; aus der Gleichung (3) gefunden:
P&sub4; = P&sub3; + N/2
Ersetzen von P&sub3; = 3 und N/2 = 32 ergibt P&sub4; = 35.
Bei der vorliegenden Ausführung wird P&sub4; aus den Gleichungen (6) und (7) gefunden:
P&sub4; = P&sub3; + (P&sub3; - P&sub1;)·L + N/2
Ersetzen von P&sub1; = 1, P&sub3; = 3, L = 1/2 und N/2 = 32 ergibt P&sub4; =36.
Dann wird ein Abtastpunkt 57 als Beispiel beschrieben. In diesem Fall ist ein Punkt vorhanden, wo das Digitalmodulationssignal S und der Bezugspegel einander zwischen den Abtastpunkten S6 und S7 kreuzen. Folglich wird P aus der Gleichung (4) gefunden:
P = S&sub7; / S&sub7; + S&sub6; · N/2
Ersetzen von S&sub6; = 21 und S&sub7; = -28 ergibt P = 18.
Bei dem herkömmlichen Beispiel wird P&sub7; aus der Gleichung (2) gefunden:
P&sub7; = {P - (P&sub6; + N/2)}·K + P8 + N/2
Ersetzen von P = 18, P&sub6; = 35, N/2 = 32 und K = 1/4 ergibt P&sub7; = 6. Jedoch ist P&sub6; + N/2 = 67, was N-1 (= 63) übersteigt. Demnach wird N (= 64) von 67 subtrahiert, so daß 3 erhalten wird. P&sub7; wird P&sub6; + N/2 = 3 annehmend berechnet. Die Ziffern nach dem Dezimalpunkt werden außerdem vernachlässigt.
Bei der vorliegenden Ausführung wird zunächst Pd aus der Gleichung (7) gefunden:
Pd = (P&sub6; - P&sub4;)·L + N/2
Ersetzen von P&sub4; = 36, P&sub6; = 38, L = 1/2 und N/2 = 32 ergibt Pd = 33. Somit wird P&sub7; aus der Gleichung (5) gefunden:
P&sub7; = {P - (P&sub6; + Pd)}·K + P&sub6; + Pd
Ersetzen von P = 18, P&sub6; = 38, Pd = 33 und K = 1/4 ergibt P&sub7; = 9. Jedoch ist P&sub6; + Pd = 71, was 63 übersteigt. Demnach wird 64 von 71 subtrahiert, so daß 7 erhalten wird. P&sub7; wird P&sub6; + Pd = 7 annehmend berechnet.
Ein Bezugspunkt zum Erhalten der Phase jedes Abtastpunkts ist ein Nullpegeldurchgang. Je näher die Phase Pi+1 des Abtastpunkts dem Phasenintervall P zwischen dem Nullpegeldurchgang und dem Abtastpunkt ist, desto zufriedenstellender folgen demnach die zu ermittelnden Daten den Frequenzschwankungen des Digitalmodulationssignals.
Die oben beschriebene Berechnung führt in dem herkömmlichen Beispiel zu dem Ergebnis P&sub7; = 6, während bei der vorliegenden Ausführung P&sub7; = 9 erhalten wird. P&sub7; ist bei der vorliegenden Ausführung ein Wert, der näher bei dem Phasenintervall P = 18 liegt. Die Digitaldaten werden folglich weniger fehlerhaft ermittelt.
Obwohl bei der beschriebenen Ausführung die Beschreibung den Fall der Eingabe eines Kanals betraf, können im Fall der Eingabe von Y Kanälen die Kanäle mit unterschiedlicher Taktfolge abgetastet und die Zahl der Verzögerungen der Parallelverzögerungskreise 2 und 12 und die Zahl der Verzögerungen des Parallelverzögerungskreises 13 zu Y bzw. 2Y gemacht werden.
Obwohl bei der oben beschriebenen Ausführung der Beschreibung das NRZI-Modulationsschema mit Tmin = 0.8T und Tmax = 3.21 zugrunde lag, ist anzumerken, daß die vorliegende Erfindung nicht darauf beschränkt ist. Die vorliegende Erfindung kann beispielsweise auf die anderen Modulationsverfahren, wie zum Beispiel das NRZ-Modulationsschema, angewandt werden.

Claims

1. Digitaldaten-Detektor mit

einer Abtastdaten-Ermittlungseinrichtung (1) zum Abtasten eines Digitalmodulationssignals (S) bei einer konstanten Frequenz (fs)

einer Phasenintervall-Berechnungseinrichtung (2, 5, 6, 7), die auf abgetastete Daten aus der Abtastdaten-Ermittlungseinrichtung anspricht, zum Berechnen eines Phasenintervalls P zwischen einem Punkt, an dem das Digitalmodulationssignal einen Bezugspegel kreuzt, und dem momentanen Abtastpunkt,

einer Phasenberechnungseinrichtung (3, 8 - 18) zum Berechnen einer Phase Pi+1, Pi des momentanen Abtastpunkts und eines vorangehenden Abtastpunkts, der sich einen Punkt vor dem momentanen Abtastpunkt befindet, anspricht, zum Ermitteln eines Taktsignals (CK) in Synchronisation mit dem Digitalmodulationssignal (S), und

einer Datenermittlungseinrichtung (27, 31-33; Fig. 4), die auf das Phasenintervall P, die Phase Pi+1 des momentanen Abtastpunkts und das Taktsignal (CK) anspricht, zum Ermitteln digitaler Daten (Do) aus dem Digitalmodulationssignal (S), dadurch gekennzeichnet, daß die Phasenberechnungseinrichtung die Phase Pi+1 des momentanen Abtastpunkts wie folgt bestimmt:

(i) in dem Fall, daß das Digitalmodulationssignal (S) den Bezugspegel an einem Punkt zwischen dem momentanen Abtastpunkt und dem vorangehenden Abtastpunkt kreuzt, gemäß der Gleichung:

Pi+1 = {P - (Pi + Pd)}·K + Pi + Pd,

(ii) in dem Fall, daß das Digitalmodulationssignal (S) den Bezugspegel an einem Punkt zwischen dem momentanen Abtastpunkt und dem vorangehenden Abtastpunkt nicht kreuzt, gemäß der Gleichung:

Pi+1 = Pi + Pd,

wobei Pi eine Phase des vorangehenden Abtastpunkts bezeichnet; Pd ein aus den betreffenden Phasen (Pi, Pi-2) von Abtastpunkten, die sich einen Punkt vor und mindestens zwei Punkte vor dem momentanen Abtastpunkt befinden, bestimmtes Phasenintervall ist; und K ein Koeffizient ist.

2. Digitaldaten-Detektor nach Anspruch 1, dadurch gekennzeichnet, daß das Phasenintervall Pd gemäß der Gleichung:

Pd = (Pi - Pi-2)·L + N/2

bestimmt wird, wo Phasen von Abtastpunkten durch Teilung einer Kanalbitperiode in N gleiche Abschnitte erhaltener Werte 0 bis N-1 dargestellt werden, Pi-2 eine Phase eines Abtastpunkts bezeichnet, der sich drei Punkte vor dem momentanen Abtastpunkt befindet, und L ein Koeffizient ist.

3. Digitaldaten-Detektor nach Anspruch 1 oder 2, worin die Phasenintervall-Berechnungseinrichtung das Phasenintervall P gemäß der Gleichung:

P = Si+1 / Si+1 + Si · N/2

berechnet, wo Si+1 Abtastdaten an dem momentanen Abtastpunkt und Si Abtastdaten an dem vorangehenden Abtastpunkt bezeichnet.

4. Digitaldaten-Detektor nach einem der Ansprüche 1 bis 3, worin die Taktermittlungseinrichtung bestimmt, daß ein π-Punkt des Taktsignals (CK) zwischen dem momentanen Abtastpunkt und dem vorangehenden Abtastpunkt vorhanden ist, wenn eine der folgenden Bedingungen erfüllt wird:

(a) Pi > Pi+1 und Pi ≥ N/2 und Pi+1 ≥ N/2

(b) Pi > Pi+1 und Pi < N/2 und Pi+1 < N/2

(c) Pi < Pi+1 und Pi < N/2 und Pi+1 > N/2

5. Digitaldaten-Detektor nach einem der vorangehenden Ansprüche, worin die Datenermittlungseinrichtung ein Vorzeichen (C) der Abtastdaten Si+1 an dem momentanen Abtastpunkt als reproduzierte Daten ausgibt, wenn der Punkt, an dem das Digitalmodulationssignal den Bezugspegel kreuzt, zwischen dem momentanen Abtastpunkt und dem vorangehenden Abtastpunkt vorhanden ist, und die Beziehung P > Pi+1 - N/2 erfüllt wird, andernfalls aber ein Vorzeichen (C) der Abtastdaten Si des vorangehenden Abtastpunkts als reproduzierte Daten ausgibt.

6. Digitaldaten-Detektor nach Anspruch 3, worin die Phasenintervallberechnungseinrichtung umfaßt:

Verzögerungseinrichtung (2) zum Ermitteln der Abtastdaten Si,

Absolutwerteinrichtung (6) zum Ermitteln eines Absolutwerts Si der Abtastdaten Si,

Absolutwerteinrichtung (5) zum Ermitteln eines Absolutwerts Si+1 der Abtastdaten Si+1, und

eine arithmetische Schaltung (7) zum Ermitteln des Phasenintervalls P unter Verwendung der Absolutwerte Si und Si+1 .

7. Digitaldaten-Detektor nach einem der vorangehenden Ansprüche, worin die Phasenberechnungseinrichtung folgende Einheiten umfaßt:

eine Bestimmungseinrichtung (3) zum Bestimmen, ob der Punkt, an dem das Digitalmodulationssignal den Bezugspegel kreuzt, zwischen dem momentanen Abtastpunkt und dem vorangehenden Abtastpunkt vorhanden ist oder nicht,

eine erste Verzögerungseinrichtung (12), die auf die Phase Pi+1 anspricht, zum Ausgeben der Phase Pi,

eine zweite Verzögerungseinrichtung (13), die auf den Ausgang der ersten Verzögerungseinrichtung (12) anspricht, zum Ausgeben der Phase Pi-2,

eine erste arithmetische Einrichtung (14, 15, 17), die auf die Ausgänge der ersten Verzögerungseinrichtung (12) und der zweiten Verzögerungseinrichtung (13) anspricht, zum Ausgeben des Pd, eine zweite arithmetische Einrichtung (18), die auf die Ausgänge der ersten Verzögerungseinrichtung (12) und der ersten arithmetischen Einrichtung (17) anspricht, zum Ausgeben von (Pi + Pd), eine dritte arithmetische Einrichtung (8, 9), die auf das Phasenintervall P und den Ausgang der zweiten arithmetischen Einrichtung (18) anspricht, zum Ausgeben von {P - (Pi + Pd)}·K,

eine Logikeinrichtung (10), die auf die Ausgänge der Bestimmungseinrichtung (3) und der dritten arithmetischen Einrichtung (9) anspricht, zum Ausgeben der {P - (Pi + Pd)·K, wenn der Punkt, an dem das Digitalmodulationssignal den Bezugspegel kreuzt, ermittelt wird, während "0" ausgegeben wird, wenn der Punkt, an dem das Digitalmodulationssignal den Bezugspegel kreuzt, nicht ermittelt wird, und

eine Additionseinrichtung (11), die auf die Ausgänge der Logikeinrichtung (10) und der zweiten arithmetischen Einrichtung (18) anspricht, zum Anlegen des Ergebnisses der Addition davon an die erste Verzögerungseinrichtung (12) als die Phase Pi+1.

8. Digitaldaten-Detektor nach Anspruch 4, worin die Taktermittlungseinrichtung (Fig. 4) folgende Baugruppen umfaßt:

eine erste Vergleichseinrichtung (24) zum Vergleichen der Phase Pi mit dem N/2,

eine zweite Vergleichseinrichtung (25) zum Vergleichen der Phase Pi mit der Phase Pi+1,

eine dritte Vergleichseinrichtung (26) zum Vergleichen der Phase Pi+1 mit dem N/2,

eine Taktbestimmungseinrichtung (28), die auf die Ausgänge der ersten, zweiten und dritten Vergleichseinrichtung anspricht, zum Ausgeben eines ersten Bestimmungssignals, wenn eine der Bedingungen (a), (b) und (c) erfüllt wird, aber andernfalls Ausgeben eines zweiten Bestimmungssignals, und

eine Taktausgabeeinrichtung (29, 30), die auf ein Signal mit einer konstanten Frequenz (fs) anspricht, zum Ausgeben des Ausgangs (CK) der Taktbestimmungseinrichtung.

9. Digitaldaten-Detektor nach Anspruch 5, worin die Datenermittlungseinrichtung (Fig. 4) folgende Baugruppen umfaßt:

eine erste Vergleichseinrichtung (27) zum Vergleichen der Phase Pi+1 mit dem N/2,

eine zweite Vergleichseinrichtung (31) zum Vergleichen eines Ausgangs der ersten Vergleichseinrichtung (27) mit dem Phasenintervall P, und

eine Ermittlungseinrichtung (32), die auf das Vorzeichen C, den Ausgang (R) der zweiten Vergleichseinrichtung (31) und die Abtastdaten Si+1 des momentanen Abtastpunkts anspricht, zum Ausgeben der reproduzierten Daten (Do).

10. Digitaldaten-Detektor nach Anspruch 7, worin die erste arithmetische Einrichtung folgende Einheiten aufweist:

eine vierte arithmetische Einrichtung (15) zum Ermitteln von (Pi Pi-2)·L unter Verwendung der Phase Pi aus der ersten Verzögerungseinrichtung (12), der Phase Pi-2 aus der zweiten Verzögerungseinrichtung (13) und des Koeffizienten L,

eine fünfte arithmetische Einrichtung (16) zum Vergleichen der (Pi - Pi-2)·L mit einem vorgegebenen Wert Lim, um einen zuvor eingestellten Wert auszugeben, wenn die Bedingung

(Pi - Pi-2)·L ≥ Lim oder (Pi - Pi-2)·L ≤ -Lim

erfüllt wird, während die (Pi - Pi-2)·L ausgegeben wird, wenn die Bedingung nicht erfüllt wird, und

eine sechste arithmetische Einrichtung (17) zum Addieren eines Ausgangs der fünften arithmetischen Einrichtung (16) zu dem N/2, um das Ergebnis der Addition als das Pd auszugeben.

11. Digitaldaten-Detektor nach einem der vorangehenden Ansprüche, worin die Abtastdaten-Ermittlungseinrichtung Analog/Digital-Wandlereinrichtung (1) zur Analog/Digital-Umwandlung des Digitalmodulationssignals (S) in Synchronisation mit einem Takt mit der konstanten Frequenz (fs) umfaßt.