JPH05120813A

JPH05120813A - 位相ロツクループ回路

Info

Publication number: JPH05120813A
Application number: JP3306643A
Authority: JP
Inventors: Hiroaki Yada; 博昭矢田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1991-10-25
Filing date: 1991-10-25
Publication date: 1993-05-18
Also published as: US5400364A; KR930009256A; DE69224872D1; DE69224872T2; EP0538867A3; EP0538867B1; EP0538867A2

Abstract

(57)【要約】【目的】位相ロックループ回路が、ＰＲＳチャネル再
生信号の本来データが存在しない逆相に同期するのを防
止する。【構成】ディジタルループフィルタ２０から出力され
た再生信号の現時点のデータ存在点の位相値に基づき、
将来のデータ存在点の位相値を求め、３値レベル予測部
４０が、将来のデータ存在点の位相値と、再生信号の将
来のサンプル値に基づいて、再生信号の将来のデータ予
測し、位相修正信号生成部７０が、予測された将来のデ
ータに基づいて、再生信号の現在のゼロクロス点がデー
タ存在点であるか否かが判定し、データ存在点であると
判定されたときに、ディジタルループフィルタ２０が瞬
時位相検出部１０から供給される瞬時位相値を使用して
その出力位相値を修正する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばディジタル磁気
記録装置等に使用されるパーシャルレスポンス（以下、
ＰＲＳと称す）チャネルの再生信号のデータ存在点の位
相に追従する位相ロックループ回路に関する。

【０００２】

【従来の技術】図２９は、磁気記録におけるＰＲＳ
（１，−１）チャネルからの再生信号の一例を示し、図
３０は、磁気記録におけるＰＲＳ（１，０，−１）チャ
ネルからの再生信号の一例を示し、図３１は、磁気記録
におけるＰＲＳ（１，−１）チャネルからの再生信号の
一例のアイパターンを示し、図３２は、磁気記録におけ
るＰＲＳ（１，０，−１）チャネルからの再生信号の一
例のアイパターンを示す。図２９および図３０中、＋印
は、データ存在点すなわち０゜位相を示す。磁気記録に
おけるＰＲＳ（１，０，−１）およびＰＲＳ（１，−
１）では、データは３値レベル（１，０，あるいは−
１）として、０゜位相に存在する。チャネル特性が正し
く等化されていれば、この０゜位相において信号波形値
は（１，０，あるいは−１）に集中する。よってこの波
形からタイミング情報を抽出するには、零交差点の位相
を検出するのが最適と言える。

【０００３】

【発明が解決しようとする課題】しかしながら、図２９
乃至図３２から明かなように、ＰＲＳ（１，０，−１）
およびＰＲＳ（１，−１）では、本来の０゜位相でない
逆相（０゜位相と０゜位相の中間点）付近にも零交差点
が存在する。従って、例えば、図３３に示されているよ
うな、入力信号と基準電圧とを比較する電圧コンパレー
タ４０１と、この出力側に設けられた双方向モノマルチ
回路４０２と、この出力側に設けられた位相比較器４０
５、ループフィルタ４０６およびＶＣＯ４０７を含む周
知の構成の位相ロックループ（以下、ＰＬＬと称す）４
０３を備えたクロック再生回路を使用して、単純に、入
力信号を基準電圧と比較して零交差位相を抽出し、ＰＬ
Ｌに入力して位相同期をかけようとしても、図３４に示
されているように、モノマルチ回路４０２が１８０゜位
相でもパルスを出力するため、逆相での零交差位相情報
により同期が乱れる、あるいは、同期動作開始時点で逆
相に同期しようとしてしまい、同期確立に失敗するとい
う問題があった。

【０００４】本発明は、このような状況に鑑みてなされ
たものであり、ＰＲＳチャネル再生信号の本来データが
存在しない逆相での同期を防止できる位相ロックループ
回路を提供することを目的とする。

【０００５】

【課題を解決するための手段】請求項１に記載の位相ロ
ックループ回路は、ＰＲＳチャネル再生信号のデータ存
在点の位相に追従する位相ロックループ回路であって、
再生信号の複数のサンプル値に基づいて、再生信号のゼ
ロクロス点の瞬時位相ディジタル値を求める瞬時位相検
出手段（例えば、実施例の瞬時位相検出部１０）と、こ
の瞬時位相検出手段によって求められた瞬時位相ディジ
タル値を受けて、再生信号のデータ存在点の位相値を求
めて出力するディジタルループフィルタ（例えば、実施
例のディジタルループフィルタ２０）と、このディジタ
ルループフィルタから出力された再生信号の現時点のデ
ータ存在点の位相値に基づき、将来のデータ存在点の位
相値を求める位相値予測手段（例えば、実施例のパイプ
ラインレジスタ２６の出力線）と、この位相値予測手段
によって求められた将来のデータ存在点の位相値と、再
生信号の将来のサンプル値に基づいて、再生信号の将来
のデータを予測するデータ予測手段（例えば、実施例の
３値レベル予測部４０）と、このデータ予測手段によっ
て予測された将来のデータに基づいて、再生信号の現在
のゼロクロス点がデータ存在点であるか否かを判定し、
データ存在点であると判定したときには、ディジタルル
ープフィルタが瞬時位相値を使用してその出力位相値を
修正することを許容する位相修正制御信号をディジタル
ループフィルタに供給する位相修正制御手段（例えば、
実施例の位相修正制御信号生成部７０）とを備えること
を特徴とする。

【０００６】請求項２に記載の位相ロックループ回路
は、再生信号のサンプリングレートが再生信号のチャネ
ルビットレートより高く設定されている場合において、
再生信号のデータ存在点が現在のサンプリングタイムス
ロットに存在することをに示す有効信号を位相修正制御
手段に出力する有効信号生成手段（例えば、実施例の有
効信号生成部５０）をさらに備え、位相修正制御手段が
有効信号生成手段から前記有効信号を受けない限り、デ
ィジタルループフィルタが瞬時位相値を使用してその出
力位相値を修正することを位相制御手段が許容しないこ
とを特徴とする。

【０００７】請求項３に記載の位相ロックループ回路
は、初期動作においてＰＲＳチャネルの所定の繰り返し
信号パターンを瞬時位相検出手段に供給する初期パター
ン供給手段と、所定の繰り返し信号パターンの全てのゼ
ロクロス点においてディジタルループフィルタが瞬時位
相値を使用してその出力位相値を修正するように位相修
正制御手段から位相修正制御信号をディジタルループフ
ィルタに供給させるモード切換制御手段（例えば、実施
例のモード切換制御信号生成部６０）とを備えることを
特徴とする。

【０００８】請求項４に記載の位相ロックループ回路
は、上記初期パターン供給手段が、ディスクのセクター
のプリアンブルゾーンに記録された信号に基づいて、所
定の繰り返し信号パターンを発生することを特徴とす
る。

【０００９】

【作用】請求項１の構成の位相ロックループ回路におい
ては、ディジタルループフィルタから出力された再生信
号の現時点のデータ存在点の位相値に基づき、将来のデ
ータ存在点の位相値が求められ、この将来のデータ存在
点の位相値と、再生信号の将来のサンプル値に基づい
て、再生信号の将来のデータが予測され、この予測され
た将来のデータに基づいて、再生信号の現在のゼロクロ
ス点がデータ存在点であるか否かが判定され、データ存
在点であると判定されたときに、ディジタルループフィ
ルタが瞬時位相値を使用してその出力位相値を修正する
ので、本来データが存在しない逆相での同期を防止で
き、データが存在する位相にのみ同期できる。

【００１０】請求項２の構成の位相ロックループ回路に
おいては、再生信号のデータ存在点が現在のサンプリン
グタイムスロットに存在することをに示す有効信号が位
相修正制御手段に供給されないときには、ディジタルル
ープフィルタが瞬時位相値を使用してその出力位相値を
修正しないので、再生信号のサンプリングレートが前記
再生信号のチャネルビットレートより高く設定されてい
る場合においてもデータが存在する位相にのみ同期でき
る。

【００１１】請求項３の構成の位相ロックループ回路に
おいは、初期動作において、ＰＲＳチャネルの所定の繰
り返し信号パターンが瞬時位相検出手段に供給され、所
定の繰り返し信号パターンの全てのゼロクロス点におい
てディジタルループフィルタが瞬時位相値を使用してそ
の出力位相値を修正するので、初期動作において同期を
確立できるから、その後の入力信号に対してデータが存
在する位相にのみ同期できる。

【００１２】請求項４の構成の位相ロックループ回路に
おいては、ディスクのセクターのプリアンブルゾーンに
記録された信号に基づいて、所定の繰り返し信号パター
ンが発生されるので、本発明をディスク装置に適用する
場合には、容易に所定の繰り返しパターンを発生でき
る。

【００１３】

【実施例】図１は、本発明の位相ロックループ回路の一
実施例の構成を示す。この実施例の説明に入る前に、本
発明を利用できるディジタル磁気ディスク記録再生装置
について説明する。

【００１４】図２は、データの流れから見たディジタル
磁気ディスク記録再生装置を示すブロック図である。ホ
ストコンピュータ１００からハードディスクドライブ
（ＨＤＤ）サブシステム２００にデータを記録する場合
には、まず、ホストコンピュータ１００からバスインタ
ーフェースを介してＨＤＤサブシステム２００内部のコ
ントローラ２０１にデータが送られ、コントローラ２０
１はこのデータを磁気ディスクに記録できるフォーマッ
トにあてはめ、さらに磁気記録再生チャネルに適合する
変調を施して、記録アンプ２０２に送る。記録アンプ２
０２はヘッドディスクアセンブリ２０３内部の磁気ヘッ
ドに記録電流を流して、データの記録が行われる。なお
ヘッドディスクアセンブリ２０３は、データを記録する
磁気ディスク、記録再生ヘッド、ヘッド移動機構および
スピンドルモータ等からなる機構ブロックである。デー
タを再生する場合は、ヘッドディスクアセンブリ２０３
において磁気ディスク上の記録磁化パターンが磁気再生
ヘッドにより読み出され、再生アンプ２０２により再生
信号として増幅され、データ検出回路２０５において、
ディジタルデータに戻される。このディジタルデータ
は、さらにコントローラ２０１でチャネル変調の復調や
フォーマットの解除が行われ、バスインターフェースを
介してホストコンピュータ１００に送られる。本発明
は、図２の磁気記録再生装置のうちデータ検出回路２０
５において利用可能なものである。

【００１５】ディジタル磁気記録再生装置においてＰＲ
Ｓ（１，０，−１）を採用する目的は、帯域制限チャネ
ルである磁気記録再生チャネルにおいて、帯域を有効利
用し、同一帯域幅に対してなるべく早い速度でデータの
記録再生を行うこと（すなわち、記録媒体上の長手方向
の距離で表現すれば、線記録密度を上げること）であ
る。ＰＲＳ（１，０，−１）は、帯域制限チャネルで生
じる符号間干渉（孤立再生波形間の干渉）を積極的に利
用する。今、孤立波形（記録媒体上の孤立磁化反転につ
いての再生信号）を図４に示す形に等化したとする。こ
れは１チャネルビット間隔Ｔ_chおきに０，・・・，０，
０，１，１，０．０，・・・，０を通り、その周波数ス
ペクトラムは、図５に示すようになり、周波数１／Ｔ_ch
に零点を有する。

【００１６】通常、ランダムデータ記録再生波形を観測
して、そのクロック情報を抽出するには、（１）ピーク位置を検出する（ピーク検出を使用する磁
気ディスク装置で行われている。）、（２）ゼロクロス点を検出する等の方法がある。図３２
に示されたアイパターンから明かなように、ＰＲＳ
（１，０，−１）では、ピークは鋭くないため（１）の
方法は使えない。また正しくチャネル等化されていれ
ば、０゜位相できれいに零交差するが、それ以外にも１
８０゜位相でも零交差する場合があり、全てのゼロクロ
ス点をクロック位相抽出に使用するわけにはいかない。

【００１７】本発明を利用できるデータ検出回路２０５
は、例えば、図３に示されているように、再生アンプ２
０４の出力を受けてエンベロープレベル一定の信号を出
力するアナログＡＧＣアンプ３１０と、このアンプ３１
０の出力信号をディジタル信号に変換するＡ／Ｄ変換器
３１１と、この変換器３１１の出力信号を等化するＴ．
Ｖ．Ｆ等化器（ＦＩＲフィルタ）３１２と、この等化器
３１２の出力を受けて０゜位相クロックを抽出して０゜
位相データを出力する本発明によるクロック再生位相ロ
ックループ（ＰＬＬ）兼データ検出器３１３と、等化器
３１２の出力および検出器３１３の出力を受けて０゜位
相サンプル値補間を行うサンプル値補間器３１４と、こ
の補間器３１４の出力をビタビ復号するビタビ復号器
（１５）とを含んで構成される。

【００１８】磁気ディスク装置の場合、再生するトラッ
クの存在半径によって磁気ヘッドからの再生レベルが変
化するし、また多くのディスク面と磁気ヘッドを切り換
えて用いる場合にはその組み合わせによって再生レベル
が変化する。ところが、データ検出回路２０５が所定の
性能を発揮するためには、次の理由により、チャネルか
らの再生信号エンベローブレベルがほぼ一定である必要
がある。（１）データ検出回路２０５内部は、高速ディジタル信
号処理を行うために固定小数点によるデータ表示が行わ
れており、内部の各語長を有効に使用するためには、レ
ベル変動が小さいことが望ましい。（２）後述のように、判定帰還を行うために、レベル比
較による３値データ検出を行う。よって、信号レベルの
変動は望ましくない。従って、アナログＡＧＣアンプ３
１０を設けて、チャネルからの再生信号エンベロープレ
ベルをほぼ一定に保つ。

【００１９】次に、Ａ／Ｄコンバータ３１１は、ＡＧＣ
アンプ３１０からのアナログ再生信号をチャネルビット
レートの定数倍のサンプリング周波数ｆ_sでサンプリン
グし所定の信号語長に量子化する。高速動作が必要なた
め、フラッシュＡ／Ｄコンバータなどを用いる。実施例
は、最も簡単な場合であるサンプリング周波数ｆ_sがチ
ャネルビットレートの２倍の場合である。

【００２０】等化器３１２は、磁気記録チャネルの帯域
制限特性などによる符号間干渉を制御し、チヤネル特性
をＰＲＳ（１，０，−１）に正しく適合させる。例えば
トランスバーサル型などの線形等化器を使用してディジ
タル信号処理回路で実現できる。

【００２１】０゜位相サンプル値補間器３１４は、本発
明によるクロック再生ＰＬＬ兼データ検出器３１３の出
力位相に基づいて、データの存在する０゜位相点のサン
プル値を計算する。ビタビ複号器３１５は、そのサンプ
ル値の系列に基づいて、正しいデータ系列を出力する。

【００２２】次に、図１を参照して本発明の実施例につ
いて説明する。まず、瞬時位相検出部１０から説明す
る。この検出部１０は、特開昭５９ー９２４１０号公報
に開示された原理と同じ原理で瞬時位相を検出する。検
出部１０は、入力値として、ＰＲＳチャネル再生信号の
サンプル値Ｓ_k+3をパイプラインレジスタ２および４に
よって２サンプリング時間間隔遅延させられた時刻ｔ＝
（ｋ＋１）Ｔ_chにおけるサンプル値Ｓ_k+1と、ＰＲＳチ
ャネル再生信号のサンプル値Ｓ_k+3をパイプラインレジ
スタ２、４および６によって３サンプリング時間間隔遅
延させられた時刻ｔ＝ｋＴ_chにおける信号サンプル値Ｓ
_kを受ける。瞬時位相検出回路１０のＲＯＭテーブル１
２は、入力信号データとは非同期に固定クロックでサン
プリングされた連続する２つの信号サンプル値Ｓ_k+1と
Ｓ_kに基づいて、信号サンプルＳ_k+1の存在時刻ｔ＝（ｋ
＋１）Ｔ_chからさかのぼって当該第（ｋ＋１）タイムス
ロット内の信号波形ゼロクロス点（０゜位相の候補）ま
での時間である瞬時位相ΔＰ_k+ ₁を出力する。単位は、
量子化位相数である。

【００２３】瞬時位相ΔＰ_k+1は、位相値０を持つ０゜
位相から時刻（ｋ＋１）Ｔ_chまでの距離であると同時
に、時刻ｔ＝（ｋ＋１）Ｔ_chが位相上でどの値を持つか
を表す。ここで位相では、３６０゜がデイジタル値２
^NPLLに相当する。また、１タイムスロット幅の時間Ｔ_ch
は、位相上では１８０゜に相当し、量子化位相数を単位
とすると２^NPLL-1に相当する。

【００２４】瞬時位相ΔＰ_k+1は、連続する２つの信号
サンプル値Ｓ_k+1とＳ_k間の信号波形が直線近似できるも
のと仮定し、（式１）を使用して求める（図６参照）。

【００２５】

【数１】

【００２６】ただし、２^NPLL-1は、１サンプル間隔の位
相量子化数である。なお、Ｓ_k+1＝Ｓ_kの場合は、分母が
０となる問題が発生するが、実は、零交差が存在せずＰ
ＬＬ位相更新が行われないので、ΔＰ_kを計算する必要
はない。

【００２７】ＲＯＭテーブル１２は、サンプル値Ｓ_k+1
およびＳ_kをアドレス入力とし、対応するΔＰ_k+1を出力
する。入力信号が各４ビット（２’ｓ−ｃｏｍｐｌｉｍ
ｅｎｔ表現データをそのまま絶対２進アドレスとみな
す）、ゼロクロス位相検出出力データも４ビット（絶対
２進表現）の場合のＲＯＭテーブルの例を図７乃至図１
４に示す。

【００２８】瞬時位相は、ＮPLL（例えば４）ビットの
位相データΔＰ_kとして、ループフィルタ（すなわちデ
ィジタル信号処理型ＰＬＬ）２０に入力される。図１の
実施例では、演算時間あるいはＲＯＭテーブル１２のア
クセスタイムによる遅れを救済し、高速ビットレートで
の動作を可能にするために、瞬時位相ΔＰ_k+1をＲＯＭ
テーブル１２により求めた後、パイプラインレジスタ１
４を１段挿入して、１サンプリング時間遅延させて、Δ
Ｐ_kとして出力している。

【００２９】なお、図１の実施例では、瞬時位相ΔＰ
_k+1をＲＯＭテーブル１２により求めているが、引き算
器および割り算器を使用して（式１）を実行してもとめ
てもよい。

【００３０】次に、ディジタルループフィルタ２０につ
いて説明する。このフィルタ２０は、１次以上の位相同
期ループであり、０゜位相に追従するべく、瞬時位相デ
ータΔＰ_kに基づいて、内部位相データＰ_kを更新してい
く。各タイムスロット毎に位相修正できるが、０゜位相
での正しいゼロクロスが当該タイムスロット内（（ｋ−
１）Ｔ＜ｔ＜ｋＴ）に存在しない場合は、位相修正を行
ってはならない。よって、位相修正制御信号生成部７０
から供給される位相修正制御信号ｍｏｄｉｆｙ_ Ｐｋを
用いて（式２）および（式３）に従って位相更新を行
う。この実施例は、１次ループ使用している。

【００３１】

【数２】

【００３２】

【数３】

【００３３】（式２）に従って位相修正しない場合に、
内部位相データに２^NPLL-1が加えられている。これは平
均して２タイムスロットに１回０゜位相が存在するた
め、位相修正のない場合にも、タイムスロット当たり１
８０゜だけ位相を回転させる必要があるからである。ま
た（式３）に従って位相修正する場合には、入力瞬時位
相ΔＰ_kとＰＬＬ内部位相自走値（Ｐ_k-1＋２^NPLL-1）と
の差をとり修正係数αを乗じて位相修正量とする。な
お、（式２）および（式３）中で、各位相データ語長は
ＮPLLビットであり、加減算は、２^NPLLを法とするｍｏ
ｄｕｌｏ演算である。（式４）に示されているように、
瞬時位相ΔＰ_kは、正の値のみをとり、

【００３４】

【数４】

【００３５】また、（式５）に示されているように、Ｐ
ＬＬ内部位相Ｐ_kも正の値のみをとる。

【００３６】

【数５】

【００３７】また、位相修正量α（ΔＰ_k−（Ｐ_k-1＋２
^NPLL-1））は、正負両極性をとる２’ｓ−ｃｏｍｐｌｉ
ｍｅｎｔデータである。

【００３８】図１のループフィルタ２０において、ＰＬ
Ｌ内部位相Ｐ_kはＮPLLビット（例えば４ビット）のデー
タとして位相レジスタ２６に保持される。定数発生器２
８は、定数２^NPLL-1を発生する。加算器２７は、位相レ
ジスタ２６の出力Ｐ_k-1と定数発生器２８の出力２
^NPLL-1とを受けて、（Ｐ_k-1＋２^NPLL-1）を実行するｍ
ｏｄｕｌｏ（２^NPLL）加算器である。引き算器２１は、
入力される瞬時位相ΔＰ_kと加算器２７の出力（Ｐ_k-1＋
２^NPLL-1）との差を計算するため引き算器である。引き
算器２１の出力は、スイッチ２２の一方の入力端子２２
Ａに供給される。スイッチ２２の他方の入力端子２２Ｂ
には定数発生器２３の出力が供給される。定数発生器２
２は、この実施例では、０を発生する。

【００３９】スイッチ２２は、位相修正制御信号ｍｏｄ
ｉｆｙ_ Ｐｋに従って切り替わる。すなわち、スイッチ
２２は、位相修正制御信号ｍｏｄｉｆｙ_ Ｐｋが「１」
のときには、端子２２Ａを接続状態にし、「０」のとき
に端子２２Ｂを接続状態にする。修正係数発生器２９
は、修正係数αを発生する。この実施例では、αは０．
１２５に設定されている。乗算器２４は、スイッチ２２
の出力に修正係数αを乗ずる。引き算器２１、スイッチ
２２および乗算器２４によってＰＬＬ内部位相修正量を
決定する。これらによって決定された位相修正量は、加
算器２５によりＰＬＬ内部位相（Ｐ_k-1＋２^NPLL-1）に
加算されて位相修正が行われる。

【００４０】次に、ゼロクロス検出部３０について説明
する。ＰＬＬ内部位相修正が行われるには、そのタイム
スロットにおいて信号波形ゼロクロスが存在し、瞬時位
相が測定されることが、まず第一の必要条件である。ゼ
ロクロス検出部３０は、パイプラインレジスタ４および
６からそれぞれ出力される連続した２つの信号サンプル
Ｓ_k+1およびＳ_kを受けて、これらを比較器３１および３
２においてそれぞれ定数発生器３３の出力と比較するこ
とにより、２’ｓ−ｃｏｍｐｌｉｍｅｎｔデータで表現
されている２つの信号サンプルＳ_k+1およびＳ_kのＭＳＢ
（符号ビット）を取り出し、これらのＭＳＢ（符号ビッ
ト）の排他的論理和をＥＸＯＲゲート３４によって求め
て、ゼロクロスの有無を判定する。結果はゼロクロス信
号ｚｅｒｏ_ ｃｒｏｓｓ_ ｋとして出力される。

【００４１】図１の実施例では、ＥＸＯＲゲート３４に
よる遅延の影響を救済するために、あらかじめ１タイム
スロット先のｚｅｒｏ_ ｃｒｏｓｓ_ ｋ＋１を検出し、
パイプラインレジスタ３５により遅延させて、ｚｅｒｏ
_ｃｒｏｓｓ_ ｋとして出力している。

【００４２】ＰＲＳ（１，０，−１）再生信号波形は、
３値データ系列が・・１，０，−１・・あるいは・・−
１，０，１・・の場合においてのみ、０゜位相において
ゼロクロスする。よって、盲目的にすべてのゼロクロス
から位相データを求めてはならず、選択的に新規瞬時位
相データを求めなければならない。そのため、入力信号
サンプルに対して、３値レベル予測部４０によって簡単
な３値レベル検出を実行し、この仮データ検出結果にも
とづいて、上記の選択的瞬時位相検出を行う、いわゆる
判定帰還が必要になる。

【００４３】判定帰還には、一つ将来のデータｄ_k+2と
現在のデータｄ_kおよび一つ過去のデータｄ_k-2が必要で
ある。ところがタイムスロットｋの更新前においてＰＬ
Ｌが知っているのは位相Ｐ_k-1のみであり、将来データ
ｄ_k+2の検出に必要な第（ｋ＋２）スロットでの０゜位
相は知らない。よってＰ_k+3が必要であり、ＰＬＬの内
部位相Ｐ_k-1から（式６）により将来の０゜位相の予測
値Ｐ_p(k+3)を求める。

【００４４】

【数６】

【００４５】ここでは加算はｍｏｄｕｌｏ（２^NPLL）で
行われるので、（式６）の第２項はゼロであり、２行目
のように簡単になる。すなわち、入力信号の位相変動が
小さければ（式６）によって４タイムスロット将来の位
相が予測できる。従って、図１の実施例では、パイプラ
インレジスタ２６の出力Ｐ_k-1を将来の０゜位相の予測
値Ｐ_p(k+3)として３値レベル予測部４０に供給される。
３値レベル予測部４０は、この予測位相Ｐ_p(k+3)を用い
て、以下の原理で３値レベル判定を行い、将来データｄ
_k+3の仮検出を行う。

【００４６】今、第（ｋ＋３）タイムスロットに０゜位
相が存在することが、ＰＬＬにより判っているとする。
（実際には、０゜位相の有無にかかわらず、全てのタイ
ムスロットでデータ検出を行い、後述の有効信号による
選別処理（式１１参照）を行う。）

【００４７】（Ａ）当該タイムスロット両端の入力信号
サンプルＳ_k+2およびＳ_k+3がともにに、閾値の同じ側に
存在する場合には、０゜位相の存在点すなわちデータ存
在点における入力信号レベルＳ_0(k+3)も同じ側に存在す
る。

【００４８】（Ｂ）Ｓ_k+2およびＳ_k+3が互いに閾値をは
さんで反対側に存在する場合には、当該タイムスロット
内での閾値に対する信号波形交差位相（ｔ＝（ｋ＋３）
Ｔ_chから信号波形交差点までさかのぼった距離）ΔＰ
_+(k+3)（正の閾値の場合）あるいはΔＰ_-(k+3)（負の閾
値の場合）を１次線形補間により計算し、その値と予測
位相Ｐ_p(k+3)（時刻ｔ＝（ｋ＋３）Ｔ_chから当該スロッ
ト中の０゜位相予測点までさかのぼった距離）の値を大
小比較することにより、０゜位相予測点での信号Ｓ
_0(k+3)が閾値のどちら側に存在するかを判定する。判定
は、（式７）に示されているような単純なレベル大小比
較である。

【００４９】

【数７】

【００５０】１次線形補間による信号波形交差位相計算
は、先に述べた瞬時位相計算と同様の原理により（式
８）および（式９）で計算される。ここでＡ_thは、３値
レベル比較のための閾値の絶対値である。

【００５１】

【数８】

【００５２】

【数９】

【００５３】この計算原理は、図１５に示されている。
図１６は、サンプル値Ｓ_k+2およびＳ_k+3がともに閾値＋
Ａ_thよりも大きいときの３値レベル予測判定規則を示
し、図１７は、サンプル値Ｓ_k+2が閾値−Ａ_thと閾値＋
Ａ_thとの間にあり、且つサンプル値Ｓ_k+3が閾値＋Ａ_th
よりも大きいときの３値レベル予測判定規則を示し、図
１８は、サンプル値Ｓ_k+2が閾値＋Ａ_thよりも大きく、
且つサンプル値Ｓ_k+3が閾値−Ａ_thと閾値＋Ａ_thとの間
にあるときの３値レベル予測判定規則を示し、図１９
は、サンプル値Ｓ_k+2が閾値−Ａ_thと閾値＋Ａ_thとの間
にあり、且つサンプル値Ｓ_k+3が閾値−Ａ_thと閾値＋Ａ
_thとの間にあるときの３値レベル予測判定規則を示し、
図２０は、サンプル値Ｓ_k+2が閾値−Ａ_thよりも小さ
く、且つサンプル値Ｓ_k+3が閾値−Ａ_thと閾値＋Ａ_thと
の間にあるときの３値レベル予測判定規則を示し、図２
１は、サンプル値Ｓ_k+2が閾値−Ａ_thと閾値＋Ａ_thとの
間にあり、且つサンプル値Ｓ_k+3が閾値−Ａ_thよりも小
さいときの３値レベル予測判定規則を示し、図２２は、
サンプル値Ｓ_k+2およびＳ_k+3がともに閾値−Ａ_thよりも
小さいときの３値レベル予測判定規則を示し、図２３
は、サンプル値Ｓ_k+2が閾値−Ａ_thよりも小さく、且つ
サンプル値Ｓ_k+3が閾値＋Ａ_thよりも大きいときの３値
レベル予測判定規則を示し、図２４は、サンプル値Ｓ
_k+2が閾値＋Ａ_thよりも大きく、且つサンプル値Ｓ_k ₊₃が
閾値−Ａ_thよりも小さいときの３値レベル予測判定規則
を示す。

【００５４】次に、有効信号信号生成部５０について説
明する。入力信号のサンプリングレートはチャネルビッ
トレートの２倍であり、平均して２タイムスロットに１
つのデータが存在する。３値レベル予測部４０による３
値データ仮検出は、全タイムスロット毎に行われている
が、平均して２タイムスロットに１回しか意味のあるデ
ータは出力されない。従って、どのスロットでのデータ
が意味があるか、すなわちどのスロットに０゜位相が存
在するかを示す有効信号を生成し出力する必要がある。
有効信号Ｖ_kは、ＰＬＬ内部位相Ｐ_kを使用し、（式１
０）に示された規則に従って生成される。

【００５５】

【数１０】

【００５６】（式１０）において、Ｐ_kは、サンプリン
グ時刻ｔ＝ｋＴ（第ｋタイムスロットの終端時刻）の位
相であり、０゜位相時刻での位相値は０゜である。各タ
イムスロット内は、２^NPLL-1個の量子化位相に仮想的に
分割されており、時刻の推移に従って、各量子化位相値
はｍｏｄｕｌｏ（２^NPLL）でインクリメントして行
く。

【００５７】第ｋスロット内の量子化位相の推移を例示
すると、Ｎ_PLL＝４の場合、次のようになる。１３、１４、１５、０、１、２、３、４、５ここではスロット内に０゜位相が存在し、Ｐ_k-1の位相
値１３が、インクリメントして行き一旦０になり（ここ
が０゜位相）、またインクリメンントしてＰ_k＝５にな
る。よって、Ｐ_k-1＞Ｐ_kが成り立つことになる。

【００５８】逆にスロット内に０゜位相が存在しない場
合を例示すると、次のようになる。５、６、７、８、９、１０、１１、１２、１３各量子化位相値は、順にインクリメントされるだけで、
Ｐ_k-1＞Ｐ_kが成り立たない。この時スロット内に位相値
０は存在せず、このスロットで検出されたデータは有効
でない。図１の実施例の有効信号生成部５０では、ルー
プフィルタ２０の加算器２５の出力Ｐ_kと、パイプライ
ンレジスタ２６の出力Ｐ_k-1とをディジタルコンバータ
で比較することにより、（式１０）で必要な比較を実行
する。

【００５９】次に、モード切換制御信号生成部６０につ
いて説明する。モード切換制御信号生成部６０は、同期
確立モードと判定帰還モードとを切り換えるモード切換
制御信号を発生する。判定帰還は、ＰＬＬが保持する過
去の位相データが正しい（すなわちＰＬＬが正しく０゜
位相にロックしている）ことを前提として、将来の０゜
位相を予測することにより行われる。よって一連の入力
信号に位相同期しようとする場合、その先頭部において
ある程度同期していないと、その後の判定帰還アルゴリ
ズムはうまく動作しない。

【００６０】このため、一連の入力信号の先頭部にプリ
アンブル（同期確立のための単純な繰り返し信号パター
ン部）を設け、判定帰還を用いず、全ての瞬時位相を
０゜位相と見なして位相同期しても良いようにする。同
期確立のための単純な繰り返し信号パターンは、例えば
磁気ディスクのセクターのプリアンブルゾーンに記録さ
れている信号を再生して使用するのが好ましい。

【００６１】図２５は、磁気ディスクのセクター構成、
およびセクターのプリアンブルゾーンの再生信号から得
られる繰り返しパターンを示す。磁気ディスク３３０の
トラック３３１は複数のセクター３３２に分割されてお
り、セクター３３２は、プリアンブルゾーン３３３、デ
ータゾーン３３４およびギャップ３３５を含む。ゾーン
３３３に記録されたプリアンブルは、周期６Ｔ_chで繰り
返すパターンであり、再生信号をＰＲＳ（１，０，−
１）として３値データ検出すると、・・・・・１，０，
−１，−１，０，１，１，０，−１，−１，０，１，
１，・・・・・となり、全てのゼロクロス点が０゜位相
である。本発明において判定帰還した場合にも、正しく
０゜位相に同期できる。

【００６２】このプリアンブルを用いて位相同期するに
は、ディジタルループフィルタ２０すなわちＰＬＬの動
作を同期確立モードと判定帰還モードの２段階に分け
て、両モードを切り換える。

【００６３】同期確立モードにおいては、判定帰還を用
いず、全てのゼロクロスでの瞬時位相データを用いてＰ
ＬＬ内部位相を修正する。セクター先頭から所定の時間
が過ぎたら次のモードに切り換える。但し、磁気デイス
ク装置内部に別途設けられた何らかの手段により、セク
ター先頭部の開始時刻は知られているもののとする。
（例えば、従来のセクターサーボ方式を用いる磁気ディ
スク装置の場合、サーボ回路系から、おおよそのセクタ
ー先頭部の位置を示す信号が得られる。）時間の経過
を知ることによりモードを切り換える方法以外にも、ゼ
ロクロス回数を数えて、所定の回数が過ぎたら判定帰還
モードに切り換える方法等も考えられる。

【００６４】判定帰還モ−ドに切り換えられた後もしば
らくは、プリアンブルゾ−ンを再生する。図１の実施例
のＰＬＬは、プルアンブルパタ−ンに対してデ−タを検
出し判定帰還を行いながら同期維持を続ける。セクタ−
内でプリアンブルゾ−ンが終了した後、プリアンブルパ
タ−ンに位相が連続的につながっているデ−タゾ−ンに
対して、判定帰還による位相同期が続けられる。

【００６５】次に、位相修正制御信号生成部７０につい
て説明する。位相修正制御信号生成部７０は、組み合わ
せ論理回路または同等の動作をするＲＯＭテーブル等に
より構成される。検出部３０から供給されるゼロクロス
検出出力と、有効信号生成部５０から供給される有効信
号と、から、位相修正制御信号ｍｏｄｉｆｙ_ Ｐｋを生
成する。３値レベル予測部４０により検出された３値デ
−タｄ_k+3は、２ビットの２’ｓ‐ｃｏｍｐｌｉｍｅｎ
ｔ語として表現されており、これを６段のパイプライン
レジスタ４１、４２、４３、４４、４５および４６で構
成されるシフトレジスタにより順次遅延させられて、デ
−タｄ_k+3、ｄ_k+2、ｄ_k+1、ｄ_k、ｄ_k-1 、ｄ_k-2、ｄ
_k-3として、位相修正制御信号生成部７０に供給され
る。位相修正制御信号生成部７０は、これらデ−タと、
検出部３０から供給されるゼロクロス検出出力と、有効
信号生成部５０から供給される有効信号と、信号生成部
６０から供給されるモード切換制御信号との基づいて、
位相修正制御信号ｍｏｄｉｆｙ_ Ｐｋを生成する。

【００６６】ここで、有効信号については、因果性を確
保するための注意が必要である。すなわち、位相修正制
御信号生成部７０の出力である位相制御信号ｍｏｄｉｆ
ｙ_Ｐｋは、ＰＬＬの位相修正を制御し内部位相Ｐ_kに影
響する。ところが、有効信号の生成はＰ_kを一つの入力
とするコンパレ−タ（内部に記憶を持たない組み合わせ
論理回路）５１で行われるので、コンパレータ５１の出
力Ｖ_kをそのままに入力したのでは、因果性が崩れ、状
態が定まらなくなる。そこでＶ_kを一旦、Ｄフリップフ
ロップ５２で遅延し、Ｖ_k-1を得る。次に、これをイン
バ−タ５０により反転して、Ｖ_kの予測値であるＶ_pkを
得る。正しく位相同期している場合は、タイムスロット
毎に有効と無効が繰り返されるので、このような１ステ
ップ線形予測を行ってもほとんどの場合、正しい有効信
号が得られる。さて、判定帰還モ−ドの動作の基本
は、３値デ−タが−１、０、＋１の順にあるいは＋１、
０、−１の順に遷移すると予測された場合に、ゼロクロ
ス点より求めた瞬時位相値ΔＰｋをＰＬＬの位相修正に
用いることである。

【００６７】実際にジッタを含む信号が入力される場
合、必ずしもゼロクロス点の存在するタイムスロットで
３値デ−タ仮検出結果が０になるとは限らない。仮判定
用の４ステップ線形位相予測結果と瞬時位相のズレによ
り、両者が前後にずれる場合も考えられる。よって、位
相修正制御信号ｍｏｄｉｆｙ_ Ｐｋ生成規則では、（式
１１）および（式１２）に示すように、判定帰還モ−ド
がさらに３つに場合分けされる。（式１２）において、
・ＡＮＤ・は論理積、・ＯＲ・は論理和をそれぞれ示
す。

【００６８】

【数１１】

【００６９】

【数１２】

【００７０】すなわち、判定帰還モ−ドでは、位相修正
制御信号ｍｏｄｉｆｙ_ Ｐｋ＝１となり、ＰＬＬすなわ
ちループフィルタ２０の位相修正がなされるのは、（１）当該第ｋタイムスロットにゼロクロスが存在し、
かつ、当該タイムスロットが有効（０゜位相が存在）で
あり、３値デ−タ系列（ｄ_k-2、ｄ_k、ｄ_k+2）が−１、
０、＋１の順にあるいは＋１、０、−１の順に遷移する
と予測される場合。（２）当該第ｋタイムスロットにゼロクロスが存在し、
ひとつ前の第（ｋ−１）スロットを中心として上記遷移
が存在する場合。この場合、有効信号としてＶ_k-1を用
いるが、前記Ｖ_kを反転したものでも代用できる。（３）当該第ｋタイムスロットにゼロクロスが存在し、
ひとつ後の第（ｋ＋１）スロットを中心として上記遷移
が存在する場合。この場合、有効信号としてＶ_k+1が必
要だが、Ｖ_k-1からの２ステップ線形予測として前記Ｖ_k
を反転したもので代用する。

【００７１】（式１１）および（式１２）に示す規則
は、組み合わせ論理ゲ−ト回路、ＰＬＤ、あるいはＲＯ
Ｍテ−ブルルックアップ等なにより容易に実現できる。
従って、位相修正制御信号生成部７０は、これらの手段
により容易に実現できる。

【００７２】判定帰還モ−ドにおいては、１ステップ将
来予測による有効信号Ｖ_pkと、４ステップ将来予測によ
る位相Ｐ_p(k+3)により検出したデ−タに基づいて、位相
修正制御信号ｍｏｄｉｆｙ_ Ｐｋを発生する。よって予
測誤差により誤って信号ｍｏｄｉｆｙ_ Ｐｋを発生する
可能性も有りうる。但し、この発生確率は小さい。さら
に、不適正なゼロクロスにおける瞬時位相に追随しよう
と位相修正しても、修正係数αが小さい（通常、０＜α
≦０．５程度）ためＰＬＬの内部位相はそれほど混乱せ
ず、その後の正しい瞬時位相にすぐに追従する。

【００７３】次に、図２６乃至図２８を参照して図１の
実施例の時間軸上での動作を説明する。図２６は、図１
の実施例の各部の信号サンプル値を、５１２サンプル分
示したものである。各信号サンプルの意味は、以下の通
りである。

【００７４】（ａ）入力信号Ｓ_k ヘッドとメディアからなる電磁変換系の出力波形をＡ／
Ｄコンバ−タによりサンプリングしたのち、ディジタル
等化器によってＰＲＳ（１，０，−１）チャネルになる
ように等化した波形である。ここでは、入力信号Ｓ
_kは、４ビットの２’ｓｃｏｍｐｌｉｍｅｎｔ表現され
ており、−８≦Ｓ_k≦７の範囲の整数である。先頭部の
およそ１００サンプル分はプリアンブルゾ−ンであり、
３値デ−タで表現して（０，＋１，＋１，０，−１，−
１）、時間で表現して６Ｔ_ch分あるいは１２サンプル分
を１周期として繰り返すパタ−ンである。その後はデ−
タゾ−ンが続いている。

【００７５】（ｂ）瞬時位相ΔＰ_k 瞬時位相検出部１０の出力である。（式４）に従い、０
≦ΔＰ_k≦８の整数である。図２６中、三角で表現され
ているパルスの頂点の値がサンプル値を示す。（他の信
号についても同様。）

【００７６】（ｃ）ゼロクロス信号ｚｅｒｏ_ ｃｒｏｓ
ｓ_ ｋゼロクロス検出部３０の出力である。０あるいは１の値
をとる。

【００７７】（ｄ）位相修正制御信号ｍｏｄｉｆｙ_ Ｐ
ｋ位相修正制御信号生成部７０の出力である。０あるいは
１の値をとる。

【００７８】（ｅ）３値レベル検出結果ｄ_k ３値レベル予測部４０の検出結果をレジスタ４１、４２
および４３により遅延したものである。−１、０、＋１
のいずれかの値をとる２’ｓ−ｃｏｍｐｌｉｍｅｎｔデ
−タであるが、図２６中では、−１が−２として表現さ
れている。

【００７９】（ｆ）有効信号Ｖ_k 有効信号生成部５０の出力である。１（三角パルスの頂
点）が有効を示し、０が無効を表す。

【００８０】（ｇ）ＰＬＬ内部位相Ｐ_k ＰＬＬすなわちループフィルタ２０の位相レジスタ２６
に入力される時刻ｋにおける修正後位相値である。

【００８１】まず、図２６に示された図１の実施例の動
作例全体から説明する。図１の位相ロックループ回路す
なわち判定帰還ＤＰＬＬは、入力信号Ｓ_kの先頭部のプ
リアンブルゾ−ンにおいて５０サンプル目までは同期確
立モ−ドで動作する。その後、モ−ド切換制御信号生成
部６０により判定帰還モ−ドに切り換えられる。

【００８２】次に、同期確立モ−ドでの動作を説明す
る。図２６中、プリアンブルゾ−ンに対する同期確立モ
−ドでの動作のうち、３０サンプル分のみを拡大表示し
たのが図２７である。この例で、時刻ｋ＝０においてＰ
ＬＬ位相Ｐ_kの初期値は、Ｐ_O＝８である。よって、初め
て位相修正が行われるｋ＝８までの間、Ｐ_kは８、
０、８、０、８、０・・・・となりＰＬＬは自走する。
ｋ＝８の時、入力信号Ｓ_kにおいて、Ｓ₇＝２、Ｓ₈＝−
１となってゼロクロスが存在してｚｅｒｏ_ ｃｒｏｓｓ
_ ８＝１となる。同時に瞬時位相ΔＰ₈が瞬時位相検出
部１０により計算され、ループフィルタ２０に入力され
る。これによりフィルタ２０では（式３）に従って内部
位相がＰ₆＝８からＰ₈＝７へ修正される。

【００８３】時刻ｋ＝９、１０、１１、１２、１３では
ゼロクロスがなく位相修正は行われない。ｋ＝１４の時
点で、またゼロクロスが存在し、瞬時位相ΔＰ₁₄＝３
が、ループフィルタ２０に入力される。これにより内部
位相はＰ₁₄＝６に修正される。この例では、修正係数が
α ＝０．１２５と小さいため、内部位相修正はゆっく
り行われる。この位相修正は時刻ｋ＝８、１４、２０、
２６、３２、３８、４４、５０・・・・において行わ
れ、その都度ＤＰＬＬの内部位相値Ｐ_kは修正され、瞬
時位相値ΔＰ_kに近づいていく。ｋ＝３２の時点で両位
相値は等しくなり、同期が確立する。

【００８４】これまでの同期確立動作は、全ての瞬時位
相値を入力する同期確立モ−ドで行われた。この後、時
刻ｋ＝３３乃至ｋ＝５０までは、同期が確立されたまま
の定常状態が続く。図２６に示されているように、この
期間は３値レベル予測結果ｄ_kも規則正しく、０、＋
１、＋１、０、−１、−１、０・・・・を繰り返し、判
定帰還用デ−タも正しく検出されている。また、有効信
号Ｖ_kも１サンプル毎に・・・０、１・・・を繰り返
す。

【００８５】次に、判定帰還モ−ドでの動作を説明す
る。時刻ｋ＝５０以降は、モ−ド切換制御信号生成部６
０によって、動作が判定帰還モ−ドへ切り換えられる。
これまでに同期が確立されているので、３値レベル予測
器４０による仮デ−タ検出は正しく働く。その結果、ｋ
＝５０乃至ｋ＝１００における全てのゼロクロス点は、
デ−タの−１、０、＋１の順あるいは＋１、０、−１の
順の遷移を伴うものであり、位相修正制御生成部７０の
出力信号であるｍｏｄｉｆｙ_ Ｐｋは、ゼロクロス信号
ｚｅｒｏ_ ｃｒｏｓｓ_ ｋと一致する。

【００８６】次に、デ−タゾ−ンにおける判定帰還動作
を説明する。図２６の例では、ｋ＝１００乃至１１１で
は信号Ｓ_kが全て０なので、ゼロクロスは存在せず、Ｄ
ＰＬＬは自走を続ける。ｋ＝１１２以降は、デ−タが記
録されており、判定帰還動作により０゜位相でのゼロク
ロスかそうでないかを判別しつつ位相修正が行われる。
ｋ＝１００乃至１５０を拡大したものを図２８に示す。
図２８において、まず時刻ｋ＝１１６にゼロクロスが存
在する。ここで、３値デ−タ予測結果ｄ_kを見ると、ｄ
₁₁₄＝＋１、ｄ₁₁₆＝０、ｄ₁₁₈＝−１である。（有効信
号Ｖ_kから偶数時刻でのデ−タが有効であるので、奇数
時刻でのデ−タ検出結果は意味を持たない。）従って、
ゼロクロスは０°位相であり、そこでの瞬時位相値ΔＰ
１１６＝２は、位相修正に用いられる。

【００８７】ところが、次のゼロクロスであるｋ＝１２
０に置いては、３値デ−タ予測結果の系列がｄ_k＝−
１、ｄ_k＝０、ｄ_k＝０となり、０゜位相での条件を満た
さない。よって、ｍｏｄｉｆｙ_ Ｐ１２０＝０となっ
て、位相修正は行われない。以下、ｋ＝１３０、ｋ＝１
３４においても同様に、０゜での条件は満たされず、位
相修正は行われない。

【００８８】最後にｋ＝２４０以降についてであるが、
ここでの信号波形は１８０゜位相においてのみゼロクロ
スする周期４Ｔ_chのパタ−ンである。従って、ゼロクロ
ス信号ｚｅｒｏ_ ｃｒｏｓｓ_ ｋは頻繁に１になるもの
の、全てが判定帰還の条件を満たさない。よって、ｍｏ
ｄｉｆｙ_ Ｐｋ＝０のままであり、位相修正は一切行わ
れない

【００８９】上記実施例は、ＰＲＳ（１，０，−１）に
関するものであるが、本発明は、これに限定されず、Ｐ
ＲＳ（１，−１）にも適用できる。

【００９０】

【発明の効果】請求項１の位相ロックループ回路によれ
ば、ディジタルループフィルタから出力された再生信号
の現時点のデータ存在点の位相値に基づき、将来のデー
タ存在点の位相値を求め、この将来のデータ存在点の位
相値と、再生信号の将来のサンプル値に基づいて、再生
信号の将来のデータ予測し、この予測した将来のデータ
に基づいて、再生信号の現在のゼロクロス点がデータ存
在点であるか否かが判定し、データ存在点であると判定
したときに、ディジタルループフィルタが瞬時位相値を
使用してその出力位相値を修正するようにしたので、本
来データが存在しない逆相での同期を防止でき、データ
が存在する位相にのみ同期できる。従って、同期してい
る位相ロックループ回路に逆相の瞬時位相が入力され
て、データが存在する位相にジッタが増大することがな
い。また、副次的効果として、再生信号のデータ検出も
検出できる。さらに、本位相ロックループ回路を含むデ
ータ検出回路内の全てのブロックを同一の固定クロック
で同期動作するディジタル回路で実現できるため、デー
タ検出回路とＥＣＣ複号器やコントローラ等を、同一Ｌ
ＳＩ上に容易に形成できる。よって、装置全体の小型化
や低価格化が図れ、ＬＳＩ設計やテストが容易になり、
アナログ外づけ部品が不要で無調整化が図れ、経年変化
にも強い。

【００９１】請求項２の位相ロックループ回路によれ
ば、再生信号のデータ存在点が現在のサンプリングタイ
ムスロットに存在しないときには、ディジタルループフ
ィルタが瞬時位相値を使用してその出力位相値を修正し
ないようにしたので、再生信号のサンプリングレートが
前記再生信号のチャネルビットレートより高く設定され
ている場合においてもデータが存在する位相にのみ同期
できる。

【００９２】請求項３の位相ロックループ回路によれ
ば、初期動作において、パーシャルレスポンスチャネル
の所定の繰り返し信号パターンを瞬時位相検出手段に供
給し、所定の繰り返し信号パターンの全てのゼロクロス
点においてディジタルループフィルタが瞬時位相値を使
用してその出力位相値を修正するようにしたので、初期
動作において同期を確立できるから、その後の入力信号
に対してデータが存在する位相にのみ同期できる。

【００９３】請求項４の位相ロックループ回路によれ
ば、ディスクのセクターのプリアンブルゾーンに記録さ
れた信号に基づいて、所定の繰り返し信号パターン発生
させるようにしたので、本発明をディスク装置に適用す
る場合には、容易に所定の繰り返しパターンを発生でき
る。

【図面の簡単な説明】

【図１】本発明の位相ロックループ回路の一実施例の構
成を示すブロック図である。

【図２】ディジタル磁気ディスク記録再生装置を示すブ
ロック図せある。

【図３】図２のデータ検出回路２０５の一構成例を示す
ブロック図である。

【図４】ＰＲＳ（１，０，−１）チャネルの等化後孤立
波形を示す波形図である。

【図５】ＰＲＳ（１，０，−１）チャネルの等化後孤立
波形のスペクトルを示すスペクトル図である。

【図６】図１の瞬時位相検出部１０の動作原理を示す説
明図である。

【図７】図１の瞬時位相検出部１０のＲＯＭテーブル１
２の一例の一部を示す説明図である。

【図８】図１の瞬時位相検出部１０のＲＯＭテーブル１
２の一例の一部を示す説明図である。

【図９】図１の瞬時位相検出部１０のＲＯＭテーブル１
２の一例の一部を示す説明図である。

【図１０】図１の瞬時位相検出部１０のＲＯＭテーブル
１２の一例の一部を示す説明図である。

【図１１】図１の瞬時位相検出部１０のＲＯＭテーブル
１２の一例の一部を示す説明図である。

【図１２】図１の瞬時位相検出部１０のＲＯＭテーブル
１２の一例の一部を示す説明図である。

【図１３】図１の瞬時位相検出部１０のＲＯＭテーブル
１２の一例の一部を示す説明図である。

【図１４】図１の瞬時位相検出部１０のＲＯＭテーブル
１２の一例の一部を示す説明図である。

【図１５】図１の３値レベル予測部４０における将来デ
ータ予測計算原理を示す説明図である。

【図１６】サンプル値Ｓ_k+2およびＳ_k+3がともに閾値＋
Ａ_thよりも大きいときの３値レベル予測判定規則を示す
説明図である。

【図１７】サンプル値Ｓ_k+2が閾値−Ａ_thと閾値＋Ａ_th
との間にあり、且つサンプル値Ｓ_k ₊₃が閾値＋Ａ_thより
も大きいときの３値レベル予測判定規則を示す説明図で
ある。

【図１８】サンプル値Ｓ_k+2が閾値＋Ａ_thよりも大き
く、且つサンプル値Ｓ_k+3が閾値−Ａ_thと閾値＋Ａ_thと
の間にあるときの３値レベル予測判定規則を示す説明図
である。

【図１９】サンプル値Ｓ_k+2が閾値−Ａ_thと閾値＋Ａ_th
との間にあり、且つサンプル値Ｓ_k ₊₃が閾値−Ａ_thと閾
値＋Ａ_thとの間にあるときの３値レベル予測判定規則を
示す説明図である。

【図２０】サンプル値Ｓ_k+2が閾値−Ａ_thよりも小さ
く、且つサンプル値Ｓ_k+3が閾値−Ａ_thと閾値＋Ａ_thと
の間にあるときの３値レベル予測判定規則を示す説明図
である。

【図２１】サンプル値Ｓ_k+2が閾値−Ａ_thと閾値＋Ａ_th
との間にあり、且つサンプル値Ｓ_k ₊₃が閾値−Ａ_thより
も小さいときの３値レベル予測判定規則を示す説明図で
ある。

【図２２】サンプル値Ｓ_k+2およびＳ_k+3がともに閾値−
Ａ_thよりも小さいときの３値レベル予測判定規則を示す
説明図である。

【図２３】サンプル値Ｓ_k+2が閾値−Ａ_thよりも小さ
く、且つサンプル値Ｓ_k+3が閾値＋Ａ_thよりも大きいと
きの３値レベル予測判定規則を示す説明図である。

【図２４】サンプル値Ｓ_k+2が閾値＋Ａ_thよりも大き
く、且つサンプル値Ｓ_k+3が閾値−Ａ_thよりも小さいと
きの３値レベル予測判定規則を示す説明図である。

【図２５】磁気ディスクのセクター構成、およびセクタ
ーのプリアンブルゾーンの再生信号から得られる繰り返
しパターンを示す説明図である。

【図２６】図１の実施例の動作の一例において各部から
出力される信号を示す波形図である。

【図２７】図１の実施例の同期確立モードにおいて各部
から出力される信号を示す波形図である。

【図２８】図１の実施例の判定帰還モードにおいて各部
から出力される信号を示す波形図である。

【図２９】ＰＲＳ（１，−１）チャネルからの再生信号
の一例を示す波形図である。

【図３０】ＰＲＳ（１，０，−１）チャネルからの再生
信号の一例を示す波形図である。

【図３１】ＰＲＳ（１，−１）チャネルからの再生信号
の一例のアイパターンを示す波形図である。

【図３２】ＰＲＳ（１，０，−１）チャネルからの再生
信号の一例のアイパターンを示す波形図である。

【図３３】従来のクロック再生回路の一例を示すブロッ
ク図である。

【図３４】図３３のクロック再生回路の各部の出力信号
の一例を示す波形図である。

【符号の説明】

２、４、６パイプラインレジスタ１０瞬時位相検出部１２ＲＯＭテーブル１４パイプラインレジスタ２０ディジタルループフィルタ２１減算器２２スイッチ２３定数発生器２４乗算器２５加算器２６パイプラインレジスタ２７加算器２８定数発生器２９修正係数発生器３０ゼロクロス検出部３１、３２比較器３４ＥＸＯＲゲート３５パイプラインレジスタ４０３値レベル予測部４１、４２、４３、４４、４５、４６パイプラインレ
ジスタ５０有効信号生成部５１比較器５２パイプラインレジスタ５３インバータ６０モード切換制御信号生成部７０位相修正制御信号生成部

Claims

【特許請求の範囲】

【請求項１】パーシャルレスポンスチャネル再生信号
のデータ存在点の位相に追従する位相ロックループ回路
であって、前記再生信号の複数のサンプル値に基づいて、前記再生
信号のゼロクロス点の瞬時位相ディジタル値を求める瞬
時位相検出手段と、前記瞬時位相検出手段によって求められた瞬時位相ディ
ジタル値を受けて、前記再生信号のデータ存在点の位相
値を求めて出力するディジタルループフィルタと、前記ディジタルループフィルタから出力された前記再生
信号の現時点のデータ存在点の位相値に基づき、将来の
データ存在点の位相値を求める位相値予測手段と、前記位相値予測手段によって求められた前記将来のデー
タ存在点の位相値と、前記再生信号の将来のサンプル値
に基づいて、前記再生信号の将来のデータを予測するデ
ータ予測手段と、前記データ予測手段によって予測された将来のデータに
基づいて、前記再生信号の現在のゼロクロス点がデータ
存在点であるか否かを判定し、データ存在点であると判
定したときには、前記ディジタルループフィルタが前記
瞬時位相値を使用してその出力位相値を修正することを
許容する位相修正制御信号を前記ディジタルループフィ
ルタに供給する位相修正制御手段とを備えることを特徴
とする位相ロックループ回路。
【請求項２】前記再生信号のサンプリングレートが前
記再生信号のチャネルビットレートより高く設定されて
いる場合において、前記再生信号のデータ存在点が現在
のサンプリングタイムスロットに存在することをに示す
有効信号を前記位修正相制御手段に出力する有効信号生
成手段をさらに備え、前記位相修正制御手段が前記有効
信号生成手段から前記有効信号を受けない限り、前記デ
ィジタルループフィルタが前記瞬時位相値を使用してそ
の出力位相値を修正することを前記位相修正制御手段が
許容しないことを特徴とする請求項１記載の位相ロック
ループ回路。
【請求項３】初期動作においてパーシャルレスポンス
チャネルの所定の繰り返し信号パターンを前記瞬時位相
検出手段に供給する初期パターン供給手段と、前記繰り
返し信号パターンの全てのゼロクロス点において前記デ
ィジタルループフィルタが前記瞬時位相値を使用してそ
の出力位相値を修正するように前記位相修正制御手段か
ら前記位相修正制御信号を前記ディジタルループフィル
タに供給させるモード切換制御手段とを備えることを特
徴とする請求項１記載の位相ロックループ回路。
【請求項４】前記初期パターン供給手段は、ディスク
のセクターのプリアンブルゾーンに記録された信号に基
づいて、前記所定の繰り返し信号パターンを発生するこ
とを特徴とする請求項３記載の位相ロックループ回路。