DE4027072C2 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE4027072C2
DE4027072C2 DE4027072A DE4027072A DE4027072C2 DE 4027072 C2 DE4027072 C2 DE 4027072C2 DE 4027072 A DE4027072 A DE 4027072A DE 4027072 A DE4027072 A DE 4027072A DE 4027072 C2 DE4027072 C2 DE 4027072C2
Authority
DE
Germany
Prior art keywords
semiconductor element
semiconductor
conductive plate
conductors
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4027072A
Other languages
English (en)
Other versions
DE4027072A1 (de
Inventor
Kazunari Michii
Masataka Takehara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4027072A1 publication Critical patent/DE4027072A1/de
Application granted granted Critical
Publication of DE4027072C2 publication Critical patent/DE4027072C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/70Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77Auxiliary members characterised by their shape
    • H10W40/778Auxiliary members characterised by their shape in encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00Electrical arrangements for controlling or matching impedance
    • H10W44/601Capacitive arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/475Capacitors in combination with leadframes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine Halbleiteranordnung, umfassend ein Halbleiterelement mit einer Ober- und einer Unterseite und einer Vielzahl von Elektroden auf der Oberseite; eine Isolier­ folie, die entlang der Außenseiten des Halbleiterelementes ver­ läuft und eine Oberseite und eine Unterseite hat; eine Vielzahl von Leitern einschließlich eines Versorgungsleiters und eines Erdleiters, wobei die Leiter auf der Oberseite der Isolierfolie befestigt und mit ihren inneren Enden jeweils mit vorbestimmten Elektroden der Vielzahl von Elektroden verbunden sind und mit ihren äußeren Enden zur Außenseite der Halbleiteranordnung hin verlaufen; einen Kunststoff-Gehäusekörper zur Kapselung der einzelnen Komponenten der Halbleiteranordnung und eine kapazi­ tive Schichtstruktur, auf welcher das Halbleiterelement, die Isolierfolie und die Vielzahl von Leitern angeordnet sind, wobei die Schichtstruktur eine erste und eine zweite groß­ flächige leitende Platte mit dazwischen befindlicher zweiter Isolierschicht aufweist, und wobei die zweite großflächige leitende Platte mit dem Versorgungsleiter verbunden ist.
Halbleiteranordnungen, die unter Anwendung einer Zwischen­ trägerfolie im automatischen Folienbondverfahren hergestellt sind, werden als kostengünstige Gehäuse mit einer Vielzahl von Anschlußstiften verwendet. Die Fig. 1 und 2 zeigen den Aufbau dieser Art einer herkömmlichen Halbleiteranordnung. Fig. 1 ist eine Draufsicht auf die Halbleiteranordnung, wobei ein ein Oberteil der Halbleiteranordnung bildendes oberes Kunststoff­ teil 8 eines Gehäusekörpers 7 (vgl. Fig. 2) abgenommen ist. Der Gehäusekörper 7 ist ein Formkunststoffteil. Fig. 2 ist ein Querschnitt entlang der Linie II-II in Fig. 1. Eine Vielzahl von auf einer Oberseite eines Halbleiterelements (eines Halbleiter­ chips) 1 gebildeten Elektroden 2 ist mit inneren Leiter­ abschnitten 5 von auf einer Isolierfolie 3 gebildeten Lei­ tern 4 elektrisch verbunden. Das Halbleiterelement 1 und die inneren Leiterabschnitte 5 sind in dem Kunststoff- Gehäusekörper 7 gekapselt, während äußere Leiterabschnitte 6 der Leiter 4 zur Außenseite des Gehäusekörpers 7 geführt sind.
Beim Gebrauch dieser Halbleiteranordnung erzeugt das Halb­ leiterelement 1 Wärme, die zur Außenseite der Halbleiter­ anordnung durch die Leiter 4 und den Gehäusekörper 7 abge­ leitet wird.
Bei der so aufgebauten konventionellen Halbleiteranordnung erhöht sich die vom Halbleiterelement erzeugte Wärmemenge mit steigendem Integrationsgrad des Halbleiterelements. Die vom Halbleiterelement erzeugte Wärme wird jedoch nicht wirksam zur Außenseite der Halbleiteranordnung abgeführt, weil der den Gehäusekörper bildende Kunststoff beispiels­ weise ein Epoxidharz ist, das schlechte Wärmeleiteigen­ schaften hat. Daher bleibt die Wärme in der Halbleiteran­ ordnung.
Wenn die Geschwindigkeit, mit der das Halbleiterelement Wärme erzeugt, hoch ist, besteht die Gefahr einer Funk­ tionsstörung des Halbleiterelements infolge der erhöhten Temperatur, was zu einer verminderten Zuverlässigkeit der Halbleiteranordnung führt. Ferner wird im Fall eines Gehäu­ ses mit einer Vielzahl von Anschlußstiften die Länge jedes Leiters größer, und dadurch wird die Induktivität der Lei­ ter erhöht, was wiederum zu einer Verschlechterung der elektrischen Eigenschaften führt, z. B. zu verstärktem Rau­ schen und einer verschlechterten Ansprechgeschwindigkeit der Halbleiteranordung. Wenn andererseits der Gehäusekörper aus Keramik besteht, das überlegene Wärmeleiteigenschaften hat, kann zwar die Halbleiteranordnung in bezug auf Wärme­ ableiteigenschaften und Ansprechgeschwindigkeit verbessert werden, aber ein solcher Keramikkörper ist sehr teuer, und dadurch erhöhen sich die Herstellungskosten der Halbleiter­ anordnung.
Eine Halbleiteranordnung gemäß dem Oberbegriff des Anspruchs 1 ist aus der US-PS 47 14 952 bekannt. Die dort dargestellte kapazitive Anordnung in einem IC-Gehäuse dient der raumsparen­ den Ausbildung eines Blockkondensators, ohne daß diskrete Kon­ densatoren verwendet bzw. hybrid integriert werden müssen. Aus­ gehend von einer Chip-Tragfläche, die Bestandteil eines Leiter­ rahmens ist, wird eine erste Isolierschicht aufgebracht. Auf dieser ersten Isolierschicht wird dann eine leitende Schicht mit einem Anschlußbereich erzeugt, wobei diese leitende Schicht wiederum mit einer zweiten Isolierschicht abgedeckt wird.
Auf dieser zweiten Isolierschicht befindet sich dann unter Zwischenschaltung von einer oder mehreren Chipkontaktierungs­ schichten der eigentliche IC-Chip. Als Dielektrikum dient dabei ausschließlich die erste Isolierschicht, wobei als Kondensator­ elektroden die Chiptragfläche einerseits und die leitende Schicht andererseits Verwendung finden. Die zweite Isolier­ schicht isoliert den IC-Chip gegenüber der leitenden Schicht. Aus diesem Zusammenhang ergibt sich, daß der IC-Chip selbst nicht mit einer elektrisch wirksamen großflächigen Elektrode oder Kondensatorelektrode verbunden ist, die eine Mehrfachfunk­ tion ausüben könnte. In der US-PS 47 14 952 ist die Problematik des Wärmetransportes bzw. der Kühlung in keiner Weise angespro­ chen, und es ist auch nicht dargelegt, daß ein elektrisch leit­ fähiges Bondmaterial bzw. eine zweite leitende Schicht irgend­ eine elektrische Funktion besitzt, die mit dem Blockkondensator in Wirkungszusammenhang steht, der durch die Chip-Tragfläche, die erste Isolierschicht und die erste leitende Schicht gebil­ det ist.
In der DE 38 14 469 A1 ist eine Halbleiteranordnung angegeben, die sich mit der Wärmeableitung von einer Halbleiteranordnung nach außen befaßt. Zu diesem Zweck steht eine erste Schicht mit einer zweiten Schicht aus Metall in Verbindung, die ihrerseits mit einem Kühlkörper verbunden ist. Die Rückseite eines Halbleiterchips ist mit diesem Kühlkörper zum Zweck der Wärmeableitung kontaktiert. Die genannte zweite Schicht 15 aus Metall besitzt aber keinerlei elektrische Funktion, denn diese zweite Schicht kann alternativ auch aus einem Kunstharzmaterial hergestellt sein. Die DE 38 14 469 A1 gibt somit keinerlei Anregung, der zweiten Schicht eine elektrische Funktion, beispielsweise im Sinne der Ausbildung einer Elektrode eines Kondensators zuzuweisen. Bei der herkömmlichen Halbleiter­ anordnung wird zwar eine Verbesserung der Wärmeableitung erreicht, jedoch ist im Falle einer isolierten Chip-Bondung eine starke Inhomogenität der Wärmeverteilung, insbesondere bei großflächigen Halbleiterchips zu erwarten, was die Zuver­ lässigkeit einer derartigen Anordnung beeinträchtigen kann.
In der US-PS 48 35 120 ist ein Verfahren zum Herstellen eines IC-Gehäuses mit Multilayer-Konfiguration bekannt, wobei es sich um eine Mehrlagen-Leiterplatte handelt, die einen wesentlichen Teil des IC-Gehäuses bildet. Die dort gezeigte Schichtenfolge einer Multilayer-Anordnung hat zwar auf den ersten Blick opti­ sche Ähnlichkeiten mit dem Anmeldungsgegenstand, jedoch zeigt sich, daß die Isolationszwischenschichten zum Aufbau einer Mehrlagen-Leiterplatte verwendet werden, die quasi als Verdrah­ tungsrahmen dient, jedoch werden die Isolationsschichten nicht zur Ausbildung eines gewünschten Kondensators genutzt. Vielmehr ist bei dem Aufbau gemäß der US-PS 4 835 120 zu erwarten, daß sich durch dielektrische Wirkungen der Isolationszwischen­ schichten unerwünschte bzw. parasitäre kapazitive Effekte ein­ stellen. Dort ist zwar in der Beschreibung erwähnt, daß an die Stromzuführungs-Anschlüsse Koppel-Kapazitäten angeschlossen werden können, jedoch ist über die Ausbildung von derartigen Koppelkapazitäten und deren konstruktive und funktionelle Ein­ zelheiten keine nähere Erläuterung angegeben.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiter­ anordnung der eingangs genannten Art anzugeben, die zugleich verbesserte Wärmeableiteigenschaften und elektrische Eigen­ schaften besitzt, während zugleich ihre Herstellungskosten ver­ ringert werden können.
Die erfindungsgemäße Lösung besteht darin, eine Halbleiter­ anordnung der eingangs genannten Art so auszubilden, daß die erste großflächige leitende Platte direkt in elektrischem und Wärmekontakt mit der Unterseite des Halbleiterelementes und dem Erdleiter verbunden ist und ein Kühlkörper großflächig über eine erste Isolierschicht mit der ersten großflächigen leiten­ den Platte in Verbindung steht.
In Weiterbildung der erfindungsgemäßen Halbleiteranordnung ist vorgesehen, daß die Isolierfolie, die zweite leitende Platte und die zweite Isolierschicht eine durchgehende Aufnahme­ öffnung, in der das Halbleiterelement aufgenommen ist und durch die die Unterseite des Halbleiterelementes mit der ersten leitenden Platte elektrisch verbunden ist, und durchgehende Verbindungsöffnungen aufweisen, durch die die speziellen Leiter jeweils elektrisch mit den leitenden Platten verbunden sind.
In Weiterbildung der erfindungsgemäßen Halbleiteranordnung ist vorgesehen, daß die Außenrandflächen des Halbleiterelementes, die inneren Leiterabschnitte der Leiter, die Seitenflächen der leitenden Platten und des Kühlkörpers mit einem Formkunststoff überdeckt sind und die äußeren Leiterabschnitte der Leiter und die Unterseite des Kühlkörpers freiliegen.
Bei einer speziellen Ausführungsform der erfindungsgemäßen Halbleiteranordnung ist vorgesehen, daß die auf der Oberseite des Halbleiterelementes gebildeten Elektroden und die Vielzahl der Leiter jeweils direkt miteinander verbunden sind.
In Weiterbildung der erfindungsgemäßen Halbleiteranordnung ist vorgesehen, daß die erste und die zweite elektrisch leitende Platte Kupferfolien sind und die erste und die zweite Isolier­ schicht und der Kunststoff-Gehäusekörper aus einem Epoxydharz bestehen.
Mit der erfindungsgemäßen Halbleiteranordnung wird die Aufgabe in zufriedenstellender Weise gelöst. Insbesondere wird sicher­ gestellt, daß in effektiver Weise, trotz Zwischenschaltung einer elektrisch erforderlichen Isolierschicht, die vom Halb­ leiterelement erzeugte Wärme großflächig nach außen, d. h. über den Kühlkörper zur äußeren Umgebung hin abgeführt wird. Zugleich werden die gewünschten elektrischen Eigenschaften durch die integrale Ausbildung eines Blockkondensators mit geringer Induktivität der Anschlußzuleitungen verbessert.
Die Erfindung wird nachstehend anhand der Beschreibung von Ausfüh­ rungsbeispielen und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in:
Fig. 1 eine Draufsicht auf das Innere einer herkömmlichen Halbleiteranordnung, wobei das obere Kunststoffteil abgenommen ist;
Fig. 2 einen Querschnitt entlang der Linie II-II von Fig. 1;
Fig. 3 eine Draufsicht auf das Innere einer Halblei­ teranordnung gemäß einem Ausführungsbeispiel der Erfindung, wobei das obere Kunststoffteil abgenommen ist;
Fig. 4 einen Querschnitt entlang der Linie IV-IV von Fig. 3; und
Fig. 5 eine Perspektivansicht einer zweiten leitenden Platte und von weiteren unter der zweiten leitenden Platte befindlichen Teilen in der Halbleiteranordnung nach Fig. 3.
Die Fig. 3-5 zeigen ein Ausführungsbeispiel der Halbleiter­ anordnung. Dabei sind Teile, die denen der herkömmlichen Anordnung entsprechen, mit den gleichen Bezugszeichen ver­ sehen. Fig. 3 ist eine Draufsicht auf die Halbleiteranord­ nung und zeigt ihr Inneres, wobei ein ein Oberteil der Halbleiteranordnung bildendes oberes Kunststoffteil 8 eines Gehäusekörpers 7 (vgl. Fig. 4) abgenommen und ein Teil einer Isolierfolie 3 weggeschnitten ist. Fig. 4 ist ein Querschnitt entlang der Linie IV-IV von Fig. 3, und Fig. 5 ist eine Perspektivansicht einer zweiten Leiterplat­ te 12 und weiterer darunter befindlicher Teile.
Ein Kühlkörper 9 besteht aus einem hochwärmeleitfähigen Werkstoff und enthält z. B. Kupfer (Cu) oder Aluminium (Al). Auf den Kühlkörper 9 sind aufeinanderfolgend eine erste Isolierschicht 10a aus einem Epoxidharz, eine erste leitende Platte 11 aus Kupferfolie, eine zweite Isolierschicht 10b aus einem Epoxidharz und eine zweite leitende Platte 12 aus Kupferfolie aufka­ schiert. Die leitenden Platten 11 und 12 sowie die Isolier­ schichten 10a und 10b, die jeweils Zweischichtstrukturen bilden, sind abwechselnd nacheinander aufkaschiert unter Bildung eines kapazitiven Stromkreises, d. h., die erste und die zweite leitende Platte 11 und 12 bilden einen Ent­ kopplungskondensator.
Ein Halbleiterelement 1 mit Elektroden 2, die mit inneren Leitungen 5 kontaktiert sind, ist auf der ersten leitenden Platte 11 über ein elektrisch leitfähiges Kunstharz 13 be­ festigt. Die Unterseite des Halbleiterelements 1 ist da­ durch mit der ersten leitenden Platte 11 elektrisch ver­ bunden. Ebenso sind über elektrisch leitfähiges Kunstharz 13 Erdleiter 14 und Versorgungsleiter 15 an der ersten bzw. der zweiten leitenden Platte 11 bzw. 12 befestigt und damit elektrisch verbunden.
Das Halbleiterelement 1, die Leiter 4 und die Schichten sind in dem aus einem Epoxidharz geformten Gehäusekörper 7 so gekapselt, daß wenigstens äußere Leiterabschnitte 6 der jeweiligen Leiter und eine Unterseite des Kühlkörpers 9 an der Außenseite der Halbleiteranordnung freiliegen.
Die Isolierfolie 3, die zweite leitende Platte 12 und die zweite Isolierschicht 10b haben eine durchgehende Aufnahme­ öffnung 20 (Fig. 5) zur Aufnahme des Halbleiterelements 1 und dessen Fixierung auf der ersten leitenden Platte 11 sowie durchgehende Verbindungsöffnungen 21 zur Herstellung der Verbindung zwischen den Erdleitern 14 und der ersten leitenden Platte 11 sowie zur Herstellung der Verbindung zwischen den Versorgungsleitern 15 und der zweiten leiten­ den Platte 12. Einzelheiten dieser Öffnungen werden nach­ stehend beschrieben.
Nach Fig. 3 verlaufen die Erdleiter 14 nach außen durch die linke und rechte Seite der gezeigten Halbleiteranordnung, während die Versorgungsleiter 15 nach außen in Richtung der Ober- und der Unterseite von Fig. 3 verlaufen. Infolgedes­ sen sind in der Isolierfolie 3 an vier Seiten Durchgangs­ öffnungen 3a gebildet.
Ferner ist die Isolierfolie 3 in ihrer Mitte ausgeschnit­ ten, so daß das Halbleiterelement 1 angeordnet werden kann. Wie Fig. 5 zeigt, sind die durchgehende Aufnahmeöffnung 20 und die durchgehenden Verbindungsöffnungen 21 zum Anschluß der Erdleiter 14 in der zweiten leitenden Platte 12 und der zweiten Isolierschicht 10b unter der Isolierfolie 3 gebil­ det. Die Versorgungsleiter 15 sind mit der zweiten leiten­ den Platte 12 über das elektrisch leitfähige Kunstharz 13 in Durchgangsöffnungen 3a der Isolierfolie 3 verbunden.
Die Erdleiter 14 sind mit der ersten leitenden Platte 11 über das elektrisch leitfähige Kunstharz 13 in Durchgangs­ öffnungen 3a der Isolierfolie 3 und in den durchgehenden Verbindungsöffnungen 21 in der zweiten leitenden Platte 12 und der zweiten Isolierschicht 10b verbunden. Das Halblei­ terelement 1 ist in der durchgehenden Aufnahmeöffnung 20 aufgenommen und auf der ersten leitenden Platte 11 über das elektrisch leitfähige Kunstharz 13 befestigt. Jede durch­ gehende Verbindungsöffnung 21 ist mit einem Zwischenraum 12a in der zweiten leitenden Platte 12 ausgebildet, um eine elektrische Verbindung zwischen der leitenden Platte 12 und dem elektrisch leitfähigen Kunstharz zum Anschluß der Erd­ leiter 14 zu vermeiden.
Im Gebrauch der so aufgebauten Halbleiteranordnung wird vom Halbleiterelement 1 erzeugte Wärme hauptsächlich zu dem Kühlkörper 9 geleitet, der eine ausreichende Wärmeablei­ tungswirkung hat, so daß die Wärme zur Außenseite der Halb­ leiteranordnung abgegeben wird. Da der Kühlkörper 9 und die erste leitende Platte 11 durch die erste Isolierschicht 10a gegeneinander elektrisch isoliert sind, wird das elektri­ sche Potential der Rückseite des Halbleiterelements 1 dem Kühlkörper 9 nicht zugeführt.
Es besteht daher keine Gefahr des Auftretens eines Kurz­ schlusses oder dergleichen, selbst wenn der Kühlkörper 9 bei der Montage der Halbleiteranordnung mit elektrischen Teilen oder einer Leiterplatte in Kontakt gebracht wird. Der Kühlkörper 9 liegt an der Außenseite des Gehäuses 7 teilweise frei, so daß am Kühlkörper 9 ohne weiteres äußere Kühlrippen 9a gebildet werden können. Diese Konstruktion kann daher am Gehäuse einer Halbleiteranordnung 1 mit ex­ trem hohem Stromverbrauch vorgesehen werden.
Da die Fläche der als Stromversorgungsschicht dienenden zweiten leitenden Platte 12 und die Fläche der als Erdungs­ schicht dienenden ersten leitenden Platte 11 groß ist, kann die Induktivität einer Stromversorgungsleitung, die von der Stromversorgung nach Erde verläuft, in der Halbleiteran­ ordnung verringert werden.
Die zweite Isolierschicht 10b ist zwischen der ersten und der zweiten leitenden Platte 11 und 12 vorgesehen unter Bildung des Entkopplungskondensators mit kleiner Kapazität, wodurch Rauschen absorbiert wird. Da ferner die als Signal­ leitungen dienenden Leiter 16 auf der ersten und der zwei­ ten leitenden Platte 11 und 12 angebracht sind, ist die Induktivität jedes Signalleiters 16 hinreichend klein, um eine wesentliche Signalverzögerung zu verhindern.
Bei dem oben beschriebenen Ausführungsbeispiel sind die Elektroden des Halbleiterelements und die äußersten Enden der inneren Leiter direkt miteinander verbunden. Die Erfin­ dung ist jedoch auch bei einer Halbleiteranordnung anwend­ bar, bei der Elektroden und innere Leiter über dünne Me­ talldrähte (nicht gezeigt) miteinander verbunden sind.

Claims (5)

1. Halbleiteranordnung, umfassend ein Halbleiterelement (1) mit einer Ober- und einer Unterseite und einer Vielzahl von Elektroden (2) auf der Oberseite;
eine Isolierfolie (3), die entlang der Außenseiten des Halbleiterelementes (1) verläuft und eine Oberseite und eine Unterseite hat;
eine Vielzahl von Leitern einschließlich eines Versorgungs­ leiters (15) und eines Erdleiters (14), wobei die Leiter (14, 15) auf der Oberseite der Isolierfolie (3) befestigt und mit ihren inneren Enden jeweils mit vorbestimmten der Vielzahl von Elektroden (2) verbunden sind und mit ihren äußeren Enden zur Außenseite der Halbleiteranordnung hin verlaufen;
einen Kunststoff-Gehäusekörper (7) zur Kapselung der ein­ zelnen Komponenten der Halbleiteranordnung und
eine kapazitive Schichtstruktur, auf welcher das Halblei­ terelement (1), die Isolierfolie (3) und die Vielzahl von Leitern (14, 15) angeordnet sind, wobei die Schichtstruktur eine erste und eine zweite großflächige leitende Platte (11, 12) mit dazwischen befindlicher zweiter Isolierschicht (10B) aufweist, und wobei die zweite großflächige leitende Platte (12) mit dem Versorgungsleiter (15) verbunden ist,
dadurch gekennzeichnet,
daß die erste großflächige leitende Platte (11) direkt in elektrischem und Wärmekontakt mit der Unterseite des Halb­ leiterelementes (1) und dem Erdleiter verbunden ist und ein Kühlkörper (9) großflächig über eine erste Isolierschicht (10a) mit der ersten großflächigen leitenden Platte (11) in Verbindung steht.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierfolie (3), die zweite leitende Platte (12) und die zweite Isolierschicht (10b) eine durchgehende Auf­ nahmeöffnung (20), in der das Halbleiterelement (1) aufge­ nommen ist und durch die die Unterseite des Halbleiterele­ mentes (1) mit der ersten leitenden Platte (11) elektrisch verbunden ist, und durchgehende Verbindungsöffnungen (21), durch die die speziellen Leiter (14, 15) jeweils elektrisch mit den leitenden Platten (11, 12) verbunden sind, aufwei­ sen.
3. Halbleiteranordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Außenrandflächen des Halbleiterelementes (1), die inneren Leiterabschnitte der Leiter, die Seitenflächen der leitenden Platten (11, 12) und des Kühlkörpers (9) mit ei­ nem Formkunststoff überdeckt sind und die äußeren Leiterab­ schnitte (6) der Leiter und die Unterseite des Kühlkörpers (9) freiliegen.
4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die auf der Oberseite des Halbleiterelementes (1) ge­ bildeten Elektroden (2) und die Vielzahl der Leiter jeweils direkt miteinander verbunden sind.
5. Halbleiteranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die erste und die zweite elektrisch leitende Platte (11, 12) Kupferfolien sind und die erste und die zweite Isolierschicht (10a, 10b) und der Kunststoff-Gehäusekörper (7) aus einem Epoxidharz bestehen.
DE4027072A 1989-08-28 1990-08-27 Halbleiteranordnung Expired - Fee Related DE4027072C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1218660A JPH0810744B2 (ja) 1989-08-28 1989-08-28 半導体装置

Publications (2)

Publication Number Publication Date
DE4027072A1 DE4027072A1 (de) 1991-03-21
DE4027072C2 true DE4027072C2 (de) 1998-09-24

Family

ID=16723427

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4027072A Expired - Fee Related DE4027072C2 (de) 1989-08-28 1990-08-27 Halbleiteranordnung

Country Status (4)

Country Link
US (1) US5067005A (de)
JP (1) JPH0810744B2 (de)
DE (1) DE4027072C2 (de)
FR (1) FR2651373B1 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5196725A (en) * 1990-06-11 1993-03-23 Hitachi Cable Limited High pin count and multi-layer wiring lead frame
JP2501950B2 (ja) * 1990-11-06 1996-05-29 三菱電機株式会社 半導体装置
JPH0828394B2 (ja) * 1990-11-28 1996-03-21 三菱電機株式会社 半導体装置
US5831836A (en) * 1992-01-30 1998-11-03 Lsi Logic Power plane for semiconductor device
CA2120464A1 (en) * 1992-02-18 1993-08-19 Bidyut K. Bhattacharyya Advance multilayer molded plastic package using mesic technology
JPH0629428A (ja) * 1992-07-07 1994-02-04 Mitsubishi Electric Corp 半導体装置
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
US5311057A (en) * 1992-11-27 1994-05-10 Motorola Inc. Lead-on-chip semiconductor device and method for making the same
US5457340A (en) * 1992-12-07 1995-10-10 Integrated Device Technology, Inc. Leadframe with power and ground planes
JP2697547B2 (ja) * 1993-03-11 1998-01-14 日本電気株式会社 半導体集積回路装置
US5371403A (en) * 1993-09-24 1994-12-06 Vlsi Technology, Inc. High performance package using high dielectric constant materials for power/ground and low dielectric constant materials for signal lines
JP3201187B2 (ja) * 1994-12-08 2001-08-20 富士電機株式会社 半導体装置
US5848082A (en) * 1995-08-11 1998-12-08 Sdl, Inc. Low stress heatsink and optical system
US5770969A (en) * 1995-08-22 1998-06-23 International Business Machines Corporation Controllable decoupling capacitor
US5828259A (en) * 1996-11-18 1998-10-27 International Business Machines Corporation Method and apparatus for reducing disturbances on an integrated circuit
JP2933554B2 (ja) * 1996-11-28 1999-08-16 九州日本電気株式会社 半導体装置およびその製造方法
US6075288A (en) * 1998-06-08 2000-06-13 Micron Technology, Inc. Semiconductor package having interlocking heat sinks and method of fabrication
JP4502564B2 (ja) 1999-12-24 2010-07-14 富士通株式会社 フリップチップ実装された半導体ベアチップを有する半導体装置、及びフリップチップ実装された半導体ベアチップ用の薄膜構造コンデンサ付き基板部材
US6806568B2 (en) * 2001-07-20 2004-10-19 The Board Of Trustees Of The University Of Arkansas Decoupling capacitor for integrated circuit package and electrical components using the decoupling capacitor and associated methods
US7038305B1 (en) 2003-07-15 2006-05-02 Altera Corp. Package for integrated circuit die
KR100535181B1 (ko) * 2003-11-18 2005-12-09 삼성전자주식회사 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법
US7741706B2 (en) * 2006-09-29 2010-06-22 Microsemi Corporation Plastic surface mount large area power device
CN201011655Y (zh) * 2007-01-10 2008-01-23 上海凯虹科技电子有限公司 一种大功率半导体器件的框架
CN101627450B (zh) 2007-03-08 2013-10-30 日本电气株式会社 电容元件、印刷布线板、半导体封装以及半导体电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3136796A1 (de) * 1980-09-17 1982-07-15 Hitachi, Ltd., Tokyo Halbleiteranordnung und verfahren zu ihrer herstellung
US4714952A (en) * 1984-11-01 1987-12-22 Nec Corporation Capacitor built-in integrated circuit packaged unit and process of fabrication thereof
DE3814469A1 (de) * 1987-04-30 1988-11-17 Mitsubishi Electric Corp Halbleiteranordnung und verfahren zu ihrer herstellung
US4835120A (en) * 1987-01-12 1989-05-30 Debendra Mallik Method of making a multilayer molded plastic IC package

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1188010A (en) * 1981-05-06 1985-05-28 Leonard W. Schaper Package for a semiconductor chip
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
CA1238959A (en) * 1984-08-09 1988-07-05 Robert R. Rohloff Area-bonding tape
DE3675321D1 (de) * 1985-08-16 1990-12-06 Dai Ichi Seiko Co Ltd Halbleiteranordnung mit packung vom steckerstifttyp.
JPH0758744B2 (ja) * 1987-04-02 1995-06-21 イビデン株式会社 半導体塔載用基板の製造方法
JPS63312661A (ja) * 1987-06-15 1988-12-21 Nec Ic Microcomput Syst Ltd 半導体装置用パッケ−ジ
JPH01132142A (ja) * 1987-08-05 1989-05-24 Mitsubishi Electric Corp 半導体装置のパツケージ構造
JPH01208851A (ja) * 1988-02-16 1989-08-22 Nec Corp 電子部品の実装構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3136796A1 (de) * 1980-09-17 1982-07-15 Hitachi, Ltd., Tokyo Halbleiteranordnung und verfahren zu ihrer herstellung
US4714952A (en) * 1984-11-01 1987-12-22 Nec Corporation Capacitor built-in integrated circuit packaged unit and process of fabrication thereof
US4835120A (en) * 1987-01-12 1989-05-30 Debendra Mallik Method of making a multilayer molded plastic IC package
DE3814469A1 (de) * 1987-04-30 1988-11-17 Mitsubishi Electric Corp Halbleiteranordnung und verfahren zu ihrer herstellung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP 58-220454 A. In: Patents Abstracts of Japan, E-235, 1984, Vol. 8, Nr. 70 *
JP 59-44858 A. In: Patents Abstracts of Japan, E-252, 1984, Vol. 8, Nr. 135 *
JP 61-35544 A. In: Patents Abstracts of Japan, E-417, 1986, Vol. 10, Nr. 192 *

Also Published As

Publication number Publication date
FR2651373A1 (fr) 1991-03-01
FR2651373B1 (fr) 1996-07-19
DE4027072A1 (de) 1991-03-21
JPH0810744B2 (ja) 1996-01-31
JPH0383368A (ja) 1991-04-09
US5067005A (en) 1991-11-19

Similar Documents

Publication Publication Date Title
DE4027072C2 (de) Halbleiteranordnung
DE2554965C2 (de)
DE69321864T2 (de) Verfahren und Vorrichtung zur Verkapselung von dreidimensionalen Halbleiterplättchen
DE3724703A1 (de) Entkopplungskondensator fuer schaltkreisbausteine mit rasterfoermigen kontaktstiftanordnungen und daraus bestehende entkopplungsanordnungen
DE69223871T2 (de) Konstantimpedanzübergang zwischen Übertragungsstrukturen verschiedener Grössen
DE19520700B4 (de) Halbleiterbausteinanordnung
DE69129619T2 (de) Halbleitervorrichtung mit einer vielzahl von anschlussstiften
EP0022176B1 (de) Modul für Schaltungschips
DE68911434T2 (de) Hermetische packung für integrierte schaltungschips.
DE102011077206B4 (de) Leiterplatte und Steuergerät für ein Getriebe eines Fahrzeugs mit der Leiterplatte
DE69422463T2 (de) Halbleiteranordnung mit einem Halbleiterchip mit Rückseitenelektrode
EP2724597B1 (de) Elektronische baugruppe und verfahren zu deren herstellung
DE3809237A1 (de) Entkopplungskondensator fuer schaltungspackungen mit oberflaechenmontierten kontaktstiftlosen chiptraegern, oberflaechenmontierten chiptraegern mit kontaktstiften und fuer schaltungspackungen mit kontaktstiftraster
DE2542518B2 (de) Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen
DE3911711A1 (de) Modul-aufbau mit integriertem halbleiterchip und chiptraeger
DE69216452T2 (de) Halbleiteranordnung mit elektromagnetischer Abschirmung
EP1120831A2 (de) Elektrisches Bauteil mit einer Abschirmeinrichtung
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE4335946C2 (de) Anordnung bestehend aus einer Leiterplatte
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
DE19781978B4 (de) Gehäuse für eine integrierte Schaltung und Verfahren zu dessen Herstellung
DE102011056403A1 (de) Die-Anordnung und Verfahren zum Bilden einer Die-Anordnung
DE19929735A1 (de) Elektronikkomponente
DE3601681A1 (de) Entkopplungskondensator fuer schaltkreisbausteine mit rasterfoermigen kontaktstiftanordnungen und daraus bestehende entkopplungsanordnungen
DE19806801A1 (de) Elektrische Schaltunganordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee