DE68912876T2 - Halbbild-Diskriminierschaltung. - Google Patents

Description

HINTERGRUND DER ERFINDUNG GEBIET DER ERFINDUNG
• Die Erfindung bezieht sich auf eine Teilbilddiskrimierschaltung, welche in Anzeigesignal-Verarbeitungsschaltungen verwendet wird, wie sie beispielsweise in Bildanzeigeapparaten (insbesondere verschiedenen Arten von flachen Bildschirmeinheiten, Flüssigkristallanzeigen und Plasmaanzeigen) enthalten sind, in welchen individuelle Bildelemente oder individuelle Abtastlinien auf einem Bildschirm fixiert sind.
BESCHREIBUNG DES RELEVANTEN STANDES DER TECHNIK
• Zuerst wird ein Verfahren zum Betrieb einer Bildanzeigevorrichtung kurz beschrieben.
• Fig. 1 ist eine schematische Draufsicht auf ein Beispiel bekannter Bildanzeigevorrichtungen 50, welche in der vorliegenden Anmeldung verwendet werden. Die gezeigte Bildanzeigevorrichtung 50 kann 440 Abtastlinien l1 bis l440 darstellen. Die ungeradzahligen Abtastlinie l1, l3 ... , l439 sind diejenigen, welche zu einem zweiten Teilbild gehören, während die geradzahligen Abtastlinien l2, l4, ... , l440 jene sind, welche zu einem ersten Teilbild gehören.
• Fig. 2 ist ein Blockdiagramm, welches eine Schaltung zeigt, welche einer Teilbild- bzw. Halbbilddiskriminierung in einer Steuerschaltung zugeordnet ist, welche zur Steuerung einer derartigen Bildanzeigevorrichtung 50 gemäß dem bekannten Stand der Technik verwendet wird. Diese Steuerschaltung umfaßt einen Dekoder/Vertikaltreiber 51, einen Zähler für vertikale Adressen 52 und eine Latch-Schaltung 53 für die Zwecke der Teilbilddiskriminierung. Der Zähler für vertikale Adressen 52 erzeugt synchron mit einem Horizontalsynchronisationssignal H Zähldaten. Der Dekoder/Vertikaltreiber 51 liest Vertikalablenkungsdaten aus, welche den Zähldaten aus einem Speicher (nicht dargestellt) entsprechen, und dekodiert die Vertikalablenkungsdaten, um die dekodierten Daten einer Vertikalablenkungs-Elektrodeneinheit (nicht dargestellt) zur Verfügung zu stellen. Der Zähler für vertikale Adressen 52, welcher durch ein Vertikalsynchronisationssignal Vin rückgesetzt wird, zählt die Pulse des Horizontalsynchronisationssignals H. Die Teilbilddiskriminierung-Latch-Schaltung 53 erhält ein Signal HF, wobei die Zeitsteuerung des Vertikalsynchronisationssignals Vin als Taktsignal eingesetzt wird. Die Teilbilddiskriminierung-Latch- Schaltung 53 erzeugt ein Teilbilddiskriminierung-Ausgangssignal FLD, welches einem LSB- (least significant bit, niederwertigstes Bit) Anschluß des Dekoder/Vertikaltreibers 51 zugeführt wird.
• Fig. 3 ist ein Zeitablaufdiagramm zur Illustration des Betriebes der in Fig. 2 gezeigten Steuerschaltung. In Fig. 3 bezeichnet Sp ein Bildsignal eines ersten Teilbildes und SS bezeichnet das Bildsignal eines zweiten Teilbildes. Das Horizontalsynchronisationssignal H weist ein Pulsintervall von einer horizontalen Abtastperiode auf und das der Teilbilddiskriminierung-Latch-Schaltung 53 zugeführte Signal HF weist ebenfalls ein Pulsintervall einer horizontalen Abtastperiode zum Zweck der Teilbilddiskriminierung auf. Das Einschalttastverhältnis diese Pulssignals HF ist 50%. Das Teilbilddiskriminierung-Ausgangssignal FLD der Latch- Schaltung 53 weist die in Fig. 3 gezeigte Wellenform auf. Va, Vb, Vc und Vd stellen vier unterschiedliche Formen des Vertikalsynchronisationssignals Vin dar. Dabei weisen diese Signale Va bis Vd unterschiedliche Verzögerungszeiten auf, welche beispielsweise auf Variationen der Konstanten der Vertikalhalteschaltung (nicht dargestellt) rückführbar sind. Natürlich sollte eine inverse Verschachtelung oder ein Verschachtelungsstop unabhängig von der Anwendung des Vertikalsynchronisationssignals Vin, welches eine beliebige Verzögerungszeit aufweist, nicht auftreten. Die unter den Wellenformen der Vertikalsynchronisationssignale Va bis Vd aufscheinenden Ziffern bezeichnen die Zählimpulse des Zählers für vertikale Adressen 52.
• Der Betrieb der Steuerschaltung gemäß dem bekannten Stand der Technik zur Steuerung der bekannten Bildanzeigevorrichtung 50 wird nachfolgend unter Bezugnahme auf die Fig. 2 und 3 beschrieben. Für die Zwecke der Beschreibung wird angenommen, daß der Dekoder/Vertikaltreiber 51 derart ausgebildet ist, daß die Darstellung eines Bildes zu dem Zeitpunkt beginnt, zu welchem der Zählstand des Zählers für vertikale Adressen 52 bei "20" liegt.
• Zuerst wird die Beschreibung auf denjenigen Fall gerichtet, bei welchem das Vertikalsynchronisationssignal Vin durch Va dargestellt wird. Im Fall des ersten Teilbildes liegt das Vertikalsynchronisationssignal Va zu einem Zeitpunkt an, zu welchem sich das Signal HF in seinem "L"-Niveau befindet. Als Resultat wird das Teilbilddiskriminier-Ausgangssignal FLD der Latch-Schaltung 53 auf sein "L"-Niveau umgeschaltet. Wenn weiters der Schirm mit der Abtastlinie l2 abgetastet wird, wird ein Bildsignalbereich entsprechend der Zählrate "20" des Zählers der vertikalen Adresse 52 und somit ein Bildsignalbereich auf dem Schirm dargestellt. Ahnlich ist ein Bildsignalbereich dann auf dem Schirm dargestellt, wenn der Schirm mit der Abtastlinie l4 abgetastet wird.
• Im Fall des zweiten Teilbildes liegt das Vertikalsynchronisationssignal Va zu einem Zeitpunkt an, zu welchem sich das Signal HF in seinem "H" -Niveau befindet. Daraus resultierend wird das Teilbilddiskriminierung - Ausgangssignal FLD der Latch-Schaltung 53 auf sein "H"-Niveau umgeschaltet und ein Bildsignalbereich und ein Bildsignalbereich werden seouentiell dargestellt, wenn der Schirm mit den Abtastlinien l1 bzw. l3 abgetastet wird. Ein derartiger Anzeige- bzw. Darstellungsmodus ist in Fig. 4 (a) gezeigt.
• Die Beschreibung wird nun auf den Fall gerichtet, in welchem das Vertikalsynchronisationssignal Vb angewandt wird. Im ersten Fall wird das Teilbilddiskriminierung-Ausgangssignal FLD der Latch-Schaltung 53 in sein "H" -Niveau gebracht und die Bildsignalbereiche und werden seouentiell dargestellt, wenn der Schirm mit den Abtastlinien l1 bzw. l3 abgetastet wird. Andererseits wird im zweiten Teilbild das Teilbilddiskriminierung-Ausgangssignal FLD der Latch- Schaltung 53 in sein "L"-Niveau gebracht und die Bildsignalbereiche und werden sequentiell dargestellt, wenn der Schirm mit den Abtastlinien l2 bzw. l4 abgetastet wird. Eine derartig erzeugte Darstellung ist in Fig. 4 (b) gezeigt.
• Darstellungsarten für den Fall, daß die Vertikalsynchronisationssignale Vc und Vd ähnlich angewandt werden, sind in Fig. 4 (c) bzw. 4 (d) dargestellt.
• Wenn daher das Teilbild in der oben beschriebenen Weise diskriminert wird, kann ein normal verschachteltes Bild unabhängig von dem Wert einer Verzögerung in der Vertikalsynchronisationssignal-Trennschaltung dargestellt werden.
• Wenn in der in der oben beschriebenen Treiberschaltung enthaltenen Teilbildiskriminierschaltung das Vertikalsynchronisationssignal Vin am Dekoder/Vertikaltreiber 51 anliegt, während sich das Niveau des Signals HF ändert, könnte der Dekoder/Vertikaltreiber 51 eine derartige Änderung des Niveaus des Signals HF nicht erkennen oder könnte unfähig sein, das Teilbild festzulegen, woraus eine Anderung seines Ausganges resultieren würde. Daraus resultierend könnte der Dekoder/Vertikaltreiber 51 unfähig sein, den Verschachtelungsvorgang sicher zu stellen oder sein Steuerbetrieb könnte instabil werden.
• Die JP-A-61-261972 (welche der am 20.12.1988 veröffentlichte. US-A-4 792 853 enspricht) offenbart eine Vorrichtung zum Verarbeiten eines Videosignals mit Mitteln zum Trennen von Vertikal- und Horizontalsynchronisationssignalen voneinander und Mitteln zur Diskriminierung von Teilbildnummern des entsprechenden Videosignals unter Verwendung der getrennten Vertikal- und Horizontalsynchronisationssignale sowie Mitteln zur Erzeugung eines Signals, welches eine Teilbildperiode darstellt, wobei die Vorrichtung das Videosignal unter abwechselnder Verwendung des Diskriminierungssignals und des die Teilbildperiode repräsentierenden Signals verarbeitet.
• Aus der JP-A-61-264871 (welche ebenfalls der am 20.12.1988 veröffentlichten US-A-4 792 853 enspricht) ist eine Synchronisation einer Signalschaltung bekannt geworden umfassend eine Synchronisationssignal-Trennschaltung, eine Teilbilddiskriminierschaltung zum Ableiten eines Teilbilddiskriminiersignals aus getrennten Vertikal- und Horizontalsynchronisationssignalen und eine Detektionsschaltung zum Detektieren einer Abnormalität des Teilbilddiskriminiersignals.
ZUSAMMENFASSUNG DER ERFINDUNG
• Im Hinblick auf eine Vermeidung einer derartigen Fehlfunktion oder eines instabilen Betriebes einer Teilbilddiskriminierschaltung gemäß dem Stand der Technik ist es ein Ziel der vorliegenden Erfindung, eine Teilbilddiskriminierschaltung für eine Verwendung in einer Treiberschaltung, welche eine Bildanzeigevorrichtung treibt, zu schaffen, in welcher eine Einziehfunktion zu der Teilbilddiskriminierschaltung gemäß dem bekannten Stand der Technik hinzugefügt wird, um immer einen stabilen Verschachtelungsvorgang sicher zu stellen.
• Das obengenannte Ziel wird durch eine Teilbilddiskrminierschaltung nach den Ansprüchen 1 bzw. 2 erreicht.
• Wie dies aus der obigen Beschreibung der Teilbilddiskriminierschaltung (der Treiberschaltung) gemäß dem bekannten Stand der Technik ersichtlich ist, ist es bekannt, daß selbst die Teilbilddiskriminierschaltung gemäß dem bekannten Stand der Technik stabil funktionieren kann, solange das Vertikalsynchronisationssignal Vin nicht zu einem Zeitpunkt in der Nähe eines Niveauänderungspunktes des Signals HF an den Dekoder gelangt. Die Teilbilddiskriminierschaltung gemäß der vorliegenden Erfindung kann einen stabilen Verschachtelungsvorgang selbst dann sicherstellen, wenn ein Vertikalsynchronisationssignal zu einem Zeitpunkt in der Nähe eines Niveauänderungspunktes des Signals HF an den Dekoder gelangt, da immer ein Vertikalsynchronisationssignal, welches zu einem Zeitpunkt des mittleren Bereiches eines Pulses des Signals HF eingegeben wird, durch die Wähleinrichtung aus sechs Vertikalsynchronisationssignalen, welche durch das Schieberegister geschoben wurden, ausgewählt wird.
• Um andererseits genau unterscheiden zu können, ob ein empfangenes Signal verschachtelt oder nicht verschachtelt ist, ist es notwendig, eine horizontale Abtastperiode in wenigstens sechs Zeitabschnitte zu unterteilen. Wenn daher vorab die Möglichkeit eines Auftretens einer Fehlfunktion der Teilbilddiskriminierschaltung im Bereich zwischen ± 1 liegend abgeschätzt wurde, ist es notwendig, die horizontale Abtastperiode insgesamt in wenigstens sechs Zeitabschnitte zu unterteilen, von welchen drei Zeitabschnitte den nicht verschachtelte. Zustand darstellen, während die verbleibenden drei Zeitabschnltte den verschachtelten Zustand darstellen. Dieses Prinzip wird nachfolgend im Detail beschrieben.
• In einem in einem Fernsehsystem verwendeten Bildsignal weisen die Phase des ersten Teilbildes und jene des zweiten Teilbildes eine Differenz auf, welche der Hälfte der horizontalen Abtastperiode entspricht. Wenn daher das empfangene Signal verschachtelt ist, so wird, wenn das Vertikalsynchronisationssignal zur Zeit t&sub1; im ersten Teilbild eingegeben wird, das Vertikalsynchronisationssignal zur Zeit t&sub1; +1/2H im zweiten Teilbild eingegeben, wobei H das Pulsi.tervall einer horizontalen Abtastperiode bezeichnet.
• Damit ein derartiger Zeitpunkt der Eingabe des Vertikalsynchronisationssignals ordnungsgemäß von einer Gatterschaltung detektiert wird, ist ein bestes Verfahren zur Detektion der Taktung der Eingabe des Vertikalsynchronisationssignals jenes, die horizontale Abtastperiode H in beispielsweise sechs Zeitabschnitte zu zerlegen und das Vertikalsynchronisationssignal zu einem Zeitpunkt einzugeben, welcher im wesentlichen die Mitte des zweiten Zeitabschnittes und jene des fünften Zeitabschnittes darstellt. Dies deshalb, da der gewünschte stabile Zeitpunkt der Eingabe des Vertikalsynchronisationssignals unter Verwendung des Pulssignals H detektiert werden kann, welches die Basis für die Bestimmung der Taktung in einer horizontalen Abtastperiode liefert, während jegliche mögliche Fehlfunktion der Teilbilddiskriminierschaltung in Betracht gezogen wird.
• Wenn andererseits das empfangene Signal nicht verschachtelt ist, kann das Vertikalsynchronisationssignal für das erste und das zweite Teilbild im wesentlichen zum selben Zeitpunkt in einer horizontalen Abtastperiode angelegt werden.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
• Fig. 1 ist eine schematische Drauf sicht zur Darstellung der Anordnung der Abtastlinien zum Abtasten des Bildschirmes einer Bildanzeigevorrichtung.
• Fig. 2 ist ein Blockdiagrarnm einer in einer Treiberschaltung verwendeten Teilbilddiskriminierschaltung, welche Treiberschaltung zum Treiben der in Fig. 1 gezeigten Bildanzeigevorrichtung verwendet wird.
• Fig. 3 ist ein Taktungs-Schaubild zur Darstellung der Betriebsweise der in Fig. 2 gezeigten Teilbilddiskriminierschaltung gemäß dem bekannten Stand der Technik.
• Fig. 4 ist ein Diagramm, welches unterschiedliche Bilddarstellungsarten zeigt, welche sich aufgrund von Anderungen in der Phase der Vertikalsynchronisationspulse ändern.
• Fig. 5 ist ein Blockdiagramm einer bevorzugte. Ausführungsform einer Teilbilddiskriminierschaltung gemäß der vorliegenden Erfindung.
• Fig. 6 ist ein Taktungs-Schaubild zur Illustration der Betriebsweise der in Fig. 5 gezeigten Teilbilddiskriminierschaltung gemäß der vorliegende. Erfindung.
• Fig. 7a ist ein Diagramm zur Illustration des Statusübergangs in der in Fig. 5 gezeigten Statuseinrichtung.
• Fig. 7b ist ein Blockdiagramm, welches im Detail die Struktur des Schieberegisters und der Wähleinrichtung zeigt, welche in Fig. 5 gezeigt sind.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
• Eine bevorzugte Ausführungsform der Teilbilddiskriminierschaltung gemäß der vorliegenden Erfindung wird nachfolgend unter Bezugnahme auf die Fig. 5 bis 7b beschrieben.
• Fig. 5 ist ein Blockdiagramm der die vorliegende Erfindung darstellenden Teilbilddiskriminierschaltung. Bezugnehmend auf Fig. 5 umfaßt die Teilbilddiskriminierschaltung ein 6- bit-Schieberegister 11, eine Wähleinrichtung 12, eine Latch- Schaltung 13, einen Dekoder 14, eine Statuseinrichtung 15, einen Zähler für vertikale Adressen 16 und einen Dekoder für vertikale Adressen/Vertikaltreiber 17. Das Schieberegister 11 weist eine Struktur auf, wie dies beispielsweise in Fig. 7b gezeigt ist.
• Die Teilbilddiskriminierschaltung und die Vertikaltreiberschaltung, welche die obige Struktur aufweisen, werden nachfolgend unter Bezugnahme auf Fig. 6 mehr im Detail beschrieben.
• Wie in Fig. 6 gezeigt, wird eine horizontale Abtastperiode gleichmäßig in sechs Zeitabschnitte Φ&sub0;, Φ&sub1;, ... , Φ&sub5; unterteilt und jeder der sechs Zeitabschnitte wird durch die Verwendung einer Kombination von 3-bit Signalen HF0, HF1 und HF2 identifiziert. Diese Signale HF0, HF1 und HF2 können dadurch erhalten werden, daß ein Oszillator-Ausgangssignal, welches eine höhere Frequenz als die horizontale Frequenz aufweist, einem Zähler (nicht dargestellt) zugeführt wird und das Ausgangssignal des Zählers dekodiert wird. Die sechs einzelnen Zeitabschnitte, welche durch Unterteilen der horizontale. Abtastperiode erhalten werden, werden mit Φ&sub0;, Φ&sub1;, ... , Φ&sub5; bezeichnet, wie dies oben beschrieben wurde. Eine Pulsfolge CK, welche jeweils einen Puls in jedem der sechs Zeitabschnitte aufweist, wird gemeinsam mit dem Vertikalsynchronisationssignals Vin dem Schieberegister 11 zugeführt und das Vertikalsynchronisationssignal Vin wird geschoben, um die sechs Arten von Vertikalsynchronisationssignalen Va, Vb, Vc, Vd, Ve und Vf synchron mit der Eingabe der Pulsfolge CK zu bilden. Diese Eingabe der Pulfolge CK kann auch mit Mitteln produziert werden, welche den Mitteln zur Erzeugung der Signale HF0 bis HF2 ähnlich sind.
• Die sechs Vertikalsynchronisationssignale Va, Vb, Vc, Vd, Ve und Vf werden an sechs Eingabe-Anschlüsse S&sub1;, S&sub2;, S&sub3;, S&sub4;, S&sub5; bzw. S&sub6; der Wähleinrichtung 12 angelegt und eines dieser Vertikalsynchronisationssignale Va bis Vf wird ausgewählt, um als Ausgangssignal VOUT der Wähleinrichtung 12 zu erscheinen. Diese Auswahl eines der sechs Vertikalsynchronisationssignale Va bis Vf wird durch die Statuseinrichtung 15 bestimmt, welche sechs Betriebszustände bzw. -arten &sub1;, &sub2;, &sub3;, &sub4;, &sub5; und &sub6; einnehmen kann. In Abhängigkeit vom Anliegen eines der durch die Wähleinrichtung 12 ausgewählten Vertikalsynchronisationssignals sperrt die Latch-Schaltung 13 die 3-bit-Signale HF0 bis HF2. Wenn die Statuseinrichtung 15 die Betriebsart &sub1; einnimmt, wählt die Wähleinrichtung das an ihrem Eingangs-Anschluß S&sub1; anliegende Vertikalsynchronisationssignal Va aus. Wenn die Statuseinrichtung in ähnlicher Weise die Betriebsarten &sub2;, &sub3;, &sub4;, &sub5; und &sub6; einnimmt, so werden die an den Eingabe-Anschlüsse. S&sub2;, S&sub3;, S&sub4;, S&sub5; und S&sub6; der Wähleinrichtung 12 anliegenden Vertikalsynchronisationssignale Vb, Vc, Vd, Ve und Vf ausgewählt. Der Dekoder 14 dekodiert die Ausgangssignale der Latch- Schaltung 13 und erzeugt ein Ausgangssignal, welches die Statuseinrichtung 15 steuert. Der Dekoder 14 erzeugt auch ein Teilbilddiskriminier-Ausgangssignal FLD. Auf der Basis des Ausgangssignals des Dekoders 14 steuert die Statuseinrichtung 15 die Umschaltung zwischen den Eingangs-Anschlüssen S&sub1; bis S&sub6; der Wähleinrichtung 12. Der Zähler für vertikale Adressen 16 und der Dekoder für vertikale Adressen/Vertikaltreiber 17 sind ähnlich den in Fig. 2 gezeigten ausgebildet.
• Zuerst wird eine Beschreibung auf den Fall gerichtet, in welchem der Zeitpunkt des Anliegens des ausgewählten Vertikalsynchronisationssignals Vout dem Zeitabschnitt Φ&sub0; (HF0 = "L", HF1 = "L", HF2 = "L"), das ist Φ&sub0; (0, 0, 0) oder dem Zeitabschnitt Φ&sub3; (HF0 = "H", HF1 = "H", HF2 = "L") , das ist Φ&sub3; (1, 1, 0) entspricht. In diesem Fall wird der Status der Statuseinrichtung 15 geändert oder um den Zustand "1" durch die Funktion des Dekoders 14 erhöht. Wenn sich die Statuseinrichtung 15 bereits in dem Zustand &sub6; befindet, tritt in diesem Fall der Übergang von dem Zustand &sub6; in den Zustand &sub4; auf. Es besteht daher eine sehr große Wahrscheinlichkeit, daß der Zeitpunkt des Anliegens des Vertikalsynchronisationssignals Vout, welches das nächste Mal ausgewählt werden wird, dem in Fig. 6 gezeigte. Zeitabschnitt Φ&sub4; oder Φ&sub1; entsprechen wird. Derart wird das nächste Mal das Vertikalsynchronisationssignals Va oder Vd gewählt werden.
• Wenn andererseits der Zeitpunkt des Anliegens des ausgewählten Vertikalsynchronisationssignals Vout dem Zeitabschnitt Φ&sub1; (1, 0, 0) oder dem Zeitabschnitt Φ&sub4; (0, 0, 1) entspricht, so wird der Dekoder 14 nicht im Sinne einer Anderung des Zustands der Statuseinrichtung 15 wirksam werden. Es besteht daher eine sehr hohe Wahrscheinlichkeit, daß der Zeitpunkt des Anliegens des Vertikalsynchronisationssignals Vout, welches das nächste Mal ausgewählt wird, dem in Fig. 6 gezeigten Zeitabschnitt Φ&sub4; oder Φ&sub1; entsprechen wird.
• Wenn der Zeitpunkt des Anliegens des ausgewählten Vertikalsynchronisationssig.als Vout dem Zeitabschnitt Φ&sub2; (0, 1, 0) oder Φ&sub5; (1, 0, 1) entspricht, so wird der Status der Statuseinrichtung 15 um den Zustand "1" durch die Funktion des Dekoders 14 vermindert. Wenn sich die Statuseinrichtung 15 bereits in dem Zustand &sub1; befindet, tritt in diesem Fall der Übergang von dem Zustand &sub1; in den Zustand &sub3; auf. Es besteht daher eine sehr große Wahrscheinlichkeit, daß der Zeitpunkt des Anliegens des Vertikalsynchronisationssignals Vout, welches das nächste Mal ausgewählt wird, dem in Fig. 6 gezeigten Zeitabschnitt Φ&sub4; oder Φ&sub1; entspreche. wird. In der oben beschriebenen Weise wird unabhängig vom Zeitpunkt des Anliegens des Vertikalsynchronisationssignals Vin beim ausgewählten Vertikalsynchronisationssignal Vout bewirkt werden, daß es den Zeitpunkt entsprechend dem Zeitabschnitt Φ&sub1; oder Φ&sub4; aufweist, in welchem das Teilbild stabil diskriminiert werden kann.
• Fig. 7a zeigt den Zustandsübergang der Statuseinrichtung 15 und Fig. 7b zeigt die detaillierte Struktur des Schieberegisters 11 und der Wähleinrichtung 12.
• Das Teilbilddiskriminiersignal FLD für das Niveau "L" wird vom Dekoder 14 erzeugt, wenn das gewählte Vertikalsynchronisationssignal Vout den Zeitpunkt entsprechend den Zeitabschnitten Φ&sub0;, Φ&sub1; oder Φ&sub2; aufweist, während das Teilbilddiskriminiersignal FLD für das Niveau "H" erzeugt wird, wenn das gewählte Vertikalsynchronisationssignal Vout den Zeitpunkt entsprechend den Zeitabschnitten Φ&sub3;, Φ&sub4; oder Φ&sub5; aufweist.
• Die Funktionsweise des Zählers für vertikale Adressen 16 und des Dekoders für vertikale Adressen/Vertikaltreibers 17 sind ähnlich jener des Zählers für vertikale Adressen 52 und des Dekoders/Vertikaltreibers 51, wie sie in Fig. 2 gezeigt sind.
• Aus der vorangehenden Beschreibung wird ersichtlich, daß in der Teilbilddiskriminierschaltung gemäß der vorliegende. Erfindung das durch die Wähleinrichtung ausgewählte, stabile Vertikalsynchronisationssignal für die Teilbilddiskriminierung gewählt wird, so daß jegliche Fehlfunktion als auch jegliche instabile Betriebsweise der Teilbilddiskriminierschaltung unabhängig vom Zeitpunkt des Anliegens des Vertikalsynchronisationssignals vollkommen vermieden werden kann.

Claims (2)

1. Teilbilddiskriminierschaltung, gekennzeichnet durch ein Schieberegister (11) von mindestens 6 bit zum Schieben eines eingehenden Vertikalsynchronisationssignals (Vin) um einen bis mindestens sechs Impulse mit unterschiedlichen Phasen innerhalb einer horizontalen Abtastperiode und mit mindestens sechs Ausgangsanschlüssen, von denen entsprechende Signale (Va-Vf) ausgegeben werden;

eine Wähleinrichtung (12) zum Auswählen eines der Ausgangsanschlüsse (S&sub1;-S&sub6;) um eines der Signale (Va-Vf) an den Anschlüssen (S&sub1;-S&sub6;) als ein von dem Schieberegister (11) geschobenes Ausgangs-Vertikalsynchronisationssignal (Vout) herauszunehmen;

einen Phasendetektor (13), der die Phase des von der Wähleinrichtung ausgewählten Vertikalsynchronisationssignals (Vout) erfaßt, um zu bestimmen, welches der Signale (Va-Vf) an den Anschlüssen (S&sub1;-S&sub6;) als das Ausgangs-Vertikalsynchronisationssignal (Vout) genommen wird; und

einen Dekoder (14) und eine Statuseinrichtung (15) zum Ausführen der Teilbilddiskriminierung und zum weiteren Verändern der Auswahl des einen der Anschlüsse (S&sub1;-S&sub6;) durch die Wähleinrichtung entsprechend der von der Wähleinrichtung gewählten Phase des Vertikalsynchronisationssignals.

2. Teilbilddiskriminierungsschaltung, gekennzeichnet durch

ein Schieberegister (11), das als Eingangssignale ein Vertikalsynchronisationssignal und ein Taktsignal in der Form einer Impulskette mit mindestens n ≥ 6 Impulsen innerhalb einer horizontalen Abtastperiode und mit einem Impulsintervall einer vorbestimmten Zeitspanne empfängt, wobei das Schieberegister das Eingangs-Vertikalsynchronisationssignal synchron mit dem Taktsignal verschiebt, um dadurch n phasenverschobene Versionen des Synchronisationssignals mit einer der vorbestimmten Zeitspanne entsprechenden Phasendifferenz zu erzeugen;

eine Wähleinrichtung (12), die als Eingangssignale die n phasenverschobenen Versionen der von dem Schieberegister erzeugten Vertikalsynchronisationssignale empfängt, eines der phasenverschobenen Versionen des Vertikalsynchronsiationssignals auswählt und die ausgewählte phasenverschobene Version des Vertikalsynchronisationssignals als ein Referenz-Vertikalsynchronisationssignal abgibt;

eine Latch-Schaltung (13), die als Einangssignale das von der Wähleinrichtung abgegebene Referenz-Vertikalsynchronisations signal und durch gleichmäßiges Teilen einer horizontalen Abtastperiode durch n erhaltene, die individuellen Zeitabschnitte anzeigende Informationssignale empfängt, wobei die Latch-Schaltung ein Latch-Ausgangssignal erzeugt, das anzeigt, in welchem der n Zeitabschnitte das Referenz-Vertikalsynchronisationssignal eingegeben worden ist; und

einen Dekoder (14) der als Eingangssignal das Latch-Ausgangssignal von der Latch-Schaltung (13) empfängt und dann, wenn das Latch-Ausgangssignal nicht einen ersten oder einen zweiten vorbestimmten Zeitabschnitt unter den n Zeitabschnitten anzeigt, ein derartiges Steuersignal zum Steuern der Auswahl der Wähleinrichtung erzeugt, daß das Latch-Ausgangssignal den ersten oder den zweiten vorbestimmten Zeitabschnitt anzeigt, wobei der Dekoder die Teilbilddiskriminierung abhängig davon ausführt, in welchem des ersten und des zweiten vorbestimmten Zeitabschnitts das Referenz-Vertikalsynchronisationssignal nach der Anzeige des Latch-Ausgangssignals eingegeben worden ist, und als Ergebnis der Teilbilddiskriminierung ein Teilbilddiskriminierungssignal erzeugt.