JPH0455890A - 画像データ制御装置及び表示システム - Google Patents
画像データ制御装置及び表示システムInfo
- Publication number
- JPH0455890A JPH0455890A JP2167641A JP16764190A JPH0455890A JP H0455890 A JPH0455890 A JP H0455890A JP 2167641 A JP2167641 A JP 2167641A JP 16764190 A JP16764190 A JP 16764190A JP H0455890 A JPH0455890 A JP H0455890A
- Authority
- JP
- Japan
- Prior art keywords
- display
- image data
- data
- display mode
- color
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
- G06F3/1475—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels with conversion of CRT control signals to flat panel control signals, e.g. adapting the palette memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0464—Positioning
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2074—Display of intermediate tones using sub-pixels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の分野〕
本発明は、表示システム、特にメモリ性をもつ強誘電性
液晶を用いた表示システムにおける画像データ制御装置
に関する。
液晶を用いた表示システムにおける画像データ制御装置
に関する。
最近、パーソナルコンピュータ（ＰＣ）やワークステー
ション（ＷＳ）などで要求される液晶表示システムは、
年々大画面、高解像度化しており、在来のＰＳやＷＳと
の互換性も要求されている。
ション（ＷＳ）などで要求される液晶表示システムは、
年々大画面、高解像度化しており、在来のＰＳやＷＳと
の互換性も要求されている。
一般に拡く使用されているＩＢＭ社％ＰＣ／ＡＴ機を例
に挙げると表示システムに利用される表示モードとして
は、ＩＢＭ社製ＣＧＡ （Ｃｏｌｏｒ Ｇｒａｐｈｉ
ｃｓＡｒｒａｙ）、ＥＧＡ （Ｅｎｈａｎｃｅｄ Ｇｒ
ａｐｈｉｃｓ Ａｒｒａｙ）、ＶＧＡ （Ｖｉｄｅｏ
Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）や８５１４／Ａな
どの画像用アダプタ仕様があり、それぞれ解像度や表示
可能な色の数が相違している。
に挙げると表示システムに利用される表示モードとして
は、ＩＢＭ社製ＣＧＡ （Ｃｏｌｏｒ Ｇｒａｐｈｉ
ｃｓＡｒｒａｙ）、ＥＧＡ （Ｅｎｈａｎｃｅｄ Ｇｒ
ａｐｈｉｃｓ Ａｒｒａｙ）、ＶＧＡ （Ｖｉｄｅｏ
Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）や８５１４／Ａな
どの画像用アダプタ仕様があり、それぞれ解像度や表示
可能な色の数が相違している。
この様な表示モードを１つの表示システムで表示可能に
したものとしては、例えばＣＲＴ （ＣａｔｈｏｄｅＲ
ａｙ Ｔｕｂｅ）表示システムであるＮＥＣ社製”Ｍｕ
ｌｔｉｓｙｎｃ■”Ｍ ｕ Ｉ ｔ ｉ ｓ ｙ ｎ
ｃ ３ Ｄ″ Ｍｕｌｔｉｓｙｎｃ ４Ｄ”や“Ｍ
ｕ １ ｔ ｉ ｓ ｙ ｎ ｃ ５ Ｄ”などが
知られているが、ラップ・トップ型のＰＣやＷＳを実現
しうる液晶表示システムにおいては、多種の表示モード
を１つの表示システムで表示可能とするには難しい問題
点があった。
したものとしては、例えばＣＲＴ （ＣａｔｈｏｄｅＲ
ａｙ Ｔｕｂｅ）表示システムであるＮＥＣ社製”Ｍｕ
ｌｔｉｓｙｎｃ■”Ｍ ｕ Ｉ ｔ ｉ ｓ ｙ ｎ
ｃ ３ Ｄ″ Ｍｕｌｔｉｓｙｎｃ ４Ｄ”や“Ｍ
ｕ １ ｔ ｉ ｓ ｙ ｎ ｃ ５ Ｄ”などが
知られているが、ラップ・トップ型のＰＣやＷＳを実現
しうる液晶表示システムにおいては、多種の表示モード
を１つの表示システムで表示可能とするには難しい問題
点があった。
特に、強誘電性液晶を用いた表示システムでは、ＣＲＴ
表示システムの場合と比較して、表示色及び解像度に関
して下達する様な配慮を必要とし、ＣＲＴ表示システム
との互換性を低くしていた。
表示システムの場合と比較して、表示色及び解像度に関
して下達する様な配慮を必要とし、ＣＲＴ表示システム
との互換性を低くしていた。
（１）表示色に関して：
強誘電性液晶素子は、クラークらの米国特許第４３６７
９２４号公報などに開示されている様に双安定な配向状
態、つまり２値の表示状態が実現される。
９２４号公報などに開示されている様に双安定な配向状
態、つまり２値の表示状態が実現される。
言い換えば、印加電圧制御などによる階調表現が難しい
面がある。この様な２値化表示素子で階調表示を実現す
るには、白と黒のドツト数の比率を変えることによって
階調表示（面積階調表示）が実現される。
面がある。この様な２値化表示素子で階調表示を実現す
るには、白と黒のドツト数の比率を変えることによって
階調表示（面積階調表示）が実現される。
これに対し、一般の表示モードではＣＲＴ表示システム
が１つのドツトに対して階調に応じた輝度で発光する様
に設計されている（輝度階調）。
が１つのドツトに対して階調に応じた輝度で発光する様
に設計されている（輝度階調）。
従って、表示色が異なる各種の表示モードを強誘電性液
晶表示システムで表示させる場合には、輝度階調を採用
できないため表示モード毎に応じて強誘電性液晶表示シ
ステム毎に階調情報を面積階調表示方式に変更する必要
があった。
晶表示システムで表示させる場合には、輝度階調を採用
できないため表示モード毎に応じて強誘電性液晶表示シ
ステム毎に階調情報を面積階調表示方式に変更する必要
があった。
（２）解像度に関して・
ある解像度（例えば、６４０Ｘ４８０ピクセル）の強誘
電性液晶表示システムに、ＣＲＴ表示システムで用いら
れている表示モードを適用する際、この解像度より低い
解像度の表示モード（例えば３２０×２００ピクセル）
の場合では、ピクセルに余りを発生したり、或は上述の
解像度より高い解像度の表示モード、例えば７２０Ｘ４
．ＯＯビクセルの場合では、横方向でピクセルに不足を
発生する。この様な場合には、画像情報を縦方向又は横
方向に沿って伸張や圧縮する必要があった。
電性液晶表示システムに、ＣＲＴ表示システムで用いら
れている表示モードを適用する際、この解像度より低い
解像度の表示モード（例えば３２０×２００ピクセル）
の場合では、ピクセルに余りを発生したり、或は上述の
解像度より高い解像度の表示モード、例えば７２０Ｘ４
．ＯＯビクセルの場合では、横方向でピクセルに不足を
発生する。この様な場合には、画像情報を縦方向又は横
方向に沿って伸張や圧縮する必要があった。
また、強誘電性液晶パネルは、メモリ効果があるため、
上述した表示モードの切換え時に発生するボーダ一部に
おける切換え前の表示状態が消去されずに残像として表
示される問題点があった。
上述した表示モードの切換え時に発生するボーダ一部に
おける切換え前の表示状態が消去されずに残像として表
示される問題点があった。
本発明の目的は、ＣＲＴ表示システムとの互換性を向上
させた液晶表示システム、特に強誘電性液晶表示システ
ムを提供することにある。
させた液晶表示システム、特に強誘電性液晶表示システ
ムを提供することにある。
本発明の別の目的は、ＣＲＴ表示システムとの互換性を
向上させた画像情報の制御システムを提供することにあ
る。
向上させた画像情報の制御システムを提供することにあ
る。
本発明は、第１に
８３画像データを出力する第１９手段、ｂ１本体側から
の表示モードを識別する第２の手段、及び ｃ、識別した表示モードに応じて、画像データを変換処
理する第３の手段、 を有する画像データ制御装置並びにこれを用いた表示シ
ステム； 第２に ８５画像データを出力する第１９手段、ｂ１本体側から
の表示モードを識別する第２の手段、 ｃ、第１９手段からカラーデータを読み出す第３の手段
、及び ｄ、識別した表示モードに応じて、カラーデータを変換
処理する第４の手段、 を有する画像データ制御装置並びにこれを用いた表示シ
ステム； 第３に ８９画像データを出力する第１９手段、ｂ５本体側から
の表示モードを識別する第２の手段、 ｃ、第１９手段からカラーデータを読み出す第３の手段
、 ６０画像データをオン・オフ信号に変換する第４の手段
、及び ｅ、識別した表示モードに応じて、カラーデータを変換
処理する第５の手段、 を有する画像データ制御装置並びにこれを用いた表示シ
ステム である。
の表示モードを識別する第２の手段、及び ｃ、識別した表示モードに応じて、画像データを変換処
理する第３の手段、 を有する画像データ制御装置並びにこれを用いた表示シ
ステム； 第２に ８５画像データを出力する第１９手段、ｂ１本体側から
の表示モードを識別する第２の手段、 ｃ、第１９手段からカラーデータを読み出す第３の手段
、及び ｄ、識別した表示モードに応じて、カラーデータを変換
処理する第４の手段、 を有する画像データ制御装置並びにこれを用いた表示シ
ステム； 第３に ８９画像データを出力する第１９手段、ｂ５本体側から
の表示モードを識別する第２の手段、 ｃ、第１９手段からカラーデータを読み出す第３の手段
、 ６０画像データをオン・オフ信号に変換する第４の手段
、及び ｅ、識別した表示モードに応じて、カラーデータを変換
処理する第５の手段、 を有する画像データ制御装置並びにこれを用いた表示シ
ステム である。
第１図は、本発明の表示システムを示すブロック図で、
強誘電性液晶（ＦＬＣ）を用いた表示ユニット部１、グ
ラフィックス・コントローラ部２とＩＢＭ社製ＰＣ／Ａ
Ｔ機などのホストＣＰＵ （ＣｅｎｔｒａｌＰｒｏｃｅ
ｓｓｉｎｇ Ｕｎｉｔ） ３によって構成されている
。
強誘電性液晶（ＦＬＣ）を用いた表示ユニット部１、グ
ラフィックス・コントローラ部２とＩＢＭ社製ＰＣ／Ａ
Ｔ機などのホストＣＰＵ （ＣｅｎｔｒａｌＰｒｏｃｅ
ｓｓｉｎｇ Ｕｎｉｔ） ３によって構成されている
。
表示パネル１１は、走査電極１０２４本、情報電極２ｂ
、０本（情報電極２本につきｌピクセル）をマトリクス
上に配し、配向処理を施した２枚のガラス板との間に強
誘電性液晶（ＦＬＣ）を封入したもので、走査線はアド
レス・デコーダ１２１とコモン・ドライバ回路１２２を
備えた走査電極駆動回路１２、情報線はシフトレジスタ
１３１、ラインメモリ１３２とセグメント・ドライバ回
路ｌ１３を備えた情報電極駆動回路１３にそれぞれ接続
されている。また、１絵素（ピクセル）は第１図に示す
ように３２の面積比に分割された２ビツト／ピクセル構
成をとっており、ｌピクセル当り４レベルの階調表示を
実現している。
、０本（情報電極２本につきｌピクセル）をマトリクス
上に配し、配向処理を施した２枚のガラス板との間に強
誘電性液晶（ＦＬＣ）を封入したもので、走査線はアド
レス・デコーダ１２１とコモン・ドライバ回路１２２を
備えた走査電極駆動回路１２、情報線はシフトレジスタ
１３１、ラインメモリ１３２とセグメント・ドライバ回
路ｌ１３を備えた情報電極駆動回路１３にそれぞれ接続
されている。また、１絵素（ピクセル）は第１図に示す
ように３２の面積比に分割された２ビツト／ピクセル構
成をとっており、ｌピクセル当り４レベルの階調表示を
実現している。
デイスプレィ・コントローラ１７は、グラフィックス・
コントローラ２からの表示データＰＤＯ〜７を受は取り
、走査電極駆動回路１２及び情報電極駆動回路１３を制
御する。
コントローラ２からの表示データＰＤＯ〜７を受は取り
、走査電極駆動回路１２及び情報電極駆動回路１３を制
御する。
グラフィックス・コントローラ２は、ホストＣＰＵ３か
ら見て、ＣＲＴ表示システムに対して完全な互換可能と
なる必要性から、ＣＲＴ表示システムで用いられている
グラフィックス・カード（ここでは、例としてＩＢＭ社
製グラフィックス・サブシステムの１つであるＶＧＡカ
ード）２１そのものに、表示モードを識別する為のモー
ド識別レジスタ２２、カラーパレット２１２のカラーデ
ータを読み取る為のデュアルポートＲＡＭ２３、ＦＬＣ
のためのデータに変換するデータ変換バレッ１−ＲＡＭ
２４、及び表示の全体制御の為のマイクロプロセッサで
あるワンチップ・マイコン２５を付加する形で構成され
ており、このワンチップ・マイコン２５はホストＣＰＵ
３と表示ユニットｌとの間の画像データの管理や表示タ
イミングなどを制御している。
ら見て、ＣＲＴ表示システムに対して完全な互換可能と
なる必要性から、ＣＲＴ表示システムで用いられている
グラフィックス・カード（ここでは、例としてＩＢＭ社
製グラフィックス・サブシステムの１つであるＶＧＡカ
ード）２１そのものに、表示モードを識別する為のモー
ド識別レジスタ２２、カラーパレット２１２のカラーデ
ータを読み取る為のデュアルポートＲＡＭ２３、ＦＬＣ
のためのデータに変換するデータ変換バレッ１−ＲＡＭ
２４、及び表示の全体制御の為のマイクロプロセッサで
あるワンチップ・マイコン２５を付加する形で構成され
ており、このワンチップ・マイコン２５はホストＣＰＵ
３と表示ユニットｌとの間の画像データの管理や表示タ
イミングなどを制御している。
第２図は、本発明で用いたグラフィックス・コントロー
ラ２のブロック回路図である。第２図に示す回路は、Ｃ
ＲＴ表示システムで標準的に利用されているＶＧＡコン
トローラ◆チップ２１１、カラーパレット２１２とフレ
ームバッファとして用いるＶ Ｒ，Ａ Ｍ（又はＤＲＡ
Ｍ）２１３とて構成したグラフィックス・カード２１を
備えている。さらに、第２図に示す回路は、ＶＧＡコン
トローラ・チップ２１１における表示モードを識別する
ためのモード識別レジスタ２２ （ＶＧＡ のｌ１０Ｌ
／ シ７り）、カラーパレット２１２に書込まれたカラ
ーデータ（Ｒ・赤、Ｇ：緑、Ｂ：青、各６ビツト）を読
み出すためのデュアルポートＲＡＭ２３ （このデュア
ルポートＲ，Ａ Ｍ２３は読み出し専用バッファとして
用いられる）、モード識別レジスタ２２とデュアルポー
トＲＡＭ２３とに対する書込み信号を検知し、保持する
ＷＲフラグ２６、ＤＲＡＭ（ＤＲＡＭ）２１．３からの
ピクセル・データを面積階調データに変換するデータ変
換パレットＲＡＭ２４、データ変換パレットＲＡＭ２４
からの画像データを表示ユニット１に転送するための出
力フォーマットに変換するためのピクセルセレクタ２７
、及び表示モードに応じてカラーパレット２１３からの
カラーデータをＦＬＣのために変換したデータをデータ
変換パレットＲＡＭ２４に設定したり、表示ユニット１
の側にフラグ（モードフラグ）によって表示モード情報
を送ることを指示するワンチップ・マイコン２５を備え
ている。
ラ２のブロック回路図である。第２図に示す回路は、Ｃ
ＲＴ表示システムで標準的に利用されているＶＧＡコン
トローラ◆チップ２１１、カラーパレット２１２とフレ
ームバッファとして用いるＶ Ｒ，Ａ Ｍ（又はＤＲＡ
Ｍ）２１３とて構成したグラフィックス・カード２１を
備えている。さらに、第２図に示す回路は、ＶＧＡコン
トローラ・チップ２１１における表示モードを識別する
ためのモード識別レジスタ２２ （ＶＧＡ のｌ１０Ｌ
／ シ７り）、カラーパレット２１２に書込まれたカラ
ーデータ（Ｒ・赤、Ｇ：緑、Ｂ：青、各６ビツト）を読
み出すためのデュアルポートＲＡＭ２３ （このデュア
ルポートＲ，Ａ Ｍ２３は読み出し専用バッファとして
用いられる）、モード識別レジスタ２２とデュアルポー
トＲＡＭ２３とに対する書込み信号を検知し、保持する
ＷＲフラグ２６、ＤＲＡＭ（ＤＲＡＭ）２１．３からの
ピクセル・データを面積階調データに変換するデータ変
換パレットＲＡＭ２４、データ変換パレットＲＡＭ２４
からの画像データを表示ユニット１に転送するための出
力フォーマットに変換するためのピクセルセレクタ２７
、及び表示モードに応じてカラーパレット２１３からの
カラーデータをＦＬＣのために変換したデータをデータ
変換パレットＲＡＭ２４に設定したり、表示ユニット１
の側にフラグ（モードフラグ）によって表示モード情報
を送ることを指示するワンチップ・マイコン２５を備え
ている。
第１図及び第２図で用いた信号は、表１のとおりである
。
。
表 １
表
Ｉ （つづき）
以下、図面にしたがって、その動作を説明する。
（］）ＶＧＡカード２１（グラフィックス・カート２１
）第２図において、点線で囲まれている部分は、ホスト
ＣＰＵ３から見て、表示ユニットｌがＦＬＣであること
を全く意識させないようにする（ＣＲＴ表示システムに
対して完全互換可能である）ために、般にＣＲＴ表示シ
ステムの場合におけるＶＧＡカードとして動作する部分
である。ＶＧＡコントローラチップ２１１は、ＶＧＡカ
ード２１の機能全体を制御するＬＳＩであり、その内部
は表示制御部、グラフィック制御部、シーケンサ制御部
、アトリヒュート制御部の４つの制御部により構成され
ている。さらに各制御部には多数の内部レジスタが配置
されており、ホストＣＰＵ３のＩ１０ポート・アドレス
からアクセスされる。ホストＣＰＵ３は、各表示モード
に応じてこれらのレジスタ群を制御することで、水平／
垂直同期信号やブランク信号など各種制御信号のタイミ
ング設定やカラーパレット２１２へのカラーデータの設
定などを行う。また、ＶＧＡカードの仕様として、ホス
トＣＰＵ３は、ＶＧＡコントローラチップ２１１の内部
レジスタの内容を設定するだけでなく、逐次リードバッ
クする（読み出す）ことが出来ることになっている。従
って、このＶＧＡカード２１は、ホストＣＰＵ３の側か
ら、常にリード／ライト出来る状態に設定している。
）第２図において、点線で囲まれている部分は、ホスト
ＣＰＵ３から見て、表示ユニットｌがＦＬＣであること
を全く意識させないようにする（ＣＲＴ表示システムに
対して完全互換可能である）ために、般にＣＲＴ表示シ
ステムの場合におけるＶＧＡカードとして動作する部分
である。ＶＧＡコントローラチップ２１１は、ＶＧＡカ
ード２１の機能全体を制御するＬＳＩであり、その内部
は表示制御部、グラフィック制御部、シーケンサ制御部
、アトリヒュート制御部の４つの制御部により構成され
ている。さらに各制御部には多数の内部レジスタが配置
されており、ホストＣＰＵ３のＩ１０ポート・アドレス
からアクセスされる。ホストＣＰＵ３は、各表示モード
に応じてこれらのレジスタ群を制御することで、水平／
垂直同期信号やブランク信号など各種制御信号のタイミ
ング設定やカラーパレット２１２へのカラーデータの設
定などを行う。また、ＶＧＡカードの仕様として、ホス
トＣＰＵ３は、ＶＧＡコントローラチップ２１１の内部
レジスタの内容を設定するだけでなく、逐次リードバッ
クする（読み出す）ことが出来ることになっている。従
って、このＶＧＡカード２１は、ホストＣＰＵ３の側か
ら、常にリード／ライト出来る状態に設定している。
（２）表示モードの識別と表示形態
ＦＬＣを用いた表示ユニットｌの上に、破綻なく全ての
表示モードの表示を行うためには、ホストＣＰＵ３の側
で選択される表示モードに応じて、後述する従来のＣＲ
Ｔ表示システムで用いられていたカラーデータを変換処
理することや、表示ユニット１の側にモードフラグの送
出を行う必要がある。
表示モードの表示を行うためには、ホストＣＰＵ３の側
で選択される表示モードに応じて、後述する従来のＣＲ
Ｔ表示システムで用いられていたカラーデータを変換処
理することや、表示ユニット１の側にモードフラグの送
出を行う必要がある。
このため、グラフィックス・コントローラ２内に表示モ
ードを認識する手段が必要となる。この表示モードを認
識するために設けられたのが、第２図内のＶＧＡ−Ｉ１
０レジスタ（モード識別レジスタ２２）である。前述の
ようにホストＣＰＵ３は、表示モードに応じて、ＶＧＡ
コントローラチップ２１１内のいくつかのレジスタの設
定変更を行う。そこで、表示モード変更にともなって変
更されるＶＧＡ・Ｉ１０レジスタ（モード識別レジスタ
２２）を、ＶＧＡコントローラチップ２１１外にも、ホ
ストＣＰＵ３から見て、書込み専用の形で設け、そのレ
ジスタ２２内のデータをワンチップ・マイコン２５が参
照することで、表示モードの識別を可能にしている。
ードを認識する手段が必要となる。この表示モードを認
識するために設けられたのが、第２図内のＶＧＡ−Ｉ１
０レジスタ（モード識別レジスタ２２）である。前述の
ようにホストＣＰＵ３は、表示モードに応じて、ＶＧＡ
コントローラチップ２１１内のいくつかのレジスタの設
定変更を行う。そこで、表示モード変更にともなって変
更されるＶＧＡ・Ｉ１０レジスタ（モード識別レジスタ
２２）を、ＶＧＡコントローラチップ２１１外にも、ホ
ストＣＰＵ３から見て、書込み専用の形で設け、そのレ
ジスタ２２内のデータをワンチップ・マイコン２５が参
照することで、表示モードの識別を可能にしている。
ワンチップ・マイコン２５は、電源投入時及び垂直ブラ
ンク期間以外（表示期間中）にモート識別レジスタ２２
に関するＷＲフラグ２６のチエツクを行う。その結果、
書込みが行われていた（■１０レジスタの書き込みフラ
グであるＴｏ ＷＲフラグ２６がセットされている）
場合は、モード識別レジスタ２２の内容を読み取り、表
示モードの変更の有無を確認する（以上、表示期間中の
動作）。表示モードに変更があった場合には、後述する
データ変換パレットＲＡＭ２４の設定変更や表示ユニツ
）−１へ送るモードフラグの変更を、垂直ブランク期間
内に行う。
ンク期間以外（表示期間中）にモート識別レジスタ２２
に関するＷＲフラグ２６のチエツクを行う。その結果、
書込みが行われていた（■１０レジスタの書き込みフラ
グであるＴｏ ＷＲフラグ２６がセットされている）
場合は、モード識別レジスタ２２の内容を読み取り、表
示モードの変更の有無を確認する（以上、表示期間中の
動作）。表示モードに変更があった場合には、後述する
データ変換パレットＲＡＭ２４の設定変更や表示ユニツ
）−１へ送るモードフラグの変更を、垂直ブランク期間
内に行う。
第３図（ａ）は、表示モードを識別するために参照した
ＶＧＡ・Ｉ１０レジスタ（モード識別レジスタ２２）及
びレジスタ内のビットの一覧表である。
ＶＧＡ・Ｉ１０レジスタ（モード識別レジスタ２２）及
びレジスタ内のビットの一覧表である。
第３図（ａ）に示したように、表示モードは５種類のＶ
ＧＡ−１１０レジスタの計８箇所のテス（・ビットによ
って判別が可能である。実際には、このテストビットを
第３図（ｂ）のような順序に並べて１つのモード識別レ
ジスタ２２として扱い、このレジスタのデータによって
１２種類の表示モードを認識している。
ＧＡ−１１０レジスタの計８箇所のテス（・ビットによ
って判別が可能である。実際には、このテストビットを
第３図（ｂ）のような順序に並べて１つのモード識別レ
ジスタ２２として扱い、このレジスタのデータによって
１２種類の表示モードを認識している。
また、第４図は、１２８０Ｘ１０２４ピクセルのＦＬＣ
表示パネル１１が表示モード（０〜１３ （ｈ））での
表示を行う際の表示形態（ＶＧＡモード）を示している
。さらに、第５図（ａ）及び（ｂ）に、有効表示領域と
水平／垂直のボーダー領域との関係を示した。−例とし
て第４図において、表示モード４．５（ｈ）が選択され
た場合、標準の画素数に対して１倍から４倍の拡大表示
が可能となる。その場合、横方向への画像データの伸張
は、後述するカラーデータの変換処理（グラフィックス
・コントローラ２側の機能）により行う。一方、横方向
に拡大することにともない縦方向に関しても同様の処理
を行う必要がある。この縦方向への拡大処理は、ＦＬＣ
表示ユニット１内のデイスプレィ・コントローラ１７が
、表示パネル１１の走査線を２本、４本と同時選択駆動
するように′コモンドライバ１１２を制御することて実
現している。このためグラフィックス・コントローラ２
は、表示モードに応じた拡大表示の倍率（ここでは１．
２．４）をモードフラグとしてデイスプレィ・コントロ
ーラ１７側に送り、走査線の複数本同時駆動の有無（本
数）を知らせなければならない。尚、第５図（ａ、 ）
は水平ボーダーなし／垂直ボーダーありの表示形態であ
り、第５図（ｂ）は水平ボーダーあり／垂直ボーダーあ
りの表示形態である。
表示パネル１１が表示モード（０〜１３ （ｈ））での
表示を行う際の表示形態（ＶＧＡモード）を示している
。さらに、第５図（ａ）及び（ｂ）に、有効表示領域と
水平／垂直のボーダー領域との関係を示した。−例とし
て第４図において、表示モード４．５（ｈ）が選択され
た場合、標準の画素数に対して１倍から４倍の拡大表示
が可能となる。その場合、横方向への画像データの伸張
は、後述するカラーデータの変換処理（グラフィックス
・コントローラ２側の機能）により行う。一方、横方向
に拡大することにともない縦方向に関しても同様の処理
を行う必要がある。この縦方向への拡大処理は、ＦＬＣ
表示ユニット１内のデイスプレィ・コントローラ１７が
、表示パネル１１の走査線を２本、４本と同時選択駆動
するように′コモンドライバ１１２を制御することて実
現している。このためグラフィックス・コントローラ２
は、表示モードに応じた拡大表示の倍率（ここでは１．
２．４）をモードフラグとしてデイスプレィ・コントロ
ーラ１７側に送り、走査線の複数本同時駆動の有無（本
数）を知らせなければならない。尚、第５図（ａ、 ）
は水平ボーダーなし／垂直ボーダーありの表示形態であ
り、第５図（ｂ）は水平ボーダーあり／垂直ボーダーあ
りの表示形態である。
（３）カラーデータの変換処理
前述のように、表示色が異なる各種表示モードをＦＬＣ
表示パネル１１に表示させる場合、表示モードに応じて
、ＣＲＴ表示システムにおける様な階調の深さ方向のカ
ラーデータを実際のＦＬＣ表示ノくネル１１のピクセル
の配置にしたがって横方向（広がり方向）の階調（面積
階調）データに変換する。
表示パネル１１に表示させる場合、表示モードに応じて
、ＣＲＴ表示システムにおける様な階調の深さ方向のカ
ラーデータを実際のＦＬＣ表示ノくネル１１のピクセル
の配置にしたがって横方向（広がり方向）の階調（面積
階調）データに変換する。
〈カラーデータの読み取り〉
グラフィックス・カード２１でのカード（ＶＧＡの場合
）の仕様では、カラーパレット・チップ２１２で発生し
たカラーデータ（Ｒ，Ｇ、Ｂ各６ビツト）は、ホストＣ
ＰＵ３が任意のタイミングでリード／ライトすることが
出来る様になっている。このため、本発明のグラフィッ
クス・コントローラ２ては、カラーパレット・チップ２
１２で発生したカラーデータを読み取るためにカラーパ
レット・チップ２１２と同じアドレスに、ホストＣＰＵ
３から見て書込み専用、ワンチップ・マイコン２５から
見て読みだし専用に構成されたデュアルポー）ＲＡＭ２
３を設けた。このような構成により、基本的にホストＣ
ＰＵ３のリードバックのタイミングにとられれることな
（カラーデータを読み取ることが可能となる。
）の仕様では、カラーパレット・チップ２１２で発生し
たカラーデータ（Ｒ，Ｇ、Ｂ各６ビツト）は、ホストＣ
ＰＵ３が任意のタイミングでリード／ライトすることが
出来る様になっている。このため、本発明のグラフィッ
クス・コントローラ２ては、カラーパレット・チップ２
１２で発生したカラーデータを読み取るためにカラーパ
レット・チップ２１２と同じアドレスに、ホストＣＰＵ
３から見て書込み専用、ワンチップ・マイコン２５から
見て読みだし専用に構成されたデュアルポー）ＲＡＭ２
３を設けた。このような構成により、基本的にホストＣ
ＰＵ３のリードバックのタイミングにとられれることな
（カラーデータを読み取ることが可能となる。
ワンチップ・マイコン２５は、前記モード識別レジスタ
２２の場合と同様に、垂直ブランク期間以外（表示期間
中）にデュアルポー）ＲＡＭ２３に関するＷＲフラグ２
６ （ＰＡＬＷＲフラグ）のチエツクを行う。その結果
、書込みが行われていた（カラーパレット・チップ２１
１のカラーデータの設定に変更が生じた）場合は、デュ
アルポートＲＡＭ２３の内容（Ｒ，Ｇ、Ｂ各６ビツトの
カラーデータ）を読み取る。
２２の場合と同様に、垂直ブランク期間以外（表示期間
中）にデュアルポー）ＲＡＭ２３に関するＷＲフラグ２
６ （ＰＡＬＷＲフラグ）のチエツクを行う。その結果
、書込みが行われていた（カラーパレット・チップ２１
１のカラーデータの設定に変更が生じた）場合は、デュ
アルポートＲＡＭ２３の内容（Ｒ，Ｇ、Ｂ各６ビツトの
カラーデータ）を読み取る。
＜ＦＬＣのための階調データへの変換〉次に、読み取っ
たカラーデータからＦＬＣのための階調データへの変換
仕様に関して説明する。
たカラーデータからＦＬＣのための階調データへの変換
仕様に関して説明する。
例として第６図に、カラーパレット２１１で発生したカ
ラーデータから２倍の拡大表示を行なう際のＦＬＣのた
めの階調データ（４ビツト／ピクセル）への変換仕様を
示した。第６図に示したように、ここでは読み取ったＲ
、Ｇ、Ｂ各６ビツトのカラーデータに、それぞれ２．４
、■といった常数を掛け（輝度階調としての重みづけ）
、それを足し合わせることでカラーデータからの輝度階
調データへの変換を行っている。こうして得られた輝度
階調データをある一定のレベル毎に分割しく本例では、
１４個に分割）、それぞれの輝度範囲毎の階調データ（
データ変換パレットＲＡＭ２４に設定するデータ）を決
定する。
ラーデータから２倍の拡大表示を行なう際のＦＬＣのた
めの階調データ（４ビツト／ピクセル）への変換仕様を
示した。第６図に示したように、ここでは読み取ったＲ
、Ｇ、Ｂ各６ビツトのカラーデータに、それぞれ２．４
、■といった常数を掛け（輝度階調としての重みづけ）
、それを足し合わせることでカラーデータからの輝度階
調データへの変換を行っている。こうして得られた輝度
階調データをある一定のレベル毎に分割しく本例では、
１４個に分割）、それぞれの輝度範囲毎の階調データ（
データ変換パレットＲＡＭ２４に設定するデータ）を決
定する。
この階調データは、あらかじめワンチップ・マイコン２
５内のＲＯＭ領域等にテーブルとして焼き付けてお（こ
とが望ましい。なお、輝度階調データから面積階調デー
タを決定するにあたっては、対象となる表示パネル１１
の画素構成やγ特性を十分に考慮しなければならない。
５内のＲＯＭ領域等にテーブルとして焼き付けてお（こ
とが望ましい。なお、輝度階調データから面積階調デー
タを決定するにあたっては、対象となる表示パネル１１
の画素構成やγ特性を十分に考慮しなければならない。
また、これらの変換処理は基本的に垂直ブランク（もし
くは垂直同期信号）期間以外、すなわち表示期間内に行
う。
くは垂直同期信号）期間以外、すなわち表示期間内に行
う。
〈データ変換パレットＲＡＭ２４の設定（階調データの
書込み）〉 データ変換パレットＲＡＭ２４は、パレットレジスタと
呼ばれる８ビツト長のレジスタ×２ｂ、本で構成される
ルックアップ・テーブルである。その構成を第７図に示
した。ＶＧＡコントローラ・チップ２１１経由で出力さ
れるピクセルデータは、データ変換パレットＲＡＭ２４
のアドレスとして働き、選択されたアドレスに格納され
ている階調データ（ＰＬＯ〜７）が出力される。
書込み）〉 データ変換パレットＲＡＭ２４は、パレットレジスタと
呼ばれる８ビツト長のレジスタ×２ｂ、本で構成される
ルックアップ・テーブルである。その構成を第７図に示
した。ＶＧＡコントローラ・チップ２１１経由で出力さ
れるピクセルデータは、データ変換パレットＲＡＭ２４
のアドレスとして働き、選択されたアドレスに格納され
ている階調データ（ＰＬＯ〜７）が出力される。
前述のように変換処理された階調データのデータ変換パ
レットＲＡＭ２４への書込み動作は、電源投入時及び垂
直ブランク（もしくは垂直同期信号）期間内にワンチッ
プ・マイコンによって行なわれる。
レットＲＡＭ２４への書込み動作は、電源投入時及び垂
直ブランク（もしくは垂直同期信号）期間内にワンチッ
プ・マイコンによって行なわれる。
第８図は、データ変換パレツｈＲＡＭ２４の階調データ
と実際の表示パネル１１のピクセルとの関係を示してい
る。第８図において、第８図（ｃ）が本実施例で用いた
表示パネル１１の最小絵素単位である。前述のように、
Ｉピクセルは面積比３：２で分割されており、各々独立
に駆動することにより、１ピクセルで４レベルの面積階
調表示を実現している。
と実際の表示パネル１１のピクセルとの関係を示してい
る。第８図において、第８図（ｃ）が本実施例で用いた
表示パネル１１の最小絵素単位である。前述のように、
Ｉピクセルは面積比３：２で分割されており、各々独立
に駆動することにより、１ピクセルで４レベルの面積階
調表示を実現している。
また、第８図（ｂ）及び（Ｃ）は、拡大表示モートでの
１ピクセルの取扱いを示している。それぞれ、４ピクセ
ル、１６ピクセルをとりまとめて１ピクセルとして扱う
ことにより、２倍、４倍の拡大表示を行うとともに、表
示できる階調数も８レベル、１６レベル（単純輝度計算
）へと増加する。第８図に示すように、データ変換パレ
ットＲＡＭ２４内のデータは、そのまま表示パネル１１
上のセグメント（情報線）方向の各画素の０Ｎ１０ＦＦ
データとｌ：ｌで対応している。
１ピクセルの取扱いを示している。それぞれ、４ピクセ
ル、１６ピクセルをとりまとめて１ピクセルとして扱う
ことにより、２倍、４倍の拡大表示を行うとともに、表
示できる階調数も８レベル、１６レベル（単純輝度計算
）へと増加する。第８図に示すように、データ変換パレ
ットＲＡＭ２４内のデータは、そのまま表示パネル１１
上のセグメント（情報線）方向の各画素の０Ｎ１０ＦＦ
データとｌ：ｌで対応している。
以上、説明したような一連の動作について、第９図に簡
単なイベントを例に、ホストＣＰＵ３とワンチップ・マ
イコン２５の動作フローであるリード／ライト動作の関
係を示した。基本的に、ホストＣＰＵ３はブランク期間
内（非表示期間中）に表示モードやカラーパレットを変
更する。従って、ワンチップ・マイコン２５側では表示
期間中にこれらの変更されたデータを読み取り、必要に
応じて変換処理までを行っておく。そして、１フレーム
（１フイールド）後のブランク期間にデータ変換パレッ
トＲＡＭ２４の設定変更やモードフラグの変更を行う。
単なイベントを例に、ホストＣＰＵ３とワンチップ・マ
イコン２５の動作フローであるリード／ライト動作の関
係を示した。基本的に、ホストＣＰＵ３はブランク期間
内（非表示期間中）に表示モードやカラーパレットを変
更する。従って、ワンチップ・マイコン２５側では表示
期間中にこれらの変更されたデータを読み取り、必要に
応じて変換処理までを行っておく。そして、１フレーム
（１フイールド）後のブランク期間にデータ変換パレッ
トＲＡＭ２４の設定変更やモードフラグの変更を行う。
なお、表示期間中にカラーパレット２１２やモード識別
レジスタ２２をテストし、何も変更されていなければ次
のブランク期間には何も行わない。
レジスタ２２をテストし、何も変更されていなければ次
のブランク期間には何も行わない。
（４）画像データ出力フォーマット
第１０図は本発明によるグラフィックス・コントローラ
２からの画像データ出力フォーマットである。
２からの画像データ出力フォーマットである。
第１０図において、水平同期信号（ＨＳＹＮＣ）及びブ
ランク信号（ＢＬＡＮＫ）の周期は、標準的に利用され
ているＶＧＡカードから出力されるものと同一である。
ランク信号（ＢＬＡＮＫ）の周期は、標準的に利用され
ているＶＧＡカードから出力されるものと同一である。
転送りロックと画像データに関しては、前述のような各
種表示モード及び拡大表示を行うために、クロック分周
部とピクセルセレクタによってＦＬＣ表示のための仕様
に変換されている。
種表示モード及び拡大表示を行うために、クロック分周
部とピクセルセレクタによってＦＬＣ表示のための仕様
に変換されている。
第２図に示すクロック分周部２８は、選択された拡大表
示モード（何ビット／ピクセルか？）に応じて、ＶＧＡ
カードからのクロック信号（２８Ｍ／２５ Ｍ Ｈｚ
）を分周し、ＦＬＣ表示ユニットへの転送りロックを発
生する。例えば、８ビツト／ピクセル時には、グラフィ
ックス・カード２１からのクロック信号をそのまま転送
りロックとし、４ビツト／ピクセル時には１／２分周し
たものを転送りロックとして出力する。
示モード（何ビット／ピクセルか？）に応じて、ＶＧＡ
カードからのクロック信号（２８Ｍ／２５ Ｍ Ｈｚ
）を分周し、ＦＬＣ表示ユニットへの転送りロックを発
生する。例えば、８ビツト／ピクセル時には、グラフィ
ックス・カード２１からのクロック信号をそのまま転送
りロックとし、４ビツト／ピクセル時には１／２分周し
たものを転送りロックとして出力する。
一方、ピクセルセレクタ２７は、データ変換パレットＲ
ＡＭ２４から出力される画素の０Ｎ１０ＦＦデータ（Ｐ
ＬＯ〜７）を、拡大表示モードに応じて表示可能なビッ
ト数に変換し、画像データとして８ビツト巾で転送する
ための処理を行う。第１１図は、ピクセルセレクタ２７
の変換モードを示している。
ＡＭ２４から出力される画素の０Ｎ１０ＦＦデータ（Ｐ
ＬＯ〜７）を、拡大表示モードに応じて表示可能なビッ
ト数に変換し、画像データとして８ビツト巾で転送する
ための処理を行う。第１１図は、ピクセルセレクタ２７
の変換モードを示している。
例えば、２倍拡大表示の時には変換モードＢが選択され
る。このとき、１ピクセルあたりの取り得る面積階調デ
ータ数は４ビツトであるから、まず第１９位相で、デー
タ変換パレットＲＡＭ２４から出力される８ビツト巾の
データＰＬＯ〜７のうち、下位４ピッ１−（ＰＬＯ〜３
）のみが抽出され、画像データＰＤＯ〜３に蓄えられる
。次に、第２の位相で読み出されるデータＰＬＯ〜７の
うち、同じ（下位４ビツト（ＰＬＯ〜３）が抽出され、
画像データＰＤ４〜７に蓄えられる。このように２回の
位相で８ビツトのデータを揃え、ＦＬＣ表示表示ユニッ
ト側に、前記転送りロックとともに送出する。
る。このとき、１ピクセルあたりの取り得る面積階調デ
ータ数は４ビツトであるから、まず第１９位相で、デー
タ変換パレットＲＡＭ２４から出力される８ビツト巾の
データＰＬＯ〜７のうち、下位４ピッ１−（ＰＬＯ〜３
）のみが抽出され、画像データＰＤＯ〜３に蓄えられる
。次に、第２の位相で読み出されるデータＰＬＯ〜７の
うち、同じ（下位４ビツト（ＰＬＯ〜３）が抽出され、
画像データＰＤ４〜７に蓄えられる。このように２回の
位相で８ビツトのデータを揃え、ＦＬＣ表示表示ユニッ
ト側に、前記転送りロックとともに送出する。
（５）表示モード
第１２図は、ＩＢＭ社製ＶＧＡにおける表示モードを示
している。
している。
表示色に関して：
第１２図から判るように、各表示モードによって、１ピ
クセル当りの構成ビット数（？ビット／ピクセル）が異
なり、画像メモリ（ＶＲＡＭ２１３）中の格納フォーマ
ットも異なっている。当然、１ピクセル当りの構成ビッ
ト数が多いモードの方が、多色表示が可能である。
クセル当りの構成ビット数（？ビット／ピクセル）が異
なり、画像メモリ（ＶＲＡＭ２１３）中の格納フォーマ
ットも異なっている。当然、１ピクセル当りの構成ビッ
ト数が多いモードの方が、多色表示が可能である。
ここで、ＩＢＭ社のパーソナル・コンピュータのグラフ
ィックス・サブシステムにおいて最も多色表示が可能な
、表示モード１３ （ｈ）（ＶＧＡ）を−例に挙げると
、そのカラー情報の出力フローは以下の通りである。Ｖ
ＧＡコントローラチップ２１１がフレームバッファであ
るＶＲＡＭ２１３のあるアドレスをアクセスすると、そ
のアドレスに格納されている画像データは、ＶＧＡコン
トローラチップ２】１を介してアトリビュート情報が付
加され、８ビツト／ピクセルのデータとして出力される
。こ７のアトリビュート付きの画像データは、あらかじ
め色情報が格納されているカラーパレット内のカラーレ
ジスタを選択するためのアドレスとして働く。ＶＧＡの
場合、カラーパレット２１２は、１８ビツト（Ｒ。
ィックス・サブシステムにおいて最も多色表示が可能な
、表示モード１３ （ｈ）（ＶＧＡ）を−例に挙げると
、そのカラー情報の出力フローは以下の通りである。Ｖ
ＧＡコントローラチップ２１１がフレームバッファであ
るＶＲＡＭ２１３のあるアドレスをアクセスすると、そ
のアドレスに格納されている画像データは、ＶＧＡコン
トローラチップ２】１を介してアトリビュート情報が付
加され、８ビツト／ピクセルのデータとして出力される
。こ７のアトリビュート付きの画像データは、あらかじ
め色情報が格納されているカラーパレット内のカラーレ
ジスタを選択するためのアドレスとして働く。ＶＧＡの
場合、カラーパレット２１２は、１８ビツト（Ｒ。
Ｇ、Ｂの各６ビツト）のカラーレジスタを２ｂ、本持っ
ており、このカラーレジスタに色情報が格納されている
。Ｖ ＲＡ、 Ｍからの画像データによって２ｂ、本の
中から１つのカラーレジスタが選択されると、ＲＸＧ、
Ｈの各６ビツト構成のカラーデータが読み出され、同じ
カラーパレット内にあるＤ−Ａコンバータへと導かれる
。ＲＸＧ、Ｂ各１つずつ設けられているＩ）−Ａコンバ
ータは、６ビツトのカラーデータをアナログ信号に変換
する。
ており、このカラーレジスタに色情報が格納されている
。Ｖ ＲＡ、 Ｍからの画像データによって２ｂ、本の
中から１つのカラーレジスタが選択されると、ＲＸＧ、
Ｈの各６ビツト構成のカラーデータが読み出され、同じ
カラーパレット内にあるＤ−Ａコンバータへと導かれる
。ＲＸＧ、Ｂ各１つずつ設けられているＩ）−Ａコンバ
ータは、６ビツトのカラーデータをアナログ信号に変換
する。
この様なカラー情報の出力方式（カラーパレット＋アナ
ログ出力）は、ＶＲＡＭのデータ量の割に多色表示が実
現できる点や、カラーレジスタのデータを書き換えるこ
とで、ＶＲＡＭ中のデータを書換えなくても表示画面上
の色を変化させることができる点、またデイスプレィと
の接続本数を少なくできる点などの利点があり、現在の
主にパーソナル・コンピュータにおける標準的な手法と
なっている。
ログ出力）は、ＶＲＡＭのデータ量の割に多色表示が実
現できる点や、カラーレジスタのデータを書き換えるこ
とで、ＶＲＡＭ中のデータを書換えなくても表示画面上
の色を変化させることができる点、またデイスプレィと
の接続本数を少なくできる点などの利点があり、現在の
主にパーソナル・コンピュータにおける標準的な手法と
なっている。
解像度に関して：
第１２図において、解像度に関しても各表示モード毎に
異なり、例えば、モードＤ （ｈ）の場合は、３２０Ｘ
２００ビクセル、モード１．２（ｈ）の場合は、６４０
Ｘ４８０ピクセルである。
異なり、例えば、モードＤ （ｈ）の場合は、３２０Ｘ
２００ビクセル、モード１．２（ｈ）の場合は、６４０
Ｘ４８０ピクセルである。
また、本発明の実施例では、強誘電性液晶パネルを用い
たが、この他に薄膜トランジスタを用いたアクティブマ
トリクス型液晶（ＴＮ液晶）パネルに適用することがで
きる。
たが、この他に薄膜トランジスタを用いたアクティブマ
トリクス型液晶（ＴＮ液晶）パネルに適用することがで
きる。
以上説明したように、双安定性を有する強誘電性液晶表
示装置において、ＣＲＴ表示システムで一般に使用され
ているグラフィックス・カードに、ホストＣＰＵ３から
の表示モードを識別する為のレジスタ、ＣＲＴ表示シス
テムで一般に使用されているカラーパレットのカラーデ
ータを読み取るためのデュアルポートＲＡＭ （読み出
し専用バッファ２３）画像メモリから読み出される画像
データをあらかじめ定められた表示装置の画素の０Ｎ１
０ＦＦデータに変換するデータ変換パレットＲＡＭ２４
、全体制御の為のマイクロプロセッサ・ユニット（ＭＰ
Ｕ）２５などを設け、ホストＣＰＵ３によって選択され
た表示モードに応じて、ＣＲＴ表示システムでの画像デ
ータを液晶表示のための画像データへ変換し、ＣＲＴ表
示時の画像データ出力周期（水平／垂直同期信号）で出
力することにより、ホストＣＰＵ３から見てＣＲＴ表示
システムに対する完全な互換性を保ちながら、従来から
ＣＲＴ表示システムで用いられてきた多種多様な表示モ
ードを強誘電性液晶表示装置に破綻なく表示することが
可能となった。
示装置において、ＣＲＴ表示システムで一般に使用され
ているグラフィックス・カードに、ホストＣＰＵ３から
の表示モードを識別する為のレジスタ、ＣＲＴ表示シス
テムで一般に使用されているカラーパレットのカラーデ
ータを読み取るためのデュアルポートＲＡＭ （読み出
し専用バッファ２３）画像メモリから読み出される画像
データをあらかじめ定められた表示装置の画素の０Ｎ１
０ＦＦデータに変換するデータ変換パレットＲＡＭ２４
、全体制御の為のマイクロプロセッサ・ユニット（ＭＰ
Ｕ）２５などを設け、ホストＣＰＵ３によって選択され
た表示モードに応じて、ＣＲＴ表示システムでの画像デ
ータを液晶表示のための画像データへ変換し、ＣＲＴ表
示時の画像データ出力周期（水平／垂直同期信号）で出
力することにより、ホストＣＰＵ３から見てＣＲＴ表示
システムに対する完全な互換性を保ちながら、従来から
ＣＲＴ表示システムで用いられてきた多種多様な表示モ
ードを強誘電性液晶表示装置に破綻なく表示することが
可能となった。
第１図は本発明の表示システムを示すブロック回路図で
ある。 第２図は本発明のグラフィックス・コントローラを示す
ブロック回路図である。 第３図（ａ）は本発明で用いた表示モードの識別のため
に参照したＶＧＡ・Ｉ１０レジスタ及びレジスタ内のビ
ットの一覧を示す説明図である。 第３図（ｂ）は、本発明で用いたモード識別レジスタの
内容を示す説明図である。 第４図は本発明で用いた１２８０ＸＩ０２４ピクセルの
ＦＬＣ表示パネルに各種デイスプレィモード（０〜１３
（ｈ））の表示を行う際の表示形態を示す説明図であ
る。 第５図（ａ）及び（ｂ）は本発明で用いた有効表示領域
と水平／垂直のボーダー領域との関係を示す説明図であ
る。 第６図は本発明で用いた２倍拡大表示のための階調デー
タ（４ビツト／ピクセル）への変換仕様を示す説明図で
ある。 第７図は本発明で用いたデータ変換パレットＲＡ Ｍの
構成図である。 第８図（ａ）、（ｂ）及び（Ｃ）は本発明で用いたデー
タ変換パレットＲＡＭの階調データと実際の表示パネル
のピクセルとの関係を示す説明図である。 第９図は本発明で用いたホス１−ＣＰＵとワンチップ・
マイコン各々のり−ト／ライト動作の関係を示す説明図
である。 第１０図は本発明のグラフィックス・コントローラから
の画像データ出力フォーマットを示すタイミングチャー
ト図である。 第１１図は本発明によるピクセルセレクタの変換モード
を示す説明図である。 第１２図はＩＢＭ社のグラフィックス・サブシステムｒ
ＶＧＡＪにおける表示モードを示す説明図である。 （θ） 一一一一一一一 ３６０／７２０ピ刀コレ ｌイ普 ２イ普 １イ含 ＰＬＯ〜３のデＬ夕０み有丈圧 ＰＬ４〜’ＩのテークＩｌｌ： Ｄｏｎ’ｔＣαｒｅ Ａ”Ｌットしす人９（８じ゛ット） ｄ口′／ト ９オタラ王ヨー１と、 Ａ ４暑呂棄＠斧（８じ′ソト／ヒ０クセル）２
（４ビ・ント／Ｃ’）−せル）！イ音（Ｉζ算太示
、（２ど゛７ト／仁°ワセル）第１２閃
ある。 第２図は本発明のグラフィックス・コントローラを示す
ブロック回路図である。 第３図（ａ）は本発明で用いた表示モードの識別のため
に参照したＶＧＡ・Ｉ１０レジスタ及びレジスタ内のビ
ットの一覧を示す説明図である。 第３図（ｂ）は、本発明で用いたモード識別レジスタの
内容を示す説明図である。 第４図は本発明で用いた１２８０ＸＩ０２４ピクセルの
ＦＬＣ表示パネルに各種デイスプレィモード（０〜１３
（ｈ））の表示を行う際の表示形態を示す説明図であ
る。 第５図（ａ）及び（ｂ）は本発明で用いた有効表示領域
と水平／垂直のボーダー領域との関係を示す説明図であ
る。 第６図は本発明で用いた２倍拡大表示のための階調デー
タ（４ビツト／ピクセル）への変換仕様を示す説明図で
ある。 第７図は本発明で用いたデータ変換パレットＲＡ Ｍの
構成図である。 第８図（ａ）、（ｂ）及び（Ｃ）は本発明で用いたデー
タ変換パレットＲＡＭの階調データと実際の表示パネル
のピクセルとの関係を示す説明図である。 第９図は本発明で用いたホス１−ＣＰＵとワンチップ・
マイコン各々のり−ト／ライト動作の関係を示す説明図
である。 第１０図は本発明のグラフィックス・コントローラから
の画像データ出力フォーマットを示すタイミングチャー
ト図である。 第１１図は本発明によるピクセルセレクタの変換モード
を示す説明図である。 第１２図はＩＢＭ社のグラフィックス・サブシステムｒ
ＶＧＡＪにおける表示モードを示す説明図である。 （θ） 一一一一一一一 ３６０／７２０ピ刀コレ ｌイ普 ２イ普 １イ含 ＰＬＯ〜３のデＬ夕０み有丈圧 ＰＬ４〜’ＩのテークＩｌｌ： Ｄｏｎ’ｔＣαｒｅ Ａ”Ｌットしす人９（８じ゛ット） ｄ口′／ト ９オタラ王ヨー１と、 Ａ ４暑呂棄＠斧（８じ′ソト／ヒ０クセル）２
（４ビ・ント／Ｃ’）−せル）！イ音（Ｉζ算太示
、（２ど゛７ト／仁°ワセル）第１２閃
Claims (16)
- （１）ａ、画像データを出力する第１の手段、ｂ、本体
側からの表示モードを識別する第２の手段、及び ｃ、識別した表示モードに応じて、画像データを変換処
理する第３の手段、 を有する画像データ制御装置。 - （２）前記画像データが水平同期信号及び垂直同期信号
と同期して転送される請求項（１）の画像データ制御装
置。 - （３）ａ、画像データを出力する第１の手段、ｂ、本体
側からの表示モードを識別する第２の手段、 ｃ、第１の手段からカラーデータを読み出す第３の手段
、及び ｄ、識別した表示モードに応じて、カラーデータを変換
処理する第４の手段、 を有する画像データ制御装置。 - （４）前記カラーデータが水平同期信号及び垂直同期信
号と同期して転送される請求項（３）の画像データ制御
装置。 - （５）ａ、画像データを出力する第１の手段、ｂ、本体
側からの表示モードを識別する第２の手段、 ｃ、第１の手段からカラーデータを読み出す第３の手段
、 ｄ、画像データをオン・オフ信号に変換する第４の手段
、及び ｅ、識別した表示モードに応じて、カラーデータを変換
処理する第５の手段、 を有する画像データ制御装置。 - （６）前記第４の手段からのデータが、表示モード変更
時、垂直同期信号又は垂直ブランキング信号の期間内に
設定されている請求項（５）の画像データ制御装置。 - （７）前記カラーデータが水平同期信号及び垂直同期信
号と同期して転送される請求項（５）の画像データ制御
装置。 - （８）ａ、駆動回路を備えた表示パネル、 ｂ、画像データを出力し、本体側からの表示モードを識
別し、識別した表示モードに応じて画像データを変換処
理する第１の手段、及び ｃ、第１の手段から出力された画像データに基づいて駆
動回路を制御する第２の手段、 を有する表示システム。 - （９）前記表示パネルが液晶パネルである請求項（８）
の表示システム。 - （１０）前記表示パネルが強誘電性液晶パネルである請
求項（８）の表示システム。 - （１１）ａ、駆動回路を備えた表示パネル、ｂ、画像デ
ータを出力し、本体側からの表示モードを識別し、画像
データからカラーデータを読み出し、識別した表示モー
ドに応じてカラーデータを変換処理する第１９手段、及
び ｃ、第１の手段から出力された画像データに基づいて駆
動回路を制御する第２の手段、 を有する表示システム。 - （１２）前記表示パネルが液晶パネルである請求項（１
１）の表示システム。 - （１３）前記表示パネルが強誘電性液晶パネルである請
求項（１１）の表示システム。 - （１４）ａ、駆動回路を備えた表示パネル、ｂ、画像デ
ータを出力し、本体側からの表示モードを識別し、画像
データからカラーデータを読み出し、画像データをオン
・オフデータに変換し、識別した表示モードに応じてカ
ラーデータを変換処理する第１の手段、及びｃ、第１の
手段から出力された画像データに基づいて駆動回路を制
御する第２の手段、 を有する表示システム。 - （１５）前記表示パネルが液晶パネルである請求項（１
４）の表示システム。 - （１６）前記表示パネルが強誘電性液晶パネルである請
求項（１４）の表示システム。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167641A JPH0455890A (ja) | 1990-06-25 | 1990-06-25 | 画像データ制御装置及び表示システム |
| AT91110370T ATE143164T1 (de) | 1990-06-25 | 1991-06-24 | Bilddatensteuergerät und anzeigesystem |
| EP91110370A EP0464555B1 (en) | 1990-06-25 | 1991-06-24 | Image data control apparatus and display system |
| DE69122182T DE69122182T2 (de) | 1990-06-25 | 1991-06-24 | Bilddatensteuergerät und Anzeigesystem |
| KR1019910010573A KR940006350B1 (ko) | 1990-06-25 | 1991-06-25 | 화상데이타 제어장치 및 표시시스템 |
| US08/171,975 US5903253A (en) | 1990-06-25 | 1993-12-23 | Image data control apparatus and display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167641A JPH0455890A (ja) | 1990-06-25 | 1990-06-25 | 画像データ制御装置及び表示システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0455890A true JPH0455890A (ja) | 1992-02-24 |
Family
ID=15853539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2167641A Pending JPH0455890A (ja) | 1990-06-25 | 1990-06-25 | 画像データ制御装置及び表示システム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5903253A (ja) |
| EP (1) | EP0464555B1 (ja) |
| JP (1) | JPH0455890A (ja) |
| KR (1) | KR940006350B1 (ja) |
| AT (1) | ATE143164T1 (ja) |
| DE (1) | DE69122182T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11202834A (ja) * | 1998-01-08 | 1999-07-30 | Sony Corp | 液晶表示装置 |
| KR100459122B1 (ko) * | 2001-07-31 | 2004-12-03 | 엘지전자 주식회사 | 자체 발광 표시 소자의 구동 제어 방법 |
| JP2009037074A (ja) * | 2007-08-02 | 2009-02-19 | Nec Electronics Corp | 表示装置 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3143493B2 (ja) * | 1991-06-21 | 2001-03-07 | キヤノン株式会社 | 表示制御装置 |
| JPH07152017A (ja) * | 1993-11-30 | 1995-06-16 | Sony Corp | 液晶素子の駆動方法及びその液晶素子 |
| US6078318A (en) | 1995-04-27 | 2000-06-20 | Canon Kabushiki Kaisha | Data transfer method, display driving circuit using the method, and image display apparatus |
| JPH09134153A (ja) * | 1995-11-08 | 1997-05-20 | Canon Inc | 表示システム |
| WO1998020476A1 (en) * | 1996-11-07 | 1998-05-14 | Seiko Epson Corporation | Picture reproducing device, projector, picture reproducing system, and information storing medium |
| JP2982722B2 (ja) * | 1996-12-04 | 1999-11-29 | 日本電気株式会社 | 映像表示装置 |
| KR100266211B1 (ko) * | 1997-05-17 | 2000-09-15 | 구본준; 론 위라하디락사 | 액정판넬의종횡비와다른종횡비의화상표시기능을가진액정표시장치및그방법 |
| US6175361B1 (en) * | 1997-10-27 | 2001-01-16 | Sony Corporation | Frequency generation during switch-over for multi-frequency video monitor |
| US6330010B1 (en) * | 1997-11-21 | 2001-12-11 | Xsides Corporation | Secondary user interface |
| US8555194B2 (en) * | 1998-07-17 | 2013-10-08 | D. David Nason | Secondary user interface |
| US6603480B1 (en) * | 1998-12-30 | 2003-08-05 | Intel Corporation | Method and apparatus for power managing display devices |
| JP2001051657A (ja) | 1999-08-10 | 2001-02-23 | Nec Saitama Ltd | カラー液晶ディスプレイ |
| US6734866B1 (en) * | 2000-09-28 | 2004-05-11 | Rockwell Automation Technologies, Inc. | Multiple adapting display interface |
| JP2003131615A (ja) * | 2001-10-30 | 2003-05-09 | Sharp Corp | プラズマディスプレイ装置及びその駆動方法 |
| KR100400602B1 (en) * | 2003-02-21 | 2003-10-08 | Humax Co Ltd | Method for controlling resolution of graphic image |
| US9245491B2 (en) | 2012-12-13 | 2016-01-26 | Texas Instruments Incorporated | First de-compressing first compressing schemes for pixels from/to bus interface |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4367924A (en) * | 1980-01-08 | 1983-01-11 | Clark Noel A | Chiral smectic C or H liquid crystal electro-optical device |
| CH666560A5 (de) * | 1983-03-01 | 1988-07-29 | Tadeusz Bobak | Anzeigevorrichtung. |
| US4531160A (en) * | 1983-05-03 | 1985-07-23 | Itek Corporation | Display processor system and method |
| JPS60247692A (ja) * | 1984-05-24 | 1985-12-07 | 株式会社 アスキ− | デイスプレイコントロ−ラ |
| JPS6125184A (ja) * | 1984-07-13 | 1986-02-04 | 株式会社 アスキ− | 表示制御装置 |
| US4727362A (en) * | 1984-07-16 | 1988-02-23 | International Business Machines Corporation | Digital display system |
| US4827255A (en) * | 1985-05-31 | 1989-05-02 | Ascii Corporation | Display control system which produces varying patterns to reduce flickering |
| US5095301A (en) * | 1985-11-06 | 1992-03-10 | Texas Instruments Incorporated | Graphics processing apparatus having color expand operation for drawing color graphics from monochrome data |
| NL8601063A (nl) * | 1986-04-25 | 1987-11-16 | Philips Nv | Weergeefinrichting voor kleurweergave. |
| JPS63229430A (ja) * | 1987-03-18 | 1988-09-26 | Nec Corp | 液晶デイスプレイ |
| US4855724A (en) * | 1987-03-23 | 1989-08-08 | Tektronix, Inc. | Color filter grouping for addressing matrixed display devices |
| JP2579933B2 (ja) * | 1987-03-31 | 1997-02-12 | キヤノン株式会社 | 表示制御装置 |
| DE3852215T2 (de) * | 1987-06-19 | 1995-04-06 | Toshiba Kawasaki Kk | System zum Steuern der Anzeigezone für ein Plasmaanzeigegerät. |
| EP0295691B1 (en) * | 1987-06-19 | 1994-11-23 | Kabushiki Kaisha Toshiba | Display mode switching system for plasma display apparatus |
| US4870398A (en) * | 1987-10-08 | 1989-09-26 | Tektronix, Inc. | Drive waveform for ferroelectric displays |
| JPH01191914A (ja) * | 1988-01-27 | 1989-08-02 | Toshiba Corp | コンピュータシステム |
| US5266940A (en) * | 1988-03-05 | 1993-11-30 | Sharp Kabushiki Kaisha | Method of gray scale display for dot matrix type display device |
| JPH0743580B2 (ja) * | 1988-09-22 | 1995-05-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | グレイ・スケールを変換する方法 |
| JPH01277891A (ja) * | 1988-04-30 | 1989-11-08 | Toshiba Corp | 表示制御装置 |
| EP0354480B1 (en) * | 1988-08-09 | 1995-11-08 | Seiko Epson Corporation | Display signal generator |
| JPH0650522B2 (ja) * | 1988-09-22 | 1994-06-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 表示システム |
| JP2700903B2 (ja) * | 1988-09-30 | 1998-01-21 | シャープ株式会社 | 液晶表示装置 |
| JP2794727B2 (ja) * | 1988-10-28 | 1998-09-10 | 松下電器産業株式会社 | フィールド判別回路 |
| US5150109A (en) * | 1989-02-13 | 1992-09-22 | Touchstone Computers, Inc. | VGA controller card |
| US5252959A (en) * | 1989-02-20 | 1993-10-12 | Seiko Epson Corporation | Method and apparatus for controlling a multigradation display |
| KR910008449B1 (ko) * | 1989-04-04 | 1991-10-15 | 삼성전관 주식회사 | 비데오 매트릭스 회로 |
| JP2877381B2 (ja) * | 1989-10-06 | 1999-03-31 | キヤノン株式会社 | 表示装置及び表示方法 |
-
1990
- 1990-06-25 JP JP2167641A patent/JPH0455890A/ja active Pending
-
1991
- 1991-06-24 AT AT91110370T patent/ATE143164T1/de not_active IP Right Cessation
- 1991-06-24 DE DE69122182T patent/DE69122182T2/de not_active Expired - Fee Related
- 1991-06-24 EP EP91110370A patent/EP0464555B1/en not_active Expired - Lifetime
- 1991-06-25 KR KR1019910010573A patent/KR940006350B1/ko not_active Expired - Fee Related
-
1993
- 1993-12-23 US US08/171,975 patent/US5903253A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11202834A (ja) * | 1998-01-08 | 1999-07-30 | Sony Corp | 液晶表示装置 |
| KR100459122B1 (ko) * | 2001-07-31 | 2004-12-03 | 엘지전자 주식회사 | 자체 발광 표시 소자의 구동 제어 방법 |
| JP2009037074A (ja) * | 2007-08-02 | 2009-02-19 | Nec Electronics Corp | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920001416A (ko) | 1992-01-30 |
| EP0464555A3 (en) | 1992-12-23 |
| US5903253A (en) | 1999-05-11 |
| DE69122182D1 (de) | 1996-10-24 |
| KR940006350B1 (ko) | 1994-07-18 |
| ATE143164T1 (de) | 1996-10-15 |
| EP0464555B1 (en) | 1996-09-18 |
| DE69122182T2 (de) | 1997-03-06 |
| EP0464555A2 (en) | 1992-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0455890A (ja) | 画像データ制御装置及び表示システム | |
| US5699076A (en) | Display control method and apparatus for performing high-quality display free from noise lines | |
| US7724269B2 (en) | Device for driving a display apparatus | |
| EP0295689B1 (en) | Display controller for CRT/plasma display apparatus | |
| US5874928A (en) | Method and apparatus for driving a plurality of displays simultaneously | |
| TW200421249A (en) | Display apparatus | |
| JP3429866B2 (ja) | マトリックスパネル表示装置 | |
| JPS61193193A (ja) | 行別及び点別フレ−ム掃引により表示スクリ−ン上にビデオ像を表示する装置 | |
| JPS5859490A (ja) | 表示制御装置 | |
| EP0421772B1 (en) | Display apparatus | |
| JPH0359595A (ja) | マトリックス表示装置 | |
| EP0951694B1 (en) | Method and apparatus for using interpolation line buffers as pixel look up tables | |
| JP3245229B2 (ja) | 表示制御装置および表示制御方法 | |
| US6124842A (en) | Display apparatus | |
| US6118430A (en) | Display controller for reducing flicker of a cursor using gradiation information | |
| JP2000122030A (ja) | マトリクス型液晶表示パネル駆動方法およびこの方法を実施する装置 | |
| JP3018329B2 (ja) | 表示システムおよび液晶表示装置 | |
| JP3126681B2 (ja) | 表示装置、表示制御装置及び表示制御方法 | |
| JPH03164793A (ja) | 液晶表示装置 | |
| JP3468667B2 (ja) | 表示制御装置および表示装置 | |
| JP2024140354A (ja) | ソースドライバ、表示コントローラ及び表示装置 | |
| JPS604988A (ja) | 画像表示装置 | |
| JPH02250087A (ja) | 表示制御装置 | |
| JPH01105290A (ja) | 表示制御装置 | |
| JPH0395591A (ja) | 画像信号処理装置 |