DE68921273T2

DE68921273T2 - System zum kontinuierlichen Behandeln von Halbleitersubstraten.

Info

Publication number: DE68921273T2
Application number: DE68921273T
Authority: DE
Inventors: Tadashi Kiriseko; Nobuhisa Shigemi; Noriko Soma; Hiromichi Tani; Takayuki Toyoda
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-09-14
Filing date: 1989-09-12
Publication date: 1995-06-22
Anticipated expiration: 2009-09-13
Also published as: EP0359525A2; US5024570A; EP0359525B1; EP0359525A3; DE68921273D1

Description

Diese Erfindung bezieht sich auf ein System zum Herstellen von Halbleiteranordnungen, und im besonderen auf ein System zum sukzessiven und kontinuierlichen Bearbeiten von Halbleitersubstraten (Wafers).
Gewöhnlich werden Halbleiteranordnungen kontinuierlich und folgerichtig hergestellt, indem individuelle Verfahrensstationen oder Einheiten, die jeweilige vorbestimmte Verfahren an Halbleiterwafers ausführen, durch einen Beförderungsmechanismus zum Befördern der Halbleiterwafers miteinander gekoppelt werden.
Bei dem System nach Stand der Technik muß jedoch das gesamte Bearbeitungssystem zum Herstellen von Halbleiteranordnungen gestoppt werden, wenn in irgendeiner der Verfahrensstationen oder Einheiten oder in einem Teil des Beförderungsmechanismus ein Fehler auftritt, und falls die Wiederherstellung des Systems eine lange Zeit erfordert, wird die Produktivität deutlich verringert und der Produktionsplan gestört.
Deshalb sollte das Bearbeitungssystem selbst dann arbeiten können, wenn ein Teil von ihm auf Grund eines auftretenden Fehlers gewartet wird.

(1) Bearbeitungssystem zum Herstellen von Halbleiteranordnungen

Bei der Produktion einer großen Menge weniger Arten von Produkten, wie DRAMs (dynamische Speicher mit wahlfreiem Zugriff), kann nicht eine Vielzahl von Produktionsverfahrenspositionen auf einmal in demselben Halbleiterwaferbearbeitungssystem ausgeführt werden, und deshalb können Halbleiteranordnungen nur durch Bearbeiten von Halbleiterwafers in einer richtigen Reihenfolge und durch ein feststehende Prozedur hergestellt werden.
Andererseits muß bei der Produktion einer kleinen Menge vieler Arten von Produkten, wie ASICs (anwendungsspezifische integrierte Schaltungen), eine Vielzahl von Verfahrenspositionen in einem Halbleiterwaferbearbeitungssystem gleichzeitig ausgeführt werden, um einen gegebenen Termin (Lieferdatum) einzuhalten.
Zur Zeit wird ein kontinuierliches Halbleiterwaferbearbeitungssystem mit einer großen Auswahlmöglichkeit zwischen vielen Verfahrenspositionen gefordert, um der Nachfrage nach einer kleinen Menge von vielen Arten von Halbleiteranordnungsprodukten, einschließlich ASICs, gerecht zu werden.

(2) Beispiel eines kontinuierlichen Bearbeitungssystems nach Stand der Technik

Ein kontinuierliches Bearbeitungssystem nach Stand der Technik ist in der japanischen Patentveröffentlichung 59-31211 offenbart, die US-A-3946484 entspricht, und Fig. 1 ist eine schematische Draufsicht auf dieses offenbarte System.
Das System umfaßt unabhängige Waferbearbeitungsstationen oder Einheiten 1A bis 1F und eine zentrale Beförderungseinheit 2 zum Transportieren von Wafers zu und von den individuellen Stationen oder Einheiten durch eine wechselseitige Operation. Eine kontinuierliche Bearbeitung von Wafers wird durch Koppeln der individuellen Verfahrensstationen oder Einheiten mit der zentralen Beförderungseinheit 2 ermöglicht.
Als Beispiel wird nun ein Bearbeitungsverfahren zum Herstellen eines FET (Feldeffekttransistor) beschrieben.
(1) Wafers werden von einem Lader 3 einer Anfangsoxydationsstation 1A zugeführt.
(2) In der Anfangsoxydationsstation 1A werden das Reinigen der Waferoberfläche, Bilden eines Anfangsoxidfilms und Auftragen eines Fotoresists ausgeführt.
(3) Die zentrale Beförderungseinheit 2 nimmt Wafers nach dem Verfahren (2) auf und befördert sie zu einer Fotoresistbeiichtungsstation 1D.
(4) In der Fotoresistbelichtungsstation 1D erfolgt das Belichten für ein vorbestimmtes Muster.
(5) Die zentrale Beförderungseinheit 2 nimmt Wafers nach dem Verfahren (4) auf und befördert sie zu einer Drainstation 1B.
(6) In der Drainstation 1B erfolgen die Entwicklung des Fotoresists, das Ätzen des Oxidfilms und die Bildung einer Drainzone durch Diffusion.
Dann wird das Fotoresist aufgetragen.
(7) Die zentrale Beförderungsstation oder -einheit 2 nimmt Wafers nach dem Verfahren (6) auf und befördert sie wieder zu der Fotoresistbelichtungsstation 1D.
(8) In der Fotoresistbelichtungsstation 1D erfolgt eine Gatezonenmusterbelichtung.
(9) Die zentrale Beförderungseinheit 2 nimmt Wafers nach dem Verfahren (8) auf und befördert sie zu einer Gatestation 1C.
(10) In der Gatestation 1C erfolgen die Entwicklung des Fotoresists, das Ätzen und die Bildung eines Oxidfilms.
Das Fotoresist wird wieder aufgetragen.
(11) Die zentrale Beförderungseinheit 2 nimmt Wafers nach dem Verfahren (10) auf und befördert sie wieder zu der Fotoresistbelichtungsstation 1D.
(12) In der Fotoresistbelichtungsstation 1D erfolgt die Belichtung für ein vorbestimmtes Muster.
(13) Die zentrale Beförderungseinheit 2 nimmt Wafers nach dem Verfahren (12) auf und befördert sie zu einer Metallisierungsstation 1E.
(14) In der Metallisierungsstation 1E erfolgen die Entwicklung des Fotoresists, das Ätzen und eine Metallisierung der Waferoberfläche.
Das Fotoresist wird wieder aufgetragen.
(15) Die zentrale Beförderungseinheit 2 nimmt Wafers nach dem Verfahren (14) auf und befördert sie wieder zu der Fotoresistbelichtungsstation 1D.
(16) In der Fotoresistbelichtungsstation 1D erfolgt die Belichtung für ein vorbestimmtes Muster.
(17) Die zentrale Beförderungseinheit 2 nimmt Wafers nach dem Verfahren (16) auf und befördert sie zu einer Sinterstation 1F.
In der Sinterstation 1F erfolgen die Entwicklung des Fotoresists, das Ätzen des Metallfilms und das Sintern des Wafers.
Danach werden die Wafers in einem Entlader 104 gesammelt, womit die Bearbeitung der Wafers beendet ist.
Wie oben gezeigt, wird eine Reihe von Verfahren an den Wafers vollendet, indem Wafers zu individuellen Verfahrensstationen zum Bearbeiten von Wafers in einer vorbestimmten Folge befördert werden.
Sobald jedoch in dem obigen Bearbeitungssystem ein Fehler in irgendeiner der Verfahrensstationen 1A bis 1F oder bei einem Teil der zentralen Beförderungseinheit 2 auftritt, kann die Serie von Waferverfahren nicht mehr fortgesetzt werden, das heißt, das gesamte Bearbeitungssystem muß gestoppt werden, wodurch eine extreme Verringerung der Produktivität und eine Störung des Produktionsplans herbeigeführt werden.
Außerdem gibt die Bearbeitung in diesem Fall der Bearbeitung vorangehender Wafers Priorität. Dies bedeutet, daß die Geschwindigkeit des Bearbeitens (oder die Bearbeitungszeit) eines nachfolgenden Wafers durch die Geschwindigkeit des Bearbeitens eines vorangehenden Wafers vorgeschrieben ist. Mit anderen Worten, die Bearbeitungseffektivität wird durch die Bearbeitungszeit der langsamsten Verfahrensstation bestimmt, die von den Verfahrensstationen mit der niedrigsten Bearbeitungsgeschwindigkeit arbeitet.
Wenn eine Vielzahl von verschiedenen Arten von Produkten hergestellt wird, wird deshalb der Durchsatz des Bearbeitungssystems auf Grund einer Differenz der Bearbeitungszeiten zwischen verschiedenen Verfahrenspositionen weitgehend reduziert.
Deshalb ist es wünschenswert, die obigen Probleme zu lösen, die dem kontinuierlichen Halbleiterwaferbearbeitungssystem nach Stand der Technik inhärent sind, und ein Bearbeitungssystem zu realisieren, das arbeiten kann, selbst wenn ein Fehler bei einem Teil von ihm auftritt oder während dessen Wartung, so daß wenigere Veränderungen der Bearbeitungseffektivität auftreten, selbst wenn eine Vielzahl von verschiedenen Arten von Produkten auf einmal hergestellt wird, bei dem eine große Auswahlmöglichkeit in bezug auf Verfahrenspositionen besteht und das eine hohe Produktivität hat.
GB-A-2 056 169 offenbart ein Herstellungssystem für Halbleiteranordnungen, das Merkmale hat, die jenen der Präambel des beiliegenden Anspruchs 1 entsprechen.
US-A-3 946 484 offenbart ein Herstellungssystem, in dem Werkstücke (z. B. Halbleiterwafer) individuell bearbeitet werden. Das System enthält Puffer zum temporären Lagern von Werkstücken, die an Punkten im Verfahren angeordnet sind, an denen eine Lagerzeit den Ausstoß nicht beeinflußt. Außerdem werden Werkstücke an kritischen Übergabepunkten verfolgt, um ihren Fortgang zu überwachen.
Gemäß der vorliegenden Erfindung ist ein kontinuierliches Halbleitersubstratbearbeitungssystem vorgesehen, mit einer Vielzahl von verschiedenen Verfahrensstationen zum Ausführen jeweiliger vorbestimmter Verfahren an Halbleiterwafers, und einem Beförderungsmechanismus, der Halbleiterwafers zwischen den genannten individuellen Halbleiterwaferverfahrensstationen befördert und mit einem Steuerabschnitt versehen ist, welches System umfaßt:-
Zwischenabschnitte, die jeweils zwischen dem genannten Beförderungsmechanismus und jeder der genannten Verfahrensstationen vorgesehen sind, von welchen Zwischenabschnitten jeder einen ersten Übergabemechanismus zum Übergeben der Halbleiterwafers zwischen dem genannten Beförderungsmechanismus und der jeweiligen Verfahrensstation enthält;
einen Speicher, der mit dem genannten Beförderungsmechanismus gekoppelt ist, zum temporären Aufnehmen der Halbleiterwafers während der Bearbeitung, und der einen Lagerabschnitt zum Lagern der genannten Halbleiterwafers enthält, und einen zweiten Übergabemechanismus zum Übergeben von Halbleiterwafers zwischen dem genannten Lagerabschnitt und dem genannten Beförderungsmechanismus, welcher Speicher ferner einen Unterscheidungsabschnitt umfaßt; und
einen Systemsteuerabschnitt, der mit den genannten Verfahrensstationen, Zwischenabschnitten, dem Speicher und dem Beförderungsmechanismussteuerabschnitt kommuniziert und diese steuert; dadurch gekennzeichnet, daß:-
das genannte System Wafers auf der Basis von einem nach dem anderen behandelt, wobei der genannte Beförderungsmechanismus und der genannte erste Übergabemechanismus individuelle Wafers handhaben;
jeder der genannten Zwischenabschnitte ferner einen Unterscheidungsabschnitt zum Unterscheiden individueller Halbleiterwafers enthält, und einen Pufferabschnitt (12), der die genannten Halbleiterwafers temporär speichert und einen Träger umfaßt, der Halbleiterwafers tragen kann und der in den genannten Zwischenabschnitt montiert und aus ihm demontiert werden kann;
der Unterscheidungsabschnitt des Speichers individuelle Halbleiterwafers unterscheidet;
der Speicher ferner einen Trägereinführungs-/ -herausführungsabschnitt umfaßt, der den genannten Träger zum Einführen und Herausführen der genannten Halbleiterwafers montieren und demontieren kann; und daß:-
der genannte Systemsteuerabschnitt betriebsfähig ist, um die Prioritätsfolge des Bearbeitens der genannten individuellen Halbleiterwafers zu bestimmen, die in dem genannten Pufferabschnitt gespeichert sind, und den genannten Übergabemechanismus anzuweisen, die genannten individuellen Halbleiterwafers in der beschlossenen Reihenfolge an die Verfahrensstationen zu übergeben.
Als Beispiel wird Bezug auf die beiliegenden Zeichnungen genommen, in denen:-
Fig. 1 eine Draufsicht zum Erläutern eines Bearbeitungssystems nach Stand der Technik ist;
Fig. 2 ein Blockdiagramm zum Erläutern der Prinzipien der vorliegenden Erfindung ist;
Fig. 3 ein Blockdiagramm zum Erläutern der Grundkonstruktion eines Zwischenabschnittes ist;
Fig. 4 ein Blockdiagramm zum Erläutern der Grundkonstruktion eines Speichers ist;
Fig. 5A bis 5D ein Flußdiagramm zum Erläutern eines ersten Modus des Systembetriebsverfahrens sind;
Fig. 6A und 6B ein Flußdiagramm zum Erläutern eines zweiten Modus des Systembetriebsverfahrens sind;
Fig. 7 ein Blockdiagramm zum Erläutern einer Ausführungsform ist;
Fig. 8 ein Flußdiagramm zum Erläutern einer Bearbeitung eines Wafers ist, um einen ASIC herzustellen, wobei Grundoperationsschritte in (a) gezeigt sind und eine Subroutine zwischen angrenzenden Schritten in (b) gezeigt ist;
Fig. 9 ein Blockdiagramm ist, das ein Beispiel eines Zwischenabschnittes zeigt;
Fig. 10 eine tatsächliche Konstruktion des Zwischenabschnittes zeigt, wobei (a) eine perspektivische Ansicht des Zwischenabschnittes ist und (b) eine perspektivische Ansicht eines Trägers ist;
Fig. 11 ein Blockdiagramm zum Erläutern eines Beispiels eines Speichers ist;
Fig. 12 eine Draufsicht ist, die eine tatsächliche Konstruktion eines Speichers zeigt;
Fig. 13 ein Blockdiagramm zum Erläutern eines kleinen Beförderungsmechanismus längs von Verfahrensstationen ist; und
Fig. 14 eine perspektivische Ansicht zum Erläutern einer Weise ist, in der jede Verfahrensstation mit einem Beförderungsmechanismus gekoppelt ist.
Bevor eine bevorzugte Ausführungsform beschrieben wird, wird das Prinzip der vorliegenden Erfindung erläutert.
Figur 2 ist ein Blockdiagramm zum Erläutern der Prinzipien, die der Erfindung zugrunde liegen, Fig. 3 ist ein Blockdiagramm zum Erläutern der Grundkonstruktion eines Zwischenabschnittes, und Fig. 4 ist ein Blockdiagramm zum Erläutern der Grundkonstruktion eines Speichers.
Das Bearbeitungssystem geinäß der Erfindung hat die Merkmale, daß es Wafers temporär speichern kann, eine Prioritätsfolge des Bearbeitens von Wafers festlegen kann und daß es Wafers durch einen Träger befördern kann.

(1) Grundkonstruktion

Ein kontinuierliches Halbleiterwaferbearbeitungssystem der vorliegenden Erfindung umfaßt eine Vielzahl von verschiedenen Verfahrensstationen 5 zum Ausführen jeweiliger vorbestimmter Verfahren an Halbleiterwafers und einen Halbleiterwaferbeförderungsmechanismus 4, der mit den individuellen Halbleiterwaferverfahrensstationen 5 gekoppelt ist; dabei ist jede Verfahrensstation 5 mit dem Halbleiterwaferbeförderungsmechanismus 4 über einen Zwischenabschnitt 6 gekoppelt, der einen Übergabemechanismus 11 zum Übergeben von Halbleiterwafers zwischen dem Beförderungsmechanismus 4 und jeder Verfahrensstation 5 enthält, einen Unterscheidungsabschnitt 13 zum Unterscheiden der Halbleiterwafers und einen Pufferabschnitt 12 zum temporären Lagern der Halbleiterwafers.
Das kontinuierliche Halbleiterwaferbearbeitungssystem umfaßt ferner: einen Speicher 7, der mit dem Beförderungsmechanismus 4 gekoppelt ist, zum temporären Aufnehmen von Halbleiterwafers während der Bearbeitung, und der einen Lagerabschnitt 15 zum Lagern der Halbleiterwafers enthält, einen Übergabemechanismus 14 zum Übergeben von Halbleiterwafers zwischen dem Lagerabschnitt 15 und dem Beförderungsmechanismus 4, einen Unterscheidungsabschnitt 16 zum Unterscheiden der Halbleiterwafers und einen Trägereinführungs-/-herausführungsabschnitt 17, der die Halbleiterwafers einführen und herausführen kann; und einen Beförderungsmechanismussteuerabschnitt 9 zum Steuern des Beförderungsmechanisinus 4 und einen Systemsteuerabschnitt 10 zum Kommunizieren mit den Verfahrensstationen 5, Zwischenabschnitten 6, dem Speicher 7 und dem Beförderungsmechanismussteuerabschnitt 9 und zum Steuern dieser.
Ferner umfaßt das System einen Prüfabschnitt 8 zum Prüfen von Halbleiterwafers, die in den individuellen Verfahrensstationen 5 bearbeitet wurden, und falls erforderlich kann eine Vielzahl von Abschnitten 5-11, 5-12, ... zum Ausführen desselben Verfahrens als Verfahrensabschnitt 5 vorgesehen sein.

(2) Konstruktion, die es gestattet, Halbleiterwafers durch einen Träger zu befördern

In der oben beschriebenen Konstruktion (1) enthält der Pufferabschnitt 12 des Zwischenabschnittes 6 einen Träger zum Befördern der Halbleiterwafers, der Halbleiterwafers tragen kann und in den Zwischenabschnitt 6 montiert und aus ihm demontiert werden kann, welcher Träger in den Trägereinführungs-/-herausführungsabschnitt 17 des Speichers 7 montiert werden kann.
Ein kontinuierliches Halbleiterwaferbearbeitungssystem der vorliegenden Erfindung hat folgende Funktionen.

(1) Behandlung von Halbleiterwafers einen nach dem anderen

1) Der Zwischenabschnitt 6 hat einen Unterscheidungsabschnitt 13 zum Unterscheiden individueller Halbleiterwafers für eine Behandlung von Wafers einen nach dem anderen, die von dem Beförderungsmechanismus 4 an den Verfahrensabschnitt 5 übergeben werden.
2) Der Speicher 7 hat einen Unterscheidungsabschnitt 16, der individuelle Wafers für eine Behandlung von Halbleiterwafers einen nach dem anderen unterscheiden kann, die von dem Beförderungsmechanismus 4 an einen Lagerabschnitt 15 übergeben werden.
3) Der Beförderungsmechanismussteuerabschnitt 9 steuert den Beförderungsmechanismus 4 gemäß Anweisungen von dem Systemsteuerabschnitt 10, um Wafers einen nach dem anderen zu gegebenen Verfahrensstationen zu befördern.
4) Der Systemsteuerabschnitt 10 trifft Entscheidungen bezüglich des Inhalts des Bearbeitens von Wafers und der Steuerung des Beförderns und des Fortgangs des Bearbeitens von Wafers, indem er mit den Verfahrensstationen 5, den Zwischenabschnitten 6, dem Speicher 7 und dem Beförderungsmechanismussteuerabschnitt 9 kommuniziert und diese steuert.
Genauer gesagt, das kontinuierliche Halbleiterwaferbearbeitungssystem der vorliegenden Erfindung kann individuelle Wafers einen nach dem anderen gemäß Verfahrensinhalt, Bearbeitungsprozeduren und Bearbeitungsplänen, die in dem Systemsteuerabschnitt 10 programmiert sind, bearbeiten.

(2) Flexibilität einer Verfahrensprioritätsfolge zwischen Halbleiterwafers

Der Pufferabschnitt 12 des Zwischenabschnittes 6 speichert temporär Halbleiterwafers, die durch den Beförderungsmechanismus 4 zu ihm befördert wurden, und der Übergabemechanismus 11 übergibt Wafers an die Verfahrensstation gemäß einer Verfahrensprozedur, die durch den Systemsteuerabschnitt 10 gegeben ist.
Genauer gesagt, das kontinuierliche Halbleiterwaferbearbeitungssystem der vorliegenden Erfindung kann die Prioritätsfolge der Bearbeitung von Wafers nicht auf der Basis der Reihenfolge bestimmen, in der Wafers zu dem Zwischenabschnitt 6 befördert werden, sondern auf der Basis eines Bearbeitungsplans, der durch den Systemsteuerabschnitt 10 vorgesehen ist.

(3) Flexibilität des Verfahrensgleichgewichts zwischen individuellen Verfahrensstationen

Falls in jeder Verfahrensstation 5 eine Abweichung von der Zeitlage der Bearbeitung jedes Halbleitersubstrats auftritt, werden die Verfahren in den individuellen Verfahrensstationen 5 unausgewogen, so daß eine Redundanz (Verfügbarkeit) für die Aufnahme von Wafers für das nächste Verfahren verlorengeht.
In solch einem Fall speichert der Systemsteuerabschnitt 10 vorbestimmte Wafers, die zu der nächsten Verfahrensstation zu befördern sind, temporär in dem Speicher 7 und weist den Beförderungsmechanismus 4 und den Speicher 7 an, die Wafers zu der nächsten Verfahrensstation zu befördern, wenn die nächste Verfahrensstation für die Wafers aufnahmebereit ist.
Dies bedeutet, daß das kontinuierliche Halbleiterwaferbearbeitungssystem der vorliegenden Erfindung eine flexible Redundanz hat, die ein gleichförmiges, kontinuierliches Bearbeiten sicherstellt, selbst wenn bei dem Bearbeiten durch die individuellen Verfahrensstationen 5, die auf asynchrone Weise arbeiten, eine Verzögerung auftritt.

(4) Flexibilität in bezug auf Fehler im Beförderungsmechanismus und bei der Wartung dessen

Ein Träger zum Befördern von Wafers kann in dem Pufferabschnitt 12 des Zwischenabschnittes 6 und in dem Trägereinführungs-/-herausführungsabschnitt 17 des Speichers 7 montiert sein.
Dies bedeutet, daß es möglich ist, Wafers ohne den Beförderungsmechanismus 4 zu befördern.
Nun wird die bevorzugte Ausführungsform beschrieben.

(1) Systembetriebsverfahren

Es erfolgt nun eine Beschreibung dessen, wie eine Reihe von Verfahrensoperationen in dem kontinuierlichen Halbleiterwaferbearbeitungssystem mit der zuvor unter Bezugnahme auf Fig. 2 bis 4 beschriebenen Grundkonstruktion tatsächlich ausgeführt wird.
Das obige kontinuierliche Halbleiterwaferbearbeitungssystem kann einen ersten Modus des Systembetriebsverfahrens einstellen, bei dem Wafers durch den Beförderungsmechanismus befördert werden, und einen zweiten Modus des Systembetriebsverfahrens, bei dem Wafers ohne Verwendung des Beförderungsmechanismus befördert werden.

1) Erster Modus des Systembetriebsverfahrens

Figuren 5A bis 5D sind Flußdiagramme zum Erläutern des ersten Modus des Systembetriebsverfahrens. In diesem Fall werden Operationen in der Reihenfolge der Diagramme von Fig. 5A bis 5D ausgeführt.
Das Verfahren wird nun aufeinanderfolgend beschrieben.
(1) Wenn eine gewisse Partie zum Bearbeiten durch eine gegebene Verfahrensstation 5 empfangen wird, werden Wafers einer nach dem anderen durch den Unterscheidungsabschnitt 13 des zugeordneten Zwischenabschnittes 6 unterschieden, um in dessen Pufferabschnitt 12 gespeichert zu werden.
(2) Der Zwischenabschnitt 6 überträgt die Waferunterscheidungsresultate zu dein Systemsteuerabschnitt 10, und der Systemsteuerabschnitt 10 bestimmt die Prioritätsfolge der Bearbeitung der Wafers in dem Pufferabschnitt 12 und sendet eine Anweisung, um die Bearbeitung zu starten.
(3) Die Verfahrensstation 5 bearbeitet die Wafers, wie durch den Systemsteuerabschnitt 10 angewiesen wurde.
(4) Wenn geprüft wird, ob das Verfahren (3) korrekt ist, sendet der Systemsteuerabschnitt 10 eine Anweisung an den Beförderungsmechanismussteuerabschnitt 9, um jeden Wafer zu dem Prüfabschnitt 8 befördern zu lassen.
(5) Der Prüfabschnitt 8 führt eine Waferprüfung aus, wie durch den Systemsteuerabschnitt 10 angewiesen wurde, und mißt den physikalischen und elektrischen Status des Verfahrens, falls erforderlich.
(6) Wenn die Prüfung (4) unnötig ist oder wenn die Prüfung und Messung bei (5) beendet sind, weist der Systemsteuerabschnitt 10 den Beförderungsmechanismussteuerabschnitt 9 an, die Wafers zu der nächsten Verfahrensstation befördern zu lassen.
Wenn diese Beförderungsanweisung gesendet wird, prüft der Systemsteuerabschnitt l0 den Betriebsstatus der nächsten Verfahrensstation 5, und falls detektiert wird, daß der Betrieb unterbrochen ist, oder falls die zugeführte Arbeitsmenge übermäßig ist, weist er den Beförderungsmechanismussteuerabschnitt 9 an, die Wafers zu dem Speicher 7 befördern zu lassen.
(7) Die bei (6) zu dem Speicher 7 beförderten Wafers werden in dem Unterscheidungsabschnitt 16 unterschieden und dann in dem Lagerabschnitt 15 gelagert.
(8) Wenn detektiert wird, daß die nächste Verfahrensstation 5 im Betriebsdienst ist und daß die zugeführte Arbeitsmenge angemessen ist, weist der Systemsteuerabschnitt 10 den Speicher 7 an, die Wafers, die in dein Speicher (7) gelagert sind, herausnehmen zu lassen, in dem Unterscheidungsabschnitt 16 unterscheiden zu lassen und an den Beförderungsmechanismus 4 übergeben zu lassen.
Dann weist der Abschnitt 10 den Beförderungsmechanismussteuerabschnitt 9 an, die Wafers zu dem nächsten Verfahren befördern zu lassen.
(9) Wenn dieselbe Anzahl von Verfahrensstationen für das nächste Verfahren vorgesehen ist, zu dem die Wafers bei (6) und (8) befördert werden, vergleicht der Systemsteuerabschnitt 10 die Arbeitsmenge in der Vielzahl von Verfahrensstationen und läßt Wafers zu einer Station oder zu Stationen befördern, bei denen bestimmt wurde, daß Wafers befördert werden können.
(10) Die nächste Verfahrensstation 5 empfängt Wafers der nächsten Partie.
Dann kehrt die Routine zum Start der Bearbeitung zurück, um dieselbe Folge von Operationen zu wiederholen, bis eine gegebene Bearbeitung von Wafers vollendet ist.

2) Zweiter Modus des Betriebsverfahrens

Figuren 6A und 6B sind Flußdiagramme zum Erläutern des zweiten Modus des Systembetriebsverfahrens. In diesem Fall werden Operationen in der Reihenfolge der Diagramme von Fig. 6A und 6B ausgeführt.
Das Verfahren wird nun aufeinanderfolgend beschrieben.
(1) Ein Träger, der eine gewisse Partie Wafers trägt, wird in den Pufferabschnitt 12 eines Zwischenabschnittes 6 montiert, der zu einer gegebenen Verfahrensstation 5 gehört.
(2) Der Zwischenabschnitt 6 unterscheidet die Wafers in dem Träger einen nach dem anderen in dem Unterscheidungsabschnitt 13 und speichert sie dann in dem Pufferabschnitt 12.
Dann überträgt der Abschnitt 6 die Waferunterscheidungsresultate zu dem Systemsteuerabschnitt 10, und der Systemsteuerabschnitt 10 bestimmt die Prioritätsfolge der Bearbeitung der Wafers in dem Pufferabschnitt 12 und sendet eine Anweisung, um die Bearbeitung zu starten.
(3) Die Verfahrensstation 5 bei (1) bearbeitet die Wafers, wie durch den Systemsteuerabschnitt 10 angewiesen wurde, und speichert die Wafers in dem Pufferabschnitt 12, wenn die Bearbeitung vollendet ist.
(4) Nachdem die Bearbeitung bei (3) aller Wafers vollendet ist, wird der Träger zu dem Speicher 7 befördert und zum Beispiel durch den Bediener in den Trägereinführungs-/-herausführungsabschnitt 17 montiert.
(5) Der Speicher 7 unterscheidet die Wafers in dem Träger in dem Unterscheidungsabschnitt 16 und speichert die Wafers dann in dem Lagerabschnitt 15, während die Waferunterscheidungsresultate zu dem Systemsteuerabschnitt 10 übertragen werden.
(6) Der Systemsteuerabschnitt 10 weist den Speicher 7 an, nur Wafers, die bei dem nächsten Verfahren in derselben Verfahrensstation zu bearbeiten sind, an den Träger übergeben zu lassen.
(7) Der Speicher 7 nimmt Wafers aus dem Lagerabschnitt 15 zur Unterscheidung in dem Unterscheidungsabschnitt 16 heraus und läßt nur Wafers an den Träger in dem Trägereinführungs-/-herausführungsabschnitt 17 übergeben, die bei dem nächsten Verfahren in derselben Verfahrensstation zu bearbeiten sind.
(8) Der Träger bei (7) wird zum Beispiel durch den Bediener zu der Verfahrensstation 5 befördert, wie durch den Systemsteuerabschnitt 10 angewiesen wurde.
Dann kehrt die Routine zum Start der Bearbeitung zurück, um dieselbe Folge von Operationen zu wiederholen, bis eine gegebene Bearbeitung der Wafers vollendet ist.
Es ist möglich, den Träger durch einen Roboter anstelle des Bedieners befördern zu lassen. Ferner kann der Systemsteuerabschnitt 10 den Bediener durch eine Anzeige an einem Anzeigemittel, das an dem Speicher 7 oder Zwischenabschnitt 6 vorgesehen ist, anweisen, den Träger zu dem nächsten Verfahren zu befördern.

(2) Gesamtkonstruktion des kontinuierlichen Halbleiterwaferbearbeitungssystems

Figur 7 ist ein Blockdiagramm zum Erläutern einer Ausführungsform der Erfindung, die auf ein kontinuierliches Halbleiterwaferbearbeitungssystem zum Herstellen eines ASIC mit einem Gate-Array angewendet ist.
Dieses System umfaßt zwei Elektronenstrahlbelichtungsstationen, zwei Stepperbelichtungsstationen, eine Fotoresistauftragestation, eine Fotoresistentwicklungsstation, zwei Aluminiumätzstationen, zwei PSG-(Phosphorsilicatglas)-Ätzstationen, zwei Aluminiumabscheidungsstationen, zwei PSG-Abscheidungsstationen, drei Prüfstationen, zwei Speicher, eine Meßeinheit und eine Numerierungseinheit. Die individuellen Stationen und Einheiten außer den Speichern sind über jeweilige Zwischenabschnitte 18-6 bis 34-6, 37-6 und 38-6 mit einem Beförderungsmechanismus gekoppelt.
Ein On-line-Systemsteuerabschnitt 10a kommuniziert mit den individuellen Komponenten (d. h., Stationen, Einheiten, Zwischenabschnitten und Speichern) und steuert diese, und enthält Daten des Inhalts der Bearbeitung von individuellen Wafers, die zu bearbeiten sind, und kennt den Status des Fortgangs der Bearbeitung.
Bei der obigen Konstruktion ist es besonders wichtig, daß die Verfahrensstationen nicht aus einer Vielzahl von Stationen bestehen zu brauchen. Zum Beispiel kann nur eine einzelne Station für ein Verfahren vorgesehen sein, bei dem nur eine kurze Zeit zur Wiederherstellung nach einem Fehler erforderlich ist, während eine Vielzahl von Verfahrensstationen für ein Verfahren vorgesehen sein kann, bei dem zur Wiederherstellung nach einem Fehler eine lange Zeit erforderlich ist, wie ein Verfahren, das im Vakuum ausgeführt wird.
Denn im Falle eines Fehlers in einer von einer Vielzahl von Verfahrensstationen, die für dasselbe Verfahren vorgesehen sind, können die anderen Stationen die Bearbeitung noch ausführen, und somit ist es möglich, eine lange Unterbrechungszeit der Bearbeitung zu vermeiden.

(3) Beispiel rum Bearbeiten von Wafers

Ein ASIC mit einem Gate-Array wird hergestellt, indem eine vorbestimmte Verdrahtung an einem massiven Wafer mit einem Matrix-Array logischer Grundelemente versehen wird.
In diesem Fall wird die Verdrahtung unter Verwendung von Aluminium vorgesehen, und die Isolierung zwischen benachbarten Aluminiumverdrahtungsschichten wird unter Verwendung von PSG vorgesehen.
Figur 8 ist ein Flußdiagramm zum Erläutern der Bearbeitung von Wafers, wenn der ASIC hergestellt wird, wobei (a) ein Flußdiagramm zum Erläutern der Gesamtfolge von Grundoperationsschritten ist und (b) eine Subroutine ist, die zwischen angrenzenden Schritten vorgesehen ist.
Die Subroutine wird vorgesehen, um Wafers in dem Speicher temporär zu lagern, wenn die nächste Verfahrensstation besetzt ist.

(1) Schritt 1

Massive Wafers (Halbleiterwafers) werden, nachdem Aluminium abgeschieden ist, in dem ersten Speicher gelagert.

(2) Schritt 2

Die massiven Wafers werden zu der Numerierungseinheit 38 befördert, und den massiven Wafers werden Wafernummern in der Form von Strichkodes gegeben, um eine Herstellungspartie zu kompilieren.

(3) Schritt 3

In der Fotoresistauftragestation 22 wird ein Fotoresist aufgetragen.

(4) Schritt 4

In der ersten oder zweiten Elektronenstrahlbelichtungsstation 18 oder 19 wird eine erste Aluminiumverdrahtungsschicht belichtet.

(5) Schritt 5

In der Fotoresistentwicklungsstation 23 wird das Fotoresist entwickelt.

(6) Schritt 6

In der ersten oder zweiten Aluminiumätzstation 24 oder 25 wird die erste Aluminiumverdrahtungsschicht geätzt.

(7) Schritt 7

In der ersten oder zweiten PSG-Abscheidungsstation 30 oder 31 wird ein Zwischenschichtisolierfilm gebildet.

(8) Schritt 8

In der Fotoresistauftragestation wird wieder Fotoresist aufgetragen.

(9) Schritt 9

In der ersten oder zweiten Stepperbelichtungsstation 20 oder 21 wird die zweite Aluminiumverdrahtungsschicht belichtet, um Kontaktfenster zu bilden.

(10) Schritt 10

In der Fotoresistentwicklungsstation 23 wird das Fotoresist entwickelt.

(11) Schritt 11

In der ersten oder zweiten PSG-Ätzstation 26 oder 27 wird die PSG-Schicht geätzt.

(12) Schritt 12

In der ersten oder zweiten Aluminiumabscheidungsstation 28 oder 29 wird eine Aluminiumschicht als nächste verdrahtungsschicht gebildet.
Anschließend kehrt die Routine zu Schritt 3 zurück, und dementsprechend werden die Verdrahtungen der zweiten und dritten Schichten gebildet, um die vorgeschriebenen Logik-ASIC-Wafers zu vollenden.
Bei den individuellen Schritten wird eine Verfahrensstation ausgewählt, der eine angemessene Arbeitsmenge zugeführt wird, und die Prioritätsfolge der Bearbeitung in den individuellen Verfahrensstationen wird durch einen Produktionsplan bestimmt, der in dem Systemsteuerabschnitt 10a programmiert ist.
Es erfolgt dieselbe Prozedur, wenn Wafers ohne Verwendung des Beförderungsmechanismus 4a befördert werden (wenn sie zum Beispiel durch einen Bediener oder Roboter befördert werden), außer daß der erste oder zweite Speicher 33 oder 36 verwendet wird, wenn der Träger befördert wird, der Wafers enthält.

(4) Zwischenabschnitt

Figur 9 ist ein Blockdiagramm, das ein Beispiel des Zwischenabschnittes zeigt.
Bei diesem Beispiel sind Zwischenabschnitte 6a und 6b an den jeweiligen Einlaß- und Auslaßseiten von jeder Verfahrensstation 5a vorgesehen. Die individuellen Zwischenabschnitte 6a und 6b enthalten Puffer 12a bzw. 12b, Unterscheidungsabschnitte 13a bzw. 13b und Übergabemechanismen 11a bzw. 11b und enthalten ferner jeweilige Steuerabschnitte 39a und 39b zur Steuerung ihrer Operation.
Die Verfahrensstation 5a enthält einen Steuerabschnitt 40 zum Steuern der Bearbeitung durch sie.
Ein Schrittsteuerabschnitt 41 steuert kollektiv die Steuerabschnitte 39a und 39b, um eine Arbeitssynchronisation der Zwischenabschnitte 6a und 6b und der Verfahrensstation 5a vorzusehen.
Die Steuerabschnitte 39a, 39b, 40 und 41 kommunizieren mit dem Systemsteuerabschnitt 10a, der in Fig. 6 gezeigt ist, und werden durch diesen gesteuert.
Figur 10 zeigt eine tatsächliche Konstruktion des Zwischenabschnittes, wobei (a) eine perspektivische Ansicht des Zwischenabschnittes ist und (b) eine perspektivische Ansicht eines Trägers ist.
Dieses Beispiel eines Zwischenabschnittes enthält eine Handhabevorrichtung llc zum Übergeben von Wafers 42, einen Strichkodeleser 13c zum Unterscheiden der Wafers 42 und einen Träger 45 als Pufferabschnitt 12c zum temporären Lagern der Wafers 42. Ein Aufzug 43 ist zum vertikalen Befördern der Wafers 42 vorgesehen, wenn der Beförderungsmechanismus und Zwischenabschnitt verschiedene Installationshöhen haben.
Der Träger 45 kann in den Puffer 12c montiert und aus ihm demontiert werden und hat einen Griff 46, so daß er durch einen Bediener leicht befördert werden kann.

(5) Speicher

Figur 11 ist ein Blockdiagramm, das ein Beispiel eines Speichers zeigt.
Dieses Beispiel des Speichers 7a hat unabhängige Trägereinführungs-/-herausführungsabschnitte 17a und 17b und enthält einen Lagerabschnitt 15a, einen Unterscheidungsabschnitt 16a und einen Übergabemechanismus 14a und ferner einen Steuerabschnitt 47 zum Steuern seiner Operation.
Der Steuerabschnitt 47 kommuniziert mit dem Systemsteuerabschnitt 10a, der in Fig. 6 gezeigt ist, und wird durch diesen gesteuert.
Figur 12 ist eine Draufsicht, die eine tatsächliche Konstruktion eines Speichers zeigt.
Dieses Beispiel eines Speichers enthält eine Handhabevorrichtung 14d zum Übergeben von Wafers 42, einen Lagerabschnitt 15a zum Lagern von Wafers, einen Strichkodeleser 16b zum Unterscheiden von Wafers, einen Trägereinlaß 48 zum Hineinführen eines Trägers 45, einen Trägerauslaß 49 zum Herausführen des Trägers 45 aus ihm, eine Handhabevorrichtung 14c zum Herausnehmen von Wafers 42 aus dem Träger 45 und eine Handhabevorrichtung 14b zum Lagern von Wafers in dem Träger 45.
Der Strichkodeleser 16b ist an einer Position hinter jener vorgesehen, an der Wafers 42 von dem Beförderungsmechanismus 4a und von dem Träger 45 bewegt werden können, so daß Strichkodes von Wafers 42 abgelesen werden können, die durch den Beförderungsmechanismus 4a übergeben werden, und von jenen, die durch den Träger 45 übergeben werden.

(6) Kleiner Beförderungsmechanismus

Figur 13 ist ein Blockdiagramm zum Erläutern eines kleinen Beförderungsmechanismus zusammen mit Verfahrensstationen.
Oft wird der Raumnutzungsfaktor eines Betriebes verringert, wenn alle Verfahrensstationen mit einem Beförderungsmechanismus gekoppelt sind.
In solch einem Fall ist es besser, den Beförderungsmechanismus 4a mit einem kleinen Beförderungsmechanismus 4b zu versehen, mit dem die Verfahrensstationen 5a bis 5d gekoppelt sind.
Es ist jedoch nötig, zwischen dem Beförderungsmechanismus 4a und dem kleinen Beförderungsmechanismus 4b einen Waferübergabemechanismus 50 vorzusehen.
Figur 14 ist eine perspektivische Ansicht, die eine Weise zeigt, in der eine Verfahrensstation mit dem Beförderungsmechanismus gekoppelt ist.
Ein kleiner Beförderungsmechanismus 4b erstreckt sich über individuellen Verfahrensstationen 5a bis 5d, und Zwischenabschnitte 6a und 6b und ein Aufzug 43 sind für die Übergabe von Wafers zwischen jeder der Verfahrensstationen 5a bis 5d und dem kleinen Beförderungsmechanismus 4b vorgesehen.
Dann werden Wafers zur Verfahrensstation 51 befördert.
Das wie oben beschriebene kontinuierliche Halbleiterwaferbearbeitungssystem, das die Erfindung verkörpert, hat folgende Merkmale.
(1) Halbleiterwafers können einer nach dem anderen behandelt werden.
(2) Ein Zwischenabschnitt ist zwischen jeder Verfahrensstation und dem Beförderungsmechanismus vorgesehen, und der Zwischenabschnitt kann die Prioritätsfolge der temporären Lagerung von Wafers und der Bearbeitung der gelagerten Wafers festlegen.
(3) Wenn eine nächste Verfahrensstation, zu der Wafers zu befördern sind, nicht operativ ist oder eine übermäßige Arbeitsmenge enthält, werden zuzuführende Wafers bis zum Start einer Wiederaufnahme der Bearbeitung oder bis die in der Verfahrensstation enthaltene Arbeitsmenge auf solch ein Maß reduziert wurde, daß sie Wafers aufnehmen kann, temporär in einem Speicher gelagert.
(4) Wenn eine Vielzahl von identischen Verfahrensstationen für das nächste Verfahren vorgesehen ist, zu dem Wafers zu befördern sind, werden Wafers zu einer dieser Stationen befördert, die die geringste Arbeitsmenge enthält.
(5) Eine On-line-Steuerung durch den Systemsteuerabschnitt ist möglich, selbst wenn ein Fehler in dem Beförderungsmechanismus auftritt oder während seiner Wartung, und es ist möglich, die Operation des Bearbeitungssystems zu gestatten, indem Wafers nicht mit dem Beförderungsmechanismus sondern Träger für Träger befördert werden.
Das kontinuierliche Halbleiterwaferbearbeitungssystem gemäß der Erfindung hat somit die folgenden Effekte.
(1) Die Operation des Bearbeitungssystems ist möglich, selbst wenn ein Fehler in dem Beförderungsmechanismus auftritt oder während seiner Wartung, so daß es möglich ist, eine Verzögerung des Produktionsplans zu minimieren.
(2) Es ist möglich, einer Bearbeitung von Wafers Priorität zu verleihen, die anderenfalls eine Verzögerung im Produktionsplan verursachen würde. Somit ist es möglich, einen Liefertermin von einer Vielzahl von Partien von Halbleiterwafers gleichzeitig mit hohem Niveau einzuhalten.
(3) Eine Vielzahl von verschiedenen Arten von Wafers kann gleichlaufend bearbeitet werden, und ihre Liefertermine können gleichzeitig und mit hohem Niveau eingehalten werden, selbst wenn ihre Bearbeitungszeitlagen verschieden sind.
Wie oben gezeigt, ist es möglich, ein kontinuierliches Halbleiterwaferbearbeitungssystem zu realisieren, das bezüglich einer kontinuierlichen Bearbeitung von einer Vielzahl von verschiedenen Partien oder verschiedenen Arten von Wafers sehr flexibel ist und eine hohe Produktivität hat.

Claims

1. Ein kontinuierliches Halbleitersubstratbearbeitungssystem mit einer Vielzahl von verschiedenen Verfahrensstationen (5) zum Ausführen jeweiliger vorbestimmter Verfahren an Halbleiterwafers, und einem Beförderungsmechanismus (4), der Halbleiterwafers zwischen den genannten individuellen Halbleiterwaferverfahrensstationen (5) befördert und mit einem Steuerabschnitt (9) versehen ist, welches System umfaßt:-

Zwischenabschnitte (6), die jeweils zwischen dem genannten Beförderungsmechanismus (4) und jeder der genannten Verfahrensstationen (5) vorgesehen sind, von welchen Zwischenabschnitten (6) jeder einen ersten Übergabemechanismus (11) zum Übergeben der Halbleiterwafers zwischen dem genannten Beförderungsmechanismus (4) und der jeweiligen Verfahrensstation (5) enthält;

einen Speicher (7), der mit dem genannten Beförderungsmechanismus (4) gekoppelt ist, zum temporären Aufnehmen der Halbleiterwafers während der Bearbeitung, und der einen Lagerabschnitt (15) zum Lagern der genannten Halbleiterwafers enthält, und einen zweiten Übergabemechanismus (14) zum Übergeben von Halbleiterwafers zwischen dem genannten Lagerabschnitt (15) und dem genannten Beförderungsmechanismus (4), welcher Speicher ferner einen Unterscheidungsabschnitt (16) umfaßt; und

einen Systemsteuerabschnitt (10), der mit den genannten Verfahrensstationen (5), Zwischenabschnitten (6), dem Speicher (7) und dem Beförderungsmechanismussteuerabschnitt (9) kommuniziert und diese steuert; dadurch gekennzeichnet, daß:-

das genannte System Wafers auf der Basis von einem nach dem anderen behandelt, wobei der genannte Beförderungsmechanismus (4) und der genannte erste Übergabemechanismus (11) individuelle Wafers handhaben;

jeder der genannten Zwischenabschnitte (6) ferner einen Unterscheidungsabschnitt (13) zum Unterscheiden individueller Halbleiterwafers enthält, und einen Pufferabschnitt (12), der die genannten Halbleiterwafers temporär speichert und einen Träger umfaßt, der Halbleiterwafers tragen kann und der in den genannten Zwischenabschnitt (6) montiert und aus ihm demontiert werden kann;

der Unterscheidungsabschnitt (16) des Speichers (7) individuelle Halbleiterwafers unterscheidet;

der Speicher (7) ferner einen Trägereinführungs-/-herausführungsabschnitt (17) umfaßt, der den genannten Träger zum Einführen und Herausführen der genannten Halbleiterwafers montieren und demontieren kann; und daß:-

der genannte Systemsteuerabschnitt (10) betriebsfähig ist, um die Prioritätsfolge des Bearbeitens der genannten individuellen Halbleiterwafers zu bestimmen, die in dem genannten Pufferabschnitt (12) gelagert sind, und den genannten Übergabemechanismus (11) anzuweisen, die genannten individuellen Halbleiterwafers in der beschlossenen Reihenfolge an die Verfahrensstationen (5) zu übergeben.

2. Ein kontinuierliches Halbleiterwaferbearbeitungssystem nach Anspruch 1, das ferner eine Prüfstation (8) umfaßt, die mit dem genannten Beförderungsmechanismus (4) gekoppelt ist, zum Prüfen von Halbleiterwafers, die in jeder der genannten Verfahrensstationen (5) bearbeitet wurden.

3. Ein kontinuierliches Halbleiterwaferbearbeitungssystem nach Anspruch 1 oder 2, bei dem der genannte Träger dafür ausgelegt ist, um in den genannten Trägereinführungs- /-herausführungsabschnitt (17) des genannten Speichers (7) montiert zu werden.

4. Ein kontinuierliches Halbleiterwaferbearbeitungssystem nach Anspruch 1, 2 oder 3, bei dem:-

der genannte Beförderungsmechanismus (4) Halbleiterwafers befördert;

der genannte Systemsteuerabschnitt (10) mit den genannten Verfahrensstationen (5), Zwischenabschnitten (6), dem Speicher (7) und dem Beförderungsmechanismussteuerabschnitt (9) zum Befördern von Halbleiterwafers zu jeder der genannten Verfahrensstationen (5) kommuniziert und diese dadurch gemäß einer Prozedur steuert, die vorher in ihm programmiert wurde, so daß die genannten Wafers kontinuierlich bearbeitet werden können;

die genannten individuellen Halbleiterwafers zu dem genannten Speicher (7) befördert werden, falls in einer nächsten Verfahrensstation (5), zu der die genannten Halbleiterwafers zu befördern sind, mehr Arbeit als eine zulässige Menge von Halbleiterwafers anliegt, welche Halbleiterwafers, die zu dem genannten Speicher (7) befördert wurden, in einem Unterscheidungsabschnitt (16) unterschieden werden und dann in einem Lagerabschnitt (15) gelagert werden;

wenn die genannte Verfahrensstation für Halbleiterwafers aufnahmebereit wird, die genannten Halbleiterwafers in dem genannten Lagerabschnitt (16) des genannten Speichers (7) gemäß einem Programm des genannten Systemsteuerabschnitts (10) seguentiell herausgenommen werden, um in dem genannten Unterscheidungsabschnitt (16) unterschieden zu werden und dann zu der genannten nächsten Verfahrensstation befördert werden; und

die Prioritätsfolge des Bearbeitens individueller Halbleiterwafers in jeder genannten Verfahrensstation (5) durch den genannten Systemsteuerabschnitt (10) durch Kommunikation von ihm mit dem zugeordneten Zwischenabschnitt (6) bestimmt wird, welche Bestimmung in bezug auf Halbleiterwafers, die in dem genannten Unterscheidungsabschnitt (13) des genannten Zwischenabschnittes (13) unterschieden und dann in dem genannten Pufferabschnitt (12) von ihm gelagert worden sind, gemäß einem Programm des genannten Systemsteuerabschnittes (10) sequentiell ausgeführt wird.

5. Das kontinuierliche Halbleiterwaferbearbeitungssystem nach Anspruch 1, 2, 3 oder 4, bei dem eine Vielzahl von identischen Verfahrensstationen (5-11, 5-12, ...) zum Ausführen desselben Verfahrens wie jede der genannten Verfahrensstationen (5) vorgesehen ist, und Halbleiterwafers zu der nächsten Verfahrensstation (5) befördert werden, indem eine von der genannten Vielzahl von identischen Verfahrensstationen (5-11, 5-12, ...) ausgewählt wird, bei der der Pufferabschnitt (12) ihres zugeordneten Zwischenabschnittes (6) die höchste verfügbare Kapazität hat.

6. Das kontinuierliche Halbleiterwaferbearbeitungssystem nach Anspruch 4 zusammen mit Anspruch 3, bei dem Halbleiterwafers, wenn ein Fehler in dem genannten Beförderungsmechanismus (4) auftritt oder während der Wartung von diesem, ohne den genannten Beförderungsmechanismus (4) befördert werden;

wobei der genannte Steuerabschnitt (10) mit den genannten Verfahrensstationen (5), Zwischenabschnitten (6) und dem Speicher (7) kommuniziert und diese dadurch steuert, um sicherzustellen, daß Halbleiterwafers Träger für Träger zu den genannten Verfahrensstationen (5) gemäß einem vorbestimmten Programm des genannten Systemsteuerabschnittes (10) befördert werden, so daß die genannten Halbleiterwafers kontinuierlich bearbeitet werden, welcher Träger in dem genannten Trägereinführungs-/-herausführungsabschnitt (17) des genannten Speichers (7) montiert ist, wenn der genannte Träger von einer Verfahrensstation zu einer nächsten Station befördert wird;

die genannten Halbleiterwafers in dem genannten Träger in dem genannten Unterscheidungsabschnitt (16) des genannten Speichers (7) individuell unterschieden werden und dann in dessen genannten Lagerabschnitt (15) temporär gelagert werden, nur Halbleiterwafers, die zu der genannten nächsten Verfahrensstation zu befördern sind, dem genannten Lagerabschnitt (15) gemäß einer Anweisung von dem genannten Systemsteuerabschnitt (10) entnommen werden, um in dem genannten Unterscheidungsabschnitt (16) individuell unterschieden und dann in einem Träger untergebracht zu werden, der in dem genannten Trägereinführungs-/-herausführungsabschnitt (17) montiert ist;

der Träger nach Vollendung der Unterbringung nicht durch den genannten Beförderungsmechanismus (4) zu der genannten nächsten Verfahrensstation befördert wird;

die Prioritätsfolge des Bearbeitens von individuellen Halbleiterwafers in jeder der genannten Verfahrensstationen (5) durch den genannten Systemsteuerabschnitt (10) durch Kommunikation von ihm mit dem zugeordneten Zwischenabschnitt (6) bestimmt wird, welche Bestimmung in bezug auf Halbleiterwafers, die in dem genannten Unterscheidungsabschnitt (13) des genannten Zwischenabschnittes (6) unterschieden und dann in dem genannten Pufferabschnitt (12) von ihm gelagert worden sind, gemäß einem Programm des genannten Systemsteuerabschnittes (10) sequentiell ausgeführt wird.