DE69031841D1 - Mehrfachverarbeitungsanordnung mit einem einzigen Adressenübersetzungspufferspeicher mit vermindertem Prozessorzusatzaufwand und Verfahren zum Betrieb einer solchen Anordnung - Google Patents

Mehrfachverarbeitungsanordnung mit einem einzigen Adressenübersetzungspufferspeicher mit vermindertem Prozessorzusatzaufwand und Verfahren zum Betrieb einer solchen Anordnung

Info

Publication number
DE69031841D1
DE69031841D1 DE69031841T DE69031841T DE69031841D1 DE 69031841 D1 DE69031841 D1 DE 69031841D1 DE 69031841 T DE69031841 T DE 69031841T DE 69031841 T DE69031841 T DE 69031841T DE 69031841 D1 DE69031841 D1 DE 69031841D1
Authority
DE
Germany
Prior art keywords
arrangement
operating
buffer memory
address translation
single address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69031841T
Other languages
English (en)
Other versions
DE69031841T2 (de
Inventor
Gizo Kadaira
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE69031841D1 publication Critical patent/DE69031841D1/de
Application granted granted Critical
Publication of DE69031841T2 publication Critical patent/DE69031841T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)
DE1990631841 1989-02-10 1990-02-09 Mehrfachverarbeitungsanordnung mit einem einzigen Adressenübersetzungspufferspeicher mit vermindertem Prozessorzusatzaufwand und Verfahren zum Betrieb einer solchen Anordnung Expired - Fee Related DE69031841T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1032294A JPH087719B2 (ja) 1989-02-10 1989-02-10 情報処理システム

Publications (2)

Publication Number Publication Date
DE69031841D1 true DE69031841D1 (de) 1998-02-05
DE69031841T2 DE69031841T2 (de) 1998-04-30

Family

ID=12354937

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1990631841 Expired - Fee Related DE69031841T2 (de) 1989-02-10 1990-02-09 Mehrfachverarbeitungsanordnung mit einem einzigen Adressenübersetzungspufferspeicher mit vermindertem Prozessorzusatzaufwand und Verfahren zum Betrieb einer solchen Anordnung

Country Status (4)

Country Link
EP (1) EP0382237B1 (de)
JP (1) JPH087719B2 (de)
CA (1) CA2009717C (de)
DE (1) DE69031841T2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6205531B1 (en) * 1998-07-02 2001-03-20 Silicon Graphics Incorporated Method and apparatus for virtual address translation
US6742103B2 (en) 2000-08-21 2004-05-25 Texas Instruments Incorporated Processing system with shared translation lookaside buffer
US6742104B2 (en) 2000-08-21 2004-05-25 Texas Instruments Incorporated Master/slave processing system with shared translation lookaside buffer
EP1262875A1 (de) * 2001-05-28 2002-12-04 Texas Instruments Incorporated Master-Slave-Prozessorsystem mit gemeinsamem Adressenübersetzungspufferspeicher
ATE545909T1 (de) 2001-05-28 2012-03-15 Texas Instruments Inc Multiprozessorsystem mit gemeinsamem adressenübersetzungspufferspeicher
GB2422926B (en) * 2005-02-04 2008-10-01 Advanced Risc Mach Ltd Data processing apparatus and method for controlling access to memory
US9824015B2 (en) * 2015-05-29 2017-11-21 Qualcomm Incorporated Providing memory management unit (MMU) partitioned translation caches, and related apparatuses, methods, and computer-readable media

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4376297A (en) * 1978-04-10 1983-03-08 Signetics Corporation Virtual memory addressing device
US4481573A (en) * 1980-11-17 1984-11-06 Hitachi, Ltd. Shared virtual address translation unit for a multiprocessor system
EP0282213A3 (de) * 1987-03-09 1991-04-24 AT&T Corp. Speicherverwaltungseinheit mit simultanem Kontext

Also Published As

Publication number Publication date
CA2009717A1 (en) 1990-08-10
EP0382237A3 (de) 1992-01-29
JPH087719B2 (ja) 1996-01-29
EP0382237B1 (de) 1997-12-29
EP0382237A2 (de) 1990-08-16
DE69031841T2 (de) 1998-04-30
JPH02211560A (ja) 1990-08-22
CA2009717C (en) 1994-05-10

Similar Documents

Publication Publication Date Title
DE69032750D1 (de) Maschinelles Übersetzungssystem und -verfahren
DE68916590D1 (de) Gerät zum Entfernen von und Einsetzen in einem Verbindungsbus von einer nichtentfernbaren magnetischen Aufzeichnungseinheit.
DE3588009D1 (de) Vorrichtung und Verfahren zum Rekonfigurieren eines Speichers in einer Datenverarbeitungsanordnung.
DE69031978D1 (de) Einrichtung und Verfahren zum Vermindern von Störungen in zweistufigen Cache-Speichern
DE69033327D1 (de) Gerät zum Lesen oder Verarbeiten eines Bildes
DE68928724D1 (de) Verfahren und Robotsystem zum Suchen eines bewegenden Objekts
PL289723A1 (en) Versatile method of logging data at command level while performing parallel processing of data
DE69527563D1 (de) Automationssystem und -verfahren zum LSI-Entwurf
EP0431463A3 (en) Two-level translation look-aside buffer using partial addresses for enhanced speed
DE69326491D1 (de) Datenprozessor mit einem Cachespeicher und Verfahren
DE69031100D1 (de) Interprozessor-Datenabhängigkeit minimierendes Übersetzungsverfahren
DE69027616D1 (de) Gerät und Verfahren zum Bestimmen von Konturen und Linien
DE68926726D1 (de) Zur Aufgabenautomatisierung und Kommandoerzeugung passendes Rechnersystem und -methode
DE69022689D1 (de) Einrichtung und Verfahren zum sicheren Betrieb eines Rechnerprogramms.
DE3483434D1 (de) Verfahren und geraet zur bearbeitung eines defekten speichers.
DE68920419D1 (de) Verfahren und Anordnung für eine leistungsfähige DRAM-Steuerung.
DE69329104D1 (de) Verfahren und Anordnung zum Übertragen und Verarbeiten von Daten
DE69433081D1 (de) Verfahren und Anordnung zum Empfang von FDMA Signalen
DE69030178D1 (de) Vorrichtung und verfahren zum aufbewahren von bildern
DE3781794D1 (de) Vorrichtung und verfahren zum versehen eines cachespeichers mit einer schreiboperation mit zwei systemtaktzyklen.
GB2141365B (en) Method and apparatus for performing workpiece inspection with a probe
DE69006613D1 (de) Anordnung und Verfahren zum Zusammenbau von Aufzeichnungseinheiten in einem elektrophotographischen Aufzeichnungsgerät.
DE69031841D1 (de) Mehrfachverarbeitungsanordnung mit einem einzigen Adressenübersetzungspufferspeicher mit vermindertem Prozessorzusatzaufwand und Verfahren zum Betrieb einer solchen Anordnung
DE68926878D1 (de) Verfahren zur Speicherung in nichtausschliessende Cachespeicherzeilen in Mehrprozessoranordnungen
DE69326705D1 (de) Verfahren und Anordnung zur Feststellung der Befehlsablauffolge in einem Datenverarbeitungssystem

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee