DE69112882T2

DE69112882T2 - Zellstruktur mit niedriger Kapazität und mit hoher Durchbruchspannung programmiert für Festwertspeicherschaltungen.

Info

Publication number: DE69112882T2
Application number: DE69112882T
Authority: DE
Inventors: Giancarlo Ginami; Enrico Laurin; Silvia Lucherini; Bruno Vajana
Original assignee: SGS Thomson Microelectronics Inc
Current assignee: STMicroelectronics lnc USA
Priority date: 1990-03-30
Filing date: 1991-03-19
Publication date: 1996-02-15
Anticipated expiration: 2011-03-20
Also published as: IT9019903A0; JPH0582758A; IT9019903A1; EP0450389B1; DE69112882D1; IT1239989B; EP0450389A3; EP0450389A2

Description

Beschreibung

Diese Erfindung bezieht sich auf eine Programmierte Zelle mit niedriger Kapazität und hoher Durchbruchspannung für Nur-Lese-Speicherschaltungen des Typs, der einen Feldeffekt-Transistor mit herkömmlichen Source- und Drain-Regionen aufweist, die durch eine Kanalregion getrennt sind, über der das Transistor-Gate liegt.
Es ist eine bekannte Tatsache, daß Nur-Lese-Schaltungsstrukturen oder ROMs (Read Only Memories) elementar aus gleichmäßigen Zellenarrays bestehen.
Der Speicher wird im allgemeinen programmiert, indem einige vorbestimmte Zellen nicht-leitend gemacht werden, wodurch logische Signale ausgegeben werden, die in einer gesuchten Beziehung mit dem Wert der Eingangssignale verbunden sind.
Jede Zelle weist elementar einen Transistor auf, der mit einer Gate-Spannung Vg von 5 Volt betrieben wird. D.h., daß alle Gates der Zellen in dem Array mit einer gemeinsamen 5-Volt-Leistungsversorgung verbunden sind.
Zwischen einer programmierten Zelle und einer nicht-programmierten sollte ein Stromunterschied von einigen hundert Mikroampere bestehen, um während des Auslese-Stadiums eine Unterscheidung zwischen denselben zu ermöglichen.
Um einen großen Unterschied zwischen solchen Strömen zu erhalten, wurde gemäß dem Stand der Technik üblicherweise vorgeschlagen, die Leitungsschwelle der entsprechenden Transistoren zu den Zellen, die programmiert werden sollen, anzuheben. Dies kann erreicht werden, indem die Oberflächenkonzentration eines Dotierstoffes in der Kanalregion des Transistors erhöht wird, z.B. durch die zusätzliche Implantierung von "p"-Typ-Störstellen mit Bor-Ionen.
Jedoch bewirken die hohe Oberflächenkonzentration der Kanalregion und eine hohe Dotierung der angrenzenden Drain-Region des Transistors, daß die Drain-Verarmungszone klein wird, was zur Folge hat, daß die Drain-Kapazität relativ groß wird, während die Durchbruchspannung vergleichsweise gering ist.
Diesbezüglich bilden die Drain-Elektroden die sogenannte Bit-Leitung eines ROM, wobei diese Bitleitung eine große Ladungszeit zeigen wird, was sich in einer langen Zugriffszeit auf den Speicher wiederspiegelt.
Das dieser Erfindung zugrunde liegende technische Problem besteht darin, eine programmierte Zellenstruktur für Nur-Lese-Speicherschaltungen zu schaffen, die derartige strukturelle und funktionelle Merkmale aufweist, daß es möglich ist, daß die Leitungsschwelle von Zellen, die programmiert werden sollen, angehoben wird, während die Zugriffszeit auf den Speicher im wesentlichen unverändert bleibt, wodurch der genannte Nachteil, der zum Stand der Technik gehört, überwunden ist.
Dieses Problem wird durch eine genannte Zellenstruktur gelöst, die dadurch gekennzeichnet ist, daß dieselbe eine Kanalimplantation aufweist, die sich nur von der Source- Region um einen vorbestimmten Abstand erstreckt.
Bei einem bevorzugten Ausführungsbeispiel ist dieser Abstand mindestens 10 Prozent des Abstands, der die Source-Region von der Drain-Region trennt.
Die Merkmale und Vorteile einer Zellenstruktur gemäß der Erfindung werden aus der folgenden detaillierten Beschreibung eines Ausführungsbeispiels derselben offensichtlich, die bezugnehmend auf die beiliegenden Zeichnungen zur Veranschaulichung und nicht zur Begrenzung angegeben ist. Es zeigen:
Fig. 1 eine vertikale Schnittansicht, die schematisch eine Zellenstruktur gemäß der Erfindung zeigt;
Fig. 2 eine weitere schematische Darstellung der Zellenstruktur, die in Fig. 1 gezeigt ist; und
Fig. 3, 4 und 5 vergleichende Graphen, die jeweils die Charakteristika einer Zellenstruktur gemäß der Erfindung und Zellen gemäß dem Stand der Technik zeigen.
Bezugnehmend auf die Darstellungen ist bei 1 in einem vertikalen Schnitt der Aufbau einer elementaren Zelle einer integrierten Halbleiterschaltung, wie z.B. eines Nur-Lese- Speichers oder eines ROM, schematisch gezeigt. Die Zelle 1 besteht elementar aus einem Feldeffekt-Transistor 2, der z.B. mittels der MOS-Technologie auf einem Halbleiter-Siliziumsubstrat 3 gebildet ist. Regelmäßige Sätze von Transistoren 2, die auf dem Substrat 3 gebildet sind, bilden das Schaltungslayout der Speicher.
Jeder Transistor 2 weist einen aktiven Bereich 4 mit einer Source- und einer Drain-Region 5 und 6, die gegenüberliegend angeordnet und durch eine sogenannte Kanalregion 9 getrennt sind. Solche Regionen werden durch Verändern der Struktur des Substrats 3 durch gesteuerte Implantationsmengen von Dotierionen definiert.
Jede Source-Region 5 und Drain-Region 6 ist in einen Abschnitt 8 mit einer niedrigeren Dotierstoff-Konzentration, z.B. des n&supmin;-Typs, in der Nähe der Kanalregion 9 und einen Abschnitt 10 mit einer höheren Konzentration eines n&spplus;-Dotierstoffes geteilt. Über der Region 9 ist eine dünne Schicht 10 Siliziumdioxid aufgewachsen, wobei auf dieser eine Schicht 13 aus polykristallinem Silizium abgeschieden ist, um das Gate 11 des Transistors 2 zu definieren. Vorteilhafterweise weist die Zelle 1 gemäß der Erfindung ferner eine sogenannte Kanalimplantation 12 auf, die sich nur um einen vorbestimmten Abstand von der Source-Region 5 erstreckt.
Bei einem bevorzugten Ausführungsbeispiel ist dieser Abstand gemäß dem Abstand zwischen der Source-Region 5 und der Drain-Region 6 eingestellt und beträgt mindestens 10% desselben. Tatsächlich wird die Kanalimplantation 12 in der programmierten Zelle 1 nur auf der Source-Seite bewirkt, und nicht auf der Drain-Seite, wie deutlich durch Fig. 1 hervorgehoben wird. Die Region 12 wird durch die Implantation von Bor-Ionen geschaffen.
Das technologische Verfahren, das die Bildung der Zelle 1 gemäß der Erfindung zur Folge hat, schließt lediglich das partielle Maskieren des Gates 11 des Transistors 2 während des Implantierungsschrittes für die Region 12 ein.
Wie in Fig. 2 gezeigt ist, liefert eine Maskierung 14 der Drain-Region 6 und eines Teils des Gates 11 bei der Bor- Ionenimplantierungs-Phase eine Kanalimplantation 12, die sich von der Source 5 gerade über einen Abschnitt der Kanalregion 9 erstreckt.
In anderen Worten heißt das, daß die Programmierungsmaske 14 nur einen Teil der Kanalregion 9 der Zellen 1, die programmiert werden sollen, freiliegend läßt. Tatsächliche Tests, die in den Räumen der Anmelderin durchgeführt wurden, haben gezeigt, daß das elektrische Verhalten der erfindungsgemäßen Zelle 1 sich von dem bekannter Zellen bezüglich solcher Parameter wie der Schwelle, der Unter-Schwelle, der Durchbruchspannung und der Drain-Kapazität unterscheiden.
Zu demonstrativen Zwecken sind dieser Anmeldung Fig. 3 und 4 beigefügt, wobei die erstere mit den Kurven 15 und 16 die Werte der Schwellenspannung Vg, die über dem Drain-Strom aufgezeichnet sind, für die Zelle 1 dieser Erfindung und für Zellen, die auf bekannte Art und Weise hergestellt wurden, zeigt.
Außerdem weist die Zelle 1 dieser Erfindung eine Durchbruchspannung Vb auf, die definitiv höher als die herkömmlicher Zellen ist. Diesbezüglich wird aus Fig. 5 offensichtlich, daß der Wert Vb für die Zelle 1 etwa 16 Volt (Kurve 17) gegenüber den 9 Volt der herkömmlichen Zellen (Kurve 18) beträgt.
Dagegen ist in Fig. 4 mittels der Kurve 19 und 20 die Kapazität C der sogenannten Bit-Leitung eines ROM, das programmierte Zellen eines herkömmlichen Entwurfs aufweist, mit der von Zellen, die gemäß dieser Erfindung hergestellt sind, verglichen.
Es ist gezeigt, daß die Schwelle des Transistors 2 durchschnittlich 0,5 bis 1 Volt geringer als die der Transistoren gemäß dem Stand der Technik ist, wobei dieser Unterschied kein wesentlicher ist, da die Schwellenspannung durch eine geeignete Einstellung der Dotierstoff-Konzentration stets über 5 Volt gehalten werden kann.

Claims

1. Eine programmierte Zellenstruktur (1) mit geringer Kapazität und hoher Durchbruchspannung für Nur-Lese-Speicherschaltungen des Typs, der einen Feldeffekt-Transistor (2) mit einer herkömmlichen Source-Region (5) und Drain-Region (6), die durch eine Kanalregion (9) getrennt sind, über der das Transistorgate (11) liegt, aufweist, dadurch gekennzeichnet, daß dieselbe eine Kanalimplantation (12) aufweist, die sich nur von der Source-Region (5) um einen vorbestimmten Abstand erstreckt.

2. Eine Zellenstruktur gemäß Anspruch 1, dadurch gekennzeichnet, daß der Abstand mindestens 10% des Abstands zwischen der Source-Region (5) und der Drain-Region (6) beträgt.