DE69514201T2 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements

Info

Publication number
DE69514201T2
DE69514201T2 DE69514201T DE69514201T DE69514201T2 DE 69514201 T2 DE69514201 T2 DE 69514201T2 DE 69514201 T DE69514201 T DE 69514201T DE 69514201 T DE69514201 T DE 69514201T DE 69514201 T2 DE69514201 T2 DE 69514201T2
Authority
DE
Germany
Prior art keywords
filler
curable silicone
curing
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69514201T
Other languages
English (en)
Other versions
DE69514201D1 (de
Inventor
Takae Ishikawa
Katsutoshi Mine
Hiroyosi Naito
Kimio Yamakawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DuPont Toray Specialty Materials KK
Original Assignee
Dow Corning Toray Silicone Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP6314185A external-priority patent/JPH08148612A/ja
Priority claimed from JP33903594A external-priority patent/JP3443196B2/ja
Application filed by Dow Corning Toray Silicone Co Ltd filed Critical Dow Corning Toray Silicone Co Ltd
Publication of DE69514201D1 publication Critical patent/DE69514201D1/de
Application granted granted Critical
Publication of DE69514201T2 publication Critical patent/DE69514201T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40Fillings or auxiliary members in containers, e.g. centering rings
    • H10W76/42Fillings
    • H10W76/47Solid or gel fillings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/40Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • H10W74/473Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins containing a filler
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

  • Diese Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterbauteils. Spezieller betrifft sie Halbleiterbauteile mit gehärtetem Silicon, das die Oberfläche des Halbleiterelements bedeckt. Diese Beschichtungen sind gestaltet, um Quellungsvorgängen zu widerstehen, wenn sie mit Lösungsmitteln gereinigt werden, so daß die Halbleiterelemente und Verbindungsdrähte dieser Bauteile durch die Reinigung weder reißen noch deformiert werden.
  • Die Oberflächen von Halbleiterelementen sind typischerweise mit gehärtetem Silicon beschichtet, um diese vor Feuchtigkeit und äußeren Beanspruchungen zu schützen. Dies trifft sowohl für mit der Vorderseite nach oben ausgerichtete Halbleiterbauteile, in welchen das Halbleiterelement und die Anschlußstruktur elektrisch über Verbindungsdrähte miteinander verbunden sind, als auch für mit der Vorderseite nach unten ausgerichtete Halbleiterbauteile, in welchen das Halbleiterelement mit der Anschlußstruktur elektrisch über Lötflecken verbunden ist, zu.
  • Die Verwendung eines Lösungsmittels, um das Flußmittel von diesen Bauteilen zu entfernen, kann Probleme bewirken. Beispielsweise kann die Reinigung mit Lösungsmittel Quellen der Siliconbeschichtung bewirken, was in einem möglichen Verziehen oder der Zerstörung des Halbleiterelements, potentieller Verformung oder Bruch der Verbindungsdrähte und der Delaminierung der Lötflecken resultieren kann.
  • Auch wenn solche Bauteile in einer statisch anfälligen Umgebung verwendet werden, wird sich statische Elektrizität allmählich auf dem gehärteten Silicon ansammeln, das die Oberfläche des Halbleiterelements bedeckt und entweder zum Ausfall oder zur unregelmäßigen Funktion führen. Dies tritt z. B. bei Anwendungen wie als Bildsensoren, die in Faxgeräteausstattungen zum Lesen der zu übertragenden Dokumente verwendet werden, oder als thermische Druckköpfe, die in Druckern zum Drucken auf dem ausgeworfenen Papier verwendet werden, auf.
  • Um das Lösungsmittelreinigungsproblem zu lösen, schlägt die Technik die Verwendung (a) eines Halbleiterbauteils, in dem die Oberfläche des Halbleiterelements mit gehärtetem Silicon beschichtet ist und das Element dann zusätzlich in einer keramischen oder Kunststoffverpackung versiegelt ist, oder (b) von Halbleiterbauteilen, in denen die Oberfläche des Elements mit gehärtetem Silicon beschichtet ist, das eine hohe Beladung von dispergiertem Füllstoff enthält, vor. Die erstere Lösung führt zu erhöhten Kosten und hat eine reduzierte Effizienz bei der Massenproduktion. Die letztere Lösung führt zu Problemen während Erwärmungszyklen, wie etwa die Zerstörung der Oberfläche des Halbleiterelements durch den Füllstoff und die Deformation oder Abtrennung des Halbleiterelements und der Verbindungsdrähte.
  • JP-A-62092344 beschreibt ein Verfahren zur Verhinderung des Reißens eines Halbleiterelements, das mit einem Harz beschichtet ist, der sowohl Füllstoffe mit massiven Körpern als auch Füllstoffe mit hohlen Körpern enthält. Wegen der Differenzen in den relativen Dichten dieser Füllstoffe sammeln sich die Füllstoffe mit massivem Körper um das Halbleiterelement herum an.
  • In dem verwandten Fall JP-A-61191056 wird ein Halbleiterelement beschrieben, das mit einem Epoxyharz versiegelt wurde, das als Zusatz einen Füllstoff mit hohlen Körpern und einen Füllstoff mit massiven Körpern enthält. Das Harz wird erhitzt und gehärtet und zu diesem Zeitpunkt sinkt der Füllstoff mit massivem Körper wegen des Unterschieds in der relativen Dichte zu dem peripheren Teil des Halbleiterelements und der Füllstoff mit hohlem Körper wird an dem oberen Teil des Halbleiterelements angeordnet.
  • JP-A-5206325 beschreibt ein Verfahren zum Schützen eines Halbleiterelements mit einem Harz, ausgewählt aus einem Epoxyharz, Urethanharz, Siliconharz, Polyamidharz und einem ungesättigten Polyesterharz. Das Harz enthält einen Füllstoff, der Luft enthält, wobei der Volumenprozentsatz von Luft, die in dem Füllstoff enthalten ist, von 5 bis 85% reichen sollte und der Füllstoff ausgewählt ist aus Siliciumdioxidhohlkügelchen, Shirasu-Hohlkügelchen, Polyethylenhohlkügelchen oder Polyurethanhohlkügelchen.
  • JP-A-5009270 beschreibt eine Harzzusammensetzung zur Versieglung von Halbleitern, die ein Epoxyharz, ein Phenolnovolakharz, einen Härtungsbeschleuniger und einen anorganischen Füllstoff enthält. Der anorganische Füllstoff enthält ein hohles Füllmaterial, das vorzugsweise ein glaskeramisches Material ist.
  • JP-A-61051834 beschreibt ein Verfahren zur Verbesserung der Feuchtigkeitsbeständigkeit und der Langzeitzuverlässigkeit eines Halbleiterelements, das mit einer Harzzusammensetzung aus einem Epoxyharz versiegelt ist, indem in das Harz ein Füllstoff mit einem spezifischen Gewicht, das geringer als das Epoxyharzes ist, eingearbeitet wird. Wenn das Harz erhitzt wird, befindet sich der Füllstoff in der oberen Hälfte des Harzes.
  • Die vorliegende Erfindung sieht ein Verfahren zur Herstellung eines Halbleiterbauteils, dessen Halbleiterelement mit einem gehärteten Silicon beschichtet ist, das gegen Quellung bei Reinigung mit einem Lösungsmittel widerstandsfähig ist, als ihre Aufgabe an. Das Halbleiterelement und die Verbindungsdrähte werden deshalb weder durch die Lösungsmittelreinigung getrennt noch verformt.
  • Die vorliegende Erfindung ist ein Verfahren zur Herstellung eines Halbleiterbauteils, das ein Substrat mit einem darauf angeordneten Halb leiterelement aufweist. Eine Beschichtung, die ein gehärtetes Silicon enthält, in dem ein Füllstoff mit einer durchschnittlichen Teilchengröße von 0,01 bis 500 um und einer relativen Dichte von 0,01 bis 0,95 dispergiert ist, bedeckt das Halbleiterelement. Weiterhin ist die Konzentration des Füllstoffs in dem gehärteten Silicon in dem Teil der Beschichtung, die von dem Element entfernt ist, höher als in dem Teil der Beschichtung, der an das Element angrenzt.
  • Die Erfindung stellt ein Verfahren zur Herstellung eines Halbleiterbauteils zur Verfügung, umfassend:
  • Beschichten der Oberfläche eines Halbleiterelements mit einer härtbaren Siliconzusammensetzung, die ein härtbares Siliconpolymer und einen Füllstoff mit einem durchschnittlichen Teilchendurchmesser von 0,01 bis 500 um und einer relativen Dichte von 0,01 bis 0,95 enthält, wobei der Füllstoff ein wärmeverformbares organisches Harzpulver enthält; Verstreichenlassen einer Zeit, die ausreicht, daß der Füllstoff von dem Teil der härtbaren Siliconzusammensetzung, der an das Element angrenzt, in den Teil der härtbaren Siliconzusammensetzung wandert, der von dem Element entfernt ist, und Härten der härtbaren Siliconzusammensetzung durch Erhitzen der Zusammensetzung auf mindestens die Formbeständigkeitstemperatur des organischen Harzpulvers.
  • Die vorliegende Erfindung basiert auf unserer unerwarteten Entdeckung, daß die Siliconbeschichtungen der vorliegenden Erfindung gestaltet werden können, um das Quellen bei Reinigung mit einem Lösungsmittel zu verhindern. Dies wendet Schaden von dem Bauteil selbst ab und verhindert auch die Deformation und Trennung seiner Verbindungsdrähte. Der Grund für diese Verbesserung ist die höhere Konzentration von Füllstoff in dem Teil der Beschichtung, der von dem Element entfernt ist, im Vergleich zu dem Teil der Beschichtung, der an das Element angrenzt.
  • Fig. 1 zeigt den Querschnitt eines Halbleiterbauteils gemäß der vorliegenden Erfindung, wie gemäß Beispiel 1 und 3 hergestellt.
  • Fig. 2 zeigt den Querschnitt eines Halbleiterbauteils gemäß der vorliegenden Erfindung, wie in Beispiel 2 und 5 hergestellt.
  • Fig. 3 zeigt den Querschnitt eines mit der Vorderseite nach unten ausgerichteten Halbleiterbauteils gemäß der vorliegenden Erfindung.
  • Die Struktur des Halbleiterbauteils der vorliegenden Erfindung ist nicht entscheidend. Im allgemeinen enthält das Bauteil ein Halbleiterelement wie einen Transistor, IC, LSI usw., das in dem Halbleiterbauteil angeordnet ist. Diese Halbleiterbauteile werden durch mit der Vorderseite nach oben ausgerichteten Halbleiterbauteile wie die aus Fig. 1 und 2 oder durch mit der Vorderseite nach unten ausgerichtete Halbleiterbauteile wie das aus Fig. 3 beispielhaft dargestellt.
  • Der Einfachheit halber wird die vorliegende Erfindung mit Bezug auf das Halbleiterbauteil in Fig. 1 erklärt. Das Bauteil hat eine Struktur, in welchem ein Halbleiterelement 2, das auf einem Substrat 1 angeordnet ist, elektrisch mit dem Leitungsrahmen 5 durch Verbindungsdrähte 4 verbunden ist. Die Oberfläche dieses Elements 2 ist mit einem gehärteten Silicon 7 beschichtet, in dem Füllstoff 8 dispergiert ist.
  • Das spezielle gehärtete Silicon 7 ist nicht entscheidend, und es kann z. B. ein Gel oder Kautschuk sein. Dieses gehärtete Silicon wird durch Härten einer härtbaren Siliconzusammensetzung, die ein härtbares Siliconpolymer und einen Füllstoff enthält, gebildet.
  • Es gelten keine speziellen Beschränkungen für die Zusammensetzung, Härtungsmechanismen usw. des härtbaren Silicons in unserer härtbaren Siliconzusammensetzung. Der Härtungsmechanismus des härtbaren Silicons sind z. B. Additionsreaktionshärtungs-, Kondensationsreaktionshärtungs-, radikalischer Reaktionshärtungs- und UV-Härtungsmechanismen. Der Additionsreaktionshärtungsmechanismus ist bevorzugt.
  • Der Füllstoff 8 muß einen mittleren Teilchendurchmesser von 0,01 bis 500 um und vorzugsweise 0,1 bis 100 um aufweisen. Die relative Dichte des Füllstoffes ist 0,01 bis 0,95.
  • Ein entscheidendes Merkmal des beschichteten Halbleiterbauteils, das gemäß der vorliegenden Erfindung hergestellt wurde, ist, daß die Konzentration des Füllstoffs 8, die in der Schicht des gehärteten Silicons 7, die von dem Halbleiterelement 2 entfernt ist, vorliegt, höher ist als die Konzentration dieses Füllstoffs 8, die in der Schicht des gehärteten Silicons 7, die an das Halbleiterelement 2 angrenzt, vorliegt, ist. Andere Beschränkungen treffen nicht zu.
  • Die Variation in der Füllstoffkonzentration in dem Silicon kann kontinuierlich oder diskontinuierlich sein, wenn man sich von der Schicht aus gehärtetem Silicon 7, die an das Element 2 angrenzt, zu der Schicht des gehärteten Silicons 7, die von dem Element 2 entfernt ist, bewegt.
  • Wenn der Füllstoff in der vorliegenden Erfindung verwendet wird, um Schaden aufgrund von Reinigung mit Lösungsmitteln zu verhindern, wirkt die höhere Konzentration des Füllstoffs 8, der in der Schicht aus gehärtetem Silicon dispergiert ist, die von dem Halbleiterelement 2 entfernt ist, um die Quellung des gehärteten Silicons, wenn das Halbleiterbauteil einer Lösungsmittelreinigung nach Montage auf einem Schaltkreissubstrat unterworfen wird, zu verhindern. Darüber hinaus verhindert die niedrigere Konzentration des Füllstoffs 8, der in der Schicht des gehärteten Materials 7, die an das Element 2 angrenzt, Schäden an der Oberfläche des Elements 2 durch den Füllstoff 8, der in dieser Schicht des gehärteten Materials 7 dispergiert ist, wenn das Bauteil thermischen Zyklen unterworfen wird. Weiterhin verhindert diese niedrige Konzentration die Deformation oder Zerstörung des Elements 2 und die Deformation oder das Brechen der Verbindungsdrähte 5.
  • In einer bevorzugten Ausführungsform ist eine hohe Konzentration des Füllstoffs 8 in der Schicht des gehärteten Silicons 7, die von dem Halbleiterelement 2 entfernt ist, vorhanden; und der Füllstoff 8 fehlt nahezu vollständig in der Schicht des gehärteten Materials 7, die an das Element 2 angrenzt.
  • Für Füllstoffe, die gemäß der vorliegenden Erfindung verwendet werden, um Schäden bei der Reinigung mit Lösungsmitteln zu verhindern, ist das Material, das den Füllstoff 8 ausmacht, ein wärmeverformbares Pulver eines organischen Harzes wie Nylonharzen, Polyethylenharzen, Polypropylenharzen, Polystyrolharzen, Acrylharzen, Fluorharzen, Epoxyharzen, phenolischen Harzen und Polyethylenterephtalatharzen oder hohle Formen dieser organischen Harzpulver. Dieser Füllstoff 8 ist ein wärmeverformbares oder thermisch deformierbares organisches Harzpulver. Die Verwendung eines wärmeverformbaren organischen Harzpulvers wird vorzugsweise von der Verwendung einer additionsreaktionshärtbaren Siliconzusammensetzung begleitet. Härten der Zusammensetzung bei Temperaturen bei oder oberhalb der Formbeständigkeitstemperatur des organischen Harzpulvers wird Wärmeverformung und Schmelzhaftung zumindest eines Teils des organischen Harzpulvers 8 in der Schicht des gehärteten Silicons 7, die von dem Halbleiterelement 2 entfernt ist, bewirken. Dies wird diese Schicht als ein Ergebnis relativ härter machen.
  • Wenn Füllstoffe verwendet werden, um zusätzlich Schaden durch Reibungselektrizität zu verhindern, ist das Material, das den Füllstoff ausmacht, nicht entscheidend, solange der Füllstoff entweder intrinsisch elektrisch leitfähig ist oder eine Oberfläche hat, die elektrisch leitfähig ist. Der elektrisch leitfähige Füllstoff wird beispielhaft durch Pulver, die mit einem elektrisch leitfähigen Material beschichtet sind, oder durch hohle Pulver aus Kupfer, Aluminium, Silber, Zink, Kohlenstoff usw. dargestellt. Beispiele von beschichteten Pulvern umfassen organische Harzpulver, hohle organische Harzpulver und hohle anorganische Pulver, die in jedem Falle eine Oberflächenbeschichtung aus einem elektrisch leitfähigen Material wie Kupfer, Aluminium, Silber, Zink oder Kohlenstoff haben. Die organischen Harze, die diese organischen Harzpulver und hohlen organischen Harzpulver ausmachen, werden beispielhaft durch Nylon, Polyethylen, Polypropylen, Polystyrol, Acrylharze, Fluorharze, Epoxyharze, Phenolharze und Polyethylenteraphtalat dargestellt. Die anorganischen hohlen Pulver werden beispielhaft durch hohle Glaspulver, hohle Siliciumdioxidpulver, hohle Aluminiumoxidpulver und hohle keramische Pulver dargestellt. Der elektrisch leitfähige Füllstoff wird z. B. auch durch hohle Pulver von Kupfer, Aluminium, Silber, Zink und Kohlenstoff dargestellt.
  • Wenn eine Beschichtung verwendet wird, um Schaden durch Reibungselektrizität zu vermeiden, wird die Oberfläche des gehärteten Silicons vorzugsweise im Falle von relativ großen Halbleiterbauteilen geerdet. Beispielhafte Methoden sind Erdung der Oberfläche des gehärteten Silicons unter Verwendung einer leitfähigen Leiterbahn oder Leitung und durch die Bildung eines Damms mit einem Volumenwiderstand von 1 · 10&sup6; bis 1 · 10¹¹ Ohm-cm um den Umfang des auf dem Substrat angeordneten Halbleiterelements. Die letztere Methode ist bevorzugt. Diese Erdung verhindert die Ansammlung von Reibungselektrizität auf dem gehärteten Silicon 7, das die Oberfläche des Halbleiterelements 2 bedeckt, und dient auch dazu, jede Ladung, die sich vielleicht anhäuft, rasch abzuführen.
  • Die Menge der Füllstoffzugabe ist nicht entscheidend, und die entsprechende Zugabe wird z. B. auf Basis des mittleren Teilchendurch messers und der relativen Dichte des Füllstoffs, der Anwendung des erhaltenen Halbleiterbauteils usw. ausgewählt. Der Bereich von 0,1 bis 80 Gew.-% Füllstoff in der Zusammensetzung ist im allgemeinen bevorzugt.
  • Das gehärtete Silicon, das die Oberfläche des Halbleiterelements der vorliegenden Erfindung bedeckt, ist gegen Quellen, wenn das Bauteil mit einem Lösungsmittel gereinigt wird, beständig. Dies verhindert die Deformation oder Zerstörung des Elements und die Deformation oder Abtrennung der Verbindungsdrähte. Als ein Ergebnis ist es nicht notwendig, das Element in einer keramischen oder Kunststoffverpackung zu versiegeln, wie es bei den Halbleiterbauteilen des Standes der Technik der Fall ist. Dieses erlaubt eine wesentliche Vereinfachung der Struktur dieses Halbleiterbauteils.
  • Die Herstellungsmethode der vorliegenden Erfindung beginnt mit der Beschichtung der oben beschriebenen härtbaren Siliconzusammensetzung auf die Oberfläche eines Halbleiterelements. Dies erfolgt typischerweise mit einem Verteiler.
  • Man läßt die Zusammensetzung dann für einen Zeitraum stehen, der für den Füllstoff in der Schicht der härtbaren Siliconzusammensetzung, die an das Halbleiterelement angrenzt, ausreicht, um in die Schicht der Zusammensetzung zu wandern, die von dem Element entfernt ist. Dieser Ruheperiode folgt die Härtung. Die Länge dieser Periode kann nicht streng spezifiziert werden, da sie als eine Funktion des Unterschieds in der relativen Dichte zwischen dem Füllstoff- und dem Nichtfüllstoffanteil der härtbaren Siliconzusammensetzung, der Viskosität der härtbaren Siliconzusammensetzung, dem mittleren Teilchendurchmesser des Füllstoffs, der Menge der Füllstoffzugabe usw. variieren wird. Wenn die härtbare Siliconzusammensetzung jedoch eine niedrige Viskosität hat und eine große Differenz in den relativen Dichten zwischen dem Füllstoff- und dem Nichtfüllstoffanteil der härtbaren Siliconzusammensetzung besteht, wird das Erfordernis der Ruheperiode im allgemeinen sofort erfüllt, nachdem die Zusammensetzung auf die Oberfläche des Halbleiterelements beschichtet wurde. Die Verwendung von sehr langen Zeiten wird die Bildung einer diskontinuierlichen Dispersion des Füllstoffs in den gehärteten Siliconschichten erlauben, insofern, als daß nahezu kein Füllstoff in der gehärtetem Siliconschicht, die an das Halbleiterelement angrenzt, dispergiert sein wird und der Füllstoff nur in dem gehärteten Material, das von dem Element entfernt ist, dispergiert sein wird. Die Verwendung von kurzen, aber noch angemessenen Ruhezeiten erlaubt die Bildung von Siliconschichten, in welchen die Konzentration des Füllstoffs kontinuierlich mit Bewegung von der Schicht aus gehärtetem Material, die an das Element angrenzt, zu der Schicht aus gehärtetem Material, die von dem Element entfernt ist, ansteigt.
  • Die gehärtete Siliconbeschichtung auf der Oberfläche des Halbleiterelements, die verwendet wird, um gegen Lösungsmittelquellung während der Reinigung widerstandsfähig zu sein, enthält Füllstoff, der ein wärmeverformbares oder thermisch deformierbares organisches Harzpulver ist. Weiterhin wird die Verwendung eines solchen Fülllstoffes vorzugsweise von der Verwendung einer additionsreaktionshärtbaren Siliconzusammensetzung begleitet. Wenn eine additionsreaktionshärtbare Siliconzusammensetzung, die mit einem wärmeverformbaren organischen Harzpulver gefüllt ist, auf die Oberfläche des Halbleiterelements beschichtet wird und dann auf mindestens die Formbeständigkeitstemperatur des Pulvers erhitzt wird, wird zumindest ein Teil des Pulvers in der gehärteten Siliconschicht, die von dem Halbleiterelement entfernt ist, thermisch veformt und der Schmelzhärtung unterworfen. Dieses erzeugt eine relativ harte Schicht.
  • Das Verfahren der vorliegenden Erfindung macht es auch unnötig, das Halbleiterelement mit einer Metall-, Keramik-, oder Kunststoffverpackung oder einer ähnlichen Beschichtung zu versiegeln. Dieses stellt eine wesentliche Abkürzung des Herstellungsprozesses für hochzuverlässige Halbleiterbauteile dar.
  • Die Halbleiterbauteile der vorliegenden Erfindung und ihr Verfahren zur Herstellung werden detaillierter durch Arbeitsbeispiele erklärt. Die aufgezeichneten Viskositätswerte wurden bei 25ºC gemessen.
  • Beispiel 1
  • Eine opake weiße härtbare Siliconzusammensetzung wurde durch homogenes Mischen von 100 Gewichtsteilen eines härtbaren Organopolysiloxans, das eine Mischung aus einem Organopolysiloxanpolymer mit Alkenylgruppen, einem Organopolysiloxanpolymer mit siliciumgebundenen Wasserstoffen und einem Platinkatalysator für Hydrosilylierungshärtung (Viskosität - 400 mPa·s (centipoise), relative Dichte = 1,0) enthielt, und 20 Gewichtsteile eines Polypropylenharzpulvers (mittlerer Teilchendurchmesser = 50 um, relative Dichte = 0,9, Formbeständigkeitstemperatur = 100ºC) hergestellt. Das Organopolysiloxan härtete dann durch Additionsreaktion, um einen transparenten Siliconkautschuk mit einem Durometerwert (JIS A) von 32 zu ergeben.
  • Ein Halbleiterelement 2, das eine Aluminiumverdrahtungsmaske trug, wurde auf der Oberfläche eines Glassubstrats 1 angeordnet, und die Kontaktierungsflecken 3 an den oberen Kanten des Elements 2 wurden dann elektrisch mit dem Leiterrahmen 5 über Goldverbindungsdrähte 4 verbunden. Die zuvor erwähnte härtbare Siliconzusammensetzung wurde danach sorgfältig auf die Oberfläche des Halbleiterelements 2 aufgetragen, ohne sie dabei über den Metallrahmen 6 (Höhe = 2 mm) fließen zu lassen. Dem folgte ein Stehenlassen bei Raumtemperatur für 30 Minuten und dann Erwärmen in einem Umluftofen bei 150ºC für 30 Minuten, um das Halbleiterbauteil als Produkt zu ergeben.
  • Untersuchung dieses Halbleiterbauteils mit einem stereoskopischen Mikroskop zeigte, daß das Polypropylenharzpulver 8 in dem gehärteten Silicon 7, das auf der Oberfläche des Halbleiterelements 2 beschichtet war, nur in der Schicht des gehärteten Materials 7, die von dem Element 2 entfernt war, vorhanden und darin dispergiert war. Es wurde auch beobachtet, daß ein Teil des Pulvers 8 Wärmeverformung und Schmelzhaftung erfahren hatte. Letztendlich wurde nahezu kein Polypropylenharzpulver 8 in der Schicht des gehärteten Silicons 7 beobachtet, die an das Halbleiterelement 2 angrenzte, die als ein Ergebnis dessen transparent war.
  • Das hergestellte Halbleiterbauteil wurde nachfolgend 30 Minuten lang bei 25ºC in 1,1,1-Trichlorethan getaucht, dann entfernt und wiederum mit dem stereskopischen Mikroskop untersucht. Es wurde nahezu kein Quellen des gehärteten Silicons 8 beobachtet. Darüber hinaus wurde weder Zerstörung und Deformation des Halbleiterelements 2 in dem Halbleiterbauteil noch Deformation oder Abtrennung der Verbindungsdrähte 4 beobachtet.
  • Vergleichsbeispiel 1
  • Ein Halbleiterbauteil wurde wie in Beispiel 1 hergestellt, mit der Ausnahme, daß in diesem Fall das in Beispiel 1 beschriebene härtbare Organopolysiloxan selbst als die härtbare Siliconzusammensetzung verwendet wurde (kein Füllstoff). Erhebliches Quellen des gehärteten Silicons wurde beobachtet, als das Halbleiterbauteil wie in Beispiel 1 in 1,1,1-Trichlorethan getaucht wurde. Während das Halbleiterelement 2 in dem Halbleiterbauteil nicht zerstört oder deformiert wurde, wurde die Verformung von einigen der Verbindungsdrähte 4 beobachtet.

Claims (3)

1. Verfahren zur Herstellung eines Halbleiterbauteils, umfassend:
Beschichten der Oberfläche eines Halbleiterelements mit einer härtbaren Siliconzusammensetzung, die ein härtbares Siliconpolymer und einen Füllstoff mit einem durchschnittlichen Teilchendurchmesser von 0,01 bis 500 um und einer relativen Dichte von 0,01 bis 0,95 enthält, wobei der Füllstoff ein wärmeverformbares organisches Harzpulver enthält,
Verstreichenlassen einer Zeit, die ausreicht, daß der Füllstoff in dem Teil der härtbaren Siliconzusammensetzung, die an das Element angrenzt, in den Teil der härtbaren Siliconzusammensetzung wandert, die von dem Element entfernt ist, und
Härten der härtbaren Siliconzusammensetzung durch Erhitzen der Zusammensetzung auf mindestens die Formbeständigkeitstemperatur des organischen Harzpulvers.
2. Verfahren nach Anspruch 1, worin das härtbare Silicon mittels eines Härtungsmechanismus, ausgewählt aus der Gruppe bestehend aus Härtung mittels Additionsreaktion, Härtung mittels Kondensationsreaktion, Härtung mittels radikalischer Reaktion und Härtung mittels UV-Strahlen, gehärtet wird.
3. Verfahren nach Anspruch 1, worin das härtbare Siliconpolymer ein Polymer ist, das mittels einer Additionsreaktion härtet.
DE69514201T 1994-11-24 1995-11-21 Verfahren zur Herstellung eines Halbleiterbauelements Expired - Fee Related DE69514201T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6314185A JPH08148612A (ja) 1994-11-24 1994-11-24 半導体装置およびその製造方法
JP33903594A JP3443196B2 (ja) 1994-12-29 1994-12-29 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE69514201D1 DE69514201D1 (de) 2000-02-03
DE69514201T2 true DE69514201T2 (de) 2000-08-03

Family

ID=26567850

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69514201T Expired - Fee Related DE69514201T2 (de) 1994-11-24 1995-11-21 Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (3)

Country Link
US (2) US5907190A (de)
EP (1) EP0714125B1 (de)
DE (1) DE69514201T2 (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909179B2 (en) * 1996-03-18 2005-06-21 Renesas Technology Corp. Lead frame and semiconductor device using the lead frame and method of manufacturing the same
US5880530A (en) * 1996-03-29 1999-03-09 Intel Corporation Multiregion solder interconnection structure
DE19724025A1 (de) * 1997-06-06 1998-12-10 Siemens Ag Drucksensor-Bauelement und Verfahren zur Herstellung
EP1025587A4 (de) * 1997-07-21 2000-10-04 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
DE19756887A1 (de) * 1997-12-19 1999-07-01 Siemens Ag Kunststoffverbundkörper
JPH11317475A (ja) * 1998-02-27 1999-11-16 Canon Inc 半導体用封止材樹脂および半導体素子
US6329832B1 (en) 1998-10-05 2001-12-11 Micron Technology, Inc. Method for in-line testing of flip-chip semiconductor assemblies
TWI278501B (en) 1999-08-25 2007-04-11 Hitachi Chemical Co Ltd Adhesive film for connecting wiring terminals
US6373142B1 (en) * 1999-11-15 2002-04-16 Lsi Logic Corporation Method of adding filler into a non-filled underfill system by using a highly filled fillet
JP2001168241A (ja) * 1999-12-06 2001-06-22 Oki Electric Ind Co Ltd 封止樹脂充填材の評価用半導体集積回路及び評価方法
DE10016380C2 (de) * 2000-03-29 2002-01-24 Infineon Technologies Ag Gehäuse für ein elektrisches Bauteil
SE0101107D0 (sv) * 2001-03-28 2001-03-28 Ericsson Telefon Ab L M Encapsulation arrangement
US6674172B2 (en) 2001-05-08 2004-01-06 International Business Machines Corporation Flip-chip package with underfill having low density filler
DE10123232A1 (de) * 2001-05-12 2002-11-21 Infineon Technologies Ag Halbleitermodul
US6617524B2 (en) * 2001-12-11 2003-09-09 Motorola, Inc. Packaged integrated circuit and method therefor
US6940177B2 (en) * 2002-05-16 2005-09-06 Dow Corning Corporation Semiconductor package and method of preparing same
US20050003216A1 (en) * 2003-06-30 2005-01-06 Jean-Marc Frances Microparticle containing silicone release coatings having improved anti-block and release properties
DE10335155B4 (de) * 2003-07-31 2006-11-30 Infineon Technologies Ag Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements auf einem Substrat
US7501585B2 (en) * 2004-04-29 2009-03-10 Infineon Technologies Ag Semiconductor device support element with fluid-tight boundary
US20050287350A1 (en) * 2004-06-28 2005-12-29 Crouthamel David L Encapsulating compound having reduced dielectric constant
DE102004064150B4 (de) * 2004-06-29 2010-04-29 Osram Opto Semiconductors Gmbh Elektronisches Bauteil mit Gehäuse mit leitfähiger Beschichtung zum ESD-Schutz
DE102004043663B4 (de) * 2004-09-07 2006-06-08 Infineon Technologies Ag Halbleitersensorbauteil mit Hohlraumgehäuse und Sensorchip und Verfahren zur Herstellung eines Halbleitersensorbauteils mit Hohlraumgehäuse und Sensorchip
DE102004049654B3 (de) * 2004-10-11 2006-04-13 Infineon Technologies Ag Halbleiterbauteil mit Kunststoffgehäuse und Verfahren zur Herstellung desselben
DE102004049663B3 (de) * 2004-10-11 2006-04-13 Infineon Technologies Ag Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie Verfahren zur Herstellung derselben
TWI393226B (zh) * 2004-11-04 2013-04-11 台灣積體電路製造股份有限公司 基於奈米管之填充物
JP5203575B2 (ja) * 2005-05-04 2013-06-05 ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. コーティング組成物
DE102009055765A1 (de) * 2009-09-30 2011-03-31 Osram Opto Semiconductors Gmbh Optisches oder optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US9545043B1 (en) * 2010-09-28 2017-01-10 Rockwell Collins, Inc. Shielding encapsulation for electrical circuitry
US20120081872A1 (en) 2010-09-30 2012-04-05 Alcatel-Lucent Canada Inc. Thermal warp compensation ic package
US9478473B2 (en) * 2013-05-21 2016-10-25 Globalfoundries Inc. Fabricating a microelectronics lid using sol-gel processing
TWI618205B (zh) * 2015-05-22 2018-03-11 南茂科技股份有限公司 薄膜覆晶封裝體及其散熱方法
TWI562326B (en) * 2015-05-22 2016-12-11 Chipmos Technologies Inc Stacked chip on film package structure and manufacturing method thereof
US10340241B2 (en) * 2015-06-11 2019-07-02 International Business Machines Corporation Chip-on-chip structure and methods of manufacture
KR102514042B1 (ko) * 2018-08-01 2023-03-24 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
JP7147500B2 (ja) * 2018-11-19 2022-10-05 信越化学工業株式会社 感光性樹脂組成物、パターン形成方法、及び反射防止膜
US20220124911A1 (en) * 2019-03-11 2022-04-21 Sekisui Chemical Co., Ltd. Coating agent and method for manufacturing module using the coating agent
KR20230107046A (ko) 2022-01-07 2023-07-14 삼성전자주식회사 팬 아웃 형 반도체 패키지의 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2616057A1 (de) * 1975-04-14 1976-10-28 Gen Electric Organosiloxan-gele
JPS60257546A (ja) * 1984-06-04 1985-12-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPS6151834A (ja) * 1984-08-20 1986-03-14 Mitsubishi Electric Corp 樹脂封止型半導体装置の製造方法
JPH0622265B2 (ja) * 1985-02-20 1994-03-23 株式会社日立製作所 半導体装置
JPS6292344A (ja) * 1985-10-18 1987-04-27 Hitachi Ltd 半導体装置
JPS6311310A (ja) * 1986-07-02 1988-01-18 Nippon Sheet Glass Co Ltd 複合材料
JPH01191056A (ja) * 1988-01-26 1989-08-01 Nippon Sheet Glass Co Ltd ZnSe単結晶の転位密度の測定方法
JPH0292344A (ja) * 1988-09-29 1990-04-03 Toshiba Corp 超音波プローブ及び該プローブを備えた超音波診断装置
EP0361975B1 (de) * 1988-09-29 1995-05-24 Tomoegawa Paper Co. Ltd. Klebebänder
JPH02311520A (ja) * 1989-05-27 1990-12-27 Toshiba Chem Corp エポキシ樹脂組成物
JPH059270A (ja) * 1991-06-24 1993-01-19 Sumitomo Bakelite Co Ltd 樹脂組成物およびその製造方法
US5243756A (en) * 1991-06-28 1993-09-14 Digital Equipment Corporation Integrated circuit protection by liquid encapsulation
JPH05206325A (ja) * 1992-01-24 1993-08-13 Hitachi Ltd 半導体装置
JP2988117B2 (ja) * 1992-03-30 1999-12-06 日本電気株式会社 樹脂封止型半導体装置
JP3175979B2 (ja) * 1992-09-14 2001-06-11 株式会社東芝 樹脂封止型半導体装置
US5348913A (en) * 1993-08-06 1994-09-20 At&T Bell Laboratories Methods for encapsulating electronic devices
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
US5571851A (en) * 1994-01-28 1996-11-05 J.M. Huber Corporation Reinforcing fillers for plastics systems
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same

Also Published As

Publication number Publication date
US5907190A (en) 1999-05-25
EP0714125A2 (de) 1996-05-29
EP0714125B1 (de) 1999-12-29
DE69514201D1 (de) 2000-02-03
EP0714125A3 (de) 1996-07-17
US5989942A (en) 1999-11-23

Similar Documents

Publication Publication Date Title
DE69514201T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69728999T2 (de) Substratglättungsverfahren
DE112004002236B4 (de) Herstellungsverfahren einer elektronischen Komponente
DE3137480C2 (de)
EP0019802B1 (de) Im Siebdruck verarbeitbare und wieder entfernbare Lötmaskenzusammensetzung und Verfahren zum Herstellen einer wieder entfernbaren Lötmaske
DE3135921C2 (de) Leitende Paste, daraus hergestellter Formkörper und Verfahren zur Herstellung desselben
DE69818185T2 (de) Halbleiterverpackung und deren Herstellungsmethode
DE69434234T2 (de) Chipkarte und Herstellungsmethode
DE3446047C2 (de)
EP1271117B1 (de) Platintemperatursensor
DE10297224B4 (de) Plättchenbefestigungsklebstoffe für Halbleiteranwendungen, Verfahren zum Verbinden von Substraten und Verwendung eines derartigen Klebstoffs zur Verknüpfung und Verbindung von Substraten einer Halbleitervorrichtung
EP0511162A1 (de) Wärmeleitende Klebfilme, Laminate mit wärmeleitenden Klebschichten und deren Verwendung
DE10103186A1 (de) Elektronisches Bauteil mit einem Halbleiter-Chip und Verfahren zur Herstellung desselben
DE3032744A1 (de) Elektrisch isolierende unterlage mit hoher waermeleitfaehigkeit
DE69525501T2 (de) Halbleiterbauelement mit Passivierungsschicht aus einem Benzocycobuten-Polymer und Siliziumpulver
WO2006058510A1 (de) Halbleiterbauteil mit einem eine passivierungsschicht aufweisenden halbleiterchip sowie verfahren zur herstellung desselben
DE69205945T2 (de) Schnittstellenapparat zwischen einem Substrat und einer Wärmesenke und Verfahren.
DE112015003461T5 (de) Isolierplatte
DE202022107182U1 (de) Neues thermisches Spaltfüllmaterial mit geringem Ölausfluss
DE29922576U1 (de) Wärmesenke einer Kunststoffkugel-Gittermatrix auf einer IC-Chipoberfläche
DE102015120109B4 (de) Leistungshalbleitermodul mit einer einen Leistungshalbleiter bedeckenden Glob-Top-Vergussmasse
DE69219509T2 (de) Halbleiteranordnung mit Substrat
DE602005003146T2 (de) Polymer- Zusamensetzungen für verbesserte Materialien
DE10320186B4 (de) Wärmeleitpaste und Verfahren zu deren Auftrag und Schutz
DE3012245A1 (de) Hitzebestaendige schutzabdeckung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee