DE69810232T2

DE69810232T2 - Bildsensor mit Photosensorchips und Ausgangskreis auf einem einzigen Trägersubstrat

Info

Publication number: DE69810232T2
Application number: DE69810232T
Authority: DE
Inventors: Hiraku Kozuka
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-10-06
Filing date: 1998-09-30
Publication date: 2003-07-24
Anticipated expiration: 2018-10-01
Also published as: EP0909086A2; CN1213862A; DE69810232D1; US20050068432A1; KR19990036903A; US6950132B1; KR100307472B1; EP0909086A3; TW412872B; EP0909086B1; SG70128A1; CN1246904C

Description

Die Erfindung bezieht sich auf einen Bildsensor (z. B. auf einen linearen Kontaktbildsensor) zum Lesen von Bildern in z. B. einem Faksimilegerät, einem Bildabtastgerät, einem digitalen Kopiergerät oder einem Röntgen- Bilderzeugungsgerät, und betrifft insbesondere einen Bildsensor, bei dem eine auf zwischen jeweiligen Chips bestehenden Unterschieden beruhende feststehende Störstruktur (Strukturrauschen) beseitigt werden kann.
In den letzten Jahren ist auf dem Gebiet der linearen fotoelektrischen Wandlereinrichtungen zusätzlich zu ladungsgekoppelten Bauelementen, bei denen eine Verkleinerungsoptik Verwendung findet, ein mit gleicher Vergrößerung (Vergrößerung = 1) arbeitender Kontaktbildsensor mit einer Vielzahl von Halbleiter- Fotosensoren intensiv entwickelt worden.
Fig. 1A zeigt in Form eines Teilblockschaltbildes die Anordnung eines üblichen Kontaktbildsensors mit einem Verstärker-Bauelement, das im Journal of Television Society, Vol. 47, No. 9 (1993), Seiten 1180 ff. (Literaturstelle 1) offenbart ist. Bei diesem Kontaktbildsensor ist eine Vielzahl von Halbleiter- Fotosensoren des Verstärkertyps vorgesehen, die in Bildelementeinheiten angeordnete Verstärkerelemente aufweisen. Fig. 1A zeigt hierbei die Anordnung eines einzelnen Sensorchips.
Das Ausgangssignal einer solchen Sensoreinheit (Sensormodul) wird über einen Analogschalter 37 ausgegeben.
Fig. 1B zeigt eine Anordnung, bei der eine Vielzahl von Sensorchips miteinander verbunden sind. Die Ausgabe des Ausgangssignals eines spezifischen Chips wird somit erhalten, indem der Analogschalter 37 des betreffenden Chips aktiviert wird.
Wie in Fig. 1A dargestellt ist, umfasst ein Sensorchip eine Vielzahl von Sensorelementen (Fototransistoren 9), eine Ausgangsleitung 3 (4), der die Ausgangssignale dieser Transistoren 9 gemeinsam zugeführt werden, einen Differenzverstärker 33, eine Begrenzer- oder Klemmschaltung 204, einen Pufferverstärker 36, den vorstehend genannten Analogschalter 37 und dergleichen.
Da bei einem solchen Bildsensor eine auf ungleichförmigen Eigenschaften der für die Vielzahl der Bildelemente verwendeten Verstärkerelemente beruhende feststehende Störstruktur (FPN) erzeugt wird, die nachstehend vereinfacht als Strukturrauschen bezeichnet ist, wird beim Stand der Technik gemäß Fig. 1A ein solches, im Chip erzeugtes Strukturrauschen unterdrückt, indem die Differenz zwischen einem Lichtsignal (S-Signal) und einem Stör- oder Rauschsignal (N-Signal) in einem Dunkelzustand berechnet wird (was nachstehend vereinfacht als Stör- oder Rauschabstandsverfahren (S-N-Verfahren) bezeichnet ist).
Nachstehend wird unter Bezugnahme auf die Fig. 1A und 2 (Signalverläufe) die Unterdrückung des Strukturrauschens unter Verwendung dieses Rauschabstandsverfahrens bei dem Bildsensor gemäß Fig. 1A näher beschrieben.
In Fig. 1A bildet der bipolare Transistor 9 einen Sensorabschnitt eines fotoelektrischen Wandlerelements. Jeder Transistor 9 ist mit einem MOS-Transistor 27 (28), einem MOS-Transistor 31 (32), Kapazitäten CTS1 und CTN2, und einem MOS-Transistor 25 (26) verbunden, wobei die MOS- Transistoren 25 und 26 der jeweiligen Bitstellen mit der gemeinsamen Ausgangsleitung 3 bzw. 4 verbunden sind. Die Bezugszeichen CHS und CHN bezeichnen Kapazitäten für die Ausgangsleitungen 3 und 4. Die Ausgangsleitungen 3 und 4 sind mit dem Differenzverstärker 33 über Spannungsfolgerverstärker 13 und 14 verbunden.
Bei Einfall von Licht auf den Sensor 9 des fotoelektrischen Wandlerelements wird ein der Lichtmenge hν (h ist die Planck'sche Konstante (Wirkungsquantum), während ν die Frequenz des Lichts bezeichnet) entsprechendes Lichtsignal (d. h., eine Ladung) im PN-Übergang des Emitterfolger- Transistors 9 akkumuliert. Bei Beendigung dieses Akkumulationsvorgangs wird der Transistor 9 in einen potentialfreien Zustand versetzt (durch Abschalten von φERS), während φTS eingeschaltet wird, um die im PN-Übergang akkumulierte Ladung zu der Lichtsignal-Speicherkapazität CTS1 zu übertragen. Sodann wird ein Rückstellimpuls φERS zur Rückstellung des Sensors (Transistor 9) eingeschaltet. Hierbei enthält die der Kapazität CTS1 zugeführte Ladung Stör- oder Rauschanteile. Sodann wird der Impuls φTN eingeschaltet, um ein Stör- oder Rauschsignal (N) des Sensors zu der Rauschsignal-Speicherkapazität CTN2 zu übertragen. Sodann wird ein Rückstellimpuls φBRS zur Ansteuerung eines MOS-Transistors 29 eingeschaltet, während der Rückstellimpuls φERS zur Ansteuerung eines MOS- Transistors 30 eingeschaltet wird. Da die MOS-Transistoren 29 und 30 durchgeschaltet werden, wird der Sensortransistor 9 rückgestellt und beginnt sodann die nächste Akkumulation.
Während der nächsten Akkumulation werden einige Anteile der in den Kapazitäten CTS1 und CTN2 akkumulierten Ladungen jeweils zu den Ausgangsleitungskapazitäten CHS und CHN verschoben. Dieser Vorgang wird vereinfacht "kapazitive Teilung" genannt, da die in den Kapazitäten CTS1 und CTN2 akkumulierten ursprünglichen Ladungen als Folge der Bewegung der Ladungen zwischen den beiden Kapazitäten geteilt werden. Diese "kapazitive Teilung" wird durch die MOS-Transistoren 25 und 26 herbeigeführt, wenn ein Steuersignal φN eingeschaltet ist. Die "kapazitive Teilung" wird nachstehend näher beschrieben.
Zur Rückstellung der Speicherkapazitäten CHS7 und CHN8 werden MOS-Transistoren 5 und 6 von einem Signal φHC durchgeschaltet. Nach der Rückstellung dieser Kapazitäten werden die MOS-Transistoren 25 und 26 durch das von einem (nicht dargestellten) Schieberegister abgegebene Steuersignal φN durchgeschaltet. Im leitenden Zustand der MOS-Transistoren 25 und 26 werden die in der Lichtsignal- Speicherkapazität CTS1 und der Rauschsignal- Speicherkapazität CTN2 enthaltenen Daten (einige Ladungskomponenten) jeweils zu den mit den gemeinsamen Ausgangsleitungen 3 und 4 verbundenen Kapazitäten CHS7 und CHN8 übertragen. Das an der Ausgangsleitung 3 (4) auftretende Potential wird somit von dem Verhältnis zwischen den Kapazitäten CHS7 und CTS1 (dem Verhältnis zwischen CHN8 und CTN2) bestimmt. Das an der Ausgangsleitung 3 (4) auftretende Potential wird sodann über einen Verstärker 13 (14) vom Differenzverstärker 33 verstärkt.
Obwohl dies - wie vorstehend beschrieben - in Fig. 1A nicht dargestellt ist, umfasst ein Sensorchip Sensorelemente 9 für eine Vielzahl von Bitstellen. Zum Auslesen des Sensorausgangssignals der nächsten Bitstelle werden die Kapazitäten CHS7 und CHN8 durch Durchschalten der MOS- Transistoren 5 und 6 zurückgestellt, woraufhin ein Ansteuersignal φN für diese Bitstelle zum Auslesen der in den Kapazitäten CTS und CTN akkumulierten Daten zu den gemeinsamen Kapazitäten CHS7 und CHN8 zugeführt wird.
Durch Wiederholen dieses Schiebevorgangs werden die in den Sensoren (Transistoren 9) der jeweiligen Bitstellen akkumulierten Ladungen zu den Kapazitäten CHS7 und CHN8 ausgelesen. Die an den Kapazitäten CHS7 und CHN8 auftretenden Spannungen werden über die Spannungsfolgerverstärker 13 und 14 dem Differenzverstärker 33 zugeführt.
Die feststehende Störstruktur bzw. das Strukturrauschen entsteht im integrierten Sensorschaltkreis im wesentlichen durch Schwankungen von hFE (Gleichstromverstärkung) oder dergleichen der bipolaren Transistoren 9 der jeweiligen Bildelemente (Bitstellen). Solche Schwankungen spiegeln sich in den in den Speicherkapazitäten CTS und CTN akkumulierten Ladungen wieder. Bei Verwendung des Rauschabstandsverfahrens zur Unterdrückung dieses Strukturrauschens wird das von hFE-Schwankungen bei den bipolaren Transistoren 9 herrührende Rauschen in Einheiten von Bildelementen unterdrückt, indem beim Auslesen der in den Speicherkapazitäten CTS und CTN akkumulierten Ladungen auf die gemeinsamen Signalleitungen 3 und 4 vom Differenzverstärker 33 das Auftreten von Signalpegeldifferenzen zwischen den Signalleitungen ermittelt wird.
Ein solches, unter Verwendung des Differenzverstärkers 33 erfolgendes Rauschabstandsverfahren ist zur Unterdrückung des im Sensorchip selbst erzeugten Strukturrauschens durchaus effektiv.
Im Falle eines mit gleicher Vergrößerung arbeitenden Kontaktbildsensors mit einer Vielzahl von Fotosensoren, bei dem auf Grund des Konstakttyps eine Vielzahl von linearen Zeilensensorchips in der in Fig. 1B veranschaulichten Weise in Kaskadenschaltung hintereinander angeordnet ist, sind die jeweiligen Differenzverstärker 33 und Pufferverstärker 36 in jeweiligen Chipeinheiten angeordnet. Bei den Differenzverstärkern 33 (oder den Pufferverstärkern 36) der verschiedenen Chips verändern sich die Gleichspannungskomponenten der Ausgangsspannungen auf Grund von Schwankungen von Offset-Potentialen. Solche Schwankungen der Offset-Gleichspannungen zwischen Chips werden in der nachstehenden Beschreibung als "Störstruktur bzw. Strukturrauschen auf Grund von zwischen den Chips bestehenden Unterschieden oder Abweichungen" (vereinfacht: Inter-Chip-Strukturrauschen) im Gegensatz zu einem im Chip selbst erzeugten Strukturrauschen bezeichnet (das nachstehend vereinfacht als chipinternes Strukturrauschen bezeichnet ist).
Das vorstehend beschriebene Rauschabstandsverfahren eignet sich nicht zur Unterdrückung des vorstehend beschriebenen Inter-Chip-Strukturrauschens.
Bei dem in Fig. 1A dargestellten Bildsensor dient die Begrenzer- oder Klemmschaltung 204 zur Verarbeitung des vom Differenzverstärker 33 herrührenden Inter-Chip- Strukturrauschens. Zu diesem Zweck umfasst die Begrenzerschaltung 204 eine Kapazität 34 zur Begrenzung der Gleichspannungskomponenten des Ausgangssignals des Verstärkers 33 sowie einen MOS-Transistor 35, über den das Potential zwischen dieser Kapazität 34 und dem eine Verschiebung zur Minusseite herbeiführenden Eingangsanschnitt des Verstärkers 36 an Massepotential gelegt wird. Durch diese Anordnung kann die Begrenzerschaltung 204 ein auf den Differenzverstärker 33 zurückzuführendes Inter-Chip-Strukturrauschen verhindern.
Erfindungsgemäß wurde jedoch ermittelt, dass auch bei Verwendung der Maßnahmen des Standes der Technik gemäß Fig. 1A die Unterdrückung von auf Offset-Erscheinungen bei dem Ausgangspufferverstärker 36 beruhendem Inter-Chip- Strukturrauschen mit Schwierigkeiten verbunden ist.
Insbesondere, wenn die Eingangsstufe des Ausgangspufferverstärkers 36 in Form einer MOS- Frontanordnung (bei der der MOS-Transistor eingangsseitig angeordnet ist) ausgeführt ist und sich somit eine Schwellenwert-Unsymmetrie dieses MOS-Transistors auf die Offset-Spannungen auswirkt, entstehen Offset-Schwankungen im Bereich von z. B. 10 mV zwischen den Ausgangspufferverstärkern 36 der verschiedenen Chips. Auch bei Anordnung einer Vielzahl von Sensorchips in der in Fig. 1B veranschaulichten Weise entsteht ein Strukturrauschen in der Größenordnung von 10 mV.
Wenn somit unter Verwendung eines solchen, bekannten Bildsensors ein Bild mit feiner Helligkeitsabstufung erhalten werden soll, ist eine Dunkelkorrektur in Einheiten von Chips zur Gewährleistung des Dynamikbereichs erforderlich, was zu höheren Kosten in Bezug auf Systemaufbau und Herstellung führt.
Beim Stand der Technik umfasst jeder Sensorchip eine umfangreiche Analogschaltung, wie einen Sensor, Speicherkapazitäten und dergleichen, wobei 10 bis 20 Chips vorgesehen sind. Dies führt zur einem größeren Chipbereich für den analogen Schaltungsabschnitt, sodass eine Verringerung der Herstellungskosten mit Schwierigkeiten verbunden ist.
Außerdem umfasst jeder Sensorchip sowohl eine digitale Schaltungsanordnung mit MOS-Transistoren zum Lesen und Rückstellen der Lichtsignale als auch die vorstehend beschriebene analoge Schaltungsanordnung, sodass das Sensor-Ausgangssignal leicht durch Rauschstörungen beeinflusst wird, die von der digitalen Schaltungsanordnung erzeugt werden.
Der Erfindung liegt daher die Aufgabe zugrunde, einen Hochleistungs-Bildsensor anzugeben, durch den sich von Inter-Chip-Unterschieden hervorgerufenes Strukturrauschen unterdrücken lässt und der keine Dunkelkorrektur erfordert.
Weiterhin wird erfindungsgemäß die Schaffung eines kostengünstigen Bildsensors angestrebt, bei dem keine Dunkelkorrektureinrichtung mehr erforderlich ist und der beim Stand der Technik sich bei einer Vergrößerung des Chipbereiches ergebende, unvermeidliche Anstieg der Herstellungskosten vermieden werden kann.
Außerdem soll erfindungsgemäß ein Bildsensor geschaffen werden, bei dem gleichzeitig chipinternes Strukturrauschen sowie Inter-Chip-Strukturrauschen unterdrückt werden kann.
Ein Bildsensor gemäß der Erfindung ist in Patentanspruch 1 wiedergegeben. Die im Oberbegriff dieses Patentanspruchs wiedergegebenen Merkmale entsprechen den Merkmalen des Bildsensors gemäß Literaturstelle 1 und sind vorstehend unter Bezugnahme auf die Fig. 1A und 1B sowie 2 identifiziert worden.
Ferner ist aus der europäischen Patentanmeldung EP-A- 0488674 ein Bildsensor mit einer Vielzahl von auf einem Trägersubstrat angeordneten Halbleiter-Fotosensorchips bekannt, wobei jeder Halbleiter-Fotosensorchip einen Signal-Speicherkondensator zur Zwischenspeicherung eines Lichtsignalkomponenten und Rauschsignalkomponenten umfassenden Signals, Ausgabeschalter und eine Leitung zur Ausgabe eines jeden in dem Speicherkondensator zwischengespeicherten Signals sowie eine Leseschaltung zur Ausgabe eines jeden Signals über diese Leitung aufweist. Die Signale eines jeden Chips werden über ein Halbleiterbauelement ausgegeben, das einen gemeinsamen Eingangspuffer und eine diesem gemeinsamen Eingangspuffer nachgeschaltete Spannungsladeschaltung aufweist.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Fig. 1A zeigt ein Ersatzschaltbild eines üblichen Bildsensors;
Fig. 1B zeigt eine schematische Darstellung zur Veranschaulichung der Verbindungen zwischen einzelnen Sensorchips bei dem bekannten Bildsensor gemäß Fig. 1A;
Fig. 2 zeigt Signalverläufe zur Erläuterung der Betriebsweise des bekannten Bildsensors gemäß Fig. 1A;
Fig. 3 zeigt eine schematische Darstellung der Anordnung eines Bildsensors gemäß einem ersten Ausführungsbeispiel der Erfindung;
Fig. 4A zeigt ein Ersatzschaltbild eines Bildsensors gemäß dem ersten Ausführungsbeispiel;
Fig. 4B zeigt eine schematische Darstellung zur Veranschaulichung der Verbindungen des Hauptteils des Bildsensors gemäß dem ersten Ausführungsbeispiel;
Fig. 5 zeigt Signalverläufe eines ersten Beispiels für die Ansteuerung des Bildsensors gemäß dem ersten Ausführungsbeispiel;
Fig. 6 zeigt Signalverläufe eines weiteren Beispiels für die Ansteuerung des Bildsensors gemäß dem ersten Ausführungsbeispiel;
Fig. 7 zeigt ein Ersatzschaltbild eines Bildsensors gemäß einem zweiten Ausführungsbeispiel der Erfindung;
Fig. 8 zeigt Signalverläufe eines Beispiels für die Ansteuerung des Bildsensors gemäß dem zweiten Ausführungsbeispiel;
Fig. 9 zeigt ein Ersatzschaltbild eines Bildsensors gemäß einem dritten Ausführungsbeispiel der Erfindung; und
Fig. 10 zeigt Signalverläufe eines Beispiels für die Ansteuerung des Bildsensors gemäß dem dritten Ausführungsbeispiel.

DETAILLIERTE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSBEISPIELE

Der Aufbau und die Betriebsweise des Bildsensors sowie ein zugehöriges Ansteuerverfahren werden nachstehend anhand bevorzugter Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnungen näher beschrieben.

Erstes Ausführungsbeispiel

Fig. 3 zeigt den Aufbau einer Anordnung 300 eines Kontaktbildsensors gemäß dem ersten Ausführungsbeispiel. Gemäß Fig. 3 umfasst die Anordnung 300 eine Vielzahl von Sensorchips 100, 100', 100", ..., 100n, zwei gemeinsame Ausgangsleitungen 101 und 102 für diese Sensorchips sowie einen Verstärkerchip 200. Grundsätzlich besitzt jeder der Sensorchips 100, ... zwei Ausgangsanschlüsse, die jeweils mit der gemeinsamen Ausgangsleitung 101 bzw. 102 verbunden sind. Der Verstärkerchip 200 besitzt einen einzigen Ausgangsanschluss VOUT. Das über diesen Ausgangsanschluss VQUT abgegebene Ausgangssignal ist das Ausgangssignal der Anordnung 300.
Hierbei ist zu beachten, dass (nicht dargestellte) Bauelemente, wie Kapazitäten, Widerstände und dergleichen, ebenfalls auf der in Fig. 3 dargestellten Anordnung 300 angebracht sind.
Gemäß Fig. 3 sind die Sensorchips 100, 100', 100", ... und der Verstärkerchip 200 auf einem einzigen Trägersubstrat 300 angeordnet. Da die Sensorchips 100, ... zusammen mit dem Verstärkerchip 200 auf einem einzigen Trägersubstrat angeordnet sind, lassen sich die Abmessungen der Anordnung 300 verkleinern, wobei sich externes Rauschen, das in den Ausgangssignalen der Sensorchips 100, ... erzeugt werden kann, ebenfalls verringern lässt, wodurch das Ausgangssignal stabilisiert wird. Hierbei ist zu beachten, dass der in einem Keramik-Baustein gekapselte Verstärkerchip 200 auf dem Trägersubstrat 300 durch Verlöten oder auch durch Leitlack-Bonden bzw. Haft- Kontaktierung angebracht werden kann. Wenn die Anbringung durch Leitlack-Bonden oder Haft-Kontaktierung erfolgt, kann eine gemeinsame Einspann- bzw. Einsetzvorrichtung für den Sensorchip und den Verstärkerchip verwendet werden, wenn die Länge der kurzen Seite eines jeden Sensorchips im wesentlichen gleich derjenigen des Verstärkerchips gehalten wird, wodurch sich die Anzahl der Schritte des Bestückungsvorgangs verringert.
Fig. 4A zeigt ein Ersatzschaltbild eines jeden Sensorchips (100, 100', 100", ...) und des Verstärkerchips 200 gemäß dem ersten Ausführungsbeispiel.
Wie Fig. 4A zu entnehmen ist, umfasst der Sensorchip gemäß dem ersten Ausführungsbeispiel eine Vielzahl fotoelektrischer Wandler 10, 10', 10", ..., Rauschsignal- Zwischenspeicher 2, 2', 2", ... zum Auslesen von Rauschsignalen (die nachstehend vereinfacht als "N-Signale" bezeichnet sind) aus diesen fotoelektrischen Wandlern und Zwischenspeichern der N-Signale, Lichtsignal- Zwischenspeicher 1, 1', 1", ... zum Auslesen von Lichtsignalen (die nachstehend vereinfacht als "S-Signale" bezeichnet sind) aus den fotoelektrischen Wandlern und Zwischenspeichern der S-Signale, eine N- Signalausgangsleitung 4 zur gemeinsamen Ausgabe der N- Signale, eine S-Signalausgangsleitung 3 zur gemeinsamen Ausgabe der S-Signale, Rückstellschaltungen 5 und 6 zur Rückstellung der N-Signalausgangsleitung 4 und der S- Signalausgangsleitung 3, sowie eine Leseschaltung zum Auslesen der von den N-Signal-Zwischenspeichern 2, 2', 2", ... und den von den S-Signal-Zwischenspeichern 1, 1', 1", ... gespeicherten Signale durch Kapazitätsteilung oder kapazitive Teilung zwischen Kapazitäten CHN8 und CHS7 der N- Signalausgangsleitung 4 und der S-Signalausgangsleitung 3. Auf die Kapazitätsteilung wird nachstehend noch näher eingegangen.
Hierbei ist hinzuzufügen, dass bei den fotoelektrischen Wandlern 10, 10', 10", ... vorzugsweise bipolare Bauelemente, wie z. B. BASIS-Bauelemente oder Verstärker, Verwendung finden, die jeweils aus einer Fotodiode und einem MOS-Transistor bestehen.
Jeder der fotoelektrischen Wandler 10, 10', 10", ... ist mit zwei MOS-Transistoren 27 und 28 verbunden. Die Anordnung (Reihe) der MOS-Transistoren 27 wird gemeinsam mit einem Steuersignal φTS beaufschlagt. Die Anordnung (Reihe) der MOS-Transistoren 28 wird gemeinsam mit einem Steuersignal φTN beaufschlagt. Wenn ein Übertragungsimpuls φTS eingeschaltet wird, werden S-Signale in die S-Signal- Zwischenspeicher (Kapazitäten) CTS1, 1', 1", ... eingespeichert, während beim Einschalten eines Übertragungsimpulses φTN N-Signale in die N-Signal- Zwischenspeicher (Kapazitäten) CTN2, 2', 2", ... eingespeichert werden. Wenn somit die Übertragungsimpulse φTS und φTN eingeschaltet werden, werden die von den fotoelektrischen Wandlern 10, 10', 10", ... detektierten S- Signale und N-Signale jeweils in die Zwischenspeicher CTS1, 1', 1", ... bzw. den Zwischenspeichern CTN2, 2', 2", ... eingespeichert.
Um die Ausgangssignale der fotoelektrischen Wandler 10, 10', 10", ... den gemeinsamen Ausgangsleitungen 3 und 4 zuführen zu können, müssen die gemeinsamen Ausgangsleitungen 3 und 4 vorher zurückgestellt werden. Die MOS-Transistoren 5 und 6 werden hierbei zur Rückstellung der S-Signalausgangsleitung 3 und der N- Signalausgangsleitung 4 durchgeschaltet. Nach ihrer auf diese Weise erfolgenden Rückstellung sind die Leitungen 3 und 4 für die Datenübertragung zu den Kapazitäten CHS7 und CHN8 bereit. Die MOS-Transistoren 25 und 26 werden sodann unter Verwendung eines Schiebeimpulses φ&sub1; von einem Schieberegister SR angesteuert, um die in den Kapazitäten CTS und CTN enthaltenen Daten (Ladungen) wieder den gemeinsamen Ausgangsleitungen 3 und 4 durch Kapazitätsteilung zuzuführen. Hierbei werden einige Anteile der in den Kapazitäten CTS und CTN akkumulierten Ladungen jeweils der Kapazität CHS7 bzw. der Kapazität CHN8 zugeführt. Dies hat zur Folge, dass die in CTS akkumulierte Ladung auf CTS1 und CHS7 aufgeteilt wird, während die in CTN akkumulierte Ladung auf CTN2 und CHN3 aufgeteilt wird. Wenn die Ladung auf zwei Kapazitäten aufgeteilt ist, wird das Potential zwischen diesen beiden Kapazitäten in der nachstehenden Beschreibung als kapazitiv geteiltes Ausgangssignal bezeichnet.
Diese kapazitiv geteilten Ausgangssignale werden von Verstärkern 11 und 12 einer Impedanzumwandlung unterzogen und sodann über Analogschalter 14 und 15 der S- Signalleitung 101 und der N-Signalleitung 102 des Trägersubstrates zugeführt. Bei der Schaltungsanordnung gemäß Fig. 4A findet bei jedem der Verstärker 11 und 12 eine Source-Folgerschaltung mit zwei Transistoren Verwendung, jedoch kann z. B. auch eine normale Spannungsfolgerschaltung verwendet werden.
Die vom Sensorelement 10 detektierten Daten werden somit in der vorstehend beschriebenen Weise in Abhängigkeit von einem Schiebeimpuls φ&sub1; auf die S-Signalleitung 101 und die N-Signalleitung 102 ausgegeben. Sodann werden in gleicher Weise die von dem Sensorelement 10' detektierten Daten in Abhängigkeit von einem Schiebeimpuls φ&sub2; auf die S- Signalleitung 101 und die N-Signalleitung 102 ausgegeben. Sodann werden die von dem Sensorelement 10" detektierten Daten in Abhängigkeit von einem Schiebeimpuls φ&sub3; auf die S- Signalleitung 101 und die N-Signalleitung 102 ausgegeben.
Der Sensormodul (100, 100', 100", ...) ist als Halbleiter- Fotosensor mit der S-Signalleitung 101 und der N- Signalleitung 102 sowie einem gemeinsam auf einem einzigen Trägersubstrat angeordneten Verstärkerchip 200 über Anschlüsse 29 verbunden, die auf dem gleichen Trägersubstrat durch Drahtkontaktierung angebracht sind. Die von den Sensormodulen (100, 100', 100", ...) abgegebenen S-Signale und N-Signale werden somit, dem Verstärkerchip 200 zugeführt.
Der mit der Vielzahl von Sensormodulen (100, 100', 100", ...) in Wirkverbindung stehende Verstärkerchip 200 umfasst einen Pufferverstärker 201 zur Aufnahme des N- Signals, einen Pufferverstärker 202 zur Aufnahme des S- Signals, einen Differenzverstärker 203 zur Berechnung der Differenz zwischen den Ausgangssignalen der Verstärker 201 und 202, eine mit der Ausgangsseite des Differenzverstärkers 203 verbundene Spannungsbegrenzerschaltung (Spannungsklemmschaltung) 204 und einen Ausgangspufferverstärker 205, wie dies in Fig. 4A dargestellt ist.
Die Spannungsbegrenzerschaltung 204 umfasst hierbei eine KLemmkapazität 206 und einen MOS-Schalter 207 und hat die Funktion, das Eingangssignal auf eine Klemmrückstellspannung VCD zu begrenzen.
Das erste Ausführungsbeispiel gemäß Fig. 4A weist folgende charakteristische Merkmale auf:
I: Die Begrenzerschaltung 204 ist zur Unterdrückung von Inter-Chip-Strukturrauschen außerhalb der Vielzahl von Sensorchips 100, ..., jedoch innerhalb des Verstärkerchips 200 als eine diesen Sensorchips gemeinsam zugeordnete Schaltung angeordnet. Aus diesem Grunde können Begrenzerschaltungen (204 in Fig. 1A) in Einheiten von Sensorchips entfallen, die bei einem üblichen Bildsensor (Fig. 1A) erforderlich sind.
II: Zur Erzielung einer effektiven Unterdrückung von Inter- Chip-Strukturrauschen sind der Erzeugungszeitpunkt eines Signals φCHR zur Steuerung der Rückstellung der Ausgangsleitungen 3 und 4 und der Erzeugungszeitpunkt eines Signals φCD zur Steuerung der Begrenzerschaltung 204 in geeigneter Weise vorgegeben. Zwei Beispiele für die zeitliche Steuerung der Erzeugung von φCHR und φCD werden nachstehend noch näher beschrieben.
III: Da der Differenzverstärker 203 zur Differenzverstärkung der Ausgangssignale der beiden gemeinsamen Ausgangsleitungen 3 und 4 innerhalb des Verstärkerchips 200 angeordnet ist, kann die Anzahl der Differenzverstärker, die beim Stand der Technik (Fig. 1A) von der Anzahl der Chipeinheiten bestimmt wird, auf einen Differenzverstärker reduziert werden, sodass sich die Anzahl der Schaltungsbauelemente in erheblichem Maße verringern lässt.
IV: Als gemeinsame Wirkung der Merkmale I bis III lässt sich mit Hilfe der gemäß II erfolgenden zeitlichen Steuerung nicht nur eine Unterdrückung des "Inter-Chip- Strukturrauschens", sondern gleichzeitig auch des "chipinternen Strukturrauschens" erzielen.
Da bei der Schaltungsanordnung gemäß Fig. 4A der Pufferverstärker 36 bei jedem Sensorchip entfallen kann, lässt sich im Vergleich zu der Schaltungsanordnung gemäß Fig. 1A das Auftreten von Inter-Chip-Strukturrauschen verringern. Da jedoch anstelle des Pufferverstärkers 36 die Source-Folgerverstärker 11 und 12 erforderlich sind, bleibt allerdings das Problem des Auftretens von "Inter-Chip- Strukturrauschen" auf Grund von zwischen den einzelnen Chips bestehenden Unterschieden oder Signalschwankungen des Source-Folgerverstärkers 11 oder 12 ungelöst.
Nachstehend wird unter Bezugnahme auf Fig. 5 das Verfahren zur Ansteuerung des Bildsensors gemäß dem ersten Ausführungsbeispiel, und zwar insbesondere das Ansteuerverfahren zur Unterdrückung von Inter-Chip- Strukturrauschen, näher beschrieben.
Fig. 5 veranschaulicht Signale φTN und φTS zur Bestimmung der zeitlichen Ladungsübertragungssteuerung des Wandlers 10, Schiebeimpulse φ&sub1;, φ&sub2; und φ&sub3; des Schieberegisters SR, einen Rückstellimpuls φCHR zur Rückstellung der gemeinsamen Signalleitungen 3 und 4 sowie einen Rückstellimpuls φCD zur Rückstellung der Begrenzerschaltung 204 im Verstärkerchip 200.
Fig. 4B zeigt die wesentlichen Bauelemente des Bildsensors (Fig. 4A) des ersten Ausführungsbeispiels. Gemäß Fig. 4B sind die den Impuls φCHR erhaltende Rückstellschaltung und die den Impuls φCD erhaltende Begrenzerschaltung 204 zwischen den Kapazitäten CHS7, 7', 7", ... (Kapazitäten CHN8, 8', 8", ...) an den gemeinsamen Ausgangsleitungen 3, 3', 3" (und den Ausgangsleitungen 4, 4', 4") und dem Ausgang VOUT des Verstärkerchips 200 angeordnet. Die MOS- Transistoren 5 und 6 müssen durch den Impuls φCHR bei jedem Schiebevorgang (φ&sub1;, φ&sub2;, φ&sub3;, ...) zurückgestellt werden, bevor die jeweiligen Impulse φ&sub1;, φ&sub2;, φ&sub3;, ... angelegt werden, um Signal- oder Potentialschwankungen (chipinternes Strukturrauschen) bei jedem Sensorwandler 10 eines einzelnen Chips zu unterdrücken. Von den Source-Folger- Verstärkern 11 und 12 herrührende Gleichspannungs- Offsetschwankungen können durch Ansteuerung der Begrenzerschaltung 204 gemäß Fig. 4B beseitigt werden. Im einzelnen wird hierbei gemäß Fig. 4A ein Klemmimpuls φCD mit dem Verlauf NIEDRIG → HOCH → NIEDRIG dem Gate des MOS-Transistors 207 zugeführt. Während der Periode niedrigen Pegels des Impulses φCD gibt der Differenzverstärker 203 ein Ausgangssignal ab, das die von den Source-Folger-Verstärkern 11 und 12 verursachten Gleichspannungs-Offsetschwankungen wiedergibt. Diese Spannung wird dem Gleichspannungs-Begrenzerkondensator (Klemmkapazität) 206 zugeführt. Wenn der Impuls φCD vom niedrigen auf hohen Pegel übergeht, wird die Source-Seite des MOS-Transistors 207 auf einem Potential VCD festgehalten. Sodann gibt die Potentialdifferenz an den beiden Anschlüssen des Gleichspannungs- Begrenzerkondensators 206 die von den Source-Folger- Verstärkern 11 und 12 verursachten Gleichspannungs- Offsetschwankungen wieder. Wenn in diesem Zustand der Impuls φCD vom hohen auf den niedrigen Pegel übergeht, wird auf Grund des Sperrens des MOS-Transistors 207 die im Kondensator 206 akkumulierte Ladung auf einem Ladungswert zur Unterdrückung des Inter-Chip-Strukturrauschens festgehalten. Wenn zu diesem Zeitpunkt vom Schieberegister SR den MOS-Transistoren 25 und 26 ein Schiebeimpuls φN zugeführt wird, tritt am Ausgang des Spannungsfolgerverstärkers 205 ein Ausgangssignal auf, bei dem sowohl das "chipinterne Strukturrauschen" als auch das "Inter-Chip-Strukturrauschen" unterdrückt sind. Bezüglich der zeitlichen Signalsteuerung gemäß Fig. 5 ist somit von Bedeutung:
V: dass der Klemmimpuls φCD vor jedem Schiebeimpuls φN (einem der Impulse φ&sub1;, φ&sub2;, φ&sub3;, ...) abgegeben wird, und
VI: dass die MOS-Transistoren 5 und 6 vor der Abgabe des Klemmimpulses φCD zurückgestellt werden.
Bei dem in Fig. 5 veranschaulichten Beispiel der zeitlichen Steuerung geht der Rückstellimpuls φCHR auf einen hohen und sodann auf einen niedrigen Pegel über, bevor der Klemmimpuls φCD auf einen hohen Pegel übergeht.
Nachstehend werden Betrieb und Arbeitsweise der Schaltungsanordnung gemäß Fig. 4A unter Bezugnahme auf Fig. 5 in größeren Einzelheiten beschrieben.
Nach der Zuführung der Signale φTN und φTS sind S-Signale bereits zu den Kapazitäten CTS1, 1', 1", ..., und N-Signale bereits zu den Speicherkapazitäten CTN2, 2', 2", ... ausgelesen worden. Lesesignale (Schiebeimpulse) φ&sub1;, φ&sub2;, φ&sub3;, ... werden aufeinanderfolgend vom Schieberegister SR abgegeben, sodass die Sensor-Detektionssignale auf die Signalleitungen 3 und 4 durch Kapazitätsteilung zwischen den Kapazitäten CTS und CHS sowie zwischen den Kapazitäten CTN und CHN in der vorstehend beschriebenen Weise ausgelesen werden.
Bei der Schaltungsanordnung gemäß Fig. 4A wird der MOS- Transistor 207 der Begrenzerschaltung 204 vom Steuersignal φCD gesteuert. Gemäß der in Fig. 5 veranschaulichten zeitlichen Steuerung wird der Impuls φCD auf gesteuert, nachdem der Impuls φCHR aufgesteuert worden ist. Somit werden während der Periode von der Aufsteuerung des Impulses φCHR bis zur Aufsteuerung des Impulses φCD die Kapazitäten CHS7 und CHN8 auf gewünschte Spannungen durch den Impuls φCHR zurückgestellt, und zwar unmittelbar bevor die Signale auf den Signalleitungen 3 und 4 nach dem Impuls φCHR ausgelesen werden. Außerdem wird der nach der Rückstellung der Kapazitäten CHDS7 und CHN8 erhaltene Zustand durch den Impuls φCD festgehalten und als Referenzzustand verwendet. Die Ausgangssignale nach der Kapazitätsteilung enthalten somit Vth-Schwankungen der Source-Folger- Verstärker 11 und 12 in Einheiten von Chips. Da jedoch diese Ausgangssignale erhalten werden, nachdem Vth- Schwankungen durch die vorstehend beschriebenen Vorgänge korrigiert worden sind, lässt sich das üblicherweise ein Problem darstellende Inter-Chip-Strukturrauschen ohne jegliche Dunkelkorrektur unterdrücken.

Modifikation der zeitlichen Steuerung

Die zeitliche Steuerung der Begrenzerschaltung 204 des ersten Ausführungsbeispiels ist nicht auf die in Fig. 5 dargestellte Steuerung beschränkt.
Fig. 6 zeigt ein weiteres Beispiel der zeitlichen Steuerung, die bei dem Bildsensor (Fig. 4A) des ersten Ausführungsbeispiels angewendet werden kann. Bei dem Beispiel gemäß Fig. 6 wird der Rückstellimpuls φCHR auf hohem Pegel gehalten und geht nach dem Übergang des Klemmimpulses φCD auf niedrigen Pegel und vor dem Einschalten des Schiebeimpulses φN wieder auf niedrigen Pegel über. Da bei dem Beispiel der zeitlichen Steuerung gemäß Fig. 6 der durch den Rückstellimpuls φCHR erhaltene Rückstellzustand der Kapazitäten CHS7 und CHN8 durch den Klemmimpuls φCD geklemmt bzw. festgehalten wird, kann die gleiche Wirkung wie im Falle der zeitlichen Steuerung gemäß Fig. 5 erhalten werden.
Da bei dem ersten Ausführungsbeispiel im Vergleich zu dem Bildsensor gemäß Fig. 1A das Erfordernis für die Anordnung eines Differenzverstärkers in jedem Sensorchip entfällt, kann der Ausgangsabschnitt eines jeden Sensorchips vereinfacht und der Chipbereich des Analogteils in jedem Sensorchip minimal gehalten werden. Da außerdem der Analogteil bei allen Sensorchips unter Verwendung der gemeinsamen Signalleitungen 101 und 102 integriert werden kann, kann der Chipbereich bzw. die Chipfläche bei jedem Modul minimal gehalten und auf diese Weise eine Kostenreduktion erzielt werden.

Modifikation des ersten Ausführungsbeispiels

Wenn bei der Bildsensoranordnung 300 des ersten Ausführungsbeispiels die Stromversorgung für die Sensorchips 100, 100', 100", ... und die Stromversorgung für den Verstärkerchip 200 unabhängig voneinander erfolgen, kann auch bei einer verringerten Sensor- Stromversorgungsspannung ein großer Dynamikbereich des Ausgangssignals aufrecht erhalten werden.
Bei dem ersten Ausführungsbeispiel ist ein Kontaktbildsensor mit einer Vielzahl von Zeilensensorchips in Betracht gezogen worden. Die Erfindung ist jedoch nicht auf einen solchen spezifischen Sensor beschränkt, sondern kann gleichermaßen auch bei einem zweidimensionalen Flächensensor mit einer großen Anzahl von Sensorchips effektiv angewendet werden. Insbesondere, wenn Flächenchips in kleinen Bereichen unterschiedliche fotoelektrische Umsetzungsempfindlichkeiten aufweisen, treten Veränderungen der Störstruktur stärker hervor als bei einem Ein-Zeilen- Kontaktsensor, sodass die Anwendung der Erfindung sehr effektiv ist.
Wenn als weitere Modifikation der Verstärkerchip 200 mit einer Verstärkungsfunktion versehen wird, kann diese Verstärkungsfunktion z. B. in Verbindung mit dem Differenzverstärker 203 vorgesehen oder auf der Ausgangsseite des Differenzverstärkers 203 ein Verstärker eingefügt werden.
Bei der Anordnung gemäß Fig. 4A findet bei dem Sensorchip 100 und dem Verstärkerchip 200 eine gemeinsame Stromversorgung Verwendung. Wenn die Stromversorgung für den Sensorchip 100 und die Stromversorgung für den Verstärkerchip 200 alternativ auf dem Trägersubstrat getrennt voneinander angeordnet sind, können zur Verringerung von Störanteilen oder Rauschen im analogen Ausgangssignal beim Sensorchip und beim Verstärkerchip verschiedene Stromversorgungsspannungen oder voneinander unabhängige Masseanschlüsse auf dem Trägersubstrat verwendet werden.

Zweites Ausführungsbeispiel

Fig. 7 zeigt ein Schaltbild eines Bildsensors gemäß einem zweiten Ausführungsbeispiel der Erfindung. Bei diesem zweiten Ausführungsbeispiel werden die fotoelektrischen Wandler der jeweiligen Sensorchips 100, 100', 100", ... des ersten Ausführungsbeispiels jeweils von Fotodioden 20, 20', 20", ..., Rückstellschaltern 21, 21', 21", ..., NMOS-Source- Folger-Transistoren 22, 22', 22", ..., und Übertragungsschaltern 23, 23', 23", ... gebildet.
Als weitere Bauelemente umfasst jeder Sensorchip beim zweiten Ausführungsbeispiel wie im Falle des ersten Ausführungsbeispiels (Fig. 4A) N-Signal-Zwischenspeicher 2, 2', 2", ..., S-Signal-Zwischenspeicher 1, 1', 1", ..., eine N-Signalausgangsleitung 4, eine S-Signalausgangsleitung 3, sowie Rückstellschalter 5 und 6.
Das charakteristische Merkmal des zweiten Ausführungsbeispiels besteht darin, dass der Pegel des endgültigen Ausgangssignals VOUT der Sensoranordnung 300 einstellbar ist, indem dem Verstärkerchip 200' ein Verstärker 208 mit einem Verstärkungsfaktor hinzugefügt wird. Wenn jedoch dieser Verstärker 208 hinzugefügt wird, treten beim Ausgangssignal VOUT der Sensoranordnung 300 individuelle Unterschiede aufgrund individueller Offset- Schwankungen des Verstärkers 208 auf. Solche individuellen Unterschiede werden nachstehend vereinfacht als "Inter- Anordnungs-Strukturrauschen" bezeichnet.
Bei dem Bildsensor gemäß dem zweiten Ausführungsbeispiel ist eine Begrenzerschaltung bzw. Klemmschaltung 209 zur Unterdrückung dieses "Inter-Anordnungs-Strukturrauschens" hinzugefügt.
Nachstehend wird die Anordnung des Bildsensors gemäß dem zweiten Ausführungsbeispiel in größeren Einzelheiten beschrieben.
Die auf der N-Signalausgangsleitung 4 und der S- Signalausgangsleitung 3 auftretenden, kapazitiv geteilten Ausgangssignale werden von jeweils zwei Transistoren aufweisenden Source-Folger-Verstärkern 11 und 12 einer Impedanzumwandlung unterzogen und sodann über Analogschalter 14 und 15 einer S-Signalleitung 101 und einer N-Signalleitung 102 zugeführt. Die auf der S- Signalleitung 101 und der N-Signalleitung 102 auftretenden S-Signale und N-Signale werden dem Verstärkerchip 200' zugeführt, der auf dem gleichen Chip wie die Sensorchips angeordnet ist.
Der Verstärkerchip 200' des zweiten Ausführungsbeispiels umfasst einen N-Signal-Eingangspufferverstärker 201, einen S-Signal-Eingangspufferverstärker 202, einen Differenzverstärker 203, eine Spannungsbegrenzerschaltung 204, einen Verstärker 208 (Verstärkungsfaktor = A), eine Spannungsbegrenzerschaltung 209 sowie einen Ausgangspufferverstärker 205. Der Spannungsbegrenzerschaltung 204 wird ein Begrenzungssteuersignal φCD wie im Falle des ersten Ausführungsbeispiels zugeführt, während der Spannungsbegrenzerschaltung 209 ein Begrenzungssignal bzw. Klemmsignal φCL zu deren Steuerung zugeführt wird.
Fig. 8 zeigt die Signalverläufe von Steuersignalen bei dem zweiten Ausführungsbeispiel.
Das der Begrenzerschaltung 204 zugeführte Klemmsignal φCD muss wie im Falle des ersten Ausführungsbeispiels in Verbindung mit der zeitlichen Steuerung der Ladungsübertragung einer jeden Bitstelle (φ&sub1;, φ&sub2; und φ&sub3; in Fig. 8) erzeugt werden, da es zur Unterdrückung des Strukturrauschens bei jeder Bitstelle dient. Da andererseits die Begrenzerschaltung 209 zur Unterdrückung von in jeder Anordnung erzeugtem Offset-Strukturrauschen dient, muss das Klemmsignal φCL für die Begrenzerschaltung 209 nur einmal bei einem Startsignal SP (entsprechend einem Signal SP gemäß Fig. 2) erzeugt werden, das zu Beginn des Bildauslesens einmal für die Anordnung 300 erzeugt wird, wie dies in Fig. 8 dargestellt ist.
Bei dem zweiten Ausführungsbeispiel verringert die Spannungsbegrenzerschaltung 209 Offset-Schwankungen ("Inter-Anordnungs-Strukturrauschen") bei jedem, die Sensorchips 100, 100', 100", ... und den Verstärkerchip 200' umfassenden Modul, sodass ein annähernd gleichförmiger Referenzpegel des Moduls (d. h., der Anordnung) aufrecht erhalten werden kann. Da somit Veränderungen des Moduls (d. h., der Anordnung) verringert werden können, lassen sich Veränderungen in Einheiten von Produkten verringern, sodass qualitativ hochwertige Produkte hergestellt werden können.
Bei dem zweiten Ausführungsbeispiel sind die jeweilige Stromversorgung und Masseanschlüsse für die Sensorchips 100, 100', 100", ..., sowie den Verstärkerchip 200' isoliert voneinander auf dem Trägersubstrat angeordnet, wobei die Stromversorgungsspannung für den Sensorchip 3,3 V und für den Verstärkerchip 5,0 V betragen.
Nachstehend werden Betrieb und Wirkungsweise des zweiten Ausführungsbeispiels unter Bezugnahme auf die Signalverläufe gemäß Fig. 8 näher beschrieben.
Fig. 8 zeigt die zeitliche Beziehung der Ansteuerung zwischen von einem Schieberegister SR abgegebenen Lesesignalen φ&sub1;, φ&sub2; und φ&sub3;, einem Rückstellimpuls φCHR der gemeinsamen Signalleitungen 3 und 4 sowie Rückstellimpulsen φCD und φCL im Verstärkerchip 200'.
Nach dem Einlesen der Signale in die S-Signal- Speicherkapazitäten (Zwischenspeicher) CTS1, 1', 1", ... und die N-Signal-Speicherkapazitäten (Zwischenspeicher) CTN2, 2', 2", ..., werden erneut Lesesignale φ&sub1;, φ&sub2; und φ&sub3;, ... vom Schieberegister SR abgegeben und die von den Fotosensoren detektierten Signale durch Kapazitätsteilung zwischen CTS und CHS sowie zwischen CTH und CHN ausgelesen. Unmittelbar vor dem Auslesen dieser Signale werden die Kapazitäten CHS7 und CHN8 durch Durchschalten der MOS-Transistoren (Schalter) 5 und 6 in Abhängigkeit von dem Rückstellimpuls φCHR auf gewünschte Spannungen zurückgestellt. Nach der Rückstellung von CHS7 und CHN8 werden die Begrenzerschaltungen 204 und 209 von den Klemmsignalen φCD und φCL zur Erzeugung von Referenzsignalen angesteuert. Somit enthalten die Ausgangssignale nach der Kapazitätsteilung Schwankungen, die von einer Schwellenspannung Vth der Source-Folger-Verstärker 11 und 12 in Einheiten von Chips verursacht, werden. Da jedoch diese Ausgangssignale erhalten werden, nachdem Vth- Schwankungen durch die vorstehend beschriebenen Operationen der Rückstellimpulse und dergleichen korrigiert worden sind, lässt sich das beim Stand der Technik ein Problem darstellende Inter-Chip-Strukturrauschen unterdrücken. Auch beim zweiten Ausführungsbeispiel kann somit das Problem des "Inter-Chip-Strukturrauschens" gelöst werden.
Auf diese Weise lässt sich mit Hilfe des zweiten Ausführungsbeispiels sowohl "chipinternes Strukturrauschen" als auch "Inter-Chip-Strukturrauschen" und "Inter- Anordnungs-Strukturrauschen" sämtlich unterdrücken.
Genauer ausgedrückt, liegt der Inter-Chip-Unterschied bei einem üblichen Modul im Bereich von 10 mV, während er beim zweiten Ausführungsbeispiel 3 mV oder weniger beträgt.
Hierbei ist zu beachten, dass beim zweiten Ausführungsbeispiel der Impuls φCD zur Steuerung des Klemmzeitpunkts der Begrenzerschaltung 204 zwar bei der ersten Bitstelle erzeugt wird, jedoch auch synchron mit der zeitlichen Steuerung der Erzeugung der anderen Bits erzeugt werden kann.

Drittes Ausführungsbeispiel

Fig. 9 zeigt ein Schaltbild eines dritten Ausführungsbeispiels der Erfindung. Bei diesem Ausführungsbeispiel werden N-Signale und S-Signale zeitseriell (d. h., im Zeitmultiplexbetrieb) ausgelesen, wobei der Ausgangszustand der N-Signale festgehalten und als Referenzsignal verwendet wird.
Bei dem dritten Ausführungsbeispiel sind die jeweiligen Sensorchips 100, 100', 100", ... im wesentlichen wie im Falle des zweiten Ausführungsbeispiels aufgebaut und umfassen somit Fotodioden 20, 20', 20", ..., Rückstellschalter 21, 21', 21", ..., NMOS-Source-Folger- Transistoren 22, 22', 22", ..., Übertragungsschalter 23, 23', 23", ..., N-Signal-Zwischenspeicher 2, 2', 2", ... und S-Signal-Zwischenspeicher 1, 1', 1", ..., wobei jedoch in diesem Falle die N-Signale und die S-Signale zeitseriell (im Zeitmultiplexbetrieb) auf eine einzige gemeinsame Ausgangsleitung 55 ausgelesen werden. Die einzige gemeinsame Ausgangsleitung 55 wird somit von einem MOS- Rückstelltransistor 56 aufeinanderfolgend zurückgestellt. Da die Ansteuerung im Zeitmultiplexbetrieb erfolgt, kann die Anzahl der zwei Transistoren zur Verstärkung der N- Signale und der S-Signale umfassenden Source-Folger- Verstärker 11 im Vergleich zum zweiten Ausführungsbeispiel auf einen Verstärker verringert werden.
Ein Verstärkerchip 200' des dritten Ausführungsbeispiels umfasst wie im Falle des zweiten Ausführungsbeispiels einen Eingangspufferverstärker 201, eine Spannungsbegrenzerschaltung 204, einen Verstärker 208 mit einem Verstärkungsfaktor, eine Spannungsbegrenzerschaltung 209 sowie einen Ausgangspufferverstärker 205. Die Spannungsbegrenzerschaltung 209 ist somit beim dritten Ausführungsbeispiel wie im Falle des zweiten Ausführungsbeispiels zur Unterdrückung von "Inter- Anordnungs-Strukturrauschen" vorgesehen.
Fig. 10 veranschaulicht die Betriebsweise des dritten Ausführungsbeispiels, d. h., die zeitliche Beziehung der Ansteuerung zwischen von einem Schieberegister SR abgegebenen Lesesignalen φ1S, φ1N, φ2S, φ2N, φ3S und φ3N, einem Rückstellimpuls φCHR an der gemeinsamen Signalleitung 55 und Rückstellimpulsen φCD und φCL im Verstärkerchip 200'.
Nach dem Einlesen der Signale in die S-Signal- Speicherkapazitäten (Zwischenspeicher) CTS1, 1', 1", ... und die N-Signal-Speicherkapazitäten (Zwischenspeicher) CTN2, 2', 2", ..., wird die gemeinsame Ausgangsleitung durch den Impuls φCHR zurückgestellt und in Abhängigkeit von dem Impuls φ1N ein N-Signal für die erste Bitstelle durch Kapazitätsteilung auf die gemeinsame Ausgangsleitung 55 ausgelesen. Der Lesezustand des N-Signals wird in Abhängigkeit von dem Impulssignal φCD festgehalten und als Referenzsignal für die erste Bitstelle verwendet. Sodann wird die gemeinsame Ausgangsleitung 55 durch den Impuls φCHR zurückgestellt und in Abhängigkeit von dem Impuls φ1S ein S-Signal für die erste Bitstelle durch Kapazitätsteilung auf die gemeinsame Ausgangsleitung 55 ausgelesen. Die Differenz zwischen dem S-Signal für die erste Bitstelle und einer auf das N-Signal begrenzten (geklemmten) Spannung wird über den Signaleingabe-Pufferverstärker 201 dem Verstärker 208 zugeführt, wobei sich Schwankungen in Einheiten von Bildelementen durch diese Klemm- oder Begrenzungsfunktion unterdrücken lassen. Außerdem können Schwankungen bei den Sensorchips 100, 100', 100", ... unterdrückt werden. In gleicher Weise werden Signale für die zweite und dritte Bitstelle ausgelesen, wobei nach dem Auslesen sämtlicher Bit-Bildelementsignale des Sensorchips ein Schalter 14 am Sensorchip-Ausgang abgeschaltet und ein Signal für die nächste Bitstelle des nächsten Sensorchips ausgelesen wird.
Bei der Anordnung des dritten Ausführungsbeispiels beträgt das Inter-Chip-Strukturrauschen 2,9 mV oder weniger. Die Unterdrückung des Strukturrauschens kann somit verbessert werden.
Bei dem dritten Ausführungsbeispiel wird der Impuls φCD zur Steuerung des Klemm- oder Begrenzungszeitpunkts der Begrenzerschaltung 204 zwar bei der ersten Bitstelle erzeugt, jedoch kann dieser Impuls auch synchron mit der zeitlichen Steuerung der Impulserzeugung bei anderen Bitstellen erzeugt werden.
Erfindungsgemäß wird somit ein Verfahren zur Ansteuerung eines Hochleistungs-Kontaktbildsensors erhalten, durch das sich Inter-Chip-Strukturrauschen ohne jegliche Dunkelkorrektur unterdrücken lässt. Da hierbei im einzelnen das Ausgangssignal geklemmt bzw. festgehalten wird, indem als Referenzsignal der beim Rückstellen der gemeinsamen Ausgangsleitungen nach der Ausgabe der Signale von jedem Sensormodul zum Verstärkerchip erhaltene Pegel verwendet wird, kann ein Referenzpotential im Endzustand der fotoelektrischen Umsetzung erhalten werden, wodurch Strukturrauschen zuverlässig unterdrückt wird. Da der Dynamikbereich maximal gehalten werden kann, ist das Erfordernis für eine Dunkelpegel-Korrektureinrichtung nicht mehr gegeben. Da ferner der unmittelbar nach der Rückstellung der gemeinsamen Ausgangsleitungen vorliegende Zustand als Referenzpotential für die Begrenzerschaltung verwendet wird, kann die Begrenzerschaltung den Klemmvorgang bei einem zuverlässigen Pegel entsprechend einem stabilen Rückstellpegel durchführen, wodurch das Strukturrauschen bei jedem Chip unterdrückt wird.
Da ferner Schwankungen in Einheiten von Ausgangsleitungen bei kapazitiv geteilten Ausgangssignalen von jedem fotoelektrischen Wandlerchip in Einheiten von Chips korrigiert werden können, kann die gesamte Störstruktur bzw. das gesamte Strukturrauschen unterdrückt werden.
Da in der vorstehend beschriebenen Weise der beim Rückstellen der gemeinsamen Ausgangsleitungen nach der Signalausgabe von jedem Sensormodul zum Verstärkerchip erhaltene Pegel als Referenzsignal geklemmt bzw. festgehalten wird, kann ein Referenzpotential im Endzustand der fotoelektrischen Umsetzung erhalten werden, wodurch sich Strukturrauschen zuverlässig unterdrücken lässt. Da der Dynamikbereich maximal gehalten werden kann, entfällt das Erfordernis einer Dunkelpegelkorrektur. Da ferner der unmittelbar nach der Rückstellung der gemeinsamen Ausgangsleitung vorliegende Zustand als Referenzpotential für die Begrenzerschaltung verwendet wird, kann die Begrenzerschaltung den Begrenzungs- oder Klemmvorgang bei einem zuverlässigen Pegel entsprechend einem stabilen Rückstellpegel vornehmen, wodurch die Störstruktur bzw. das Strukturrauschen für jeden Chip unterdrückt wird.
Wie vorstehend beschrieben, sind die Modulchips 100 und die Verstärkerchips 200 auf einem einzigen Trägersubstrat angebracht und somit in einen einzigen Modul bzw. einer einzigen Einheit integriert. Die Masseverbindung für die Halbleiter-Fotosensorchips und die Masseverbindung für das Halbleiter-(Verstärker-)Bauelement können voneinander isoliert auf dem gemeinsamen einzigen Trägersubstrat angeordnet werden.
Da offensichtlich unterschiedliche Ausführungsformen der Erfindung in Betracht gezogen werden können, ohne vom Schutzumfang der Erfindung abzuweichen, ist ersichtlich, dass die Erfindung nicht auf die vorstehenden spezifischen Ausführungsbeispiele beschränkt, sondern durch die Patentansprüche definiert ist.

Claims

1. Bildsensor, mit einem eine Vielzahl von auf einem Trägersubstrat (300) angeordneten Halbleiter-Photosensorchips (100, 100', ...) aufweisenden Sensormodul, wobei jeder Halbleiter-Photosensorchip auf einem Halbleitersubstrat eine Signalzwischenspeichereinrichtung (1, 2) zur Zwischenspeicherung von Lichtsignale und Störsignale umfassenden ersten Signalen (S) sowie aus einer Vielzahl von photoelektrischen Wandlerelementen (10, 10', ...; 20, 20', ...) ausgelesene Störsignale umfassenden zweiten Signalen (N) , eine Ausgabeeinrichtung (3, 4, 7, 8, 25, 26; 55) zur Ausgabe der in der Signalzwischenspeichereinrichtung gespeicherten ersten Signale und zweiten Signale, eine Rückstelleinrichtung (5, 6; 56) zur Rückstellung der Ausgabeeinrichtung und eine Leseeinrichtung (11-14, 99; 11, 14, 99) zum Auslesen der Signale aus der Ausgabeeinrichtung aufweist,

gekennzeichnet durch

ein Halbleiterbauelement (200; 200'), das auf einem Halbleitersubstrat

eine gemeinsame Pufferverstärkereinrichtung (201, 202; 201) zur Aufnahme der ersten Signale und der zweiten Signale von jedem Halbleiter-Photosensorchip und Ausgabe erster und zweiter Signale,

eine gemeinsame Differenzbildungseinrichtung (203; 204) zur Berechnung einer Differenz zwischen den von der Pufferverstärkereinrichtung jeweils abgegebenen ersten und zweiten Signalen, und

eine gemeinsame Spannungsbegrenzereinrichtung (204) zur Begrenzung des Ausgangssignals der Differenzbildungseinrichtung aufweist,

wobei die Halbleiter-Photosensorchips (100, 100', ...) und das Halbleiterbauelement (200; 200') auf einem einzigen Trägersubstrat (300) angeordnet sind.

2. Bildsensor nach Anspruch 1, dadurch gekennzeichnet, daß die dem Halbleiterbauelement (200; 200') zugeführte Stromversorgungsspannung höher als die den Halbleiter- Photosensorchips (100, 100', ...) zugeführte Stromversorgungsspannung ist.

3. Bildsensor nach Anspruch 1, dadurch gekennzeichnet, daß die Masseverdrahtung für das Halbleiterbauelement und die Masseverdrahtung für die Halbleiter-Photosensorchips (100, 100', ...) auf dem Trägersubstrat (300) voneinander isoliert sind.

4. Bildsensor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Ausgabeeinrichtung (55) eine gemeinsame Ausgangsleitung (55) zur aufeinanderfolgenden Ausgabe der ersten Signale (S) und der zweiten Signale (N) aus der Signalzwischenspeichereinrichtung (1, 2) aufweist.

5. Bildsensor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Ausgabeeinrichtung (3, 4, 7, 8, 25, 26) eine gemeinsame Lichtsignal-Ausgangsleitung (3) zur Ausgabe der ersten Signale (S) aus der Signalzwischenspeichereinrichtung (1) und eine gemeinsame Störsignal-Ausgangsleitung (4) zur Ausgabe der zweiten Signale (N) aus der Signalzwischenspeichereinrichtung (2) aufweist.

6. Bildsensor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die gemeinsame Differenzbildungseinrichtung einen Differenzverstärker (203) aufweist.

7. Bildsensor nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die Differenzbildungseinrichtung (204) eine zweite Begrenzereinrichtung (204) zur Begrenzung der zweiten Signale (N) aufweist.

8. Bildsensor nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß das Halbleiterbauelement (200') einen Leistungsverstärker (208) zur Verstärkung des Ausgangssignals der Spannungsbegrenzereinrichtung (204), eine Ausgangspufferverstärkereinrichtung (205) zur Ausgabe des Ausgangssignals des Leistungsverstärkers in den Außenbereich des Halbleiterbauelements und eine zwischen dem Leistungsverstärker und der Ausgangspufferverstärkereinrichtung angeordnete dritte Spannungsbegrenzereinrichtung (209) aufweist.