ES2274632T3 - Sustrato para circuito impreso de alta densidad y su procedimiento de fabricacion. - Google Patents
Sustrato para circuito impreso de alta densidad y su procedimiento de fabricacion. Download PDFInfo
- Publication number
- ES2274632T3 ES2274632T3 ES99935896T ES99935896T ES2274632T3 ES 2274632 T3 ES2274632 T3 ES 2274632T3 ES 99935896 T ES99935896 T ES 99935896T ES 99935896 T ES99935896 T ES 99935896T ES 2274632 T3 ES2274632 T3 ES 2274632T3
- Authority
- ES
- Spain
- Prior art keywords
- layer
- substrate
- conductive layer
- dielectric
- fabric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0275—Fibers and reinforcement materials
- H05K2201/029—Woven fibrous reinforcement or textile
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0275—Fibers and reinforcement materials
- H05K2201/0296—Fibers with a special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Laminated Bodies (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Battery Electrode And Active Subsutance (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Superconductors And Manufacturing Methods Therefor (AREA)
Abstract
Un sustrato eléctrico, que comprende: una capa dieléctrica que tiene una rugosidad superficial no mayor de 6, 0 micrómetros; y una primera capa conductora unida a dicha capa dieléctrica en el que la capa dieléctrica comprende una tela que tiene un tejido uniforme y una resina que está impregnada consistentemente dentro del tejido uniforme de dicha tela.
Description
Sustrato para circuito impreso de alta densidad
y su procedimiento de fabricación.
La presente invención se refiere en general a
placas de circuitos impresos, y más en particular a un procedimiento
y aparato para proporcionar un sustrato de circuito impreso de alta
densidad.
Los circuitos integrados se ensamblan
normalmente en un paquete que se suelda a una placa de circuito
impreso. El circuito integrado puede montarse en un sustrato que
tiene una pluralidad de contactos como gotas o patillas de soldadura
que se sueldan a la placa de circuito impreso. Los contactos están
situados normalmente en una superficie inferior del sustrato
mientras que el circuito integrado está situado normalmente en una
superficie superior del sustrato. El sustrato del paquete puede
contener trazas de ruta, planos de energía/masa y pasos que conectan
eléctricamente el circuito integrado con los contactos situados en
el otro lado del sustrato. El sustrato puede tener múltiples capas
de trazas de ruta y pasos para interconectar el circuito integrado y
los contactos.
Las Figuras 1A a E muestran un procedimiento
convencional para formar un sustrato. Según se muestra en las
Figuras 1A y 1B, primero se forma un laminado de base. En la Figura
1A, se electrodeposita primero una capa conductora 2 como cobre en
un tambor 4. La superficie 6 del material conductor 2 que es
adyacente al tambor 4 es normalmente lisa, mientras que la
superficie 8 de la capa conductora 2 que está en el lado opuesto del
tambor 4 está normalmente afieltrada. Además, la superficie
afieltrada 8 de la capa conductora 2 se trata normalmente añadiendo
nódulos o dientes de enganche a la superficie 8 de manera que se
potencie la resistencia de la unión de la capa conductora 2 a un
dieléctrico (ver Figura 1B) durante el procedimiento de laminación.
La rugosidad superficial \mu de la superficie 8 es normalmente
mayor que 6,0 micrómetros (pico-valle, R_{Z}DIN)
medida con un perfilómetro de contacto. Posteriormente se une un
promotor de acoplamiento de silano 10 a la superficie afieltrada 8
para potenciar aún más la resistencia de la unión de la capa
conductora 2. Según se muestra en la Figura 1B, la capa conductora 2
tratada se lamina a continuación en uno o ambos lados de una capa
dieléctrica 12 bajo calor y presión (sólo se muestra una capa 2
unida a la capa dieléctrica 12 en la Figura 1B) para formar un
laminado de base 14. En el laminado de base 14 puede dibujarse una
máscara de materia protectora al grabado 16 según se muestra en la
Figura 1C. A continuación se dibuja la máscara de materia protectora
16, según se muestra en la Figura 1D, y posteriormente se graba la
capa conductora 2 para proporcionar un sustrato 18 según se muestra
en la Figura 1E. La capa conductora 2 tiene normalmente un grosor de
5 a 18 \mum. Posteriormente se elimina la resistencia al grabado
para proporcionar el sustrato con circuitos según se muestra en la
Figura 1F.
Durante dicha producción convencional de
sustratos de circuito impreso, normalmente se forman inclusiones
metálicas residuales (como inclusiones de cobre) debido a que se
desprenden astillas de los nódulos de la superficie afieltrada 8 de
la capa conductora 2 durante el procedimiento de laminación. Dado
que el procedimiento de grabado falla normalmente al eliminar estas
astillas integradas profundamente, las imperfecciones que quedan en
el laminado 14 actúan como sitios de enganche para quimioplastia, y
posteriormente provocan defectos de conducción en la superficie del
laminado 14. Estos defectos dan como resultado cortocircuitos
potenciales en la circuitería producida por el cliente.
Con las metas de diseño de proporcionar placas
de circuitos impresos de densidad cada vez más alta, las
características de espacios y líneas de traza de placas de circuitos
impresos se reducen proporcionalmente. Además, deben reducirse los
diámetros de zonas que capturan pasos en las placas de circuitos.
Cuando las características de espacios y líneas de traza se hacen
más finas (por ejemplo, 10-50 \mum), el problema
de las astillas integradas se hace más acusado. Por otra parte, para
grabar espacios y líneas finos, la capa conductora 2 (por ejemplo,
una capa de cobre) debe ser mucho más fina.
Además, durante la producción convencional de
placas de circuitos impresos, el sustrato se somete normalmente a
varios ciclos de presión y temperatura. Un procedimiento típico para
fabricar laminados emplea una prensa de laminación de lecho plano
usando presión hidráulica. Se laminan chapas de cobre por
electrodeposición en preimpregnaciones termoestables de tela de
resina bajo calor y presión. El laminado resultante tiene
normalmente niveles inaceptables de tensiones residuales, que surgen
principalmente de la interacción mecánica de la estructura de
dientes de cobre tratada y la superficie de laminado reticulada.
Posteriormente, durante el grabado de la primera capa conductora 2
(por ejemplo, la capa de cobre), la tensión incorporada causa
movimientos dimensionales muy grandes e impredecibles, dando como
resultado unos diámetros aumentados de zona de captura.
En consecuencia, existe una necesidad en la
tecnología de un aparato y procedimiento para proporcionar un
sustrato de circuito impreso de alta densidad con defectos de
conducción reducidos. Existe también una necesidad en la tecnología
de un aparato y procedimiento para proporcionar un sustrato de
circuito impreso de alta densidad que tenga consistencia dimensional
mejorada, de manera que pueda alcanzarse una formación de líneas
finas, y puedan reducirse las dimensiones de tamaño de zona
terminal. Además, existe una necesidad en la tecnología de
proporcionar un sustrato de circuito que tenga grosor de cobre
reducido. Existe una necesidad adicional en la tecnología de un
sustrato con superficies muy lisas, que facilita la producción de
sustratos de circuito impreso que tengan líneas y espacios muy
finos.
La presente invención es un procedimiento y
aparato para proporcionar un sustrato eléctrico. El sustrato
eléctrico comprende una capa dieléctrica que tiene una rugosidad
superficial de no más de 6,0 micrómetros. Se une una primera capa
conductora a la capa dieléctrica. En una forma de realización, la
capa dieléctrica comprende un laminado que comprende una tela que
tiene un tejido uniforme y una resina que está impregnada
consistentemente dentro del tejido uniforme. Puede unirse una capa
extraíble al laminado y retirarse antes de metalizar la primera capa
conductora. Se describen varias formas de realización.
Las Figuras 1A a F ilustran un procedimiento
convencional para formar un sustrato.
La Figura 2 ilustra una forma de realización de
un paquete de circuito integrado 20 proporcionado según los
principios de la presente invención.
Las Figuras 3A a H ilustran una forma de
realización de un procedimiento para formar un sustrato de circuito
de alta densidad 26 según una forma de realización de la presente
invención.
Las Figuras 4A a I ilustran una forma de
realización alternativa de un procedimiento para formar un sustrato
de circuito de alta densidad 26a según una forma de realización de
la presente invención.
La Figura 5A ilustra una vista lateral de una
forma de realización de un laminado de base recubierto con polímero
100 proporcionado según los principios de la presente invención.
La Figura 5B ilustra una vista lateral de una
segunda forma de realización de un laminado de base recubierto con
polímero 100a proporcionado según los principios de la presente
invención.
La Figura 5C ilustra una vista lateral de una
forma de realización de un laminado de base recubierto con resina
100b proporcionado según los principios de la presente
invención.
La Figura 5D ilustra una vista lateral de una
segunda forma de realización de un laminado recubierto con resina
100c proporcionado según los principios de la presente
invención.
La Figura 6 es una vista lateral de una forma de
realización de una prensa hidráulica 118 para laminar un libro 120
de laminados de base recubiertos con polímero o laminados de base
recubiertos con resina.
La Figura 7 ilustra una forma de realización de
un procedimiento para fabricar el laminado de base 102 según los
principios de la presente invención.
Un aspecto de la presente invención se refiere a
un procedimiento y aparato para proporcionar un sustrato eléctrico.
El sustrato eléctrico comprende una capa dieléctrica que tiene una
rugosidad superficial no mayor de 6,0 micrómetros. Una capa
conductora como cobre se une a la capa dieléctrica. En una forma de
realización alternativa, se une primero una capa de adhesión a la
capa dieléctrica. Posteriormente, se deposita una capa conductora
sobre la capa de adhesión.
Otro aspecto de la presente invención se refiere
a un procedimiento y aparato para proporcionar la capa dieléctrica,
que comprende una tela equilibrada (es decir, una tela que tiene un
tejido uniforme) que está impregnada con una resina que está curada
con un agente que no contiene diciandiamida (DICY). Se entiende que
el término "impregnación", según se usa en el presente
documento, incluye el vaciado de la solución, la extrusión o el
hilado de la resina en la tela. El término "impregnación"
incluye también otras técnicas conocidas generalmente para impregnar
la resina en la tela. La resina tiene una temperatura de transición
vítrea (Tg) de más de 180°C, y una constante dieléctrica en el
intervalo de 2,9 a 3,1. La tela impregnada con resina está curada
parcialmente (estado b) para formar una preimpregnación.
Posteriormente, se laminan múltiples pliegues de preimpregnación
usando calor y presión para producir un laminado. El laminado
resultante es estable, liberado de tensión, tiene un coeficiente de
expansión térmica (CET) controlado que se corresponde estrechamente
con la capa conductora (por ejemplo, cobre), tiene un factor de
disipación reducido en el intervalo de 0,008 a 0,015, un bajo
contenido de humedad en el intervalo del 0,4 al 0,6% en peso; y una
constante dieléctrica baja en el intervalo de 3,2 a 3,7. Se
describen varias formas de realización.
La Figura 2 ilustra una forma de realización de
un paquete de circuito integrado 20 proporcionado según los
principios de la presente invención. El paquete 20 puede incluir un
circuito integrado 22 que está montado en una primera superficie 24
de un sustrato 26. El circuito integrado 22 puede estar montado en
el sustrato 26 con una pluralidad de puntos de soldadura 28. La
unión del circuito integrado 22 al sustrato 26 puede realizarse con
un procedimiento referido comúnmente como conexión de soldadura de
chip invertido. Aunque en el presente documento se describe un
paquete de soldadura de chip invertido, se entiende que el circuito
integrado 22 puede unirse al sustrato 26 con conexiones de unión o
una conexión automatizada de cinta (TAB) o mediante otras técnicas
según se conoce en la tecnología.
Puede unirse una pluralidad de contactos 30 a
una segunda superficie 32 del sustrato 26. Los contactos 30 puede
ser gotas de soldadura que se hacen refluir en el sustrato 26.
Posteriormente, los contactos 30 pueden unirse a una placa de
circuito impreso (no mostrada). El sustrato 26 puede tener zonas
terminales de superficie, trazas de ruta, planos de energía/masa y
pasos que interconectan los puntos de soldadura 28 con los contactos
30. El sustrato 26 puede tener también múltiples capas de trazas de
ruta, planos de energía/masa y pasos para interconectar el circuito
integrado 22 con los contactos 30.
Las Figuras 3A a H ilustran una forma de
realización de un procedimiento para formar un sustrato de circuito
impreso de alta densidad 26 según una forma de realización de la
presente invención. El sustrato de circuito impreso de alta densidad
26 comprende un laminado de base 50, según se muestra en la Figura
3A. En una forma de realización, el laminado de base 50 es una capa
dieléctrica que se proporciona según los principios de la presente
invención, y según se expone en detalle en las secciones siguientes.
Puede formarse una abertura de paso 52a y/o 52b en el laminado de
base 50, según se muestra en la Figura 3B. Dicha abertura de paso
52a y/o 52b puede taladrarse mecánicamente (por ejemplo, abertura de
paso 52a) o taladrarse por láser (por ejemplo, abertura de paso 52b)
en el laminado de base 50. Un diámetro típico de un orificio
taladrado por láser está en el intervalo de 10 a 100 \mum,
mientras que un diámetro típico del orificio taladrado mecánicamente
es de aproximadamente 100 \mum/0,004 pulgadas o mayor. Según se
muestra en la Figura 3C, puede unirse una primera capa conductora 54
al laminado de base 50. En una forma de realización, la primera capa
conductora 54 es una capa de adhesión. Los ejemplos de dicha capa de
adhesión incluyen cromo, titanio, tungsteno, cinc y níquel. Se
entiende que pueden usarse también otros tipos de adhesivos
conocidos en la técnica.
La primera capa conductora 54 puede depositarse
también de cualquier manera conocida generalmente en la técnica,
incluyendo varias técnicas aditivas, semiaditivas o sustractivas. La
deposición de la primera capa conductora 54 puede realizarse a
través de procedimientos como metalización al vacío, deposición
electrónica, deposición iónica, deposición de vapores químicos,
electrodeposición, quimioplastia, etc. En una forma de realización,
la primera capa conductora 54 tiene un grosor en el intervalo de 50
a 200 angstroms. En otra forma de realización, la primera capa
conductora 54 puede estar unida simultáneamente a las dos
superficies del laminado de base 50. En una forma de realización
alternativa, la primera capa conductora 54 está unida
simultáneamente a las dos superficies del laminado de base 50 y a la
abertura de paso 52a y/o 52b.
Posteriormente, se une una segunda capa
conductora 56 a la primera capa conductora 54, según se muestra en
la Figura 3C. Como en el caso de la primera capa conductora 54, la
segunda capa conductora 56 puede depositarse de cualquier manera
conocida generalmente en la técnica, incluyendo varias técnicas
aditivas, semiaditivas o sustractivas. La deposición de la primera
capa conductora 56 (y otras capas conductoras descritas en el
presente documento) puede realizarse a través de procedimientos como
metalización al vacío, deposición electrónica, deposición iónica,
deposición de vapores químicos, electrodeposición, quimioplastia,
etc. Las capas conductoras 54 y 56 pueden estar formadas por capas
de un solo metal o capas compuestas formadas por diferentes
procedimientos, polímeros conductores y similares. Los ejemplos de
la segunda capa conductora 56 incluyen cobre, oro y aluminio. En una
forma de realización, la primera capa conductora 56 es una capa
adhesiva y la segunda capa conductora es una capa de enganche. En
otra forma de realización, la segunda capa conductora 56 es mayor
que 500 angstroms. En una forma de realización más, el grosor de la
segunda capa conductora 56 está en el intervalo de 500 a 10.000
angstroms. La segunda capa conductora 56 puede depositarse en uno o
los dos lados del laminado de base 50. Alternativamente, la segunda
capa conductora 56 puede estar unida simultáneamente (por ejemplo,
metalizada al vacío o por deposición electrónica) a las dos
superficies del laminado de base 50 y a la abertura de paso 52a y/o
52b. En una forma de realización alternativa, puede implementarse un
procedimiento de metalización directa usando un catalizador de
paladio de inmersión, para unir una única capa conductora como, por
ejemplo, cobre (en vez de dos capas conductoras, por ejemplo, las
capas conductoras primera y segunda 54 y 56), en una o las dos
superficies del laminado de base 50. En este procedimiento de
metalización alternativo, no se requiere una primera capa conductora
54 como la capa de adhesión (por ejemplo, cromo, tungsteno, titanio,
níquel o cinc) para facilitar la unión de la segunda capa conductora
56 (por ejemplo, la capa de enganche) al laminado de base 50.
Según se muestra en las Figuras 3D y 3E, puede
dibujarse una materia protectora 58 como una materia protectora de
película seca fotosensible en la segunda capa conductora 56 (o en la
única capa conductora que se unió al laminado de base 50 usando el
procedimiento de metalización directo). La materia protectora de
deposición 56 puede dibujarse con técnicas fotolitográficas
convencionales aplicando una capa de materia protectora y
posteriormente eliminando porciones del material de materia
protectora, según se muestra en la Figura 3E. En una forma de
realización, las porciones de la materia protectora 56 pueden
enmascararse y es posible eliminar el exceso de porciones de la
materia protectora 56 usando soluciones de revelado apropiadas como
solución de revelado acuosa o basada en disolvente.
Puede depositarse (por ejemplo,
electrodepositarse) una capa adicional de material conductor 60, por
ejemplo, cobre, en las áreas de la segunda capa conductora 56 no
cubierta por la materia protectora 58, según se muestra en las
Figuras 3F-1 y 3F-2, para facilitar
circuitos de geometría lineal fina. En una forma de realización,
según se muestra en la Figura 3F-1, la abertura de
paso 52a y/o 52b puede obtenerse por deposición hasta un grosor de
pared de cobre (normalmente 0,00254 cm/0,001 pulgadas), o por
deposición hasta cerrarse completamente, produciendo un punto sólido
para futuros procedimientos de unión, según se muestra en la Figura
3F-2. Normalmente, los orificios taladrados por
láser más pequeños son mejores candidatos para deposición de las
aberturas de paso completamente cerradas.
Según se muestra en la Figura 3G, a continuación
se elimina la materia protectora 58. A continuación, se implementa
un procedimiento de grabado por revestimiento rápido. El objetivo de
esto es eliminar la segunda capa conductora 56 (que, por ejemplo, es
la capa de enganche de cobre) o eliminar la única capa conductora
(que, por ejemplo, es la capa de enganche de cobre). Posteriormente,
se somete el sustrato 26 a una solución de grabado para eliminar la
primera capa conductora 54 (que, por ejemplo, es una solución de
grabado de cromo para eliminar los 50 a 200 angstroms de cromo
expuestos después de eliminar el cobre). La eliminación del cromo
asegura el aislamiento eléctrico entre las trazas de circuito
sometidas a deposición. El procedimiento de formación de circuitos
descrito anteriormente puede aplicarse a una o las dos superficies
(por ejemplo, superficie 24 y/o 32) del sustrato 26.
Las Figuras 4A a I ilustran una forma de
realización alternativa de un procedimiento para formar el sustrato
de circuito de alta densidad 26 según los principios de la presente
invención. El sustrato de circuito impreso de alta densidad 26a
puede usarse en lugar del sustrato 26 y comprende un laminado de
base 80, según se muestra en la Figura 4A. En una forma de
realización, el laminado de base 80 es una capa dieléctrica que se
proporciona según los principios de la presente invención, y se
expone en detalle en las secciones siguientes.
Según se muestra en la Figura 4B, puede unirse
una primera capa conductora 82 al laminado de base 80. En una forma
de realización, la primera capa conductora 82 es una capa de
adhesión. Los ejemplos de dicha capa de adhesión incluyen cromo,
titanio, tungsteno, cinc y níquel. Se entiende que pueden usarse
también otros tipos de adhesivos. La primera capa conductora 82
puede depositarse según cualquier manera generalmente conocida en la
técnica, incluyendo varias técnicas aditivas o semiaditivas o
sustractivas. La deposición de la primera capa conductora 82 (y
otras capas conductoras descritas en el presente documento) puede
realizarse a través de procedimientos como metalización al vacío,
deposición electrónica, deposición iónica, deposición de vapores
químicos, electrodeposición, quimioplastia, etc. En una forma de
realización, la primera capa conductora 82 tiene un grosor en el
intervalo de 50 a 200 angstroms. En otra forma de realización, la
primera capa conductora 82 puede estar unida simultáneamente a las
dos superficies del laminado de base 80. Posteriormente, se une una
segunda capa conductora 84 a la primera capa conductora 82, según se
muestra en la Figura 4B.
Como en el caso de la primera capa conductora
82, la segunda capa conductora 84 se deposita según cualquier manera
generalmente conocida en la técnica, incluyendo varias técnicas de
sustrato aditivas o semiaditivas. La deposición de la segunda capa
conductora 84 puede realizarse a través de procedimientos como
metalización al vacío, deposición electrónica, deposición iónica,
deposición de vapores químicos, electrodeposición, quimioplastia,
etc. Las capas conductoras 82 y 84 pueden estar formadas por capas
metálicas únicas o capas compuestas formadas por diferentes
procedimientos, y pueden incluir metales así como polímeros
conductores y similares. Los ejemplos de la segunda capa conductora
84 incluyen cobre, oro y aluminio. En una forma de realización, la
primera capa conductora 56 es una capa adhesiva y la segunda capa
conductora es una capa de enganche. En una forma de realización, la
segunda capa conductora 84 es mayor que 500 angstroms. En una forma
de realización más, el grosor de la segunda capa conductora 84 está
en el intervalo de 500 a 10.000 angstroms.
La segunda capa conductora 84 puede depositarse
en uno o los dos lados del laminado de base 80. En una forma de
realización alternativa, puede implementarse un procedimiento de
metalización directo usando un catalizador de paladio de inmersión,
para unir una única capa conductora como, por ejemplo, cobre en vez
de dos capas conductoras (por ejemplo, las capas conductoras primera
y segunda 82 y 84), en una o las dos superficies del laminado de
base 80. En este procedimiento de metalización alternativo, no se
requiere la primera capa conductora 82 como la capa de adhesión para
facilitar la unión de la segunda capa conductora 84 al laminado de
base 80. A continuación (por ejemplo, después de la unión de las
capas de adhesión y de cobre o después del procedimiento de
metalización directo), se depositan por revestimiento rápido hasta
0,5 micrómetros de cobre en la superficie del laminado de base 80,
según se muestra en la Figura 4B.
Puede formarse una abertura de paso 86a y/u 86b
en el laminado de base 80, según se muestra en la Figura 4C. Dicha
abertura de paso 86a y/u 86b puede taladrarse mecánicamente (por
ejemplo, abertura de paso 86a) u taladrarse por láser (por ejemplo,
abertura de paso 86b) en el laminado de base 80. Un diámetro típico
de un orificio taladrado por láser 86b está en el intervalo de 10 a
100 \mum, mientras que un diámetro típico del orificio taladrado
mecánicamente 86a es aproximadamente de 100 \mum/0,004 pulgadas o
más. A continuación, se enganchan la abertura o aberturas de paso
86a y/u 86b. En una forma de realización, se une una capa de
enganche 88 a lo largo de las paredes de las aberturas de paso 86a
y/u 86b. En una forma de realización alternativa, la capa de
enganche 88 se une sobre la superficie de la segunda capa conductora
84 (o la única capa conductora que se une al laminado de base 80
usando el procedimiento de metalización directo) y también se
extiende a lo largo de las paredes de las aberturas de paso 86a y/u
86b. En una forma de realización, la capa de enganche 88 puede ser
uno cualquiera de los siguientes materiales: paladio, estaño o
carbono.
Posteriormente, se deposita una tercera capa
conductora 89 (por ejemplo, por quimioplastia) en las aberturas de
paso 86a y 86b y en la capa 88, según se muestra en la Figura 4D. En
una forma de realización, la tercera capa conductora 89 es cobre. En
esta forma de realización, pueden depositarse hasta 1,0 micrómetros
de cobre (por ejemplo, depositados por revestimiento rápido) sobre
la tercera capa conductora 89 y en las aberturas de paso 86a y 86b.
Según se muestra en la Figura 4E, puede dibujarse una materia
protectora 90 como una materia protectora de película seca
fotosensible en la tercera capa conductora 89. La materia protectora
de deposición 90 puede dibujarse con técnicas fotolitográficas
convencionales aplicando una capa de materia protectora y
posteriormente eliminando las porciones del material de materia
protectora, según se muestra en la Figura 4F. En una forma de
realización, las porciones de la materia protectora 90 pueden
enmascararse y es posible eliminar el exceso de porciones de la
materia protectora usando soluciones de revelado apropiadas como
soluciones de revelado de base acuosa o de base de disolvente.
Puede depositarse (por ejemplo,
electrodepositarse) una capa adicional de material conductor 92,
como material de cobre, sobre las áreas de la tercera capa
conductora 89 no cubiertas por la materia protectora 90, según se
muestra en las Figuras 4G-1 y 4G-2,
para facilitar circuitos de geometría lineal fina. En una forma de
realización según se muestra en la Figura 4G-1, la
abertura de paso 86a y/o 86b puede depositarse hasta un grosor de
pared de cobre especificado (normalmente, 0,00254 cm/0,001
pulgadas), o depositarse hasta cerrarse completamente, produciendo
un punto sólido para futuros procedimientos de unión, según se
muestra en la Figura 4G-2. Normalmente, los
orificios taladrados por láser más pequeños son mejores candidatos
para deposición en las aberturas de paso completamente cerradas.
Según se muestra en la Figura 4H, a continuación
se elimina la materia protectora 90. A continuación, se implementa
un procedimiento de grabado por revestimiento rápido. El propósito
de esto es eliminar las capas conductoras segunda y tercera, 84 y 89
respectivamente (que, por ejemplo pueden ser el material de cobre y
la capa de enganche de cobre, respectivamente) o eliminar la única
capa conductora y la tercera capa conductora 89 (que, por ejemplo,
pueden ser el material de cobre y la capa de enganche de cobre,
respectivamente). Posteriormente, se somete el sustrato 26a a una
solución de grabado para eliminar la primera capa conductora 82
(que, por ejemplo, puede ser una solución de grabado de cromo para
eliminar los 50 a 200 angstroms de cromo expuestos después de
eliminar el cobre). La eliminación del cromo asegura el aislamiento
eléctrico entre las trazas de circuito depositadas. El procedimiento
de formación de circuito descrito anteriormente puede aplicarse a
una o las dos superficies (por ejemplo, superficie 24 y/o 32) del
sustrato 26a.
Usando el procedimiento o procedimientos
integrados según se ha descrito anteriormente y según se muestra en
las Figuras 3A a 3H y Figuras 4A a 4I, la presente invención
proporciona un sustrato de circuito que tiene grosor de cobre
reducido. En consecuencia, pueden evitarse las técnicas
convencionales para proporcionar sustratos de circuito, que incluyen
laminación de chapas de cobre electrodepositadas para
preimpregnaciones de tela de resina termoestables bajo calor y
presión. Dichas técnicas convencionales proporcionan normalmente
capas de cobre que tienen de 5 a 18 \mum de grosor. Sin embargo,
usando la o las técnicas de la presente invención, pueden
conseguirse capas de cobre de menos de 5 \mum de grosor. En formas
de realización alternativas, pueden conseguirse capas de cobre de 1
a 3 \mum.
Un segundo aspecto de la presente invención
implica un aparato y procedimiento para proporcionar el laminado de
base 50 u 80. Para los propósitos de la presente exposición, en lo
sucesivo los laminados de base 50 u 80 se referirán en el presente
documento como el laminado de base 102. La Figura 5A ilustra una
vista lateral de una forma de realización de un laminado de base
recubierto con polímero 100 proporcionado según los principios de la
invención. En una forma de realización, el laminado de base
recubierto con polímero 100 comprende un laminado de base 102 que
incluye al menos un pliegue de una capa de laminado de base (por
ejemplo, uno cualquiera de 102 a 102_{n}). Los ejemplos de la capa
de laminado de base (por ejemplo, cualquiera de 102_{1} a
102_{n}) incluyen un material preimpregnado (material de estado
b). En una forma de realización alternativa, el laminado de base
recubierto con polímero 100 comprende un laminado de base 102 que
incluye una pluralidad de capas de laminado de base 102_{1} a
102_{n} que se seleccionan y entrelazan para formar el laminado de
base 102. En una forma de realización, el laminado de base 102 está
interpuesto entre dos capas extraíbles o películas de liberación
extraíble 104a y 104b. En una forma de realización, la capa
extraíble 104a o 104b es una película de polímero extraíble. Los
ejemplos de la película de liberación de polímero (por ejemplo, 104a
y/o 104b) incluyen uno cualquiera de: una película de
polipropileno, una película de poliimida, una película construida a
partir de resinas fluoradas, polieterimidas o una película de
sulfuro de polifenileno. Sin embargo, se entiende que pueden usarse
otras películas de liberación de polímero conocidas para un experto
habitual en la materia.
En una forma de realización alternativa, la capa
extraíble 104a y/o 104b puede ser una capa conductora o una lámina
de liberación conductora. La capa conductora puede ser una capa
metálica conductora o una capa no metálica conductora. Los ejemplos
de la capa metálica conductora incluyen cobre o aluminio
electrodepositado, que tiene su superficie brillante (o la
superficie adyacente al tambor durante la fabricación) presionada
sobre el laminado de base 102. La capa conductora (por ejemplo, 104a
y/o 104b) puede fabricarse también a partir de cobre laminado o
aluminio laminado, con la superficie lisa de cualquier material
presionada contra el laminado de base 102. Los ejemplos de las capas
conductoras no metálicas incluyen capas compuestas por material
semiconductor. El grosor y las propiedades físicas de los laminados
de base 102 están controlados por el número y tipo de material usado
para fabricar las capas del laminado de base 102_{1} a 102_{n}.
Por ejemplo, un laminado de base de 0,01016 cm (0,004 pulgadas) 102
puede comprender 2 pliegues de material de preimpregnación (por
ejemplo, 102_{1} y 102_{2}), en el que cada pliegue de capa de
preimpregnación (por ejemplo, 102_{1} y 102_{2}) comprende, por
ejemplo, resina impregnada en un único pliegue de tela equilibrada
que está interpuesto entre dos capas extraíbles o películas de
liberación.
La película de liberación 104a y/o 104b cumple
dos funciones: 1) proporciona al laminado de base 102 una superficie
muy lisa después de la laminación, y 2) proporciona una cubierta
protectora para el laminado de base 102 hasta justo antes del uso en
la cadena de fabricación de placas de circuitos. En una forma de
realización, la rugosidad superficial \mu del laminado de base 102
de la presente invención es no mayor que 6,0 micrómetros
(pico-valle, R_{Z}DIN), medida con un perfilómetro
de contacto. En una forma de realización más, la rugosidad
superficial \mu del laminado de base 102 es 0 micrómetros
\bullet \mu \bullet 3 micrómetros (pico-valle,
R_{Z}DIN), medida con un perfilómetro de contacto. Debe observarse
que el uso de otros tipos de perfilómetros (por ejemplo, un
perfilómetro láser) producirá intervalos de rugosidad superficial
que son diferentes comparados con los datos del perfilómetro de
contacto. Sin embargo, estos otros perfilómetros proporcionarán
medidas de rugosidad superficial \mu correspondientes
correlacionadas con las medidas proporcionadas por un perfilómetro
de contacto. Por ejemplo, según se expone en una sección anterior,
la rugosidad superficial \mu de la superficie 8 (Figuras 1A y 1B)
de un sustrato convencional es normalmente mayor que 6,0 micrómetros
(pico-valle, R_{Z}DIN), según se mide con un
perfilómetro de contacto. La rugosidad superficial \mu del
laminado de base 102 de la presente invención es no mayor que 6,0
micrómetros (pico-valle, R_{Z}DIN), medida con un
perfilómetro de contacto. Se entiende que otros tipos de
perfilómetros, a la vez que proporcionan medidas de rugosidad
superficial que son diferentes comparadas con la medida por un
perfilómetro de contacto, seguirán produciendo medidas de rugosidad
superficial correlacionadas con las proporcionadas por el
perfilómetro de contacto.
Se ha determinado que el uso de poliimida o
polipropileno como capa extraíble 104a y/o 104b proporciona dos
características óptimas en el laminado de base 102: superficies de
brillo elevado muy lisas con adhesión nula o mínima de la película
de liberación 104a y/o 104b a la capa de laminado de base 102_{1}
a 102_{n}. Se ha determinado también que las muestras producidas
con polímeros polares como nailon, naftalato de polietileno (PEN) y
tereftalato de polietileno (PET) se han adherido al laminado acabado
y podrían no eliminarse del sustrato.
La película de liberación 104a y/o 104b puede
eliminarse de las superficies exteriores del laminado de base 102
antes del taladrado. En una forma de realización, cuando se usa una
película de liberación de polímero como láminas de liberación
termoplásticas que se funden a la temperatura de prensa, pueden
colocarse láminas de protección 106a y/o 106b como chapas de cobre o
películas de polímeros no polares entre la película de liberación de
polímero (por ejemplo, 104a y/o 104b) y las placas de prensa 110a y
110b, según se muestra en la Figura 5B. El uso de las láminas de
protección 106a y/o 106b como cobre electrodepositado, cobre o
aluminio laminado, o una película de polímero que no se funde a
temperatura de prensa, evita que la película de liberación de
polímero (por ejemplo, 104a y/o 104b) se adhiera a los platos de
prensa 110a y 110b durante la laminación. Las láminas de protección
106a y/o 106b y la película de liberación de polímero (por ejemplo,
104a y/o 104b) pueden desprenderse posteriormente del laminado de
base 102 para proporcionar un laminado de base 102 con una
topografía lisa.
La Figura 5C ilustra una tercera forma de
realización de un laminado de base recubierto con polímero 100b
proporcionado según los principios de la invención. El laminado de
base recubierto con polímero 100b comprende un laminado de base 102
en el que se lamina una capa conductora 107a y/o 107b como una chapa
de cobre recubierto. La capa conductora 107a y/o 107b comprende una
capa de cobre 114a y/o 114b, recubierta con una capa de resina
totalmente curada (o de estado c) 112a y/o 112b, sobre la que se
recubre una capa adhesiva de resina 108a y/o 108b. La capa adhesiva
de resina 108a y/o 108b se une al laminado de base 102 durante el
procedimiento de laminación. Un ejemplo de la capa conductora 107a
y/o 107b incluye una capa de resina de doble paso como la
comercializada por AlliedSignal lnc. con el nombre comercial
RCC^{TM}. Durante la laminación, la capa adhesiva 108a y/o 108b se
ablanda, fluye y se cura, formando un laminado totalmente curado
100b con una superficie lisa.
En otra forma de realización, según se muestra
en la Figura 5D, no se usa la capa de resina 112a y/o 112b según se
muestra en la Figura 5C. En su lugar, sólo se une una única capa
adhesiva 108a y/o 108b entre el laminado de base 102 y la capa de
cobre 114a y/o 114b. Un ejemplo de dicho adhesivo es una resina de
paso simple como la proporcionada por Mitsui con el nombre comercial
Multifoil^{TM}. Durante la laminación, la capa adhesiva 108a y/o
108b se ablanda, fluye y se cura formando un laminado totalmente
curado 100c con una superficie lisa. Después de la laminación, la
capa de cobre 114a y/o 114b puede grabarse con el grosor deseado
(normalmente, de 5 a 9 micrómetros), o eliminarse completamente. La
superficie resultante tendrá la rugosidad superficial de la capa de
cobre 114a y/o 114b. Para obtener una superficie lisa, puede usarse
una capa de cobre 114a y/o 114b con una estructura de dientes de
perfil muy bajo.
La Figura 6 es una vista lateral de una forma de
realización de una prensa hidráulica 118 para laminar un libro 120
de laminados de base recubiertos con polímero 100 ó 100a o laminado
de base recubiertos con resina 100b o 100c. Aunque se describe esta
forma de realización para laminar el laminado de base recubierto con
polímero 100 ó 100a o laminado de base recubierto con resina 100b o
100c, se entiende que pueden usarse otros procedimientos de
laminación generalmente conocidos en la técnica. Dichos
procedimientos de laminación alternativos incluyen: un procedimiento
de laminación de rollo continuo y un procedimiento de laminación en
autoclave. Según se muestra, cada libro 120 comprende una pluralidad
de capas alternas de un laminado de base recubierto con polímero 100
ó 100a o un laminado de base recubierto con resina 100b o 100c, y
una placa de prensa 110, con una placa de prensa 110 situada en uno
de los extremos del libro 120. El libro 120 se apila entre dos
platinas 122a y 122b.
El ciclo de prensa para el laminado de base
recubierto con polímero 100 ó 100a depende del tipo de película de
liberación 104a y 104b usado. Para películas de liberación de
polímero (104a y/o 104b) que no se funden, sino que sólo se ablandan
a una temperatura de prensa en el intervalo de entre 176,7°C y
190,6°C (350ºF y 375ºF), o para películas de liberación de metal
conductor (por ejemplo, 104a y/o 104b), el libro 120 puede cargarse
caliente a 82,2°C (180ºF) en la prensa 118 a una presión de 2.757,9
kPa (400 psi). Se aplica vacío (hasta 73,6 cm/29 pulgadas de
mercurio) al libro 120 usando una prensa cerrada de vacío o
colocando cada laminado 100 ó 100a en una bolsa sellable
herméticamente o usando marcos de vacío, y llevando el vacío al
laminado individual 100 ó 100a durante el ciclo de prensa. A
continuación se eleva la muestra en rampa a 18°C (10ºF) por minuto
hasta 190,6°C (375ºF) y se deja reposar a esta temperatura durante
75 minutos. A continuación se enfría la muestra a 37,8°C (100ºF)
durante 20 minutos. Puede implementarse un procedimiento de tostado
posterior después de laminación para reducir adicionalmente la
tensión en el laminado 100. En una forma de realización, el
procedimiento de tostado posterior se produce a una temperatura en
un intervalo entre 176,7°C y 190,6°C (350ºF y 375ºF) para un período
en el intervalo de 1 a 4 horas. Sin embargo, el procedimiento de
tostado posterior puede producirse a temperaturas menores durante un
período de tiempo más largo o a una temperatura superior durante un
período de tiempo más corto.
Para películas de liberación de polímero (por
ejemplo, 104a y 104b) que se funden a una temperatura de prensa en
el intervalo de entre 176,7°C y 190,6°C (350ºF y 375ºF), puede
implementarse un ciclo de prensa modificado para minimizar el
deslizamiento del laminado de base 102 resultante durante la
laminación. Para estos materiales, pueden usarse dos ciclos de
prensa diferentes. En cada caso, las muestras se cargan a 82,2°C
8180ºF), la presión se incrementa a 2.757,9 kPa (400 psi), se aplica
vacío (hasta 73,6 cm/29 pulgadas de mercurio) al libro 120 usando
una prensa cerrada de vacío o colocando cada laminado 100 ó 100a en
una bolsa sellable herméticamente o usando marcos de vacío, y
llevando el vacío al laminado individual 100 ó 100a durante el ciclo
de prensa. A continuación se incrementa la temperatura a 18°C/min
(10ºF/min) hasta 165,6°C (330ºF), y se mantienen las muestras a
165,6°C (330ºF) durante 75 minutos. A partir de este punto pueden
usarse dos opciones diferentes: (1) enfriar el laminado 100 ó 100a a
37,8°C (100ºF) durante 20 minutos, y a continuación implementar un
procedimiento de tostado posterior (en la prensa de tostado
posterior o en un horno) de 1 a 4 horas a 190,6°C (375ºF) (el
procedimiento de tostado posterior puede producirse a temperaturas
inferiores durante un período de tiempo más largo o a una
temperatura superior durante un período de tiempo más corto); o (2)
reducir la presión a 344,7 kPa (50 psi), aumentando la temperatura
a 18°C/minuto (10ºF/min) hasta 190,6°C (375ºF), y manteniendo a
continuación esta temperatura durante 75 minutos; a continuación, se
enfría el laminado 100 ó 100a a 37,8°C (100ºF) durante 20 minutos.
Puede añadirse un procedimiento de tostado posterior a la segunda
opción para liberar tensión adicionalmente. En una forma de
realización, el procedimiento de tostado posterior se produce a una
temperatura en un intervalo entre 176,7°C y 190,6°C (350ºF y 375ºF)
para un período en el intervalo de 1 a 4 horas. Sin embargo, el
procedimiento de tostado posterior puede producirse a temperaturas
inferiores durante un período de tiempo más largo o a una
temperatura superior durante un período de tiempo más corto.
El ciclo de prensa para el laminado recubierto
con resina 100b o 100c se inicia con carga en el libro 120 a 93,3°C
(200ºF) y aplicación de una presión de 172,3 kPa. (25 psi) Se aplica
vacío al libro 120 usando una prensa cerrada de vacío o colocando
cada laminado 100b en una bolsa sellable herméticamente o usando
marcos de vacío, y llevando el vacío al laminado individual 100b
durante el ciclo de prensa. La presión de 1.551,3 kPa (225 psi) se
mantiene durante todo el ciclo de prensa. A continuación se somete
la muestra a una rampa de 9 a 27°C (5 a 15ºF) por minuto hasta entre
176,7 y 198,9°C (350ºF a 390ºF) y se deja reposar a esta temperatura
durante 45 a 90 minutos. A continuación se enfría la muestra a
37,8°C (100ºF) durante 20 minutos y se elimina la presión.
La Figura 7 ilustra una forma de realización de
un procedimiento para fabricar el laminado de base 102 según los
principios de la presente invención. El laminado de base 102 puede
obtenerse fabricando una pluralidad de capas de laminado de base
102_{1} a 102_{n} o un único pliegue del laminado de base capa
(por ejemplo,102_{1}) con un vacío cilíndrico bajo (vacíos
cilíndricos en los intersticios de los haces de fibra, como aire o
disolvente atrapado en los haces de fibra) y un recuento de vacío de
laminado bajo. Esto puede conseguirse seleccionando una tela
apropiada, y proporcionando una penetración de resina en la tela
buena o fuerte y consistente, de manera que se obtenga un laminado
con un contenido de resina muy consistente y un bajo contenido de
vacío. Se ha determinado también que el uso de un agente de curado
apropiado, que proporciona una resina que muestra baja absorción de
humedad, proporcionará una estructura de laminado con una constante
dieléctrica baja y un bajo factor de disipación. La tela y la resina
se seleccionan también para proporcionar un laminado de base 102 que
tiene un coeficiente de expansión térmica (CET) controlado que se
corresponde estrechamente con el CET de la capa de enganche (por
ejemplo, la segunda capa conductora 56 u 84).
Así, para proporcionar cada capa de laminado de
base 102_{1},..,102_{n}, se impregna una tela equilibrada (es
decir, una tela que tiene un tejido uniforme) con una resina que
tiene una temperatura de transición vítrea (Tg) mayor que 180°C, una
constante dieléctrica en el intervalo de 2,9 a 3,1, y que se cura
para proporcionar capa de laminado de base 102_{1},..,102_{n}.
Se libera la tensión en la capa de laminado de base resultante
102_{1},.., ó 102_{n}; tiene un factor de disipación reducido en
el intervalo de 0,008 a 0,015; un contenido de humedad bajo en el
intervalo del 0,4 al 0,6% en peso; y una constante dieléctrica baja
en el intervalo de 3,2 a 3,7. La capa de laminado de base resultante
102_{1},.., ó 102_{n} tiene también un CET controlado que se
corresponde estrechamente con el CET de la segunda capa conductora
56 u 82 (por ejemplo, una capa de enganche de cobre) que
posteriormente se une al laminado de base 102.
En particular, para proporcionar el sustrato
liso 50 u 80 ó 102 de la presente invención, se selecciona primero
una tela 150. En una forma de realización, la tela 150 tiene una
construcción de tejido equilibrada que proporciona propiedades
isótropas en el plano del tejido. Dicha construcción de tejido
equilibrada incluye el uso de haces de hilo que son muy uniformes
tanto en las direcciones de la urdimbre como de la trama (X e Y), es
decir, en el plano del tejido. Los ejemplos de dicha tela
equilibrada incluyen una tela de vidrio y una tela no de vidrio. En
una forma de realización, la tela de vidrio de tejido equilibrado
tiene entre 19,7 a 27,6 puntas/cm (50 a 70 puntas/pulgada). En una
forma de realización adicional, la tela de vidrio del tejido
equilibrado tiene 23,6 puntas/cm (60 puntas/pulgada) en las
direcciones de urdimbre y de trama. Los estilos típicos de tela de
vidrio de tejido fino incluyen los filamentos de tipos D y E. En una
forma de realización de la presente invención, los hilos de urdimbre
y de trama son del tipo DE (diámetro de filamento de 0,00063
cm/0,00025 pulgadas). En una tela de vidrio típica, los hilos de
urdimbre y de trama pueden ser o no del mismo tipo de hilo (es
decir, los hilos de urdimbre y de trama pueden estar hechos usando
diferentes bujes durante el procedimiento de hilado del hilo). En
una forma de realización de la presente invención, los hilos DE se
producen en el mismo buje de fabricación y se usan hilos idénticos
en las direcciones de la urdimbre y de la trama. Esto proporciona
una materia textil muy uniforme y consistente (es decir, una con
idéntica área de sección transversal) tanto en las direcciones de la
urdimbre como de la trama.
Alternativamente, puede usarse una tela tejida
de Kevlar^{TM} o una tela de fibra de cuarzo. Pueden usarse
también otros tipos de tela tejida equilibrada conocidos
generalmente en la técnica. Los hilos de urdimbre y de trama tienen
geometrías diferentes: los hilos de urdimbre tienen una tendencia a
ser más cilíndricos y tienen una sección transversal más circular,
mientras que los hilos de trama tienen una sección transversal más
elíptica. También se ha encontrado que un material de
preimpregnación hecho con un hilo con una sección transversal más
cilíndrica tiene una tendencia a tener más vacíos cilíndricos y
vacíos de laminado. En consecuencia, el uso de un material textil
que tiene haces de hilo que son muy uniformes en las direcciones de
la urdimbre y de la trama y tienen una sección transversal más
elíptica proporcionarían la consistencia deseada para fabricar el
laminado 50 u 80 ó 102 de la presente invención.
Se ha determinado también que una tela 150 con
un área de sección transversal uniforme en las direcciones de la
urdimbre y de la trama facilitaría un taladrado más consistente
cuando debe proporcionarse una abertura de paso en el sustrato 26 ó
26a. Si los nudos del hilo son demasiado gruesos o si ocupan un área
grande, la broca de taladro tiene una mayor propensión a desviarse
de los nudos, lo que da como resultado un orificio no uniforme.
Además, el taladro por láser de un tejido más pequeño produciría una
velocidad de taladrado más alta y paredes de orificio más
uniformes.
Además, la tela 150 que se selecciona tiene
también tiene un coeficiente de expansión térmica (CET) controlado
que se corresponde estrechamente con el de la segunda capa
conductora (por ejemplo, la capa de cobre) 56 (de la Figura 3C) u 84
(de la Figura 4C). El CET para el cobre es de 17 partes por millón
(ppm). En una forma de realización, el CET de la tela 150 está en el
intervalo de 15 a 20 ppm. Proporcionando un laminado de base 102 que
está hecho de una tela 150 que tiene un CET controlado que se
corresponde estrechamente con el de la segunda capa conductora (por
ejemplo, la capa de cobre) 56 (de la Figura 3C) u 84 (de la Figura
4C), y usando la película de liberación extraíble 104a y/o 104b
durante la fabricación del laminado de base 50, 80 ó 102 (evitando
así la necesidad de usar las técnicas convencionales para
proporcionar sustratos de circuito, que incluyen laminación de
chapas de cobre electrodepositado en preimpregnaciones de tela de
resina termoestables bajo calor y presión), se alivia la tensión del
sustrato de circuito resultante 26 ó 26a. Además, el tostado
posterior del laminado 100 ó 100a puede implementarse también para
proporcionar alivio adicional de la tensión.
En una forma de realización, la tela 150 puede
construirse a partir de un material que es erosionable por láser, de
manera que facilite el posterior taladrado por láser de aberturas de
paso en el laminado 50, 80 ó 102. Dicha tela 150 puede estar hecha
con: (1) una fibra absorbible en el ultravioleta (UV), (2) por
recubrimiento de la tela 150 con una sustancia absorbible en el UV,
(3) por recubrimiento de la tela 150 con una sustancia de
conductividad térmica mejorada o (4) usando un vidrio no tejido en
el que (i) el diámetro de la fibra es menor que el orificio que se
va a someter a láser o (ii) el material de relleno tiene un diámetro
pequeño.
Tras la selección de la tela apropiada 150, se
aplica un agente de acoplamiento a la tela 150 para minimizar la
formación de sarpullidos y ampollas del laminado 50, 80 ó 102
después de exposición a alta temperatura y humedad. Se requiere la
selección del agente de acoplamiento apropiado para minimizar el
potencial de formación de Filamentos Anódicos Conductores (FAC). En
ausencia de un enlace tenaz entre la resina y la tela, mientras que
bajo la aplicación de humedad y sesgo, puede producirse un
crecimiento del filamento de cobre a lo largo de los haces de fibra.
La elección del agente de acoplamiento óptimo es clave para
proporcionar un alto nivel de resistencia a FAC. La baja propensión
para la formación de FAC es un parámetro funcional clave para
sustratos usados en aplicaciones de envasado. En una forma de
realización, se descubrió que el agente de acoplamiento CS309,
comercializado por Clark Schwebel Inc., proporcionaba los resultados
óptimos durante exposición a temperatura y humedad (por ejemplo,
durante la prueba de cocción bajo presión).
Tras la selección y acondicionamiento de la tela
150, la tela 150 se impregna con una solución de resina 152. El
término "impregnación" según se usa en el presente documento
incluye vaciado, extrusión o hilado de solución de la solución de
resina 152 en la tela 150. Según se muestra en la Figura 7, una
forma de realización del procedimiento para unir la solución de
resina 152 a la tela 150 es pasar la tela 150 a través de un baño de
resina 154 que contiene una solución seleccionada de resina 152. En
una forma de realización, la solución de resina 152 comprende una
resina, un disolvente que reduce la viscosidad de la resina para una
mejor penetración de la tela, un catalizador y aditivos, todos los
cuales pueden mezclarse previamente en un recipiente 140 y bombearse
posteriormente en el baño de resina 154. En una forma de
realización, la solución de resina 152 incluye una resina que tiene
una resina de alta temperatura de transición vítrea (Tg). En una
forma de realización, Tg > 180°C. Un ejemplo de la resina usada
en la solución de resina 154 incluye una resina epoxídica. Se
entiende que puede usarse cualquier otra resina con las propiedades
descritas en el presente documento (es decir, una Tg alta, una
constante dieléctrica baja y curada apropiadamente para proporcionar
un laminado de base con un bajo contenido en humedad).
En una forma de realización más, la solución de
resina 152 se cura con un agente que no contiene diciandiamida
(DICY). El uso de un agente de curado sin DICY conduce a una resina
curada que muestra una absorción de humedad significativamente menor
en comparación con resinas epoxídicas convencionales. Dicha baja
absorción de humedad es una característica clave del sustrato 26 ó
26a para proporcionar un laminado de base 102 con rendimiento
mejorado durante pruebas de humedad acelerada. Dicho agente de
curado sin DICY proporciona una estructura de laminado con un bajo
contenido de humedad, una constante dieléctrica reducida y un factor
de disipación reducido, en comparación con un laminado de base
epoxídica FR4 estándar. En una forma de realización, la resina
curada tiene una constante dieléctrica en el intervalo de 2,9 a
3,1.
Durante la impregnación de la tela 150, la
solución de resina apropiada 152 humedece fácilmente los haces de la
tela 150, y muestra una excelente penetración en los haces de fibra.
Dicha buena penetración de la resina durante la impregnación produce
una capa de laminado de base 102_{1}, 102_{2}, ... ó 102_{n}
con niveles muy bajos de vacíos cilíndricos, que posteriormente da
como resultado un laminado de base 102 con contenido de vacío muy
bajo. Además, la impregnación consistente de la tela 150 por la
solución de resina 152 produce el beneficio añadido de proporcionar
un laminado 102 con un contenido en resina muy consistente. La
constante dieléctrica del laminado resultante 102 depende de la
proporción entre resina y fibra, y un laminado con un contenido en
resina muy consistente mostrará una constante dieléctrica estable en
el plano del laminado. Esta estabilidad es importante para la
integridad de la velocidad de la señal en todo el circuito. Por
ejemplo, para producir un laminado muy uniforme de 0,005 cm (0,002
pulgadas) 102, el laminado de base 102 consiste en un único pliegue
de tela de vidrio que tiene del 58 al 59% de resina en peso. En una
forma de realización, para una lisura de superficie mejorada (para
un ligero aumento en el grosor), el contenido en resina de la capa
del laminado de base 102_{1}, 102_{2},.., 102_{n} puede
aumentar hasta el intervalo del 60 al 64% de resina en peso. Durante
el procedimiento de impregnación, se tiene cuidado de controlar muy
estrechamente el contenido en resina. Esto se consigue tirando de la
tela 150 a través de dos rodillos de medida contrarrotatorios 160a y
160b (Figura 7).
A continuación se seca la tela impregnada con
resina 150 en una torre de secado 170 durante 2 a 3 minutos a
aproximadamente 350°C. El calor en la torre de secado 170 elimina el
disolvente en la solución de resina 152. A continuación se somete la
tela 150 a un período adicional de calentamiento a aproximadamente
350°C y durante 1 a 3 minutos, para curar parcialmente la resina
impregnada dentro de la tela 150. A continuación puede cortarse la
capa de laminado de base resultante (o material de preimpregnación)
102_{1} al tamaño requerido para proporcionar cada pliegue o cada
capa de laminado de base 102_{1}.. 102_{n} del laminado de base
102 (Figuras 5A a 5D).
La presente invención proporciona así un aparato
y un procedimiento para proporcionar un sustrato liso que tiene
defectos de conducción reducidos. El sustrato ha mejorado la
consistencia dimensional, permitiendo la formación de líneas finas,
y un tamaño reducido de zona terminal. Como consecuencia, puede
proporcionarse una placa de circuito impreso de alta densidad con
defectos de conducción reducidos.
La presente invención puede realizarse de otras
formas específicas sin apartarse de su espíritu o sus
características esenciales. Las formas de realización descritas
deben considerarse en todos los aspectos únicamente como
ilustrativas y no restrictivas. Por tanto, el alcance de la
invención se indica en las reivindicaciones adjuntas, y no en la
descripción precedente. Todos los cambios que se asocien al
significado y el intervalo de equivalencia de las reivindicaciones
deben estar comprendidos dentro de su alcance.
Claims (25)
1. Un sustrato eléctrico, que comprende:
una capa dieléctrica que tiene una rugosidad
superficial no mayor de 6,0 micrómetros; y
una primera capa conductora unida a dicha capa
dieléctrica en el que la capa dieléctrica comprende una tela que
tiene un tejido uniforme y una resina que está impregnada
consistentemente dentro del tejido uniforme de dicha tela.
2. El sustrato de la reivindicación 1, en el que
la rugosidad superficial de dicha capa dieléctrica está en un
intervalo entre 0 micrómetros y 3 micrómetros.
3. El sustrato de la reivindicación 1, en el que
dicha primera capa conductora es una capa de enganche.
4. El sustrato de la reivindicación 1, que
comprende además:
una segunda capa conductora que está unida a
dicha primera capa conductora.
5. El sustrato de la reivindicación 4, en el que
dicha primera capa conductora es una capa de adhesión.
6. El sustrato de la reivindicación 5, en el que
dicha segunda capa conductora es una capa de enganche.
7. El sustrato de la reivindicación 4, que
comprende además una capa de materia protectora que está unida a
dicha segunda capa conductora.
8. El sustrato de la reivindicación 4, que
comprende además un paso que se extiende a través de la capa
dieléctrica.
9. El sustrato de la reivindicación 1, en el que
dicha tela comprende una pluralidad de fibras de vidrio que
proporcionan dicho tejido uniforme en el que una sección transversal
de cada una de dichas fibras de vidrio es elíptica.
10. El sustrato de la reivindicación 1, en el
que dicha resina tiene una temperatura de transición vítrea mayor
que 180°C.
11. El sustrato de la reivindicación 1, en el
que dicha resina tiene una constante dieléctrica en el intervalo de
2,9 a 3,1.
12. El sustrato de la reivindicación 1, en el
que dicha resina se cura con un agente que no contiene diciandiamida
(DICY).
13. El sustrato de la reivindicación 1, en el
que dicha capa dieléctrica tiene un coeficiente de expansión térmica
(CET) que se corresponde estrechamente con un CET de dicha primera
capa conductora.
14. El sustrato de la reivindicación 1, en el
que dicha capa dieléctrica tiene: un CET que se corresponde
estrechamente con un CET de dicha primera capa conductora; una
constante dieléctrica en el intervalo de 3,2 a 3,7; un contenido de
humedad en el intervalo del 0,4 al 0,6% en peso; y un factor de
disipación en el intervalo de 0,008 a 0,015.
15. El sustrato de la reivindicación 1, en el
que dicho sustrato comprende además una capa extraíble que está
unida a dicha capa dieléctrica, eliminándose dicha capa extraíble
antes de unir dicha primera capa conductora a dicha capa
dieléctrica.
16. Un paquete de circuito integrado, que
comprende:
un sustrato que comprende:
una capa dieléctrica que tiene una rugosidad
superficial de no más de 6,0 micrómetros; y
una primera capa conductora unida a dicha capa
dieléctrica; y un circuito integrado que está unido a dicho sustrato
en el que la capa dieléctrica comprende una tela que tiene un tejido
uniforme y una resina que está impregnada consistentemente dentro
del tejido uniforme de dicha tela.
17. El paquete de la reivindicación 16, en el
que la rugosidad superficial de dicha capa dieléctrica está en un
intervalo entre 0 micrómetros y 3 micrómetros.
18. El paquete de la reivindicación 16, en el
que dicho circuito integrado está unido a dicho sustrato por
soldadura.
19. Un procedimiento para construir un sustrato
eléctrico, que comprende:
unir una primera capa conductora sobre una capa
dieléctrica que tiene una rugosidad superficial no mayor de 6,0
micrómetros en el que la capa dieléctrica comprende una tela que
tiene un tejido uniforme y una resina que está impregnada
consistentemente dentro del tejido uniforme de dicha tela:
dibujar una materia protectora sobre dicha
primera capa conductora;
grabar dicha primera capa conductora; y
eliminar dicha materia protectora.
20. El procedimiento de la reivindicación 19, en
el que la unión de dicha primera capa conductora comprende
simultáneamente la unión de dicha primera capa conductora y al menos
una abertura de paso dispuesta en dicha capa dieléctrica.
21. El procedimiento de la reivindicación 20,
que comprende además:
unir una segunda capa conductora sobre la capa
dieléctrica antes de unir la primera capa conductora.
22. El procedimiento de la reivindicación 21, en
el que la unión de dicha segunda capa conductora comprende
simultáneamente la unión de dicha segunda capa conductora y al menos
una abertura de paso dispuesta en dicha capa dieléctrica.
23. El procedimiento de la reivindicación 20, en
el que la unión de dicha primera capa conductora comprende
simultáneamente la unión de dicha primera capa conductora en una
primera y una segunda superficie de dicha capa dieléctrica.
24. El procedimiento de la reivindicación 20, en
el que dicha capa dieléctrica comprende una capa extraíble,
comprendiendo además el procedimiento eliminar dicha capa extraíble
antes de unir dicha primera capa conductora sobre dicha capa
dieléctrica.
25. El procedimiento de la reivindicación 20, en
el que dicha capa dieléctrica comprende una primera y una segunda
superficie, comprendiendo dicho dieléctrico una primera capa
extraíble que está unida a la primera superficie y una segunda capa
extraíble que está unida a la segunda superficie; comprendiendo el
procedimiento además eliminar dichas capas extraíbles primera y
segunda antes de unir dicha primera capa conductora sobre dicha capa
dieléctrica.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US123952 | 1998-07-28 | ||
| US09/123,952 US6242078B1 (en) | 1998-07-28 | 1998-07-28 | High density printed circuit substrate and method of fabrication |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2274632T3 true ES2274632T3 (es) | 2007-05-16 |
Family
ID=22411883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES99935896T Expired - Lifetime ES2274632T3 (es) | 1998-07-28 | 1999-07-22 | Sustrato para circuito impreso de alta densidad y su procedimiento de fabricacion. |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US6242078B1 (es) |
| EP (1) | EP1103168B1 (es) |
| JP (1) | JP2002521835A (es) |
| KR (1) | KR20010053614A (es) |
| CN (1) | CN1314072A (es) |
| AT (1) | ATE339873T1 (es) |
| AU (1) | AU5127499A (es) |
| DE (1) | DE69933225T2 (es) |
| ES (1) | ES2274632T3 (es) |
| TW (1) | TW507494B (es) |
| WO (1) | WO2000007219A2 (es) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6141870A (en) * | 1997-08-04 | 2000-11-07 | Peter K. Trzyna | Method for making electrical device |
| TW396462B (en) * | 1998-12-17 | 2000-07-01 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with solder via |
| US6613413B1 (en) * | 1999-04-26 | 2003-09-02 | International Business Machines Corporation | Porous power and ground planes for reduced PCB delamination and better reliability |
| SE523150C2 (sv) * | 2000-01-14 | 2004-03-30 | Ericsson Telefon Ab L M | Kretsmönsterkort och metod för tillverkning av kretsmönsterkort med tunt kopparskikt |
| DE10018025A1 (de) * | 2000-04-04 | 2001-10-18 | Atotech Deutschland Gmbh | Verfahren zum Erzeugen von lötfähigen Oberflächen und funktionellen Oberflächen auf Schaltungsträgern |
| KR100509058B1 (ko) * | 2000-04-11 | 2005-08-18 | 엘지전자 주식회사 | 인쇄회로기판의 제조방법 |
| JP4023076B2 (ja) * | 2000-07-27 | 2007-12-19 | 富士通株式会社 | 表裏導通基板及びその製造方法 |
| JP2002111185A (ja) * | 2000-10-03 | 2002-04-12 | Sony Chem Corp | バンプ付き配線回路基板及びその製造方法 |
| DE10109786A1 (de) * | 2001-02-28 | 2002-12-12 | Fractal Ag | Verfahren zur Herstellung von Leiterplatten |
| TW560102B (en) * | 2001-09-12 | 2003-11-01 | Itn Energy Systems Inc | Thin-film electrochemical devices on fibrous or ribbon-like substrates and methd for their manufacture and design |
| US7258819B2 (en) | 2001-10-11 | 2007-08-21 | Littelfuse, Inc. | Voltage variable substrate material |
| US7132922B2 (en) * | 2002-04-08 | 2006-11-07 | Littelfuse, Inc. | Direct application voltage variable material, components thereof and devices employing same |
| US7183891B2 (en) * | 2002-04-08 | 2007-02-27 | Littelfuse, Inc. | Direct application voltage variable material, devices employing same and methods of manufacturing such devices |
| CN100350606C (zh) * | 2002-04-08 | 2007-11-21 | 力特保险丝有限公司 | 使用压变材料的装置 |
| US6596384B1 (en) | 2002-04-09 | 2003-07-22 | International Business Machines Corporation | Selectively roughening conductors for high frequency printed wiring boards |
| US7438969B2 (en) * | 2002-07-10 | 2008-10-21 | Ngk Spark Plug Co., Ltd. | Filling material, multilayer wiring board, and process of producing multilayer wiring board |
| US7060364B2 (en) * | 2002-12-26 | 2006-06-13 | Mitsui Mining & Smelting Co., Ltd. | Film carrier tape for mounting electronic devices thereon |
| US6960831B2 (en) * | 2003-09-25 | 2005-11-01 | International Business Machines Corporation | Semiconductor device having a composite layer in addition to a barrier layer between copper wiring and aluminum bond pad |
| JP2005202382A (ja) * | 2003-12-18 | 2005-07-28 | Sumitomo Bakelite Co Ltd | 光プリント回路基板、面実装型半導体パッケージ、及びマザーボード |
| US20060152334A1 (en) * | 2005-01-10 | 2006-07-13 | Nathaniel Maercklein | Electrostatic discharge protection for embedded components |
| JP4520392B2 (ja) * | 2005-05-12 | 2010-08-04 | 株式会社丸和製作所 | プリント基板の製造方法 |
| EP2416635A1 (en) * | 2007-02-20 | 2012-02-08 | Dynamic Details, Inc. | Multilayer printed wiring boards with copper filled through-holes |
| US20080318413A1 (en) * | 2007-06-21 | 2008-12-25 | General Electric Company | Method for making an interconnect structure and interconnect component recovery process |
| EP2129199A1 (en) * | 2008-05-28 | 2009-12-02 | LG Electronics Inc. | Method of manufactoring flexible film |
| DE102009028194B3 (de) * | 2009-08-03 | 2011-03-24 | Robert Bosch Gmbh | Sensorelement mit Durchkontaktierloch |
| TWI405317B (zh) * | 2010-03-04 | 2013-08-11 | Unimicron Technology Corp | 封裝基板及其製法 |
| US8693203B2 (en) | 2011-01-14 | 2014-04-08 | Harris Corporation | Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices |
| JP6099453B2 (ja) * | 2012-11-28 | 2017-03-22 | Ｄｏｗａメタルテック株式会社 | 電子部品搭載基板およびその製造方法 |
| TWI462672B (zh) * | 2013-02-08 | 2014-11-21 | Ichia Tech Inc | 前驅基板、軟性印刷電路板及其製造方法 |
| MY192520A (en) * | 2014-07-10 | 2022-08-25 | Isola Usa Corp | Thin resin films and their use in layups |
| CN107211525B (zh) * | 2014-12-16 | 2020-11-06 | 安费诺有限公司 | 用于印刷电路板的高速互连 |
| CN113646469B (zh) * | 2019-03-27 | 2024-10-25 | 三井金属矿业株式会社 | 印刷电路板用金属箔、带载体的金属箔和覆金属层叠板、及使用其的印刷电路板的制造方法 |
| AT523450B1 (de) * | 2020-01-27 | 2025-04-15 | Univ Linz | Durchdringbares Element |
| CN112020232B (zh) * | 2020-08-27 | 2021-12-28 | 湖南维胜科技电路板有限公司 | 一种pcb印制电路板的uv烘烤炉 |
| JP7578071B2 (ja) * | 2021-06-08 | 2024-11-06 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE332214B (es) * | 1968-07-12 | 1971-02-01 | Gylling & Co | |
| US4288282A (en) * | 1979-09-28 | 1981-09-08 | Hewlett-Packard Company | Method for producing a metallic pattern upon a substrate |
| US5217796A (en) * | 1985-02-19 | 1993-06-08 | Nitto Boseki Co., Ltd. | Woven material of inorganic fiber and process for making the same |
| US4707565A (en) * | 1985-03-19 | 1987-11-17 | Nitto Boseki Co., Ltd. | Substrate for printed circuit |
| CA1298451C (en) | 1985-08-02 | 1992-04-07 | Hiromi Shigemoto | Surface-roughened film and sheet, and process for production and use thereof |
| US4863808A (en) | 1985-09-13 | 1989-09-05 | Gould Inc. | Copper-chromium-polyimide composite |
| EP0227857B1 (de) | 1985-12-30 | 1990-03-28 | Ibm Deutschland Gmbh | Verfahren zum Herstellen von gedruckten Schaltungen |
| JPS6417874A (en) | 1987-07-10 | 1989-01-20 | Ibm | Metallizing method |
| US4869930A (en) | 1987-07-10 | 1989-09-26 | International Business Machines Corporation | Method for preparing substrates for deposition of metal seed from an organometallic vapor for subsequent electroless metallization |
| JPH0744320B2 (ja) * | 1989-10-20 | 1995-05-15 | 松下電器産業株式会社 | 樹脂回路基板及びその製造方法 |
| JP2993065B2 (ja) * | 1990-07-27 | 1999-12-20 | 三菱瓦斯化学株式会社 | 表面平滑金属箔張積層板 |
| JP3014421B2 (ja) | 1990-08-22 | 2000-02-28 | 三井化学株式会社 | 多層プリント基板の外装板粗面化用マットフィルム |
| EP0520236A2 (en) | 1991-06-25 | 1992-12-30 | E.I. Du Pont De Nemours And Company | Polyimides based on 9-aryl-9(perfluoroalkyl)-xanthene-2,3,6,7-dianhydride or 9,9'-bis(perfluoroalkyl)xanthene-2,3,6,7-dianhydride and benzidine derivatives |
| US5288541A (en) | 1991-10-17 | 1994-02-22 | International Business Machines Corporation | Method for metallizing through holes in thin film substrates, and resulting devices |
| DE4236334A1 (de) * | 1992-10-28 | 1994-05-05 | Bosch Gmbh Robert | Monolithisch integriertes MOS-Endstufenbauteil mit einer Überlast-Schutzeinrichtung |
| US5622769A (en) | 1993-02-12 | 1997-04-22 | Kabushiki Kaisha Toshiba | Ceramic circuit board having a thermal conductivity substrate |
| US5622789A (en) | 1994-09-12 | 1997-04-22 | Apple Computer, Inc. | Battery cell having an internal circuit for controlling its operation |
| JP3862770B2 (ja) * | 1995-09-07 | 2006-12-27 | 日立化成工業株式会社 | 金属張積層板の製造方法 |
| JP3155920B2 (ja) * | 1996-01-16 | 2001-04-16 | 三井金属鉱業株式会社 | プリント配線板用電解銅箔及びその製造方法 |
| US6544584B1 (en) * | 1997-03-07 | 2003-04-08 | International Business Machines Corporation | Process for removal of undesirable conductive material on a circuitized substrate and resultant circuitized substrate |
-
1998
- 1998-07-28 US US09/123,952 patent/US6242078B1/en not_active Expired - Lifetime
-
1999
- 1999-07-22 DE DE69933225T patent/DE69933225T2/de not_active Expired - Lifetime
- 1999-07-22 WO PCT/US1999/016803 patent/WO2000007219A2/en not_active Ceased
- 1999-07-22 EP EP99935896A patent/EP1103168B1/en not_active Expired - Lifetime
- 1999-07-22 ES ES99935896T patent/ES2274632T3/es not_active Expired - Lifetime
- 1999-07-22 JP JP2000562933A patent/JP2002521835A/ja active Pending
- 1999-07-22 AT AT99935896T patent/ATE339873T1/de not_active IP Right Cessation
- 1999-07-22 AU AU51274/99A patent/AU5127499A/en not_active Abandoned
- 1999-07-22 KR KR1020017001221A patent/KR20010053614A/ko not_active Ceased
- 1999-07-22 CN CN99810010A patent/CN1314072A/zh active Pending
- 1999-10-01 TW TW088112792A patent/TW507494B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| ATE339873T1 (de) | 2006-10-15 |
| DE69933225D1 (de) | 2006-10-26 |
| KR20010053614A (ko) | 2001-06-25 |
| CN1314072A (zh) | 2001-09-19 |
| AU5127499A (en) | 2000-02-21 |
| EP1103168B1 (en) | 2006-09-13 |
| DE69933225T2 (de) | 2007-09-20 |
| JP2002521835A (ja) | 2002-07-16 |
| TW507494B (en) | 2002-10-21 |
| EP1103168A2 (en) | 2001-05-30 |
| WO2000007219A2 (en) | 2000-02-10 |
| US6242078B1 (en) | 2001-06-05 |
| WO2000007219A3 (en) | 2000-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2274632T3 (es) | Sustrato para circuito impreso de alta densidad y su procedimiento de fabricacion. | |
| US7339118B1 (en) | Printed wiring board and method for manufacturing the same | |
| JP2587596B2 (ja) | 回路基板接続材とそれを用いた多層回路基板の製造方法 | |
| KR100260478B1 (ko) | 이방성 전기 전도성 접착 필름 및 이를 사용하는 결합 구조물 | |
| US20120188734A1 (en) | Wiring board and method for manufacturing the same | |
| CZ20013829A3 (cs) | Porézní napájecí a uzemňovací plochy pro snížení delaminace desek plošných spojů a lepší spolehlivost | |
| JPH09321399A (ja) | プリント配線板およびその製造方法 | |
| JP2004082687A (ja) | 絶縁層付銅箔の製造方法及びその製造方法で得られた絶縁層付銅箔並びにその絶縁層付銅箔を用いたプリント配線板 | |
| CN101409986A (zh) | 芯衬底及其制造方法 | |
| CN102970821B (zh) | 印刷线路板 | |
| US20040214006A1 (en) | Member for a circuit board, method of manufacturing the same, and methods of manufacturing circuit boards | |
| JP3969477B2 (ja) | 積層配線基板およびその製造方法 | |
| US20120012553A1 (en) | Method of forming fibrous laminate chip carrier structures | |
| JPH10190159A (ja) | 印刷基材とこれを用いた回路基板接続材及びこの回路基板接続材を用いた多層回路基板の製造方法 | |
| TWI820073B (zh) | 積層體及其製造方法 | |
| WO2000079849A1 (en) | High performance ball grid array substrates | |
| JPH09181452A (ja) | 多層プリント配線板の製造方法 | |
| JP2004152869A (ja) | 配線基板 | |
| JPH11330651A (ja) | フレキシブル配線板および製造方法 | |
| JP2905331B2 (ja) | 両面基板 | |
| JP2004149574A (ja) | プリプレグ及び積層板及び多層板 | |
| JP2000135765A (ja) | 耐熱フィルムとポリイミド樹脂の積層体及びその製法 | |
| JPH01189985A (ja) | 電気用積層体 | |
| JP2501031B2 (ja) | 金属箔張り積層板 | |
| JPS63284830A (ja) | Ｉｃチップ搭載用多層板の製造法 |