ES2286863T3

ES2286863T3 - Receptor de margen dinamico programable.

Info

Publication number: ES2286863T3
Application number: ES98960824T
Authority: ES
Inventors: Saed G. Younis; Seyfollah S. Bazarjani; Steven C. Ciccarelli
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 1997-12-09
Filing date: 1998-12-08
Publication date: 2007-12-01
Anticipated expiration: 2018-12-08
Also published as: KR20010032937A; WO1999030427A1; JP4259754B2; AU1633099A; IL136404A; ZA9811242B; EP1038360A1; MY118516A; HK1032160A1; CA2312958C; CN1281596A; DE69837722D1; CA2312958A1; EP1038360B1; DE69837722T2; US6134430A; BR9813483A; AU743320B2; KR100722076B1; CN100407583C

Abstract

Un receptor (1200) de margen dinámico programable que comprende: un circuito (1210, 1248) de entrada para recibir una señal RF y producir una señal IF; un ADC (1410) de sigmadelta conectado a dicho procesador (1210) RF para recibir dicha señal IF y producir muestras IF, presentando dicho ADC de sigmadelta un margen dinámico; un detector de potencia conectado a dicho procesador (1210) RF para medir una amplitud de dicha señal IF; y un procesador (1370) de señales digitales conectado a dicho ADC de sigma delta para recibir dichas muestras IF y producir una señal deseada; caracterizado porque dicho margen dinámico de dicho ADC de sigma delta está ajustado basándose en un margen dinámico requerido, dependiendo dicho margen dinámico requerido de dicha amplitud de dicha señal IF.

Description

Receptor de margen dinámico programable.

Antecedentes de la invención I. Campo de la invención

La presente invención se refiere a las comunicaciones. Más en particular, la presente invención se refiere a un receptor de margen dinámico programable novedoso y mejorado.

II. Descripción de la técnica relacionada

El diseño de un receptor de alto rendimiento supone un reto por diversas limitaciones del diseño. En primer lugar, se requiere un alto rendimiento para muchas aplicaciones. El alto rendimiento puede describirse mediante la linealidad de los dispositivos activos (por ejemplo amplificadores, mezcladores, etc.) y la cifra de ruido del receptor. En segundo lugar, para algunas aplicaciones tales como en un sistema de comunicación celular, el consumo de energía es una consideración importante debido a la naturaleza portátil del receptor. En general, alto rendimiento y alta eficacia son consideraciones de diseño conflictivas.

Un dispositivo activo presenta la función de transferencia siguiente:

1

en la que x es la señal de entrada, y(x) es la señal de salida y a_{1}, a_{2} y a_{3} son coeficientes que definen la linealidad del dispositivo activo. Por simplicidad, se ignoran los términos de orden superior (por ejemplo los términos por encima del tercer orden). Para un dispositivo activo ideal, los coeficientes a_{2} y a_{3} son 0,0 y la señal de salida es simplemente la señal de entrada cambiada de escala por a_{1}. Sin embargo, todos los dispositivos activos experimentan alguna cantidad de no linealidad que se cuantifica por los coeficientes a_{2} y a_{3}. El coeficiente a_{2} define la cantidad de no linealidad de segundo orden y el coeficiente a_{3} define la cantidad de no linealidad de tercer orden.

La mayoría de los sistemas de comunicación son sistemas de banda estrecha que funcionan sobre una señal RF de entrada que presenta un ancho de banda predeterminado y una frecuencia central. La señal RF de entrada comprende normalmente otras señales espurias ubicadas en todo el espectro de frecuencia. La no linealidad en dispositivos activos provoca la intermodulación de las señales espurias, dando como resultado productos que pueden estar por debajo de la banda de señal.

El efecto de la no linealidad de segundo orden (por ejemplo, el provocado por el término x^{2}) puede reducirse o eliminarse normalmente por una metodología de diseño meticulosa. La no linealidad de segundo orden produce productos en las frecuencias de suma y diferencia. Normalmente, las señales espurias que pueden producir productos de segundo orden en banda se ubican lejos de la banda de señal y pueden filtrarse fácilmente. Sin embargo, la no linealidad de tercer orden es más problemática. Para la no linealidad de tercer orden, las señales espurias x= g_{1}\cdotcos(w_{1}t) + g_{2}\cdotcos(w_{2}t) producen productos en las frecuencias (2w_{1}-w_{2}) y (2w_{2}-w_{1}). Así, las señales espurias de banda cercana (que son difíciles de filtrar) pueden producir productos de intermodulación de tercer orden que disminuyen en banda, provocando la degradación en la señal recibida. Para agravar el problema, la amplitud de los productos de tercer orden se cambia de escala por g_{1}\cdotg_{2}^{2} y g_{1}\cdot^{2}g_{2}. Así, cada duplicación de la amplitud de las señales espurias produce un aumento multiplicado por ocho en la amplitud de los productos de tercer orden. Visto de otra manera, cada aumento de 1 dB en la seña RF de entrada da como resultado un aumento de 1 dB en la señal RF de salida pero un aumento de 3 dB en los productos de tercer orden.

La linealidad de un receptor (o el dispositivo activo) puede caracterizarse por el punto de intercepción de tercer orden con respecto a la entrada (IIP3). Normalmente, la señal RF de salida y los productos de intermodulación de tercer orden se trazan con respecto a la señal RF de entrada. A medida que la señal RF de entrada aumenta, el IIP3 es un punto teórico en el que la señal RF de salida deseada y los productos de tercer orden llegan a ser iguales en amplitud. El IIP3 es un valor extrapolado ya que el dispositivo activo entra en compresión antes de alcanzar el punto IIP3.

Para un receptor que comprende múltiples dispositivos activos conectados en cascada, el IIP3 del receptor desde la primera etapa de dispositivo activo hasta la etapa de orden n puede calcularse como sigue:

2

en la que IIP3_{n} es el punto de intercepción de tercer orden con respecto a la entrada desde la primera etapa del dispositivo activo hasta la etapa de orden n, IIP3_{n-1} es el punto de intercepción de tercer orden con respecto a la entrada desde la primera etapa hasta la etapa de orden n-1, Av_{n} es la ganancia de la etapa de orden n, IIP3_{dn} es el punto de intercepción de tercer orden con respecto a la entrada de la etapa de orden n, y todos los términos se dan en decibelios (dB). El cálculo de la ecuación (2) puede llevarse a cabo en un orden secuencial para etapas posteriores en el receptor.

A partir de la ecuación (2) puede observarse que una manera de mejorar el IIP3 en cascada del receptor es bajar la ganancia antes del primer dispositivo activo no lineal. Sin embargo, cada dispositivo activo también genera ruido térmico que degrada la calidad de la señal. Debido a que el nivel de ruido se mantiene a un nivel constante, la degradación aumenta a medida que baja la ganancia y se disminuye la amplitud de la señal. La cantidad de degradación puede medirse mediante la cifra de ruido (NF) del dispositivo activo que se da como sigue:

3

en la que NF_{d} es la cifra de ruido del dispositivo activo, SNR_{entrada} es la relación señal a ruido de la señal RF de entrada al dispositivo activo, SNR_{salida} es la relación señal a ruido de la señal RF de salida del dispositivo activo, y NF_{d}, SNR_{entrada} y SNR_{salida} se dan todas en decibelios (dB). Para un receptor que comprende múltiple dispositivos activos conectados en cascada, la cifra de ruido del receptor desde la primera etapa del dispositivo activo hasta la etapa de orden n puede calcularse como sigue:

4

en la que NF_{n} es la cifra de ruido desde la primera etapa hasta la etapa de orden n, NF_{n-1} es la cifra de ruido de la primera etapa hasta la etapa de orden n-1, NF_{dn} es la cifra de ruido de la etapa de orden n, y G_{n-1} es la ganancia acumulada de la primera etapa hasta la etapa de orden n-1 en dB. Tal como se muestra en la ecuación (4), la ganancia del dispositivo activo puede afectar a la cifra de ruido de las etapas posteriores. De forma similar al cálculo del IIP3 en la ecuación (2), el cálculo de la cifra de ruido en la ecuación (4) puede llevarse a cabo en un orden secuencial para etapas posteriores del receptor.

Los receptores se utilizan para muchas aplicaciones de comunicaciones, tales como sistemas de comunicación celular y televisión de alta definición (HDTV). Sistemas de comunicación celular de ejemploes incluyen sistemas de comunicación de acceso múltiple por división de código (CDMA), sistemas de comunicación de acceso múltiple por división en el tiempo (TDMA) y sistemas de comunicación FM analógicos. La utilización de técnicas CDMA en sistemas de comunicación de acceso múltiple se da a conocer en la patente estadounidense Nº 4.901.307 titulada "SPREAD SPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEM USING SATELLITE OR TERRESTRIAL REPEATERS" y en la patente estadounidense Nº 5.103.459, titulada "SYSTEM AND METHOD FOR GENERATING WAVEFORMS IN A CDMA CELLULAR TELEPHONE SYSTEM", ambas transferidas al cesionario de la presente invención e incorporada a modo de referencia en el presente documento. Un sistema HDTV de ejemplo se da conocer en la patente estadounidense Nº 5.452.104, en la patente estadounidense Nº 5.107.345 y en la patente estadounidense Nº 5.021.891, las tres tituladas "ADAPTIVE BLOCK SIZE IMAGE COMPRESSION METHOD AND SYSTEM", y la patente estadounidense Nº 5.576.767 titulada "INTERFRAME VIDEO ENCODING AND DECODING SYSTEM", las cuatro patentes transferidas al cesionario de la presente invención e incorporadas a modo de referencia en el presente documento.

En aplicaciones celulares, es común tener más de un sistema de comunicación funcionando en la misma área de cobertura geográfica. Además, estos sistemas pueden funcionar a la misma o casi la misma banda de frecuencia. Cuando esto ocurre, la transmisión desde un sistema puede provocar la degradación en la señal recibida de otro sistema. CDMA es un sistema de comunicación de espectro ensanchado que ensancha la potencia de transmisión a cada usuario por todo el ancho de banda de la señal de 1,2288 MHz. La respuesta espectral de una transmisión basada en FM puede ser más concentrada en la frecuencia central. Por consiguiente, la transmisión basada en FM puede provocar la aparición de emisiones perturbadoras en la banda de CDMA asignada y muy cerca de la señal CDMA recibida. Además, la amplitud de las emisiones perturbadoras puede ser muchas veces mayor que la de la señal CDMA. Estas emisiones perturbadoras pueden dar lugar a productos de intermodulación de tercer orden que pueden degradar el rendimiento del sistema CDMA.

Normalmente, para minimizar la degradación debida a los productos de intermodulación producidos por las emisiones perturbadoras, se diseña el receptor para tener un IIP3 alto. Sin embargo, el diseño de un receptor de IIP3 alto requiere polarizar los dispositivos activos del receptor con una corriente CC alta, consumiendo de ese modo grandes cantidades de potencia. Este enfoque de diseño es especialmente indeseable para una aplicación celular en la que el receptor es una unidad portátil y la potencia está limitada.

Se han desarrollado varias técnicas en la técnica anterior para tratar la necesidad de un IIP3 alto. Una técnica de este tipo, que también intenta minimizar el consumo de energía, es implementar la etapa de ganancia con una pluralidad de amplificadores conectados en paralelo y habilitar selectivamente los amplificadores a medida que se necesita un IIP3 superior. Esta técnica se da a conocer en detalle en la solicitud de patente estadounidense Nº serie 08/843.904 titulada "DUAL MODE AMPLIFIER WITH HIGH EFFICIENCY AND HIGH LINEARITY", presentada el 17 de abril de 1997, transferida al cesionario de la presente invención e incorporada a modo de referencia en el presente documento. Otra técnica es medir la potencia de la señal RF recibida y ajustar la ganancia de los amplificadores basándose en la amplitud de la potencia de señal RF. Esta técnica se da a conocer en detalle en la solicitud de patente estadounidense Nº de serie 08/723.491 titulada "METHOD AND APPARATUS FOR INCREASING RECEIVER POWER IMMUNITY TO INTERFERENCE", presentada el 30 de septiembre de 1996, transferida al cesionario de la presente invención e incorporada a modo de referencia en el presente documento. Estas técnicas mejoran el rendimiento de IIP3 pero no han reducido eficazmente el consumo de energía ni minimizado la complejidad del circuito.

Un diagrama de bloques de ejemplo de una arquitectura de receptor de la técnica anterior se muestra en la figura 1. Dentro del receptor 1100, la antena 1112 recibe la señal RF transmitida, encaminada a través del duplexor 1114 y proporcionada al amplificador 1116 de bajo ruido (LNA). El LNA 1116 amplifica la señal RF y proporciona la señal al filtro 1118 paso banda. El filtro 1118 paso banda filtra la señal para extraer algunas de las señales espurias que pueden dar lugar a productos de intermodulación en las etapas posteriores. La señal filtrada se proporciona al mezclador 1120 que realiza una conversión descendente de la señal hasta una frecuencia intermedia (IF) con la sinusoidal del oscilador 1122 local. La señal IF se proporciona a un filtro 1124 paso banda que filtra las señales espurias y productos de conversión descendente antes de la etapa de conversión descendente posterior. La señal IF filtrada se proporciona a un amplificador 1126 de control de ganancia automático (AGC) que amplifica la señal con una ganancia variable para proporcionar una señal IF a la amplitud requerida. La ganancia se controla mediante una señal de control del circuito 1128 de control AGC. La señal IF se proporciona al demodulador 1130 que demodula la señal según el formato de modulación utilizado en el transmisor. Para la transmisión digital tal como manipulación por desplazamiento en fase binaria (BPSK), manipulación por desplazamiento en fase cuaternaria (QPSK), manipulación por desplazamiento en fase cuaternaria desfasada (OQPSK) y modulación de amplitud en cuadratura (QAM), se utiliza un demodulador digital para proporcionar los datos de banda de base digitalizados. Para la transmisión FM, se utiliza un demodulador FM para proporcionar la señal analógica.

El receptor 1100 comprende las funcionalidades básicas requeridas por la mayoría de receptores. Sin embargo, la ubicación de los amplificadores 1116 y 1126, los filtros 1118 y 1124 paso banda y el mezclador 1120 puede reorganizarse para optimizar el rendimiento del receptor para una aplicación particular. En esta arquitectura de receptor, se proporciona el IIP3 alto polarizando los dispositivos activos con una corriente de polarización CC alta y/o controlando la ganancia del amplificador 1126.

Esta arquitectura de receptor presenta varios inconvenientes. En primer lugar, se polarizan los dispositivos activos normalmente hasta una corriente CC alta para proporcionar el mayor IIP3 requerido. Esto tiene el efecto de hacer funcionar al receptor 1100 al punto de funcionamiento IIP3 alto en todo momento, incluso aunque el IIP3 alto no se requiera la mayor parte del tiempo. En segundo lugar, puede mejorarse el IIP3 alto ajustando la ganancia del amplificador 1126 AGC, tal como se dio a conocer en la patente estadounidense Nº 5.099.204 anteriormente mencionada. Sin embargo, el bajar la ganancia del amplificador 1126 puede degradar la cifra de ruido del receptor 1100.

El documento US5619536 da a conocer un receptor superheterodino digital con precisión mejorada, libre de desplazamiento y adaptabilidad de manera que sus características pueden ajustarse según las diferentes necesidades, por ejemplo para adaptar los diferentes tipos de modulación o diferentes anchos de banda para eliminar un mezclador, o para aplicar un filtrado previo o filtrado adaptativo para la ecualización.

Sumario de la invención

La presente invención se define en las reivindicaciones adjuntas y es un receptor de margen dinámico programable novedoso y mejorado que proporciona el nivel de rendimiento requerido con un consumo reducido de energía. En la realización de ejemplo, el receptor comprende un circuito de entrada, un ADC de \Sigma\Delta, un procesador de señales digitales, un detector de potencia y un circuito de control AGC. En la realización de ejemplo, la señal RF de entrada se condiciona y convierte de manera descendente en una señal IF mediante el circuito de entrada. La señal IF se cuantifica por el ADC de \Sigma\Delta para producir muestras IF que el procesador de señales digitales procesa para conseguir la señal deseada. El detector de potencia mide la amplitud de la señal en el ADC de \Sigma\Delta. En la realización de ejemplo, el margen dinámico requerido se calcula a partir de la medición de la amplitud de la señal deseada y la señal en el ADC de \Sigma\Delta. En la realización alternativa, el margen dinámico requerido se determina basándose en el modo de funcionamiento del receptor.

Es un objetivo de la presente invención proporcionar un receptor de margen dinámico programable que minimice el consumo de energía habilitando o deshabilitando uno o más bucles dentro del ADC de \Sigma\Delta. En la realización de ejemplo, el ADC de \Sigma\Delta está implementado con uno o más bucles. Cada bucle proporciona un rendimiento de margen dinámico predeterminado. Pueden habilitarse o deshabilitarse uno o más bucles dentro del ADC de \Sigma\Delta cuando el margen dinámico requerido excede o está por debajo de un conjunto de umbrales de margen dinámico. Los umbrales de margen dinámico pueden seleccionarse basándose en numerosas consideraciones, tales como las estadísticas de la señal RF de entrada y el rendimiento del ADC de \Sigma\Delta. Además, los umbrales de margen dinámico pueden implementarse con histéresis para impedir la basculación de los bucles entre los estados habilitado y deshabilitado.

Es otro objetivo de la presente invención proporcionar un receptor de margen dinámico programable que minimiza el consumo de energía mediante el ajuste de la corriente de polarización. En la realización de ejemplo, el ADC de \Sigma\Delta se diseña con una corriente de polarización ajustable. El margen dinámico del ADC de \Sigma\Delta varía de forma aproximadamente proporcional a la corriente de polarización. Al ajustar la corriente de polarización, el margen dinámico requerido puede proporcionarse por el ADC de \Sigma\Delta con un consumo mínimo de energía. La corriente de polarización puede ajustarse en etapas discretas o de manera continua.

Es aún otro objetivo de la presente invención proporcionar un receptor de margen dinámico programable que minimice el consumo de energía mediante el ajuste de un voltaje de referencia en el ADC de \Sigma\Delta. El margen dinámico del ADC de \Sigma\Delta se determina por la máxima oscilación de la señal de entrada y el ruido del ACD de \Sigma\Delta que comprende el ruido de circuito y el ruido de cuantificación. A medida que disminuye el margen dinámico requerido, puede bajarse el voltaje de referencia mientras se mantiene aproximadamente el mismo nivel de ruido. Esto es especialmente cierto cuando se desconecta un bucle y el ruido de cuantificación aumenta de manera que es mucho mayor que el ruido de circuito. Al bajar el voltaje de referencia de manera que el ruido de cuantificación es aproximadamente igual al ruido de circuito, se proporciona el nivel deseado de rendimiento mientras se mantiene el nivel de señal a un nivel bajo. Como un beneficio adicional, el amplificador que activa el ADC de \Sigma\Delta presenta una oscilación de señal máxima más baja y puede polarizarse con menos corriente.

Es aún otro objetivo de la presente invención proporcionar un receptor de margen dinámico programable que minimice el consumo de energía mediante el ajuste de la frecuencia de muestreo del ADC de \Sigma\Delta. El margen dinámico del ADC de \Sigma\Delta es una función de la relación de sobremuestreo que es proporcional a la frecuencia de muestreo, ya que el ancho de banda de la señal en el ADC de \Sigma\Delta es constante. Un margen dinámico alto requiere una relación de sobremuestreo alta. El consumo de energía de los circuitos utilizados para implementar el ADC de \Sigma\Delta puede depender de la frecuencia de muestreo. En la presente invención, cuando no se requiere un margen dinámico alto, puede bajarse la frecuencia de muestreo para minimizar el consumo de energía.

Es aún otro objetivo de la presente invención proporcionar un receptor de margen dinámico programable que minimice el consumo de energía conectando el ADC de \Sigma\Delta apropiado basándose en el rendimiento requerido. En esta realización, el receptor puede estar diseñado con dos o más ADC de \Sigma\Delta que proporcionan la función de muestreo para dos o más modos de funcionamiento. Por ejemplo, un receptor puede estar diseñado con dos ADC de \Sigma\Delta, uno para el modo CDMA y otro para el modo FM. El ACD de \Sigma\Delta para el modo FM puede estar diseñado para consumir significativamente menos potencia debido al ancho de banda de señal más bajo y el margen dinámico requerido más bajo. El ADC de \Sigma\Delta apropiado puede conectarse dependiendo de si el receptor está funcionando en el modo CDMA o FM.

Las características descritas anteriormente pueden combinarse, de manera apropiada, para proporcionar el nivel requerido de rendimiento mientras se maximizan los ahorros de potencia.

Breve descripción de los dibujos

Las características, objetivos y ventajas de la presente invención serán más evidentes a partir de la descripción detallada expuesta a continuación cuando se toma en conjunción con los dibujos en los que los mismos caracteres de referencia se identifican correspondientemente en todos ellos y en los que:

la figura 1 es un diagrama de bloques de un receptor de ejemplo de la técnica anterior;

la figura 2 es un diagrama de bloques de un receptor lineal programable de ejemplo de la presente invención;

la figura 3 es un diagrama de bloques de un receptor de banda dual lineal programable de ejemplo de la presente invención;

la figura 4 es un diagrama de bloques de un demodulador QPSK de ejemplo que se utiliza en los receptores de la presente invención;

las figuras 5A-5B son diagramas esquemáticos de un diseño discreto de un amplificador de bajo ruido (LNA) y fuente de corriente que se utilizan en los receptores de la presente invención, respectivamente;

las figuras 6A-6B son diagramas del rendimiento de IIP3 con respecto a la corriente de polarización del transistor utilizado en el LNA y las curvas de rendimiento del LNA, respectivamente;

las figuras 7A-7B son diagramas de las especificaciones de las emisiones perturbadoras de dos tonos y tono único para la señal CDMA tal como se define por la norma IS-98-A, respectivamente;

las figuras 8A-8B son diagramas del margen de control AGC para aumentar y disminuir la potencia de entrada CDMA, respectivamente;

la figura 9 es un diagrama de un mecanismo de control de polarización de IIP3 de ejemplo de la presente invención;

la figura 10A-10B son diagramas del control de polarización de IIP3 para aumentar y disminuir la potencia de entrada CDMA, respectivamente; y

la figura 11 es un diagrama de bloques de un conversor analógico-digital de \Sigma\Delta MASH de paso banda de dos bucles de ejemplo.

Descripción detallada de las realizaciones preferidas

El receptor de la presente invención proporciona el nivel requerido de rendimiento de sistema y minimiza el consumo de energía controlando la polarización CC de los dispositivos activos. La presente invención puede ponerse en práctica utilizando una de las tres realizaciones descritas en detalle a continuación. En la primera realización, la cantidad de no linealidad en la salida del receptor se mide y utiliza para establecer el punto de funcionamiento IIP3 de los dispositivos activos en el receptor, tales como los amplificadores y el mezclador. En la segunda realización, el punto de funcionamiento IIP3 de los dispositivos activos se establecen según el nivel de señal recibida esperada basándose en el modo de funcionamiento del receptor. Y en la tercera realización, el punto de funcionamiento IIP3 de los dispositivos activos se establecen según el nivel de señal medida en varias etapas en el receptor.

En la presente invención, la función AGC se proporciona por un circuito de control AGC que funciona en conjunción con un circuito de control de polarización. El punto de funcionamiento IIP3 de los dispositivos activos se establecen según la cantidad medida de no linealidad que depende de la amplitud de la señal. La amplitud de la señal, a su vez, depende de los establecimientos de ganancia del receptor. En la presente invención, el control de polarización y AGC se hacen funcionar de una manera integrada para proporcionar el nivel requerido de linealidad por un margen AGC específico mientras se minimiza el consumo de energía.

I. Arquitectura del receptor

En la figura 2 se muestra un diagrama de bloques de una arquitectura de receptor de ejemplo de la presente invención. En el receptor 1200, la antena 1212 recibe la señal RF transmitida, encaminada a través del duplexor 1214 y proporcionada al atenuador 1216. El atenuador 1216 atenúa la señal RF para proporcionar una señal a la amplitud requerida y proporciona la señal atenuada al procesador 1210 RF. En el procesador 1210 RF, la señal atenuada se proporciona al adaptador 1222a y al amplificador 1220a de bajo ruido (LNA). El LNA 1220a amplifica la señal RF y proporciona la señal amplificada al filtro 1226 paso banda. El adaptador 1222a proporciona un nivel predeterminado de atenuación y se conecta en serie con el conmutador 1224a. El conmutador 1224a proporciona una ruta de derivación alrededor del LNA 1220a cuando no se necesita la ganancia del LNA 1220a. El filtro 1226 paso banda filtra la señal para extraer señales espurias que pueden dar lugar a productos de intermodulación en las etapas de procesamiento de la señal posteriores. La señal filtrada se proporciona al adaptador 1222b y al amplificador 1220b de bajo ruido (LNA). El LNA 1220b amplifica la señal filtrada y proporciona la señal al procesador 1248 RF/IF. El adaptador 1222b proporciona un nivel predeterminado de atenuación y se conecta en serie con el conmutador 1224b. El conmutador 1224b proporciona una ruta de derivación alrededor del LNA 1220b cuando no se necesita la ganancia del LNA 1220b. Dentro del procesador 1248 RF/IF, el mezclador 1230 realiza una conversión descendente de la señal hasta una frecuencia intermedia (IF) con la sinusoidal del oscilador 1228 local (LO). La señal IF se proporciona al filtro 1232 paso banda que filtra señales espurias y productos de conversión descendente fuera de banda. En la realización preferida, la señal IF filtrada se proporciona al amplificador 1234 de control de voltaje (VGA) que amplifica la señal con una ganancia variable que se ajusta por una señal de control de ganancia. El amplificador 1234 también puede implementarse como un amplificador de ganancia fija, dependiendo de los requisitos del sistema, y esto también está dentro del alcance de la presente invención. La señal IF amplificada se proporciona a un demodulador 1250 que demodula la señal según el formato de modulación utilizado por el transmisor (no mostrado). Al procesador 1210 RF y al procesador 1248 RF/IF se hace referencia conjuntamente como un circuito de entrada.

Un diagrama de bloques de un demodulador 1250 de ejemplo utilizado para la demodulación de señales moduladas en cuadratura (por ejemplo, QPSK, OQPSK y QAM) se ilustra en la figura 4. En la realización de ejemplo, el demodulador 1250 está implementando como un demodulador de paso banda de submuestreo. La señal IF se proporciona a un conversor 1410 analógico-digital de sigma delta de paso banda (ACD de \Sigma\Delta) que cuantifica la señal a una alta frecuencia de muestreo determinada por la señal CLK. Un diseño de ejemplo de un ADC de \Sigma\Delta está descrito en detalle en la solicitud estadounidense Nº de serie 08/928.874 titulada "SIGMA-DELTA ANALOG-TO-DIGITAL CONVERTER", presentada el 12 de septiembre de 1997 y trasferida al cesionario de la presente invención. La utilización de un ADC de \Sigma\Delta en un receptor se da a conocer en la solicitud de patente estadounidense en tramitación junto con la presente Nº de serie 08/987.306 titulada "RECEIVER WITH SIGMA-DELTA ANALOG-TO-DIGITAL CONVERTER", presentada el 9 de diciembre de 1997, transferida al cesionario de la presente invención e incorporada a modo de referencia en el presente documento. La señal cuantificada se proporciona al filtro 1412 que filtra y diezma la señal. La señal filtrada se proporciona a los multiplicadores 1414a y 1414b que realizan una conversión descendente de la señal a banda base con las sinusoides en cuadratura y en fase del oscilador 1420 local (LO2) y el desplazador 1418 de fase, respectivamente. El desplazador 1418 de fase proporciona 90º de desplazamiento de fase para la sinusoidal en cuadratura. Las señales I y Q de banda base se proporcionan a los filtros 1416a y 1416b paso bajo, respectivamente, que filtran la señal para proporcionar los datos I y Q. Los datos de banda base en la figura 2 comprenden los datos I y Q en la figura 4. En la realización de ejemplo, el filtro 1412 y/o los filtros 1416 paso bajo también proporcionan un escalamiento de la señal para permitir al demodulador 1250 proporcionar datos de banda base a varias amplitudes. Pueden diseñarse otras implementaciones del demodulador 1250 para realizar la demodulación de la forma de onda modulada QPSK y están dentro del alcance de la presente invención.

Haciendo de nuevo referencia a la figura 2, el receptor 1200 comprende las funcionalidades básicas requeridas por la mayoría de receptores. Sin embargo, puede reordenarse la disposición del atenuador 1216, los LNA 1220a y 1220b, los filtros 1226 y 1232 paso banda y el mezclador 1230 para optimizar el rendimiento del receptor 1200 para aplicaciones específicas. Por ejemplo, el atenuador 1216 puede interponerse entre el LNA 1220a y el filtro 1226 paso banda para mejorar el rendimiento de cifra de ruido. Además, el filtro paso banda puede insertarse antes del LNA 1220a para extraer señales espurias indeseadas antes de la primera etapa de amplificador. Pueden considerarse las diferentes disposiciones de las funcionalidades mostradas en el presente documento y están dentro del alcance de la presente invención. Además, también pueden considerarse otras disposiciones de las funcionalidades mostradas en el presente documento en combinación con otras funcionalidades del receptor que son conocidas en la técnica y están dentro del alcance de la presente invención.

En la presente invención, el atenuador 1216, los conmutadores 1224a y 1224b y el demodulador 1250 están controlados por el circuito 1260 de control AGC de manera que la señal IF del amplificador 1234 está a la amplitud requerida. La función AGC se describe en detalle a continuación. En la realización de ejemplo, los LNA 1220a y 1220b son amplificadores de ganancia fija. Los LNA 1220a y 1220b y el mezclador 1230 están controlados por el circuito 1280 de control de polarización para ajustar la corriente de polarización CC y/o los voltajes de estos dispositivos activos de manera que el rendimiento de la linealidad requerida se consigue con un consumo mínimo de energía. El mecanismo de control de polarización de IIP3 variable se describe en detalle a continuación.

La arquitectura del receptor de la presente invención puede adaptarse para su utilización en varias aplicaciones, incluyendo aplicaciones de teléfono móvil y HDTV. En el teléfono móvil, el receptor 1200 puede adaptarse para su utilización en sistemas de comunicación CDMA que funcionan en la banda de sistemas de comunicación personal (PCS) o la banda celular.

En la figura 3 se muestra un diagrama de bloques de un receptor de ejemplo que soporta banda dual (PCS y celular) y modo dual (CDMA y AMPS). La banda PCS tiene un ancho de banda de 60 MHz y una frecuencia central de 1900 MHz. La banda celular tiene un ancho de banda de 25 MHz y una frecuencia central de 900 MHz. Cada banda requiere un filtro paso banda RF único. Por tanto, se utilizan dos procesadores RF para las dos bandas.

El receptor 1300 comprende muchos de los mismos componentes como los del receptor 1200 (véase la figura 2). La antena 1312, el duplexor 1314 y el atenuador 1316 son idénticos a la antena 1212, el duplexor 1214 y el atenuador 1216 en el receptor 1200. La señal atenuada del atenuador 1316 se proporciona a los procesadores 1310a y 1310b RF. El procesador 1310a RF está diseñado para funcionar en la banda celular y el procesador 1310b RF está diseñado para funcionar en la banda PCS. El procesador 1310a RF es idéntico al procesador 1210 RF en el receptor 1200. El procesador 1310a RF comprende dos etapas de los amplificadores 1320a y 1320b de bajo ruido (LNA) conectados en cascada con el filtro 1326 paso banda interpuesto entre las etapas. Cada LNA 1320 tiene una trayectoria de señal paralela que comprende el adaptador 1322 y el conmutador 1324. El procesador 1310b RF es similar al procesador 1310a RF excepto en que los LNA 1321a y 1321b y el filtro 1327 paso banda están diseñados para funcionar en la banda PCS. La salida de los procesadores 1310a y 1310b RF se proporciona a un multiplexor 1346 (MUX) que selecciona la señal deseada según una señal de control del controlador 1370 (no mostrado en la figura 3 por simplicidad). La señal RF del MUX 1346 se proporciona al procesador 1348 RF/IF que es idéntico al procesador 1248 RF/IF en la figura 2. La señal IF del procesador 1348 se proporciona al demodulador 1350 (DEMOD) que demodula la señal según el formato de modulación utilizado en el transmisor remoto (no mostrado). El demodulador 1350, el circuito 1360 de control AGC, el circuito 1380 de control de polarización y el circuito 1390 de medición de no linealidad en la figura 3 son idénticos al demodulador 1250, el circuito 1260 de control AGC, el circuito 1280 de control de polarización y circuito 1290 de medición de no linealidad en la figura 2, respectivamente.

El controlador 1370 se conecta al circuito 1360 de control AGC, al circuito 1380 de control de polarización y al MUX 1346 y controla el funcionamiento de estos circuitos. El controlador 1370 puede implementarse como un microprocesador, un microcontrolador o un procesador de señales digitales programado para realizar las funciones descritas en el presente documento. El controlador 1370 también comprende un elemento de almacenamiento de memoria para almacenar los modos de funcionamiento del receptor 1300 y las señales de control asociadas.

Haciendo referencia a la figura 2, un diseño de ejemplo del receptor 1200 especialmente adaptado para aplicaciones de teléfono móviles se da en detalle a continuación. En la realización de ejemplo, el atenuador 1216 tiene un margen de atenuación de 20 dB y proporciona una atenuación de 0,2 dB a -20 dB. El atenuador 1216 puede estar diseñado con un par de diodos o mediante transistores de efecto de campo (FET), cuyas implementaciones se conocen en la técnica. En la realización de ejemplo, los LNA 1220a y 1220b presentan ganancias fijas de 13 dB cada una. Los LNA 1220a y 1220b pueden ser amplificadores RF monolíticos disponibles inmediatamente o amplificadores diseñados utilizando componentes discretos. Un diseño discreto de ejemplo del LNA 1220 se da en detalle posteriormente. En la realización de ejemplo, los adaptadores 1222a y 1222b proporcionan 5 dB de atenuación y pueden implementarse con resistencias en la manera conocida en la técnica. En la realización de ejemplo, el filtro 1226 paso banda es un filtro onda acústica de superficie (SAW) que presenta un ancho de banda de 25 MHz, todo el ancho de banda de la banda celular, y se centra en aproximadamente 900 MHz.

En la realización de ejemplo, el filtro 1232 paso banda es también un filtro SAW que presenta un ancho de banda de 1,2288 MHz, el ancho de banda de un sistema CDMA, y se centra en aproximadamente 116,5 MHz. El mezclador 1230 es un mezclador activo que puede ser un mezclador disponible inmediatamente, tal como el Motorola MC13143 u otro mezclador activo que esté diseñado de la manera conocida en la técnica. El mezclador 1230 también puede implementarse con componentes pasivos, tales como un mezclador de diodos doble balanceado. El amplificador 1234 puede ser un amplificador monolítico o un amplificador diseñado con componentes discretos. En la realización de ejemplo, el amplificador 1234 está diseñado para proporcionar una ganancia de 40 dB.

En la realización de ejemplo, el intervalo de ganancia total del receptor 1200, excluyendo al demodulador 1250, es de +51dB a -5 dB. El margen de ganancia supone una pérdida de inserción de ejemplo de -3 dB para el filtro 1226 paso banda, una ganancia de +1 dB para el mezclador 1230 y una pérdida de inserción de -13 dB para el filtro 1232 paso banda. Para aplicaciones CDMA, se requiere normalmente un margen AGC de 80 dB para manejar adecuadamente la pérdida de trayectoria, las condiciones de desvanecimiento y emisiones perturbadoras. En la realización de ejemplo, el margen AGC proporcionado por el atenuador 1216, los LNA 1220a y 1220b y los adaptadores 1222a y 1222b es de 56 dB. En la realización de ejemplo, los 24 dB restantes del margen AGC se proporcionan por el demodulador 1250 y/o el amplificador 1234. Dentro del demodulador 1250 (véase la figura 4), el ADC 1410 cuantifica la forma de onda analógica y proporciona los valores digitalizados a los bloques de procesamiento de señales digitales posteriores. En la realización de ejemplo, la resolución requerida para el ADC 1410 es de cuatro bits. En la realización de ejemplo, seis bits adicionales de resolución proporcionan un margen para las emisiones perturbadoras todavía no filtradas. El ADC 1410 puede estar diseñado para proporcionar más de diez bits de resolución. Cada bit adicional por encima de diez puede utilizarse para proporcionar 6 dB de control de ganancia. Afortunadamente, a altos niveles de señales CDMA, los niveles de emisiones perturbadoras fuera de banda no pueden continuar siendo de +72 dB por encima de la señal CDMA. Por lo tanto, cuando la señal CDMA es intensa, las emisiones perturbadoras requieren menos de 6 bits de resolución por margen de emisión perturbadora. En la realización de ejemplo, la función AGC realizada en el demodulador 1250 está activa sólo cuando la señal CDMA es intensa, por ejemplo, en el extremo superior del margen de control CDMA. Así, los bits adicionales de resolución que se reservan inicialmente para el margen de emisiones perturbadoras se utilizan ahora para la función AGC como el resultado de los niveles de señales CDMA intensas. El diseño de un paso banda ADC de \Sigma\Delta de submuestreo que proporciona el rendimiento requerido para el receptor 1200 se da a conocer en la solicitud de patente estadounidense en tramitación junto con la presente Nº de serie 08/987.306 anteriormente mencionada.

II. Diseño del amplificador

En la figura 5A se muestra un diagrama esquemático de un diseño de LNA discreto de ejemplo. En el LNA 1220, la entrada RF se proporciona a un extremo de un condensador 1512 de acoplamiento a CA. El otro extremo del condensador 1512 se conecta a un extremo del condensador 1514 y del inductor 1516. El otro extremo del condensador 1514 se conecta a una toma de tierra analógica y el otro extremo del inductor 1516 se conecta a un extremo de las resistencias 1518 y 1520 y a la base del transistor 1540. El otro extremo de la resistencia 1518 se conecta al suministro de potencia Vcc y el otro extremo de la resistencia 1520 se conecta a una toma de tierra analógica. El condensador 1522 de derivación se conecta al Vcc y a una toma de tierra analógica. En la realización de ejemplo, el transistor 1540 es un transistor RF de bajo ruido, tal como el Siemens BFP420, que se utiliza comúnmente en la técnica. El emisor del transistor 1540 se conecta a un extremo del inductor 1542. El otro extremo del inductor 1542 se conecta a la fuente 1580 de corriente que también se conecta a una toma de tierra analógica. El colector del transistor 1540 se conecta a un extremo del inductor 1532, de la resistencia 1534 y del condensador 1536. El otro extremo del inductor 1532 y de la resistencia 1534 se conecta al Vcc. El otro extremo del condensador 1536 comprende la salida RF.

En el LNA 1220, los condensadores 1512 y 1536 proporcionan acoplamiento a CA de las señales de entrada y salida RF, respectivamente. El condensador 1514 y el inductor 1516 proporcionan adaptación de ruido. Los inductores 1516 y 1532 también proporcionan adaptación de la entrada y salida LNA, respectivamente. El inductor 1532 también proporciona una trayectoria de CC para la corriente de polarización del transistor 1540. El inductor 1542 proporciona degeneración de la impedancia del emisor para mejorar la linealidad. Las resistencias 1518 y 1520 establecen el voltaje de polarización de CC en la base del transistor 1540. La resistencia 1534 determina la ganancia del LNA 1220 y la impedancia de salida. La fuente 1580 de corriente controla la corriente de polarización del transistor 1540 que determina el IIP3 del LNA 1220.

En la figura 5B se muestra un diagrama esquemático de una fuente 1580 de corriente de ejemplo. Las fuentes de los MOSFET 1582 y 1584 de canal n están conectadas a una toma de tierra analógica. El drenador del MOSFET 1584 está conectado a un extremo de la resistencia 1586. El otro extremo de la resistencia 1586 se conecta al drenador del MOSFET 1582 y comprende la salida de la fuente 1580 de corriente. El condensador 1588 de derivación se conecta a través de la salida de la fuente 1580 de corriente y la toma de tierra analógica. La puerta del MOSFET 1582 está conectada al Vpolarización1 y la puerta del MOSFET 1584 está conectada al Vpolarización2.

Los MOSFET 1582 y 1584 proporcionan la corriente Icc de polarización de colector para el transistor 1540 que, a su vez, determina el punto de funcionamiento IIP3 del LNA 1220. Las puertas de los MOSFET 1582 y 1584 están conectadas a voltajes de control Vpolarización1 y Vpolarización2, respectivamente. Cuando el Vpolarización1 es bajo (por ejemplo 0V), el MOSFET 1582 se apaga y no proporciona corriente Icc de polarización de colector para el transistor 1540. Cuando el Vpolarización1 es alto (por ejemplo, acercándose a Vcc), el MOSFET 1582 se enciende y proporciona la corriente de polarización de colector máxima para el transistor 1540. Por tanto, el Vpolarización1 determina la cantidad de corriente Icc de polarización de colector proporcionada por el MOSFET 1582. De manera similar, el Vpolarización2 determina la cantidad de corriente de polarización de colector proporcionada por el MOSFET 1584. Sin embargo, el voltaje en la base del transistor 1540 y el valor de la resistencia 1586 limitan la corriente de polarización de colector máxima proporcionada por el MOSFET 1584.

La figura 6A ilustra el rendimiento de IIP3 del LNA 1220 con respecto a la corriente Icc de polarización de colector. Obsérvese que el IIP3 aumenta aproximadamente 6 dB por aumento de octava (o duplicación) en la corriente de polarización de colector. En la figura 6B se ilustra la corriente de polarización de colector del transistor 1540, la ganancia del LNA 1220 y el IIP3 del LNA 1220 con respecto al Vpolarización1 de voltaje de control. Obsérvese que la ganancia es aproximadamente constante (por ejemplo, variación de ganancia de aproximadamente 1dB para todos los voltajes Vpolarización1). Obsérvese también que el IIP3 varía de manera similar con la corriente Icc de polarización de colector. Por tanto, puede disminuirse la corriente de polarización de colector, si no se requiere un IIP3 alto, con un efecto mínimo en la ganancia del LNA 1220.

Las figuras 5A y 5B ilustran un diseño de ejemplo del LNA 1220 y la fuente 1580 de corriente, respectivamente. El LNA 1220 puede diseñarse utilizando otras topologías para proporcionar el rendimiento necesario (por ejemplo, ganancia superior, cifra de ruido mejorada, mejor adaptación). El LNA 1220 puede diseñarse con otros dispositivos activos, tales como transistores de unión bipolar (BJT), transistores de heterounión bipolar (HBT), transistor de efecto de campo semiconductor de óxido metálico (MOSFET), transistor de efecto de campo de arseniuro de galio (GaAsFET) u otros dispositivos activos. El LNA 1220 también puede implementarse como un amplificador monolítico de la manera conocida en la técnica. De forma similar, la fuente 1580 de corriente puede diseñarse e implementarse de otras maneras conocidas en la técnica. Las diversas implementaciones del LNA 1220 y la fuente 1580 de corriente están dentro del alcance de la presente invención.

III. Control de polarización de IIP3 variable

Como se describió anteriormente, los productos de intermodulación en banda pueden crearse mediante señales espurias que pasan a través de dispositivos no lineales. Una aplicación que tiene un requisito exigente de linealidad es un sistema de comunicación CDMA que está ubicado junto con otros sistemas de teléfono celulares, tal como el sistema telefónico móvil avanzado (AMPS). Los otros sistemas telefónicos celulares pueden transmitir señales espurias (o emisiones perturbadoras) a alta potencia cerca de la banda de funcionamiento del sistema CDMA, necesitando por lo tanto un alto rendimiento de IIP3 en el receptor CDMA.

El requisito de rechazo de señales espurias para un sistema CDMA está definido por dos especificaciones, una prueba de dos tonos y una prueba de tono único, en la norma "TIA/EIA/IS-98-A Intermodulation Spurious Response Attenuation", en lo sucesivo norma IS-98-A. La prueba de dos tonos se ilustra en la figura 7A. Los dos tonos están ubicados en f_{1} = +900 KHz y f_{2} = +1700 KHz de la frecuencia central de la forma de onda CDMA. Los dos tonos son iguales en amplitud y 58 dB superiores a la amplitud de la señal CDMA. Esta prueba simula una señal modulada FM que está transmitiéndose sobre el canal adyacente, tal como la señal de un sistema AMPS. La señal modulada FM contiene la mayor parte de la potencia en la portadora mientras que la potencia en la forma de onda CDMA se propaga a través del ancho de banda de 1,2288 MHz. La señal CDMA es más inmune a la condición del canal y se mantiene a un nivel de potencia bajo mediante un bucle de control de potencia. De hecho, la señal CDMA se mantiene al nivel de potencia mínimo necesario para un nivel requerido de rendimiento para reducir la capacidad de aumento e interferencia.

La figura 7B ilustra la prueba de tono único. El tono único está ubicado en f_{1} = +900 KHz de la frecuencia central de la forma de onda CDMA y presenta una amplitud de +72 dBc superior a la amplitud de la señal CDMA.

Según la norma IS-98-A, la linealidad del receptor está especificada en el nivel de potencia de entrada CDMA de -101 dBm, -90 dBm y -79 dBm. Para la prueba de dos tonos, las emisiones perturbadoras están a -43 dBm, -32 dBm y -21 dBm (+58 dBc), y la señal equivalente en banda de los productos de intermodulación están a -104 dBm, -93 dBm y -82 dBm, para el nivel de potencia de entrada de -101 dBm, -90 dBm y -79 dBm, respectivamente.

Tal como se ilustra en la figura 7A, los tonos espurios (o emisiones perturbadoras) a f_{1} = +900 KHz y f_{2} = +1700 KHz dan lugar a productos de intermodulación de tercer orden a (2f_{1}-f_{2}) = +100 KHz y (2f_{2}-f_{1}) = +2500 KHz. El producto a +2500 KHz puede filtrarse fácilmente mediante los filtros 1226 y 1232 paso banda posteriores (véase la figura 2). Sin embargo, el producto a +100 KHz está en la forma de onda CDMA y degrada la señal CDMA.

Para minimizar la degradación en el rendimiento del receptor 1200, el IIP3 de los dispositivos activos dentro del receptor 1200 se ajusta según la cantidad de no linealidad en la señal recibida. El receptor 1200 está diseñado para cumplir con la especificación de intermodulación de dos tonos. Sin embargo, en la práctica, las emisiones perturbadoras están presentes durante sólo una fracción del tiempo de funcionamiento del receptor 1200. Además, la amplitud de las emisiones perturbadoras raramente alcanzará el nivel de +58 dB como se especificó. Por lo tanto, diseñar para las emisiones perturbadoras más adversas y hacer funcionar el receptor 1200 en el modo de IIP3 alto en anticipación de las emisiones perturbadoras más adversas es una pérdida de potencia de las baterías.

En la presente invención, el IIP3 de los dispositivos activos, en particular el LNA 1220b y el mezclador 1230, están ajustados según la no linealidad medida en la señal de salida del receptor 1200. En la realización de ejemplo, se mide la no linealidad por el procedimiento de pendiente RSSI. La medición de la pendiente RSSI se describe en detalle en la patente estadounidense Nº 5.107.225 titulada "HIGH DYNAMIC RANGE CLOSED LOOP AUTOMATIC GAIN CONTROL CIRCUIT," publicada el 21 de abril de 1992, transferida al cesionario de la presente invención e incorporada por referencia en el presente documento. Haciendo referencia a la figura 2, el filtro 1232 paso banda tiene un ancho de banda de 1,2288 MHz y suprime la mayoría de las emisiones perturbadoras y productos de intermodulación fuera de banda. Los productos de intermodulación que están en banda no pueden suprimirse y añadirse a la forma de onda CDMA. La señal IF del amplificador 1234 se proporciona al demodulador 1250 que procesa la señal IF y proporciona los datos de banda base digitalizados que comprenden los datos I y Q. Los datos de banda base se proporcionan al circuito 1290 de medición de no linealidad. En la realización de ejemplo, el circuito 1290 de medición de no linealidad calcula la potencia de la señal según la siguiente ecuación:

5

en la que P es la potencia de las señales de banda base, e I y Q son la amplitud de la señales I y Q, respectivamente. La medición de potencia se proporciona al circuito 1280 de control de polarización.

La medición de potencia contiene la potencia de las señales deseadas I y Q de banda base así como la potencia de los productos de intermodulación. Como se describió anteriormente, para la no linealidad de segundo orden, los productos de intermodulación aumentan dos dB para cada aumento de dB en el nivel de señal de entrada. Para la no linealidad de tercer orden, los productos de intermodulación aumentan tres dB para cada aumento de dB en el nivel de señal de entrada. Por tanto, puede estimarse la cantidad de intermodulación mediante la medición de la pendiente RSSI que se define como el cambio del nivel de la señal de salida con respecto al cambio en el nivel de la señal de entrada. El cambio en el nivel de la señal de entrada puede establecerse en un aumento predeterminado (por ejemplo de 0,5 dB). Para el receptor 1200 que funciona en el intervalo lineal, el aumento de 0,5 dB en el nivel de la señal de entrada se corresponde con un aumento de 0,5 dB en el nivel de la señal de salida y una pendiente RSSI de 1,0. Sin embargo, como uno o más dispositivos activos pasan a la región de funcionamiento no lineal, la pendiente RSSI aumenta. Una pendiente RSSI superior se corresponde con un nivel mayor de no linealidad. Una pendiente RSSI de 3,0 se corresponde con el receptor 1200 que funciona en compresión total (por ejemplo, no aumento en el nivel deseado de la señal de
salida cuando la entrada se aumenta) y estando dominada la salida por productos de intermodulación de tercer orden.

En la presente invención, la pendiente RSSI puede compararse con un umbral RSSI predeterminado. Si la pendiente RSSI excede el umbral, el IIP3 del dispositivo activo apropiado se aumenta. Como alternativa, si la pendiente RSSI está por debajo del umbral RSSI, el IIP3 se disminuye. El umbral RSSI puede ajustarse durante el funcionamiento del receptor 1200 basándose en el rendimiento de la tasa de errores de tramas (FER) o la tasa de errores de bits (BER) requerida. Un umbral RSSI superior permite un nivel superior de productos de intermodulación antes de aumentar el IIP3, minimizando de ese modo el consumo de energía en el gasto de rendimiento BER o FER. El umbral RSSI también puede ajustarse mediante un bucle de control que establece el umbral para un nivel requerido de rendimiento (por ejemplo, del 1% de FER). En la realización de ejemplo, la pendiente RSSI se selecciona para ser de 1,2. Sin embargo, la utilización de otros umbrales RSSI están dentro del alcance de la presente invención.

En la presente invención, no es crítico medir la amplitud las emisiones perturbadoras directamente. Es más importante medir el efecto no deseado de las emisiones perturbadoras, en términos de un nivel superior de productos de intermodulación, en la señal deseada. La pendiente RSSI es un procedimiento para medir el nivel de no linealidad. El nivel de no linealidad también puede medirse calculando el cambio en la relación energía por chip a ruido (Ec/Io) de la señal de salida para un cambio incremental en la amplitud de la señal de entrada. Los productos de intermodulación aumentan en un factor de tres a uno cuando el receptor 1200 está en compresión y la señal de salida está dominada por productos de intermodulación de tercer orden. Como con el procedimiento de pendiente RSSI, puede estimarse el nivel de no linealidad mediante el cambio en Ec/Io con respecto al cambio en el nivel de la señal de entrada. Pueden considerarse otros procedimientos para medir el nivel de no linealidad y están dentro del alcance de la presente invención.

En la realización de ejemplo, para maximizar el rendimiento, el IIP3 de los dispositivos activos está ajustado según la cantidad de no linealidad (por ejemplo, a través de la medición de la pendiente RSSI) experimentada por cada dispositivo activo. Los LNA 1220a y 1220b proporciona una ganancia fija. Así, el mezclador 1230 experimenta el mayor nivel de señal, el LNA 1220b experimenta el siguiente mayor nivel de la señal y el LNA 1220a experimenta el menor nivel de la señal (esto supone que la ganancia del LNA 1220a es mayor que la pérdida de inserción del filtro 1226 paso banda). Con estas suposiciones, se aumenta el punto de funcionamiento IIP3 del mezclador 1230 en primer lugar si se detecta una emisión perturbadora (por ejemplo, a través de la medición de la pendiente RSSI alta). Una vez que el IIP3 del mezclador 1230 está totalmente ajustado (por ejemplo, al punto de funcionamiento IIP3 más alto), el IIP3 del LNA 1220b se aumenta. Finalmente, una vez que el IIP3 del LNA 1220b está totalmente ajustado, el IIP3 del LNA 1220a puede aumentarse. En la realización de ejemplo, el LNA 1220a se mantiene en un punto de funcionamiento IIP3 predeterminado para optimizar el rendimiento del receptor 1200. En la manera complementaria, el IIP3 del LNA 1220b se disminuye primero si no se detecta ninguna emisión perturbadora. Una vez que el IIP3 del LNA 1220b está totalmente ajustado (por ejemplo al punto de funcionamiento IIP3 más bajo), el IIP3 del mezclador 1230 se disminuye.

El IIP3 del LNA 1220b y el mezclador 1230 pueden ajustarse de manera continua (por ejemplo proporcionando voltajes de control Vpolarización1 y Vpolarización2 continuos) o en etapas discretas. La presente invención está dirigida a la utilización de etapas discretas, continuas u otros procedimientos para controlar el IIP3 de los dispositivos activos.

La orden de ajuste de IIP3 anteriormente descrita supone que el IIP3 es la única consideración. Sin embargo, diferentes aplicaciones pueden experimentar diferentes condiciones de entrada y presentar diferentes requisitos de rendimiento. La orden de ajuste de IIP3 puede reorganizarse para cumplir con estos requisitos. Además, puede invertirse el ajuste de IIP3 desde la dirección descrita anteriormente (por ejemplo, disminuyendo el IIP3 para aumentar el nivel de la señal de entrada) para optimizar el rendimiento del receptor 1200 para una condición de funcionamiento particular. Una orden diferente de ajuste de IIP3 y una dirección diferente de ajuste de IIP3 están dentro del alcance de la presente invención.

IV. Control de ganancia

La mayoría de los receptores están diseñados para alojar un amplio margen de niveles de señal de entrada. Para receptores CDMA, el margen AGC requerido es nominalmente de 80 dB. En la realización de ejemplo de la presente invención (véase la figura 2), el margen AGC se proporciona por el atenuador 1216, los LNA 1220a y 1220b, los adaptadores 1222a y 1222b, el demodulador 1250 y posiblemente el amplificador 1234.En la realización de ejemplo, el atenuador 1216 proporciona un margen AGC de 20 dB, los adaptadores 1222a y 1222b proporcionan cada uno un margen AGC de 5 dB, los LNA 1220a y el 1220b proporcionan cada uno un margen AGC de 13 dB, y el amplificador 1234 y/o el demodulador 1250 proporcionan un margen AGC de 24 dB. El margen AGC de uno o más de estos componentes puede ajustarse y están dentro del alcance de la presente invención. Además, el amplificador 1234 puede estar diseñado para proporcionar un margen AGC para complementar aquellos de otros componentes. Por ejemplo, el margen AGC de los adaptadores 1222 puede reducirse a 2 dB cada uno y el amplificador 1234 puede estar diseñado con 6 dB de margen AGC.

En la realización de ejemplo, el demodulador 1250 proporciona los primeros 2 dB de margen AGC. El demodulador 1250 comprende un ADC 1410 de \Sigma\Delta de submuestreo de paso banda que proporciona bits adicionales de resolución que pueden utilizarse para el control AGC. El atenuador 1216 y/o el amplificador 1234 proporcionan los siguientes 20 dB del margen AGC. Los LNA 1220a y el adaptador 1222a proporcionan los siguientes 18 dB del margen AGC. Los LNA 1220b y el adaptador 1222b proporcionan los siguientes 18 dB del margen. Y el amplificador 1234 y/o el demodulador 1250 proporcionan los 22 dB restantes del margen AGC.

En la figura 8A se ilustra un diagrama de ejemplo que ilustra la operación de control AGC del receptor 1200 de la presente invención para subir la potencia de la señal de entrada CDMA. En este ejemplo, el amplificador 1234 está implementado como un amplificador de ganancia fija por simplicidad. El nivel de potencia de entrada CDMA puede variar desde -104 dBm hasta -24 dBm. Desde -104 dBm hasta -102 dBm, los LNA 1220a y 1220b están encendidos, los conmutadores 1224a y 1224b están desconectados, y el demodulador 1250 proporciona el AGC. Desde -102 dBm hasta -85 dBm el atenuador 1216 proporciona el AGC. Desde -84 dBm hasta -62 dBm, el LNA 1220a está apagado, el conmutador 1224a está conectado, el LNA 1220b permanece encendido, el conmutador 1224b permanece apagado, y el atenuador 1216 proporciona el AGC. Desde -63 dBm hasta -46 dBm, los LNA 1220a y 1220b están apagados, los conmutadores1224 y 1224b están conectados y el atenuador 1216 proporciona el AGC. Finalmente, por encima de -46 dBm, el atenuador 1216 está totalmente atenuado, el nivel de la señal IF en el modulador 1250 aumenta dB a dB con el nivel de señal RF de entrada, y el demodulador 1250 proporciona el AGC después del ADC 1410.

La figura 8B ilustra un diagrama de ejemplo que ilustra la operación de control AGC del receptor 1200 para disminuir la potencia de la señal CDMA. De nuevo, el amplificador 1234 está implementado en este ejemplo como un amplificador de ganancia fija por simplicidad. Desde -24 dBm hasta -46 dBm, los LNA 1220a y 1220b están apagados, los conmutadores 1224a y 1224b están conectados, y el demodulador 1250 proporciona el AGC después del ACD 1410. Desde -46 dBm hasta -66 dBm, el atenuador 1216 proporciona el AGC. Desde -66 dBm hasta -69 dBm, el atenuador 1216 está en el estado de atenuación mínima y el demodulador 1250 proporciona el AGC. A -70 dBm, el LNA 1220b se enciende y el conmutador 1224b se desconecta. Desde -70 dBm hasta -84 dBm, el atenuador proporciona el AGC. Desde -84 dBm hasta -90 dBm, el demodulador 1250 proporciona el AGC. A -91 dBm, el LNA 1220a se enciende y el conmutador 1224a se desconecta. Desde -91 dBm hasta -102 dBm, el atenuador 1216 proporciona el AGC. Y desde -102 dBm hasta -104 dBm, el demodulador 1250 proporciona el AGC.

Las figuras 8A y 8B ilustran los niveles de la señal RF de entrada en los que los LNA 1220a y 1220b están encendidos y apagados. El LNA 1220a se apaga cuando el nivel de la señal de entrada excede -85 dBm (véase la figura 8A) pero no se enciende de nuevo hasta que el nivel de la señal disminuya pasados los -91 dBm. Los 6dB de histéresis impiden al LNA 1220a bascular entre los estados encendido y apagado. El LNA 1220b también está dotado de 6 dB de histéresis por la misma razón. Pueden utilizarse diferentes cantidades de histéresis para optimizar el rendimiento del sistema y están dentro del alcance de la presente invención.

Lo tratado anteriormente ilustra una implementación de ejemplo del control AGC requerido. El control AGC también puede implementarse con amplificadores AGC que presentan ganancias ajustables. Además, la disposición del atenuador 1216 y los LNA 1220a y 1220b como se ilustra en la figura 2 es sólo una implementación que satisface la especificación CDMA. Otras implementaciones de las funcionalidades AGC que utilizan los elementos descritos en el presente documento, y otras implementaciones que utilizan estos elementos en combinación con otros elementos o circuitos que se conocen en la técnica, están dentro del alcance de la presente invención.

V. Configuración del receptor según la no linealidad medida

En la primera realización de la presente invención, el IIP3 de los dispositivos activos se configura según el nivel medido de no linealidad producida por el receptor 1200. El nivel de no linealidad puede estimarse por la pendiente RSSI o por la medición de Ec/Io. La figura 9 ilustra el cronograma de una implementación de la medición de pendiente RSSI de ejemplo. En la realización de ejemplo, el nivel de la señal RF de entrada se cambia variando la atenuación del atenuador 1216 en pulsos estrechos. Se hace referencia a cada pulso como una "ondulación". La pendiente RSSI se mide por cada pulso y se hace la media de las mediciones sobre un periodo T predeterminado para mejorar la precisión de la medición de la pendiente RSSI. Al final del periodo T, la pendiente RSSI medida se compara con el umbral RSSI y el resultado se utiliza para ajustar el IIP3 de los dispositivos activos de la manera descrita anteriormente.

Como se muestra en la figura 9, la medición de la pendiente RSSI en T_{0} es menor que el umbral RSSI, indicando que el receptor 1200 está funcionando dentro del límite lineal. Así, el IIP3 del LNA 1220b se disminuye para conservar el consumo de energía. De manera similar, al final de los periodos T_{1}, T_{2} y T_{3}, la pendiente RSSI medida es menor que el umbral RSSI y el IIP3 del LNA 1220b continúa disminuyéndose. Al final del periodo T_{4}, la pendiente RSSI medida es todavía menor que el umbral RSSI y el IIP3 del mezclador 1230 se disminuye ya que el IIP3 del LNA 1220b se ha ajustado totalmente al punto de funcionamiento IIP3 mínimo. Al final del periodo T_{5}, la pendiente RSSI medida es mayor que el umbral RSSI, indicando que los productos de intermodulación han aumentado a un nivel inaceptable. El IIP3 del mezclador 1230 se aumenta para mejorar la linealidad en respuesta al mismo.

En la realización de ejemplo, cada pulso es de 200 \mus de duración, el periodo T es de 5 ms, y el número de pulsos dentro de un periodo T es nueve. Utilizando estos valores, el factor de trabajo es del 36 por ciento. En la realización preferida, el factor de trabajo de los pulsos debería ser suficientemente bajo de tal modo que el Ec/Io de la señal deseada se degrade mínimamente por la perturbación periódica en la amplitud de la señal. El ancho de los pulsos se selecciona para que sean cortos de duración para minimizar la alteración al circuito 1280 de control AGC. Normalmente, el bucle de control AGC es lento y no puede seguir los cambios en el nivel de la señal provocados por los pulsos de atenuación corta. Esto es particularmente importante ya que el cambio en la amplitud de la señal de salida debería reflejar de manera precisa los cambios en la amplitud de la señal de entrada y los productos de intermodulación, y no los cambios provocados por el circuito 1280 de control AGC. Sin embargo, un ancho de pulso corto da como resultado una medición menos precisa de la potencia de la señal de salida. La presente invención está dirigida a la utilización de pulsos de varios anchos y diversos factores de trabajo para las funciones descritas en el presente documento.

La amplitud de la perturbación en el nivel de la señal RF de entrada se selecciona para que sea pequeña para minimizar la degradación en la señal de salida y para minimizar el efecto sobre el IIP3 de todo el receptor 1200. En la realización de ejemplo, la etapa de atenuación para la medición de la pendiente RSSI es de 0,5 dB. Pueden utilizarse otros valores para la etapa de atenuación y están dentro del alcance de la presente invención.

En la realización de ejemplo, el umbral RSSI se selecciona para que sea de 1,2. La utilización de un umbral RSSI puede dar como resultado bascular el punto de funcionamiento IIP3 entre los periodos T sucesivos. Para impedir esto, pueden utilizarse dos umbrales RSSI para proporcionar histéresis. El IIP3 no se aumenta a no ser que la pendiente RSSI medida exceda el primer umbral RSSI y el IIP3 no se disminuye a no ser que la pendiente RSSI medida esté por debajo del segundo umbral RSSI. La utilización de un único umbral o múltiples umbrales está dentro del alcance de la presente invención.

La figura 10A muestra un diagrama que ilustra la operación de control de polarización de IIP3 del receptor 1200 de la presente invención para subir el nivel de potencia RF de entrada. La señal RF de entrada comprende una señal CDMA y emisiones perturbadoras de dos tonos que están +58 dBc por encima de la señal CDMA. Cuando la potencia de la señal CDMA está entre -104 dBm y -101 dBm, el IIP3 del mezclador 1320 se establece a +10 dBm y el IIP3 de los LNA 1220a y 1220b se establecen a 0 dBm. Cuando la señal CDMA aumenta pasados los -101 dBm, la pendiente RSSI medida excede el umbral RSSI, y el IIP3 del mezclador 1230 se aumenta a +15 dBm para minimizar el nivel de no linealidad. El atenuador 1216 proporciona atenuación de la señal RF de entrada entre -104 dBm y -84 dBm. A -84 dBm, el LNA 1220a se deriva y el atenuador 1216 se reinicia a su estado de baja atenuación. La figura 10B muestra un diagrama que ilustra la operación de control de polarización de IIP3 del receptor 1200 para disminuir el nivel de potencia RF de entrada. De nuevo, la señal RF de entrada comprende una señal CDMA y dos emisiones perturbadoras de dos tonos que están +58 dBc por encima de la señal CDMA. Inicialmente, cuando la potencia de la señal de entrada CDMA está a -60 dBm, los LNA 1220a y 1220b se derivan. Cuando la potencia de la señal CDMA disminuye a -70 dBm, el LNA 1220b se enciende para proporcionar la ganancia necesaria. A aproximadamente -76 dBm, -80 dBm, -84 dBm y -88 dBm, el IIP3 del LNA 1220b se disminuye para minimizar el consumo de energía. A -90 dBm, el atenuador 1216 alcanza su margen de atenuación superior y el LNA 1220a se apaga. A -100 dBm, el IIP3 del mezclador 1230 se disminuye para conservar la potencia ya que el nivel de la señal RF de entrada es pequeña.

Como se trató anteriormente, el nivel de la potencia RF de entrada en el que el IIP3 del mezclador 1230 y los LNA 1220a y 1220b se ajustan está determinado por la pendiente RSSI medida. La medición de la pendiente RSSI puede no dar como resultado puntos de conmutación de polarización de IIP3 espaciados linealmente como se muestra en las figuras 10A y 10B. Además, los puntos de conmutación sucesivos pueden sustituirse con control de polarización ajustable de manera continua.

VI. Configuración del receptor según el modo de funcionamiento

En la segunda realización de la presente invención, el IIP3 de los dispositivos activos se configuran según el modo de funcionamiento del receptor. Como se expuso anteriormente, el receptor 1300 (véase la figura 3) puede utilizarse en un teléfono móvil que se requiere que funcione en o bien banda celular o bien PCS. Cada banda puede soportar o bien plataformas digitales y/o analógicas. Cada plataforma puede comprender adicionalmente una variedad de modos de funcionamiento. Los diversos modos de funcionamiento se utilizan para mejorar el rendimiento y conservar la energía de las baterías. Por ejemplo, se utilizan diferentes modos de funcionamiento para soportar las siguientes características de un teléfono móvil: (1) radiomensajería en modo ranurado para tiempos de espera más largos, (2) etapa de ganancia para mejora del margen dinámico, (3) salida del transmisor de eliminación selectiva para tiempo de conversación más largo (4) selección de banda de frecuencia para teléfonos de banda dual (PCS y celular), (5) basculación de múltiple acceso entre sistemas (CDMA, AMPS, GSM, etc.) y (6) medios para el control de polarización de circuito en la presencia de emisiones perturbadoras.

Los modos de funcionamiento del teléfono móvil pueden presentar diferentes requisitos de rendimiento. En la realización de ejemplo, cada modo de funcionamiento se asigna a un único identificador que comprende N bits de modo. Los bits de modo definen características particulares del modo de funcionamiento. Por ejemplo, un bit de modo puede utilizarse para seleccionar entre la banda celular y el PCS y otro bit de modo puede utilizarse para seleccionar entre modo analógico (FM) o digital (CDMA). Los N bits de modo se proporcionan a un sistema de circuitos lógico dentro del controlador 1370 que descodifica los N bits de modo en un bus de control que comprende hasta 2^{N} bits de control. El bus de control se encamina a circuitos dentro del receptor 1300 que requieren control. Por ejemplo, el bus de control puede dirigir lo siguiente: (1) establecer el IIP3 del mezclador en el procesador 1348 RF/IF y los LNA en los procesadores 1310a y 1310b, (2) establecer la ganancia del receptor 1300, (3) establecer los voltajes y/o corriente de polarización CC a otro sistemas de circuitos RF e IF en el receptor 1300, (4) seleccionar la banda de señal deseada, y (5) configurar los osciladores a las frecuencias apropiadas.

Las tablas 1 y 2 ilustran una implementación de ejemplo del control de IIP3 para el receptor 1300 basándose en el modo de funcionamiento. El receptor 1300 soporta banda dual (PCS y celular) y modo dual (CDMA y FM). En la realización de ejemplo, la banda PCS sólo soporta transmisión CDMA mientras que la banda celular soporta tanto transmisiones CDMA como FM (la transmisión FM puede ser a partir del sistema AMPS). En la realización de ejemplo, se utilizan 4 bits de modo. Los cuatro bits de modo son SELECCIONAR_BANDA, DESOCUPADO/, FM/ y MARGEN_LNA. El bit SELECCIONAR_BANDA determina la banda de funcionamiento y se define como 1 = PCS y 0 = celular. El bit DESOCUPADO/ configura al receptor en el modo desocupado (por ejemplo, funcionando a IIP3 más bajo) mientras que el teléfono móvil está inactivo. El bit FM/ (0 = FM) configura al receptor 1300 para procesar la señal FM. Y el bit MARGEN_LNA (1 = derivación) establece la ganancia del receptor 1300. Cuando el bit MARGEN_LNA se establece alto, designando el modo de derivación, el Vpolarización1 y Vpolarización2 del primer LNA 1320a ó 1321a se establecen bajos, y el LNA se apaga.

Cuando SELECCIONAR_BANDA se establece a 0 (banda celular), el receptor 1300 funciona un uno de los modos de funcionamiento celular enumerados en la tabla 1. La tabla 1 sólo enumera el punto de funcionamiento IIP3 de los LNA 1320a y 1320b. Puede generarse una tabla similar para el punto de funcionamiento IIP3 del mezclador activo en el procesador 1348 RF/IF. Mientras que se esté en el modo celular, la corriente de polarización CC para los LNA 1321a y 1321b está apagada para conservar la energía de las baterías.

TABLA 1 Control de receptor para modos de funcionamiento celulares

6

\vskip1.000000\baselineskip

Cuando SELECCIONAR_BANDA se establece a 1 (banda PCS), el teléfono funciona en uno de los modos de funcionamiento PCS enumerados en la tabla 2. Mientras que se esté en el modo PCS, la corriente de polarización de los LNA 1320 y 1320b está apagada para conservar la energía de las baterías.

\vskip1.000000\baselineskip

TABLA 2 Control del receptor para modos de funcionamiento PCS

7

\vskip1.000000\baselineskip

Las tablas 1 y 2 enumeran los puntos de funcionamiento IIP3 de los LNA utilizados para minimizar el consumo de energía mientras mantienen el rendimiento requerido. Pueden generarse tablas adicionales para otros circuitos que requieran control. Por ejemplo, puede generarse una tabla que configure el AGC al margen de funcionamiento apropiado basándose en el nivel esperado de la señal de entrada para el modo de funcionamiento deseado. Pueden generarse otras tablas para establecer los voltajes o corriente de polarización CC que requieren varios circuitos en el receptor 1300.

VII. Configuración del receptor según el nivel de la señal recibida

En la tercera realización de la presente invención, el IIP3 de los dispositivos activos se establece según la amplitud medida de la señal en varias etapas de procesamiento de la señal en el receptor. Haciendo referencia a la figura 2, los detectores de potencia pueden estar conectados a la salida de los componentes seleccionados para medir el nivel de potencia de la señal. En la primera realización de este esquema de configuración del receptor, los detectores de potencia pueden estar conectados a la salida del LNA 1220a y 1220b y el mezclador 1230 para medir la potencia de la señal RF de estos componentes. Las mediciones de potencia se proporcionan entonces al circuito 1280 de control de polarización que utiliza la información para ajustar el punto de funcionamiento IIP3 de cualquier componente que funciona pasado un nivel predeterminado de no linealidad. En la segunda realización de este esquema de configuración del receptor, los detectores de potencia pueden estar conectados a la salida del mezclador 1230 y del demodulador 1250 para medir la potencia de la señal RF y señal de banda base, respectivamente, de estos componentes. Las mediciones de potencia también se proporcionan al circuito 1280 de control de polarización. La diferencia de potencia entre estas dos mediciones representa la potencia de las señales fuera de banda, que puede utilizarse para inferir el rendimiento IIP3 requerido. El circuito 1280 de control de polarización ajusta el punto de funcionamiento de los componentes de la manera descrita anteriormente para mantener el nivel requerido de rendimiento. El detector de potencia puede implementarse de cualquier manera conocida en la técnica, tal como un detector de diodos seguido por un filtro paso bajo.

VIII. Configuración del ACD de \Sigma\Delta según el margen dinámico requerido

Como se dio a conocer en la solicitud estadounidense en tramitación junto con la presente con Nº de serie 08/987.306, el ADC de \Sigma\Delta en el receptor de la presente invención puede diseñarse para proporcionar el margen dinámico requerido mientras minimiza el consumo de energía. El consumo de energía es especialmente importante en sistemas de comunicación CDMA debido a la naturaleza portátil del teléfono móvil. El ADC de \Sigma\Delta puede diseñarse para minimizar el consumo de energía proporcionando secciones del ADC de \Sigma\Delta que se deshabilitan cuando no se requiere un margen dinámico alto. El ADC de \Sigma\Delta también puede diseñarse con una corriente de polarización ajustable que pueda variarse basándose en la amplitud de la señal en el ADC de \Sigma\Delta y el rendimiento requerido. El voltaje de referencia del ADC de \Sigma\Delta también puede ajustarse más bajo cuando se requiera menos margen dinámico para minimizar el consumo de energía. Finalmente, la frecuencia de muestreo del ADC de \Sigma\Delta puede también bajarse cuando no se requiera margen dinámico alto para minimizar adicionalmente el consumo de energía. Las características descritas anteriormente pueden combinarse, según sea conveniente, para proporcionar el nivel requerido de rendimiento mientras se maximiza el ahorro de energía.

En el sistema de comunicación CDMA de ejemplo, el receptor está diseñado para funcionar bajo varias condiciones de funcionamiento como se especifica por la norma IS-98-A. En la realización de ejemplo, la señal RF de entrada comprende una señal CDMA que varía desde -104 dBm hasta -79 dBm. Además, IS-98-A especifica una condición de funcionamiento de dos tonos y de tono único. Para la condición de funcionamiento de dos tonos, la señal RF de entrada comprende la señal CDMA y dos emisiones perturbadores que están cada una +58 dBc por encima de la amplitud de la señal CDMA y están ubicadas a +900 kHz y + 1700 kHz de la frecuencia central de la señal CDMA. Para la condición de funcionamiento de tono único, la señal RF de entrada comprende la señal CDMA y una emisión perturbadora de señal que está +72 dBc por encima de la amplitud de la señal CDMA y está ubicada a +900 kHz de la frecuencia central de la señal CDMA. Estas especificaciones representan las condiciones de funcionamiento más adversas del receptor.

En la realización de ejemplo, el ADC de \Sigma\Delta está diseñado con el margen dinámico necesario para funcionar bajo las condiciones de funcionamiento más adversas. En la práctica, estas condiciones más adversas no ocurren de manera frecuente. Por lo tanto, haciendo funcionar el ADC de \Sigma\Delta en el modo de margen dinámico alto en todo momento representa una pérdida de recursos. En el receptor de la presente invención, el ADC de \Sigma\Delta puede configurarse para minimizar el consumo de energía cuando no se requiera un margen dinámico alto.

En la realización de ejemplo, la amplitud de la señal deseada (por ejemplo, la señal CDMA en banda) en el ACD de \Sigma\Delta se mantiene a +20 dB por encima del umbral mínimo de ruido del ADC de \Sigma\Delta. Esto puede conseguirse midiendo la amplitud de la señal deseada después del procesamiento de la señal digital y utilizando la amplitud medida para ajustar las ganancias del circuito de entrada. La condición anterior (por ejemplo, +18 dB por encima del umbral mínimo de ruido) da como resultado el nivel requerido de rendimiento para el receptor. Para satisfacer esta condición el ADC de \Sigma\Delta con cuatro bits de resolución puede utilizarse para cuantificar la señal deseada.

Sin embargo, la señal en el ADC de \Sigma\Delta comprende la señal deseada más emisiones perturbadoras. La amplitud de las emisiones perturbadoras puede variar por un amplio margen y pueden constituir una parte importante de la señal en el ADC de \Sigma\Delta. La señal deseada y las emisiones perturbadoras necesitan estar dentro del umbral máximo del ADC de \Sigma\Delta de modo que no ocurra el recorte de estas señales. Así, las emisiones perturbadoras necesitan cuantificarse apropiadamente por el ADC de \Sigma\Delta (aunque el procesamiento posterior de las señales digitales filtra finalmente las emisiones perturbadoras) ya que el recorte de las emisiones perturbadoras da como resultado productos de intermodulación que pueden estar en la banda de señal y degradar la señal deseada.

En la realización de ejemplo, el ADC de \Sigma\Delta está diseñado para proporcionar 12 bits de resolución para cumplir con las condiciones de funcionamiento más adversas. Los ocho bits de resolución restantes están reservados para las emisiones perturbadoras y el control AGC. El margen dinámico del ADC de \Sigma\Delta puede ajustarse de manera que la señal deseada y las emisiones perturbadoras se cuantifican apropiadamente, sin recorte, mientras se minimiza el consumo de energía.

En la realización de ejemplo, el margen dinámico puede estimarse midiendo la amplitud de la señal deseada y la amplitud de la señal en el ADC de \Sigma\Delta. La amplitud de la señal deseada puede medirse calculando el RSSI de la señal deseada. La medición RSSI se describe en detalle en la anteriormente mencionada patente estadounidense Nº 5.107.225. En la realización de ejemplo, la medición RSSI se realiza sobre la señal deseada después del procesamiento de la señal digital que suprime imágenes no deseables y señales espurias. La amplitud de la señal en el ADC de \Sigma\Delta puede medirse por un detector de potencia conectado a la entrada del ADC de \Sigma\Delta. El detector de potencia puede implementarse de la manera conocida en la técnica, tal como un detector de envolvente implementado con un diodo o un detector de pico. El detector de pico puede detectar si la señal de entrada en el ADC de \Sigma\Delta está por encima del voltaje de saturación del ADC de \Sigma\Delta que es la mitad del voltaje de referencia. Cuando esto ocurre, el ADC de \Sigma\Delta puede conmutarse a un modo de margen dinámico superior. Como alternativa, la amplitud de la señal en el ADC de \Sigma\Delta puede estimarse a partir de la medición de la amplitud de la señal de varios componentes en el circuito de entrada, tal como la salida del mezclador 1230 o la salida del filtro 1234 paso banda (véase la figura 2). De nuevo, puede utilizarse un detector de potencia para medir la amplitud de la señal. La ganancia de los componentes interpuestos entre el detector de potencia y el ADC de \Sigma\Delta se toma en cuenta al calcular de la amplitud de la señal en el ADC de \Sigma\Delta. Además, el contenido espectral de la señal medida debería aproximarse al contenido espectral de la señal en el ADC de \Sigma\Delta para mejorar la precisión de la estimación. La imprecisión en la estimación da como resultado un mecanismo de ajuste de margen dinámico no óptimo.

Basándose en la amplitud medida de la señal deseada y la señal en el ADC de \Sigma\Delta, el margen dinámico requerido puede calcularse como:

8

en la que DR_{requerido} es el margen dinámico requerido en dB, V_{ADC} es la amplitud de la señal en el ADC de \Sigma\Delta, y V_{deseado} es la amplitud de la señal deseada en la entrada del ADC de \Sigma\Delta.

Como alternativa, el margen dinámico requerido puede determinarse basándose en el modo de funcionamiento del receptor. Cada modo de funcionamiento puede asociarse con una condición de funcionamiento diferente. Por ejemplo, el modo CDMA requiere un margen dinámico alto debido a las posibles emisiones perturbadoras cercanas a la banda de señal. El modo FM requiere menos margen dinámico ya que los requisitos de entrada son menos estrictos.

En la realización de ejemplo, una arquitectura 4-4 MASH de dos bucles proporciona 12 bits de resolución como se da conocer en la solicitud de patente estadounidense en tramitación junto con la presente Nº 08/987.306. Haciendo referencia a la figura 11, el bucle 110a proporciona un primer margen dinámico y presenta un umbral mínimo de ruido bajo. El bucle 110b proporciona un segundo margen dinámico pero presenta un umbral mínimo de ruido ligeramente superior que el bucle 110a. El umbral mínimo de ruido inferior del bucle 110a es parcialmente el resultado de polarizar los amplificadores en el bucle 110a con una corriente de polarización superior y utilizando condensadores más grandes con el bucle 110a. En la realización de ejemplo, cada bucle 110 en el ADC 100 MASH puede deshabilitarse de manera selectiva, basándose en la amplitud de la señal en el ADC de \Sigma\Delta y el margen dinámico requerido, para minimizar el consumo de energía. Además, la corriente de polarización de los amplificadores en cada bucle 110 puede ajustarse para minimizar el consumo de energía y mantener el rendimiento requerido.

Cuando se requiere un margen dinámico alto, la señal en el ADC de \Sigma\Delta se proporciona al bucle 110a, la corriente de polarización de todos los amplificadores se establece alta, y el ADC 100 MASH funciona de la manera descrita anteriormente. Esta condición de funcionamiento puede resultar a partir de una señal RF de entrada que comprende la señal CDMA y dos emisiones perturbadoras intensas a +58 dBc o una señal RF de entrada que comprende la señal CDMA y una emisión perturbadora intensa a +72 dBc. Cuando la amplitud de la señal aumenta o la amplitud de las emisiones perturbadoras disminuye, se requiere menos margen dinámico. Cuando esto ocurre, el bucle 110b puede deshabilitarse y la salida Y1 del bucle 110a comprende la salida del ADC de \Sigma\Delta. Como alternativa, el bucle 110a puede deshabilitarse, la señal en el ADC de \Sigma\Delta puede proporcionarse al bucle 110b, y la salida Y2 del bucle 110b comprende la salida del ADC de \Sigma\Delta. Así, uno de los dos bucles puede habilitarse para proporcionar el margen dinámico requerido.

Los umbrales de margen dinámico en los que los bucles están deshabilitados pueden seleccionarse basándose en numerosas consideraciones. Los umbrales pueden seleccionarse basándose en las estadísticas de la amplitud de la señal RF de entrada. Por ejemplo, el porcentaje de tiempo de la señal RF de entrada comprende emisiones perturbadoras de diversas amplitudes que pueden tabularse. Esta información puede utilizarse para seleccionar los umbrales de margen dinámico que suministran el consumo de energía mínimo garantizando que está habilitado el mínimo número de bucles la mayor parte del tiempo. Los umbrales también pueden seleccionarse basándose en el rendimiento de diseño del ADC de \Sigma\Delta. Por ejemplo, si un primer diseño de bucle que proporciona X dB de margen dinámico requiere sustancialmente más potencia que un segundo diseño de bucle que proporciona Y dB de margen dinámico, en el que Y es sólo ligeramente menor que X, puede preferirse el segundo diseño y el umbral de margen dinámico puede seleccionarse según el rendimiento del segundo diseño de bucle. Pueden tenerse en cuenta otras numerosas consideraciones cuando se seleccionan los umbrales de margen dinámico y están dentro del alcance de la presente invención. Además, cada umbral puede implementarse con histéresis para impedir la basculación de los bucles entre los estados habilitado y deshabilitado. Una implementación de histéresis de ejemplo se describe posteriormente.

La corriente de polarización de los amplificadores en cada bucle 110 puede ajustarse para minimizar el consumo de energía mientras se proporciona el rendimiento requerido. En la realización de ejemplo, el bucle 110a está diseñado para consumir un mínimo de 10 mA de corriente de polarización y el bucle 110b está diseñado para consumir un máximo de 6 mA de corriente de polarización. En la realización de ejemplo, en el bucle 110a, el amplificador en el resonador 130a está diseñado para consumir 6 mA y el amplificador en el resonador 130b está diseñado para consumir 4 mA. Cuando se requiere margen dinámico alto, la corriente de polarización para cada amplificador se establece alta. Cuando no se requiere margen dinámico alto, la corriente de polarización puede disminuirse. El margen dinámico varía aproximadamente proporcional a la corriente de polarización de manera que una disminución por dos en la corriente de polarización da como resultado 6 dB menos de margen dinámico. Así, la corriente de polarización del amplificador en el resonador 130a puede disminuirse desde 6 mA hasta 3 mA y la corriente de polarización del amplificador en el resonador 130b puede disminuirse desde 4 mA hasta 2 mA cuando se requieren 6 dB menos de margen dinámico. De manera similar, la corriente de polarización para los amplificadores en el bucle 110b puede disminuirse apropiadamente cuando no se requiere margen dinámico alto. En la presente invención, la corriente de polarización puede ajustarse en etapas discretas o de una manera continua.

Un mecanismo adicional para minimizar el consumo de energía se realiza a través del ajuste del voltaje de referencia en el ADC de \Sigma\Delta. El margen dinámico del ADC de \Sigma\Delta se determina mediante la oscilación de la señal de entrada máxima y el ruido del ADC de \Sigma\Delta que comprende el ruido de circuito y el ruido de cuantificación. Cuando el margen dinámico requerido disminuye, puede bajarse el voltaje de referencia mientras se mantiene aproximadamente el mismo nivel de ruido. Esto es especialmente cierto cuando un bucle está desconectado y el ruido de cuantificación aumenta de manera que es mucho mayor que el ruido de circuito porque el voltaje de referencia del ADC de \Sigma\Delta se mantiene constante. Al bajar el voltaje de referencia de manera que el ruido de cuantificación es aproximadamente igual al ruido de circuito, se proporciona el nivel deseado de rendimiento mientras se mantiene el nivel de la señal a un nivel bajo. Al disminuir el voltaje de referencia y la oscilación de la señal en el ADC de \Sigma\Delta, puede disminuirse la corriente de polarización del amplificador. Como un beneficio adicional, el amplificador que activa el ADC de \Sigma\Delta presenta una oscilación de señal máxima inferior y también puede polarizarse con menos corriente.

El ajuste de la corriente de polarización del amplificador puede realizarse independientemente de la deshabilitación de los bucles, o puede realizarse en conjunción con la deshabilitación de los bucles. En la realización de ejemplo, los bucles están habilitados basándose en un margen grueso del margen dinámico requerido y la corriente de polarización se utiliza para un ajuste fino del margen dinámico. Como alternativa, el análisis y las mediciones pueden realizarse para determinar el margen dinámico proporcionado por diversas configuraciones del ADC de \Sigma\Delta. Esta información puede tabularse y almacenarse. Entonces, basándose en el margen dinámico requerido, el ADC de \Sigma\Delta puede configurarse en consecuencia, utilizando los datos tabulados. Los diversos procedimientos utilizados para configurar el ADC de \Sigma\Delta para proporcionar el margen dinámico requerido mientras se minimiza el consumo de energía están dentro del alcance de la presente invención.

En la realización de ejemplo, el ADC de \Sigma\Delta proporciona 79 dB de margen dinámico (o mayor que 12 bits de resolución) cuando ambos bucles están habilitados y se utiliza una relación de sobremuestreo (OSR) de 32. Para el ADC de \Sigma\Delta de paso banda, la relación de sobremuestreo se define como la frecuencia de muestreo entre dos veces el ancho de banda bilateral de la señal de entrada, o OSR = f_{S}/2f_{BW}. El número equivalente de bits puede calcularse a partir del margen dinámico, y viceversa, según la ecuación:

9

en la que M es el número de bits y DR está en dB. En la realización de ejemplo, el bucle 110a proporciona 54 dB de margen dinámico, el bucle 110b proporciona 42 dB de margen dinámico y los bucles 110a y 110b proporcionan 79 dB de margen dinámico cuando se combinan. En la realización de ejemplo, cuando el margen dinámico requerido es menor que 36 dB se utiliza el bucle 110b, cuando el margen dinámico requerido está entre 36 dB y 48 dB se utiliza el bucle 110a, y cuando el margen dinámico requerido es mayor que 48 dB se utilizan los bucles 110a y 110b. En la realización de ejemplo, se reserva un margen de 6 dB para tratar fluctuaciones en la amplitud de la señal RF de entrada.

Los umbrales de margen dinámico pueden implementarse con histéresis para impedir la basculación entre los estados habilitado y deshabilitado. Para la realización de ejemplo descrita anteriormente, cada intervalo de margen dinámico comprende un umbral superior y un umbral inferior. El bucle con el margen dinámico más alto no está habilitado a no ser que el margen dinámico requerido exceda el umbral superior y el bucle con el margen dinámico inferior no está habilitado a no ser que el margen dinámico requerido esté por debajo del umbral inferior. Por ejemplo, con 6 dB de histéresis, el bucle 110a no está habilitado a no ser que el margen dinámico requerido exceda 51 dB. Cuando funciona con sólo el bucle 110a, el bucle 110b está habilitado y el bucle 110a está deshabilitado sólo si el margen dinámico requerido está por debajo de 45 dB.

Una aplicación de ejemplo de la presente invención para un sistema de comunicación CDMA está tabulada en la tabla 3. Cuando el nivel de la señal deseado es alto, se requiere margen dinámico bajo y sólo el bucle 110b está habilitado. Cuando el nivel de la señal deseada es bajo y el nivel de la emisión perturbadora es alto, se requiere margen dinámico alto para cuantificar apropiadamente la emisión perturbadora y la señal deseada. Y cuando el nivel de la señal deseada es bajo y el nivel de la emisión perturbadora es bajo, las dos opciones están disponibles. La señal en el ADC de \Sigma\Delta puede amplificarse, aumentando el nivel bajo de la señal en un nivel alto de la señal que puede muestrearse mediante el bucle 110b. Como alternativa, el bucle 110a puede utilizarse para muestrear la señal pero la corriente de polarización puede disminuirse para conservar la potencia y el nivel DAC en el bucle 110a puede disminuirse para adaptar el nivel bajo de la señal.

\vskip1.000000\baselineskip

TABLA 3 Configuración ADC basada en la señal de entrada

10

Como se describe en la solicitud de patente en tramitación junto con la presente Nº 08/987.306, el margen dinámico del ADC de \Sigma\Delta es función de la relación de sobremuestreo. La frecuencia de muestreo superior se corresponde con la relación de sobremuestreo superior, ya que el ancho de banda de la señal de entrada es fijo, y con el margen dinámico superior. Sin embargo, la frecuencia de muestreo superior puede dar como resultado un consumo de energía superior por los circuitos que se utilizan para implementar el ADC de \Sigma\Delta. Por ejemplo, el consumo de energía de los circuitos CMOS es proporcional a la frecuencia de los relojes de conmutación de los circuitos CMOS. Para circuitos bipolares, una frecuencia de funcionamiento superior requiere circuitos con un ancho de banda más amplio que normalmente requieren más corriente de polarización. Una frecuencia de conmutación superior requiere más corriente de polarización en los conmutadores y más corriente de polarización en los amplificadores para una estabilización más rápida.

En la presente invención, la frecuencia de muestreo del ADC de \Sigma\Delta puede disminuirse para minimizar el consumo de energía cuando no se requiere margen dinámico alto. El disminuir la frecuencia de muestreo permite a los circuitos en el ADC de \Sigma\Delta polarizarse con menos corriente. También, una frecuencia de muestreo inferior da como resultado una disipación de potencia menor en los circuitos en el ADC de \Sigma\Delta.

Teóricamente, para un ADC de \Sigma\Delta de paso banda de cuarto orden, el margen dinámico disminuye 27 dB por cada disminución de un octavo en la relación de sobremuestreo.

Sin embargo, para una relación de sobremuestreo menor que 16, el margen dinámico disminuye más rápido que 27 db/octava. En la realización preferida, la relación de sobremuestreo se mantiene a un mínimo de 16.

Para muchas aplicaciones, el cambio de frecuencia de muestreo requiere un cuidadoso análisis del plan de frecuencia del receptor. Para un receptor de \Sigma\Delta de submuestreo, la frecuencia central de la señal IF (por ejemplo, la señal en el ADC de \Sigma\Delta) depende de la frecuencia de muestreo. La primera conversión descendente de frecuencia se ajusta para producir una señal IF a la nueva frecuencia IF que la nueva frecuencia de muestreo necesita. Debería tenerse mucho cuidado para que las señales espurias y los armónicos de amplitud excesiva no estén en la nueva banda IF.

El receptor también puede estar diseñado con dos o más ADC de \Sigma\Delta para soportar dos o más modos de funcionamiento. Esto permite a cada ADC de \Sigma\Delta optimizarse para proporcionar el rendimiento requerido mientras se minimiza el consumo de energía. El ADC de \Sigma\Delta apropiado puede conectarse dependiendo del modo de funcionamiento. Por ejemplo, un receptor puede estar diseñado con dos ADC de \Sigma\Delta, uno para el modo CDMA y uno para el modo FM. El ADC de \Sigma\Delta para el modo FM puede estar diseñado para consumir significativamente menos energía debido al ancho de banda inferior de la señal y al margen dinámico inferior requerido. El ADC de \Sigma\Delta apropiado puede conectarse dependiendo de si el receptor está funcionando en el modo CDMA o FM.

La descripción anterior de las realizaciones preferidas se proporciona para permitir a cualquier experto en la materia construir o utilizar la presente invención.

Las diversas modificaciones a estas realizaciones serán inmediatamente evidentes para los expertos en la técnica, y los principios generales definidos en el presente documento pueden aplicarse a otras realizaciones sin la utilización de la actividad inventiva.

Por tanto, la presente invención no está prevista para limitarse a las realizaciones mostradas en el presente documento.

Claims

1. Un receptor (1200) de margen dinámico programable que comprende: un circuito (1210, 1248) de entrada para recibir una señal RF y producir una señal IF;

un ADC (1410) de \Sigma\Delta conectado a dicho procesador (1210) RF para recibir dicha señal IF y producir muestras IF, presentando dicho ADC de \Sigma\Delta un margen dinámico;

un detector de potencia conectado a dicho procesador (1210) RF para medir una amplitud de dicha señal IF; y

un procesador (1370) de señales digitales conectado a dicho ADC de \Sigma\Delta para recibir dichas muestras IF y producir una señal deseada;

caracterizado porque dicho margen dinámico de dicho ADC de \Sigma\Delta está ajustado basándose en un margen dinámico requerido, dependiendo dicho margen dinámico requerido de dicha amplitud de dicha señal IF.

2. El receptor según la reivindicación 1, en el que dicho ADC de \Sigma\Delta comprende múltiples bucles (110), estando cada bucle habilitado o deshabilitado dependiendo de dicho margen dinámico requerido.

3. El receptor según la reivindicación 2, en el que dicho ADC de \Sigma\Delta es un ADC MASH 4-4, comprendiendo dicho ADC MASH 4-4 un primer bucle y un segundo bucle.

4. El receptor según la reivindicación 3, en el que dicho primer bucle del ADC MASH 4-4 se utiliza cuando el margen dinámico requerido es menor que un primer umbral de margen dinámico, dicho segundo bucle se utiliza cuando el margen dinámico requerido está por encima de dicho primer umbral de margen dinámico y es menor que un segundo umbral de margen dinámico, y dichos primer bucle y segundo bucle se utilizan cuando el margen dinámico requerido está por encima de dicho segundo umbral de margen dinámico.

5. El receptor según la reivindicación 4, en el que dichos primer y segundo umbral de margen dinámico se implementan con histéresis.

6. El receptor según la reivindicación 1, en el que dicho ADC de \Sigma\Delta comprende amplificadores (1220), presentando dichos amplificadores corriente de polarización.

7. El receptor según la reivindicación 6, en el que dicha corriente de polarización de dichos amplificadores está ajustada basándose en dicho margen dinámico requerido.

8. Un procedimiento para proporcionar un margen dinámico programable en un receptor (1200) que comprende las etapas de:

recibir una señal RF;

procesar dicha señal RF para producir una señal IF;

muestrear dicha señal IF con un ADC (1410) de \Sigma\Delta para producir muestras IF, presentando dicho ADC de \Sigma\Delta un margen dinámico;

procesar dichas muestras IF para producir una señal deseada;

caracterizado porque el procedimiento comprende las etapas adicionales de

medir una amplitud de dicha señal IF;

medir una amplitud de dicha señal deseada;

calcular un margen dinámico requerido según dicha amplitud medida de dicha señal IF y dicha amplitud medida de dicha señal deseada; y

ajustar dicho margen dinámico de dicho ADC de \Sigma\Delta según dicho margen dinámico requerido.

9. El procedimiento según la reivindicación 8, en el que dicha etapa de ajuste comprende la etapa de:

habilitar un primer bucle en dicho ADC de \Sigma\Delta cuando dicho margen dinámico requerido está por debajo de un primer umbral de margen dinámico.

\newpage

10. El procedimiento según la reivindicación 9, en el que dicha etapa de ajuste comprende además la etapa de:

habilitar un segundo bucle en dicho ADC de \Sigma\Delta cuando dicho margen dinámico requerido está por encima de dicho primer umbral de margen dinámico y por debajo de un segundo umbral de margen dinámico.

11. El procedimiento según la reivindicación 10, en el que dicha etapa de ajuste comprende además la etapa de:

habilitar dicho primer bucle y dicho segundo bucle en dicho ADC de \Sigma\Delta cuando dicho margen dinámico requerido está por encima de dicho segundo umbral de margen dinámico.

12. El procedimiento según la reivindicación 11, en el que dichos primer y segundo umbral de margen dinámico se implementan con histéresis.

13. El procedimiento según la reivindicación 11, en el que dichos primer y segundo umbral de margen dinámico se seleccionan basándose en estadísticas de dicha señal RF.

14. El procedimiento según la reivindicación 11, en el que dichos primer y segundo umbral de margen dinámico se seleccionan basándose en el rendimiento de dicho ADC de \Sigma\Delta.

15. El procedimiento según la reivindicación 8, en el que dicha etapa de ajuste comprende la etapa de:

ajustar una corriente de polarización de dicho ADC de \Sigma\Delta basándose en dicho margen dinámico requerido.

16. El procedimiento según la reivindicación 8, en el que dicha etapa de ajuste comprende la etapa de:

cambiar una frecuencia de muestreo de dicho ADC de \Sigma\Delta basándose en dicho margen dinámico requerido.

17. El procedimiento según la reivindicación 16, en el que dicha etapa de ajuste comprende además la etapa de:

mantener una relación de sobremuestreo de dicho ADC de \Sigma\Delta en un mínimo de 16.

18. El procedimiento según la reivindicación 8, en el que dicha señal RF comprende una señal CDMA.

19. El procedimiento según la reivindicación 18, en el que dicho ADC de \Sigma\Delta presenta más de cuatro bits de resolución.

20. El procedimiento según la reivindicación 19 que comprende además la etapa de:

mantener dicha señal deseada a 18 dB por encima de un umbral mínimo de ruido de dicho ADC de \Sigma\Delta.

21. El procedimiento según la reivindicación 20, en el que dicho margen dinámico requerido se calcula de manera que dicha señal IF no está recortada por dicho ADC de \Sigma\Delta.

22. El procedimiento según la reivindicación 1, en el que dicho margen dinámico requerido depende adicionalmente de dicha amplitud de dicha señal deseada.