ES2301802T3 - Metodo y sistema de control de ganancia completamente digital. - Google Patents
Metodo y sistema de control de ganancia completamente digital. Download PDFInfo
- Publication number
- ES2301802T3 ES2301802T3 ES03734444T ES03734444T ES2301802T3 ES 2301802 T3 ES2301802 T3 ES 2301802T3 ES 03734444 T ES03734444 T ES 03734444T ES 03734444 T ES03734444 T ES 03734444T ES 2301802 T3 ES2301802 T3 ES 2301802T3
- Authority
- ES
- Spain
- Prior art keywords
- signal
- digital
- filtered
- compressed
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004891 communication Methods 0.000 claims description 8
- 238000001914 filtration Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 230000008569 process Effects 0.000 abstract description 5
- 238000010606 normalization Methods 0.000 abstract description 2
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000011002 quantification Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/40—Monitoring; Testing of relay systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/06—Volume compression or expansion in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/001—Digital control of analog signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1235—Non-linear conversion not otherwise provided for in subgroups of H03M1/12
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Analogue/Digital Conversion (AREA)
- Circuits Of Receivers In General (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Un control de ganancia (30) que se caracteriza porque comprende: un primer compresor analógico (32) para comprimir la señal en fase I en una señal I analógica comprimida; un primer convertidor analógico a digital, A/D, (36) para convertir la señal I analógica comprimida en una señal I digital comprimida; un primer expansor (40) para expandir la señal I digital comprimida de nuevo a la escala lineal original; un primer filtro pasa bajo (44) para generar una señal I digital filtrada basada en la señal I digital expandida de salida del primer expansor; un segundo compresor analógico (34) para comprimir la señal Q en cuadratura en una señal Q analógica comprimida; un segundo convertidor analógico digital, A/D, (38) para convertir la señal Q analógica comprimida en la señal Q digital comprimida; un segundo expansor (42) para expandir la señal Q digital comprimida de nuevo a su escala lineal original; un segundo filtro pasa bajo (46) para generar la señal Q digital filtrada basada en la señal Q digital expandida que sale del segundo expansor; un primer circuito (48) para generar una primera señal que indica la potencia de la señal combinada de las señales I y Q digitales filtradas; un segundo circuito (50) para recibir la primera señal y generar una segunda señal que indica la potencia media de la señal combinada de las señales I y Q digitales filtradas; un tercer circuito (56) para recibir la segunda señal y generar una tercera señal que indica la inversa de la potencia media de la señal combinada de las señales I y Q digitales filtradas; un primer circuito de desfase (52) para generar una señal I filtrada desfasada basada en la señal I digital filtrada; un segundo circuito de desfase (54) para generar una señal Q filtrada desfasada basada en la señal Q digital filtrada; un primer multiplicador (58) que tiene una primera entrada acoplada eléctricamente a la salida del primer circuito de desfase (52), y una segunda entrada acoplada eléctricamente a la salida del tercer circuito (56), de manera que el primer multiplicador (58) proporciona un primer valor sustancialmente igual a la señal I filtrada desfasada dividida por la potencia media de la señal combinada de las señales I y Q digitales filtradas; y un segundo multiplicador (60) que tiene una primera entrada acoplada eléctricamente con una salida del segundo circuito de desfase (54), y una segunda entrada acoplada eléctricamente a la salida del tercer circuito (56), de manera que el segundo multiplicador (60) proporciona un segundo valor sustancialmente igual a la señal Q filtrada desfasada dividida por la potencia media de la señal combinada de las señales I y Q digitales filtradas.
Description
Método y sistema de control de ganancia
completamente digital.
La invención presente trata del campo de las
comunicaciones inalámbricas. Más específicamente, la invención
presente trata de una arquitectura de control de ganancia
completamente digital.
En la mayoría de los sistemas de comunicaciones
inalámbricos, la señal de banda base en el receptor se convierte
del formato analógico al formato digital de manera que se pueda
recuperar la información útil a través de una secuencia de proceso
digital. El dispositivo común que consigue esta conversión es un
convertidor analógico-a-digital
(ADC). Una de las especificaciones más importantes de un
convertidor analógico digital es el número de bits de salida. En
general, cuantos más bits de salida tiene el convertidor analógico
digital, más grande es el rango dinámico de la señal de entrada que
el convertidor analógico digital puede soportar. Sin embargo, esto
tiene el resultado de un convertidor analógico digital más caro, al
igual que el resto de los componentes del receptor. Dado un número
de bits de salida, si la potencia de la señal de entrada es
demasiado alta, la salida del convertidor analógico digital puede
resultar saturada. Por el contrario, si la potencia de la señal de
entrada es demasiado pequeña, la señal de salida puede resultar
seriamente incompleta. En ambos casos, la información que debe ser
recuperada en el receptor puede resultar perdida. Una manera común
de resolver este problema es aplicar un amplificador de ganancia
ajustable dinámicamente antes del convertidor analógico digital de
manera que la señal de entrada al convertidor analógico digital
puede ser mantenida al nivel deseado. Típicamente, la ganancia
ajustable se controla utilizando un mecanismo de bucle, como se
muestra en la Figura 1, al que se denomina también control
automático de ganancia (AGC).
La solicitud de Patente japonesa que tiene el
número de publicación 2000236276 describe un receptor digital de
banda ancha que comprende un amplificador logarítmico seguido de un
amplificador de control automático de ganancia y de un convertidor
analógico digital, siendo la salida de dicho convertidor analógico
digital retroalimentada al amplificador para ajustar dinámicamente
su ganancia. Además, el receptor comprende un circuito de expansión
exponencial para expandir la señal digital comprimida suministrada
por el amplificador logarítmico y el convertidor analógico
digital.
En la práctica, se deben considerar diversos
requisitos cuando se utilizan controles automáticos de ganancia.
Los controladores automáticos de ganancia deben ser lo bastante
rápidos para compensar las variaciones de potencia del canal, pero
deben ser lo bastante lentos como para no distorsionar la señal
contenida. Los controles automáticos de ganancia no deben alterar
la fase de inserción a la radio (de manera que no se sobrecargue el
bucle de desrotación). Los controles automáticos de ganancia deben
tener también una respuesta lineal (en decibelios por voltio). Los
controles automáticos de ganancia son sistemas de control de bucle
cerrado, de manera que tienen estabilidad, responden a los
requisitos de constante de tiempo y sobremuestreo así como a otras
cuestiones de diseño que deben ser consideradas. Se requiere de un
control automático de ganancia que tenga líneas de control desde el
módem, y a menudo un convertidor digital a analógico adicional
(DAC). En los modos de división de tiempo dúplex (TDD) y en la
división de tiempo de acceso múltiple (TDMA), el control automático
de ganancia debe reajustar la ganancia de la radio muy rápido ante
la ocurrencia de un salto desconocido muy grande en la potencia de
entrada. El control automático de ganancia requiere una arquitectura
de radio específica con control de ganancia, suponiendo ambas
características mayores coste y consumo de energía. El control
automático de ganancia tiene también desventajas de diseño entre NF
e IP3, en especial en presencia de una gran perturbación. IP3 es un
punto de intercepción de tercer orden. NF es una figura de ruido.
Cuanto mayor es la ganancia antes del convertidor (demodulador)
mejor (más baja) resulta la NF, pero también disminuye la IP3 (lo
que no es bueno). En la práctica, algunos de los requisitos
explicados resultan difíciles de conseguir. Se deben asumir ciertos
compromisos, que resultan en un cierto grado de pérdida en el nivel
de prestaciones del sistema.
La Patente de los estados Unidos número
4,124,773 describe un sistema de comunicaciones de audio para
transmitir señales analógicas a través de las líneas de
comunicaciones. El sistema recibe una señal analógica que se
comprime mediante un compresor antes de ser convertida en una señal
digital por un convertidor analógico digital. La señal digital
comprimida se transmite a continuación a través de una línea de
comunicación. En un lugar de recepción remoto, un convertidor
digital analógico (DAC) convierte la señal digital en su
representación analógica comprimida. Tras la recuperación de la
señal analógica comprimida mediante el convertidor digital
analógico, un expansor reconstruye la forma de la onda analógica
original.
La Patente de los Estados Unidos número
4,903,020 describe un amplificador para amplificar una señal
analógica comprimida y transmitir la señal comprimida a un
convertidor analógico digital para convertirla en una señal digital
comprimida. La salida del convertidor analógico digital se conecta a
un expansor digital desde el que se transmiten las señales
digitales expandidas, por ejemplo a un proceso digital adicional,
transmisión o conversión digital a analógica.
La Patente de los Estados Unidos número
5,446,761 describe un circuito decodificador y un método para
proporcionar una señal compensada en amplitud mediante el filtrado
del efecto indeseable de la modulación de amplitud en una señal de
fase modulada. El método de decodificación consiste en el
desmodulado del componente de la señal recibida en la fase de
recepción y hacer la cuadratura de la componente de la señal de
recepción de la señal modulada en fase y extraer una señal que
varía en amplitud e introducirla en un circuito de control de
ganancia automático del que sale la señal compensada en amplitud.
El circuito de alimentación con control automático de ganancia
comprende un circuito detector, un circuito de compensación de la
polarización, un circuito diferenciador y un circuito de control de
ganancia. El circuito detector proporciona una salida que es una
señal de corriente continua que representa la amplitud de la señal
recibida en fase y de la señal recibida en cuadratura. El circuito
de compensación de la polarización proporciona una polarización
constante de la corriente a la señal de corriente continua creando
así una señal de control. El circuito de control de ganancia recibe
la señal de control y la señal de amplitud variable y proporciona
una salida que es una señal de amplitud compensada.
La Patente de los Estados Unidos número
5,572,542 describe un dispositivo y un método para conseguir una
precisión de ganancia internamente a partir de un procesador de
señal digital convencional generando una señal de control de
ganancia automático (AGC). El bit de la señal de salida del control
de ganancia automático es indicativo de la salida del procesador de
señal digital siendo multiplicada por un factor de ganancia cuando
la salida del filtro digital incluido en el procesador de señal
digital está por debajo de un valor de consigna. Cuando la señal de
salida del control de ganancia automático se recibe mediante una
fase de entrada y un convertidor de cuadratura
(I/Q)-a-(logR/phi) conectado al procesador de señal
digital, se sustrae un valor correspondiente del componente de
radio de la señal calculado por el convertidor
(I/Q)-a-(logR/phi). Debido a que el procesador de
señal digital convencional tiene 16 bits de entrada/salida, la señal
de salida del control automático de ganancia permite una señal
entrada con un rango dinámico y una precisión que excede los 16 bits
para ser transferida desde el procesador de señal digital sin
pérdida de rendimiento. Como resultado, se puede implementar un
procesador de señal digital con un número de bits de entrada/salida
menor del requerido normalmente para la precisión y el rango
dinámico de la señal de salida.
La invención presente supera los problemas a los
que se enfrenta las técnicas utilizadas actualmente mediante la
compresión de una señal analógica de entrada en la banda base
empleando una técnica logarítmica, convirtiendo la señal comprimida
a un formato digital y expandiendo la señal digital a su escala
lineal original utilizando una técnica antilogarítmica. El tamaño
de la palabra de la señal digital expandida puede ser reducido
mediante una técnica de normalización.
La Figura 1 es un diagrama de bloques de un
control automático de ganancia de bucle cerrado de la técnica
anterior.
La Figura 2 es un diagrama de bloques del
control de ganancia automático completamente digital (ADGC)
utilizando amplificadores logarítmicos reales como compresores y
tablas de búsqueda antilogarítmicas (LUT) como expansores.
La Figura 3 es un gráfico que describe el
resultado de la compresión analógica y de la expansión digital.
La Figura 4 ilustra la mejora en rendimiento de
un sistema de comunicaciones mediante una comparación entre el
control de ganancia automático digital y el control automático de
ganancia convencional.
La Figura 1 muestra un circuito de control de
ganancia automático 10 de bucle cerrado de la técnica anterior en
el que las señales analógicas de entrada en fase (2) y de cuadratura
(Q) están aplicadas respectivamente a los amplificadores 12 y 14.
Las salidas de los mismos pasan por una conversión analógica a
digital mediante los convertidores analógico/digital 16, 18 que se
muestran en la figura como convertidores analógico/digital (por
ejemplo de 6 bits), proporcionando las salidas I y Q en 16a y 18a,
respectivamente.
Las salidas de los convertidores
analógico/digital 16 y 18 se aplican al circuito 20 para obtener la
suma de I_{2} + Q_{2} que se compara a continuación con un
nivel de referencia en el circuito de comparación 22. La salida del
circuito de comparación 22 se transmite a un convertidor digital a
analógico (DAC) 26 a través de un acumulador 24 y se aplica
respectivamente a las entradas de control de ganancia 12b, 14b de
los amplificadores de control de ganancia 12 y 14.
El dispositivo de control de ganancia
completamente digital 30 (ADGC) de la invención presente evita
algunos de los requisitos asociados con la naturaleza del sistema
de circuitos de control de ganancia automática de circuito cerrado
descrita más arriba, y cumple con los requisitos restantes sin
demasiadas dificultades. La invención presente emplea un método de
conversión analógico a digital que incrementa el número de bits ADC
efectivos comprimiendo la señal analógica de entrada de banda base
utilizando un compresor analógico, por ejemplo un sistema de
circuitos logarítmico. El compresor analógico es un dispositivo no
lineal en donde la ganancia es inversamente proporcional a la señal
de entrada. Esto incrementa el rango dinámico de la señal de entrada
analógica.
Una vez que la señal analógica comprimida se
convierte en una señal digital, un expansor digital, por ejemplo un
proceso antilogarítmico o una tabla de búsqueda (LUT), se utiliza
para expandir la señal digital de nuevo a su escala lineal
original. El expansor digital es un dispositivo no lineal en el que
la ganancia es proporcional a la señal de entrada. El tamaño de
palabra de la salida del expansor puede ser mayor que el tamaño de
la palabra de entrada debido a la naturaleza del funcionamiento de
la mayoría en los expansores. Para reducir el tamaño de la palabra
de la señal digital para reiniciar el receptor, puede ser aplicado
un mecanismo de normalización, que puede ser un bloque de control
de nivel automático de bucle abierto o de bucle cerrado.
La Figura 2 muestra un diagrama de bloques del
dispositivo de control de ganancia automático digital 30 de la
invención presente. El dispositivo de control de ganancia automático
digital emplea los amplificadores logarítmicos 32, 34 para la
amplificación logarítmica de las señales I y Q que a continuación
son conducidas a los convertidores analógicos a digital 36, 38 (por
ejemplo de 8 bits) tras lo cual son conducidas a las tablas de
búsqueda antilogarítmicas (LUTS) 40 y 42 para expandir la señal
digital y a continuación son conducidas a un filtro pasa baja (por
ejemplo un filtro de raíz elevada al coseno de respuesta de impulso
infinito (RRC + IIR)) 44, 46, cada uno de los cuales se utiliza como
interpolador.
Las salidas de los filtros 44 y 46 se aplican al
circuito 48 que determina la raíz cuadrada de la suma de I_{2} y
IQ_{2}. La salida del circuito 48 se conduce al circuito 50 que
determina las medidas medias de potencia combinada de ambos canales
I y Q antes de reducir el número de bits de la señal digital. El
circuito 50 utiliza la Ecuación 1 para determinar la potencia
combinada media con un esquema de bloque a bloque como sigue:
en donde n es el tamaño de bloque y
subí es la muestra i-ésima de la salida del circuito 50 dentro del
bloque. Las salidas de los filtros 44 y 46 son desfasadas mediante
los circuitos de desfase 52 y 54 con n muestras al objeto de
sincronizar el tiempo entre las salidas de los filtros 44 y 46 para
permitir completar las funciones realizadas por los circuitos 48,
50 y 56. Como resultado, las salidas de 58 y 60 son,
respectivamente,
donde I_{k} y Q_{k} para k = 1,
..., n son las n-ésimas salidas desfasadas de muestra de 44 y 46,
respectivamente.
De acuerdo con la invención presente, se pude
conseguir fácilmente un rango dinámico instantáneo de 70 dB. Se
pueden obtener otros 20 ó 30 dB adicionales apagando o encendiendo
la LNA. El dispositivo de control de ganancia completamente digital
30 no requiere de ningún control de ganancia en la radio,
proporcionando de esta manera beneficios en cuanto a costes y
simplicidad. Se pueden soportar fácilmente grandes variaciones de
potencia instantánea mediante el dispositivo de control de ganancia
completamente digital 30. El dispositivo de control de ganancia
completamente digital 30 proporciona también un buen soporte para
las recepciones de alta velocidad y las transmisiones comprimidas.
Más aún, gracias a que el dispositivo de control de ganancia
completamente digital 30 de la invención presente es de bucle
abierto, no hay problemas de estabilidad, no hay ajuste de tiempo y
no hay sobredisparo. El control de ganancia completamente digital 30
no necesita tener conocimiento alguno sobre la sincronización del
tiempo de la señal, lo que es muy importante en búsqueda de
células, adquisición de códigos y en el modo de corrección de
frecuencia en un sistema que utiliza tecnología TDD (división del
tiempo dúplex).
El dispositivo de control de ganancia
completamente digital 30 proporciona una compensación de la
atenuación muy rápida sin distorsionar la envolvente de la señal,
lo que ayuda a evitar los problemas sufridos con las velocidades
altas y/o las tasas de datos altas, pero no cambia la fase de
inserción del sistema.
El resultado de la compresión analógica y de la
expansión digital se muestra en la Figura 3. En esta Figura la
curva en escalera representa la relación de la entrada al compresor
analógico con la salida del expansor digital. Es claro que,
utilizando una compresión analógica y una técnica de expansión
digital una señal con una magnitud muy pequeña puede ser
cuantificada con un paso de cuantificación muy pequeño. Esto
generará muy poco ruido de cuantificación, y como consecuencia,
mejorará el rendimiento del receptor.
Para observar la mejora en rendimiento en un
sistema de comunicaciones, se realiza una comparación entre el
dispositivo de control de ganancia completamente digital 30 de la
invención presente y un circuito de control de ganancia automático
tradicional utilizando un banco de pruebas de simulación de
recepción de tecnología TDD (división del tiempo dúplex) con un
detector ideal multiusuario y un canal de ruido añadido gaussiano.
El resultado de la simulación se muestra en la Figura 4. En este
banco de pruebas, la señal de entrada se somete a una variación de
potencia de 20 dB de canal a canal. Aquí podemos apreciar que el
dispositivo de control de ganancia completamente digital 30 de la
invención presente mejora el rendimiento del sistema en casi 2 dB
con una tasa de error de bloque (BLER) = 0,01.
Claims (8)
1. Un control de ganancia (30) que se
caracteriza porque comprende:
un primer compresor analógico (32) para
comprimir la señal en fase I en una señal I analógica
comprimida;
un primer convertidor analógico a digital, A/D,
(36) para convertir la señal I analógica comprimida en una señal I
digital comprimida;
un primer expansor (40) para expandir la señal I
digital comprimida de nuevo a la escala lineal original;
un primer filtro pasa bajo (44) para generar una
señal I digital filtrada basada en la señal I digital expandida de
salida del primer expansor;
un segundo compresor analógico (34) para
comprimir la señal Q en cuadratura en una señal Q analógica
comprimida;
un segundo convertidor analógico digital, A/D,
(38) para convertir la señal Q analógica comprimida en la señal Q
digital comprimida;
un segundo expansor (42) para expandir la señal
Q digital comprimida de nuevo a su escala lineal original;
un segundo filtro pasa bajo (46) para generar la
señal Q digital filtrada basada en la señal Q digital expandida que
sale del segundo expansor;
un primer circuito (48) para generar una primera
señal que indica la potencia de la señal combinada de las señales I
y Q digitales filtradas;
un segundo circuito (50) para recibir la primera
señal y generar una segunda señal que indica la potencia media de
la señal combinada de las señales I y Q digitales filtradas;
un tercer circuito (56) para recibir la segunda
señal y generar una tercera señal que indica la inversa de la
potencia media de la señal combinada de las señales I y Q digitales
filtradas;
un primer circuito de desfase (52) para generar
una señal I filtrada desfasada basada en la señal I digital
filtrada;
un segundo circuito de desfase (54) para generar
una señal Q filtrada desfasada basada en la señal Q digital
filtrada;
un primer multiplicador (58) que tiene una
primera entrada acoplada eléctricamente a la salida del primer
circuito de desfase (52), y una segunda entrada acoplada
eléctricamente a la salida del tercer circuito (56), de manera que
el primer multiplicador (58) proporciona un primer valor
sustancialmente igual a la señal I filtrada desfasada dividida por
la potencia media de la señal combinada de las señales I y Q
digitales filtradas; y
un segundo multiplicador (60) que tiene una
primera entrada acoplada eléctricamente con una salida del segundo
circuito de desfase (54), y una segunda entrada acoplada
eléctricamente a la salida del tercer circuito (56), de manera que
el segundo multiplicador (60) proporciona un segundo valor
sustancialmente igual a la señal Q filtrada desfasada dividida por
la potencia media de la señal combinada de las señales I y Q
digitales filtradas.
2. El control de ganancia (30) de la
reivindicación 1 en el que el primer y el segundo compresores
analógicos (32, 34) son amplificadores logarítmicos.
3. El control de ganancia (30) de cualquiera de
las reivindicaciones 1 ó 2 en el que el primer y el segundo
expansores (40, 42) son tablas de búsqueda antilogarítmica
(LUTs).
4. El control de ganancia (30) de cualquiera de
las reivindicaciones 1 a 3 en el que cada uno de los primer y
segundo filtros pasa bajo (44, 46) es un filtro del coseno elevado a
la raíz (RRC).
5. El control de ganancia (30) de cualquiera de
las reivindicaciones 1 a 4 en el que cada uno de los primer y
segundo filtros pasa bajo (44, 46) es un filtro de respuesta
infinita al impulso (IIR).
6. Un método de control de ganancia empleado en
un sistema de comunicaciones, estando caracterizado dicho
método en que comprende los pasos de:
comprimir una señal I en fase a una señal I
analógica comprimida;
convertir la señal I analógica comprimida en una
señal I digital comprimida;
generar una señal I digital expandida mediante
la expansión de la señal I digital comprimida de nuevo a su escala
lineal original;
generar una señal I digital filtrada mediante el
filtrado de la señal I digital expandida;
comprimir una señal Q en cuadratura hasta una
señal Q analógica comprimida;
convertir la señal Q analógica comprimida en una
señal Q digital comprimida;
generar una señal Q digital expandida mediante
la expansión de la señal Q digital comprimida de nuevo a su escala
lineal original;
generar una señal Q digital filtrada mediante el
filtrado de la señal Q expandida;
generar una primera señal que indica la potencia
de la señal combinada de las señales I y Q digitales filtradas;
utilizar la primera señal para generar una
segunda señal que indica la potencia media de la señal combinada de
las señales I y Q digitales filtradas;
utilizar la segunda señal para generar una
tercera señal que indica la inversa de la potencia media de la
señal combinada de las señales I y Q digitales filtradas;
generar una señal I filtrada desfasada mediante
el desfase de la señal I digital filtrada;
generar una señal Q filtrada desfasada mediante
el desfase de la señal Q digital filtrada;
multiplicar la señal I filtrada desfasada por el
inverso de la potencia media de la señal combinada de las señales I
y Q digitales filtradas para generar un primer valor sustancialmente
igual a la señal I desfasada dividida por la potencia media de la
señal combinada de las señales I y Q digitales filtradas; y
multiplicar la señal Q filtrada desfasada por la
inversa de la potencia media de la señal combinada de las señales I
y Q digitales filtradas para generar un segundo valor
sustancialmente igual a la señal Q desfasada dividida por la
potencia media de la señal combinada de las señales I y Q digitales
filtradas.
7. El método de la reivindicación 6 en el que
las señales I y Q son comprimidas logarítmicamente hasta las
señales I y Q analógicas comprimidas, respectivamente, en la banda
base.
8. El método de la reivindicación 6 en el que
las señales I y Q digitales comprimidas se expanden
logarítmicamente.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US38812202P | 2002-06-11 | 2002-06-11 | |
| US388122P | 2002-06-11 | ||
| US330749 | 2002-12-27 | ||
| US10/330,749 US7233624B2 (en) | 2002-06-11 | 2002-12-27 | Method and system for all digital gain control |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2301802T3 true ES2301802T3 (es) | 2008-07-01 |
Family
ID=29715005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES03734444T Expired - Lifetime ES2301802T3 (es) | 2002-06-11 | 2003-06-05 | Metodo y sistema de control de ganancia completamente digital. |
Country Status (14)
| Country | Link |
|---|---|
| US (4) | US7233624B2 (es) |
| EP (1) | EP1512237B1 (es) |
| JP (3) | JP3987854B2 (es) |
| KR (3) | KR100914700B1 (es) |
| CN (1) | CN1669251A (es) |
| AT (1) | ATE387765T1 (es) |
| AU (1) | AU2003238924A1 (es) |
| CA (1) | CA2488750A1 (es) |
| DE (1) | DE60319373T2 (es) |
| ES (1) | ES2301802T3 (es) |
| MX (1) | MXPA04012483A (es) |
| NO (1) | NO20045558L (es) |
| TW (4) | TWI292655B (es) |
| WO (1) | WO2003104925A2 (es) |
Families Citing this family (74)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6895247B2 (en) * | 2001-11-01 | 2005-05-17 | Ericsson, Inc. | System and method for obtaining optimum RF performance when co-siting cellular base stations |
| US7233624B2 (en) * | 2002-06-11 | 2007-06-19 | Interdigital Technology Corporation | Method and system for all digital gain control |
| US7769108B1 (en) * | 2004-12-17 | 2010-08-03 | The United States Of America As Represented By The Secretary Of The Air Force | Digital receiver instantaneous dynamic range enhancement |
| US8089854B2 (en) * | 2007-04-03 | 2012-01-03 | Qualcomm, Incorporated | Companded transmit path for wireless communication |
| GB0723892D0 (en) * | 2007-12-06 | 2008-01-16 | Cambridge Silicon Radio Ltd | Adaptive IQ alignment apparatus |
| CN101257319B (zh) * | 2008-04-09 | 2011-07-20 | 浙江大学 | 一种全数字对数自动增益控制装置及方法 |
| US8693970B2 (en) | 2009-04-13 | 2014-04-08 | Viasat, Inc. | Multi-beam active phased array architecture with independant polarization control |
| US10516219B2 (en) | 2009-04-13 | 2019-12-24 | Viasat, Inc. | Multi-beam active phased array architecture with independent polarization control |
| US8289209B2 (en) * | 2009-04-13 | 2012-10-16 | Viasat, Inc. | Active butler and blass matrices |
| US9112452B1 (en) | 2009-07-14 | 2015-08-18 | Rf Micro Devices, Inc. | High-efficiency power supply for a modulated load |
| US8519788B2 (en) | 2010-04-19 | 2013-08-27 | Rf Micro Devices, Inc. | Boost charge-pump with fractional ratio and offset loop for supply modulation |
| US9431974B2 (en) | 2010-04-19 | 2016-08-30 | Qorvo Us, Inc. | Pseudo-envelope following feedback delay compensation |
| EP2782246B1 (en) | 2010-04-19 | 2018-06-13 | Qorvo US, Inc. | Pseudo-envelope following power management system |
| US8981848B2 (en) | 2010-04-19 | 2015-03-17 | Rf Micro Devices, Inc. | Programmable delay circuitry |
| US9099961B2 (en) | 2010-04-19 | 2015-08-04 | Rf Micro Devices, Inc. | Output impedance compensation of a pseudo-envelope follower power management system |
| US8633766B2 (en) | 2010-04-19 | 2014-01-21 | Rf Micro Devices, Inc. | Pseudo-envelope follower power management system with high frequency ripple current compensation |
| WO2012027039A1 (en) | 2010-08-25 | 2012-03-01 | Rf Micro Devices, Inc. | Multi-mode/multi-band power management system |
| WO2012047738A1 (en) | 2010-09-29 | 2012-04-12 | Rf Micro Devices, Inc. | SINGLE μC-BUCKBOOST CONVERTER WITH MULTIPLE REGULATED SUPPLY OUTPUTS |
| US9075673B2 (en) * | 2010-11-16 | 2015-07-07 | Rf Micro Devices, Inc. | Digital fast dB to gain multiplier for envelope tracking systems |
| US8588713B2 (en) | 2011-01-10 | 2013-11-19 | Rf Micro Devices, Inc. | Power management system for multi-carriers transmitter |
| US8611402B2 (en) | 2011-02-02 | 2013-12-17 | Rf Micro Devices, Inc. | Fast envelope system calibration |
| EP2673880B1 (en) | 2011-02-07 | 2017-09-06 | Qorvo US, Inc. | Group delay calibration method for power amplifier envelope tracking |
| US8624760B2 (en) | 2011-02-07 | 2014-01-07 | Rf Micro Devices, Inc. | Apparatuses and methods for rate conversion and fractional delay calculation using a coefficient look up table |
| US9379667B2 (en) | 2011-05-05 | 2016-06-28 | Rf Micro Devices, Inc. | Multiple power supply input parallel amplifier based envelope tracking |
| US9246460B2 (en) | 2011-05-05 | 2016-01-26 | Rf Micro Devices, Inc. | Power management architecture for modulated and constant supply operation |
| US9247496B2 (en) | 2011-05-05 | 2016-01-26 | Rf Micro Devices, Inc. | Power loop control based envelope tracking |
| CN103748794B (zh) | 2011-05-31 | 2015-09-16 | 射频小型装置公司 | 一种用于测量发射路径的复数增益的方法和设备 |
| US9019011B2 (en) | 2011-06-01 | 2015-04-28 | Rf Micro Devices, Inc. | Method of power amplifier calibration for an envelope tracking system |
| US8760228B2 (en) | 2011-06-24 | 2014-06-24 | Rf Micro Devices, Inc. | Differential power management and power amplifier architecture |
| US8952710B2 (en) | 2011-07-15 | 2015-02-10 | Rf Micro Devices, Inc. | Pulsed behavior modeling with steady state average conditions |
| WO2013012787A2 (en) | 2011-07-15 | 2013-01-24 | Rf Micro Devices, Inc. | Modified switching ripple for envelope tracking system |
| US8626091B2 (en) | 2011-07-15 | 2014-01-07 | Rf Micro Devices, Inc. | Envelope tracking with variable compression |
| US9263996B2 (en) | 2011-07-20 | 2016-02-16 | Rf Micro Devices, Inc. | Quasi iso-gain supply voltage function for envelope tracking systems |
| US8618868B2 (en) | 2011-08-17 | 2013-12-31 | Rf Micro Devices, Inc. | Single charge-pump buck-boost for providing independent voltages |
| US8942652B2 (en) | 2011-09-02 | 2015-01-27 | Rf Micro Devices, Inc. | Split VCC and common VCC power management architecture for envelope tracking |
| US8957728B2 (en) | 2011-10-06 | 2015-02-17 | Rf Micro Devices, Inc. | Combined filter and transconductance amplifier |
| CN103959189B (zh) | 2011-10-26 | 2015-12-23 | 射频小型装置公司 | 基于电感的并行放大器相位补偿 |
| US9484797B2 (en) | 2011-10-26 | 2016-11-01 | Qorvo Us, Inc. | RF switching converter with ripple correction |
| US9024688B2 (en) | 2011-10-26 | 2015-05-05 | Rf Micro Devices, Inc. | Dual parallel amplifier based DC-DC converter |
| CN103988406B (zh) | 2011-10-26 | 2017-03-01 | Qorvo美国公司 | 射频(rf)开关转换器以及使用rf开关转换器的rf放大装置 |
| US8699626B2 (en) | 2011-11-29 | 2014-04-15 | Viasat, Inc. | General purpose hybrid |
| US9250643B2 (en) | 2011-11-30 | 2016-02-02 | Rf Micro Devices, Inc. | Using a switching signal delay to reduce noise from a switching power supply |
| US8975959B2 (en) | 2011-11-30 | 2015-03-10 | Rf Micro Devices, Inc. | Monotonic conversion of RF power amplifier calibration data |
| US9515621B2 (en) | 2011-11-30 | 2016-12-06 | Qorvo Us, Inc. | Multimode RF amplifier system |
| US9256234B2 (en) | 2011-12-01 | 2016-02-09 | Rf Micro Devices, Inc. | Voltage offset loop for a switching controller |
| US9041364B2 (en) | 2011-12-01 | 2015-05-26 | Rf Micro Devices, Inc. | RF power converter |
| US9280163B2 (en) | 2011-12-01 | 2016-03-08 | Rf Micro Devices, Inc. | Average power tracking controller |
| US9041365B2 (en) | 2011-12-01 | 2015-05-26 | Rf Micro Devices, Inc. | Multiple mode RF power converter |
| US8947161B2 (en) | 2011-12-01 | 2015-02-03 | Rf Micro Devices, Inc. | Linear amplifier power supply modulation for envelope tracking |
| US9494962B2 (en) | 2011-12-02 | 2016-11-15 | Rf Micro Devices, Inc. | Phase reconfigurable switching power supply |
| US9813036B2 (en) | 2011-12-16 | 2017-11-07 | Qorvo Us, Inc. | Dynamic loadline power amplifier with baseband linearization |
| US9298198B2 (en) | 2011-12-28 | 2016-03-29 | Rf Micro Devices, Inc. | Noise reduction for envelope tracking |
| US8981839B2 (en) | 2012-06-11 | 2015-03-17 | Rf Micro Devices, Inc. | Power source multiplexer |
| WO2014018861A1 (en) | 2012-07-26 | 2014-01-30 | Rf Micro Devices, Inc. | Programmable rf notch filter for envelope tracking |
| US9225231B2 (en) | 2012-09-14 | 2015-12-29 | Rf Micro Devices, Inc. | Open loop ripple cancellation circuit in a DC-DC converter |
| US9197256B2 (en) | 2012-10-08 | 2015-11-24 | Rf Micro Devices, Inc. | Reducing effects of RF mixer-based artifact using pre-distortion of an envelope power supply signal |
| US9207692B2 (en) | 2012-10-18 | 2015-12-08 | Rf Micro Devices, Inc. | Transitioning from envelope tracking to average power tracking |
| US9627975B2 (en) | 2012-11-16 | 2017-04-18 | Qorvo Us, Inc. | Modulated power supply system and method with automatic transition between buck and boost modes |
| WO2014116933A2 (en) | 2013-01-24 | 2014-07-31 | Rf Micro Devices, Inc | Communications based adjustments of an envelope tracking power supply |
| US9178472B2 (en) | 2013-02-08 | 2015-11-03 | Rf Micro Devices, Inc. | Bi-directional power supply signal based linear amplifier |
| WO2014152876A1 (en) | 2013-03-14 | 2014-09-25 | Rf Micro Devices, Inc | Noise conversion gain limited rf power amplifier |
| US9197162B2 (en) | 2013-03-14 | 2015-11-24 | Rf Micro Devices, Inc. | Envelope tracking power supply voltage dynamic range reduction |
| US9479118B2 (en) | 2013-04-16 | 2016-10-25 | Rf Micro Devices, Inc. | Dual instantaneous envelope tracking |
| US9374005B2 (en) | 2013-08-13 | 2016-06-21 | Rf Micro Devices, Inc. | Expanded range DC-DC converter |
| US9614476B2 (en) | 2014-07-01 | 2017-04-04 | Qorvo Us, Inc. | Group delay calibration of RF envelope tracking |
| CN104954032B (zh) * | 2015-05-22 | 2018-01-26 | 豪威科技(上海)有限公司 | 无线接收机及其使用方法 |
| US9912297B2 (en) | 2015-07-01 | 2018-03-06 | Qorvo Us, Inc. | Envelope tracking power converter circuitry |
| US9843294B2 (en) | 2015-07-01 | 2017-12-12 | Qorvo Us, Inc. | Dual-mode envelope tracking power converter circuitry |
| US9973147B2 (en) | 2016-05-10 | 2018-05-15 | Qorvo Us, Inc. | Envelope tracking power management circuit |
| US10542443B2 (en) * | 2017-10-27 | 2020-01-21 | Keysight Technologies, Inc. | Methods, systems, and computer readable media for testing long term evolution (LTE) air interface device using emulated noise in unassigned resource blocks (RBs) |
| US10476437B2 (en) | 2018-03-15 | 2019-11-12 | Qorvo Us, Inc. | Multimode voltage tracker circuit |
| US11089495B2 (en) | 2019-07-11 | 2021-08-10 | Keysight Technologies, Inc. | Methods, systems, and computer readable media for testing radio access network nodes by emulating band-limited radio frequency (RF) and numerology-capable UEs in a wideband 5G network |
| CN111030713A (zh) * | 2019-10-30 | 2020-04-17 | 创达特（苏州）科技有限责任公司 | 一种抗瞬态脉冲干扰装置及方法 |
| KR20240014668A (ko) | 2022-07-25 | 2024-02-02 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4132985A (en) | 1972-08-03 | 1979-01-02 | Minolta Camera Kabushiki Kaisha | Automatic control device for cameras |
| SE388747B (sv) | 1975-08-04 | 1976-10-11 | Hartmut Traunmuller | Sett att presentera ur en elektroakustisk signal utvunnen information for dova, samt anordning for utforande av settet |
| US4124773A (en) | 1976-11-26 | 1978-11-07 | Robin Elkins | Audio storage and distribution system |
| US4189625A (en) * | 1978-03-13 | 1980-02-19 | Strandberg Terry W | Method and apparatus for processing dual frequency digital information signals |
| US4250470A (en) | 1978-06-28 | 1981-02-10 | Communications Satellite Corporation | Syllabic compander with logarithmic chain |
| DE3883337D1 (es) | 1987-10-06 | 1993-09-23 | Peicom Sound Systems Gmbh, 6380 Bad Homburg, De | |
| US5287556A (en) * | 1990-09-28 | 1994-02-15 | Motorola, Inc. | Interference reduction using an adaptive receiver filter, signal strength, and BER sensing |
| JPH0575655A (ja) * | 1991-09-13 | 1993-03-26 | Sony Corp | データ再生装置 |
| JP3241098B2 (ja) | 1992-06-12 | 2001-12-25 | 株式会社東芝 | 多方式対応の受信装置 |
| TW234229B (es) | 1992-10-26 | 1994-11-11 | Philips Electronics Nv | |
| EP0595406A1 (en) | 1992-10-26 | 1994-05-04 | Koninklijke Philips Electronics N.V. | Radio device with signal compression |
| JPH06164390A (ja) | 1992-11-24 | 1994-06-10 | Roland Corp | 圧縮伸張装置 |
| JPH06244888A (ja) * | 1993-02-12 | 1994-09-02 | Fujitsu Ltd | Ｑａｍ復調器 |
| US5446761A (en) | 1993-06-11 | 1995-08-29 | Motorola, Inc. | Decoder circuit for phase modulated signals |
| AU687228B2 (en) * | 1994-07-29 | 1998-02-19 | Qualcomm Incorporated | Method and apparatus for performing code acquisition in a CDMA communications system |
| US5572452A (en) | 1995-02-03 | 1996-11-05 | Telefonaktiebolaget Lm Ericsson | Filter with feed-forward AGC |
| JP3087627B2 (ja) | 1995-09-30 | 2000-09-11 | 日本電気株式会社 | 復調装置 |
| JP3955965B2 (ja) | 1999-02-15 | 2007-08-08 | 株式会社ケンウッド | 広帯域ディジタル受信機 |
| US6577262B1 (en) * | 1999-12-22 | 2003-06-10 | Koninklijke Philips Electronics N.V. | Compander for power control in a ballast |
| US6459889B1 (en) * | 2000-02-29 | 2002-10-01 | Motorola, Inc. | DC offset correction loop for radio receiver |
| JP4379658B2 (ja) * | 2000-06-20 | 2009-12-09 | パナソニック株式会社 | 受信装置 |
| JP2002094424A (ja) * | 2000-09-19 | 2002-03-29 | Nec Corp | 受信装置 |
| JP3518743B2 (ja) * | 2000-10-05 | 2004-04-12 | 日本電気株式会社 | 多値ディジタル復調システム |
| JP3695316B2 (ja) * | 2000-11-24 | 2005-09-14 | 株式会社日本自動車部品総合研究所 | スペクトラム拡散受信機の相関検出器 |
| US20030002578A1 (en) * | 2000-12-11 | 2003-01-02 | Ikuo Tsukagoshi | System and method for timeshifting the encoding/decoding of audio/visual signals in real-time |
| US20030002576A1 (en) * | 2001-06-29 | 2003-01-02 | Whitehead David E. | Apparatus and method for compression of data in protection and control communications between protective relays in a power system |
| US6510188B1 (en) * | 2001-07-26 | 2003-01-21 | Wideband Computers, Inc. | All digital automatic gain control circuit |
| US7013117B2 (en) * | 2002-03-25 | 2006-03-14 | Broadcom Corporation | Analog power detection for gain control operations |
| US7233624B2 (en) * | 2002-06-11 | 2007-06-19 | Interdigital Technology Corporation | Method and system for all digital gain control |
-
2002
- 2002-12-27 US US10/330,749 patent/US7233624B2/en not_active Expired - Fee Related
-
2003
- 2003-06-05 DE DE60319373T patent/DE60319373T2/de not_active Expired - Lifetime
- 2003-06-05 MX MXPA04012483A patent/MXPA04012483A/es active IP Right Grant
- 2003-06-05 CN CNA038137976A patent/CN1669251A/zh active Pending
- 2003-06-05 AU AU2003238924A patent/AU2003238924A1/en not_active Abandoned
- 2003-06-05 AT AT03734444T patent/ATE387765T1/de not_active IP Right Cessation
- 2003-06-05 KR KR1020057016663A patent/KR100914700B1/ko not_active Expired - Fee Related
- 2003-06-05 WO PCT/US2003/017857 patent/WO2003104925A2/en not_active Ceased
- 2003-06-05 KR KR1020077026157A patent/KR100998544B1/ko not_active Expired - Fee Related
- 2003-06-05 KR KR1020047020009A patent/KR100768054B1/ko not_active Expired - Fee Related
- 2003-06-05 ES ES03734444T patent/ES2301802T3/es not_active Expired - Lifetime
- 2003-06-05 CA CA002488750A patent/CA2488750A1/en not_active Abandoned
- 2003-06-05 JP JP2004511933A patent/JP3987854B2/ja not_active Expired - Fee Related
- 2003-06-05 EP EP03734444A patent/EP1512237B1/en not_active Expired - Lifetime
- 2003-06-06 TW TW092115469A patent/TWI292655B/zh not_active IP Right Cessation
- 2003-06-06 TW TW093104386A patent/TWI313976B/zh not_active IP Right Cessation
- 2003-06-06 TW TW098121468A patent/TWI393359B/zh not_active IP Right Cessation
- 2003-06-06 TW TW095119775A patent/TWI369071B/zh not_active IP Right Cessation
-
2004
- 2004-12-20 NO NO20045558A patent/NO20045558L/no not_active Application Discontinuation
-
2005
- 2005-09-26 JP JP2005277912A patent/JP4227129B2/ja not_active Expired - Fee Related
-
2007
- 2007-05-03 US US11/800,114 patent/US7391814B2/en not_active Expired - Fee Related
- 2007-07-12 JP JP2007183605A patent/JP2007295620A/ja active Pending
-
2008
- 2008-06-09 US US12/135,288 patent/US7532671B2/en not_active Expired - Fee Related
-
2009
- 2009-04-07 US US12/419,331 patent/US8098742B2/en not_active Expired - Fee Related
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2301802T3 (es) | Metodo y sistema de control de ganancia completamente digital. | |
| EP1878184A2 (en) | Power control system for a continuous time mobile transmiter | |
| US20110121896A1 (en) | Logarithmic mean-square power detector with servo control loop | |
| Zhang et al. | Digital automatic gain control design with large dynamic range in wireless communication receivers | |
| US5519888A (en) | Receiver incorporating an other users noise simulator (OUNS) for use in a communication system | |
| CN106972837B (zh) | 一种实现增益控制的方法及装置 | |
| EP1940053B1 (en) | Gain control method and apparatus | |
| HK1077944A (en) | Method and system for all digital gain control | |
| CN109525264A (zh) | 用于am无线电的自适应信号压缩器 | |
| US20030147481A1 (en) | Method and controlling apparatus for controlling agc unit | |
| JP2003258638A (ja) | 信号受信装置 | |
| KR20040025353A (ko) | 디지털 가변 이득 증폭 장치 및 방법 | |
| JPS62253205A (ja) | 対数コンパンダ |