ES2322444T3 - Disposicion de transistores y procedimiento para su fabricacion. - Google Patents

Disposicion de transistores y procedimiento para su fabricacion. Download PDF

Info

Publication number
ES2322444T3
ES2322444T3 ES02764558T ES02764558T ES2322444T3 ES 2322444 T3 ES2322444 T3 ES 2322444T3 ES 02764558 T ES02764558 T ES 02764558T ES 02764558 T ES02764558 T ES 02764558T ES 2322444 T3 ES2322444 T3 ES 2322444T3
Authority
ES
Spain
Prior art keywords
micro
holes
films
metal layer
ionic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES02764558T
Other languages
English (en)
Inventor
Rolf Konenkamp
Jie Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Helmholtz Zentrum Berlin fuer Materialien und Energie GmbH
Original Assignee
Helmholtz Zentrum Berlin fuer Materialien und Energie GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Helmholtz Zentrum Berlin fuer Materialien und Energie GmbH filed Critical Helmholtz Zentrum Berlin fuer Materialien und Energie GmbH
Application granted granted Critical
Publication of ES2322444T3 publication Critical patent/ES2322444T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/491Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6728Vertical TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50Forming devices by joining two substrates together, e.g. lamination techniques
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938Field effect transistors, FETS, with nanowire- or nanotube-channel region

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Packaging Frangible Articles (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Transistores verticales, caracterizados porque se ha introducido en microagujeros (4) practicados a través de una película compuesta, constituida por dos películas de plástico (1, 3) con una capa metálica intercalada (2), un material semiconductor (8) que ha sido provisto de contactos (6, 7) por metalización de los lados superior e inferior de la película compuesta.

Description

Disposición de transistores y procedimiento para su fabricación.
La invención concierne a transistores verticales y a un procedimiento para su fabricación.
Es conocido el recurso de aplicar material semiconductor en disposición planar sobre sustratos flexibles para producir transistores de capa delgada. Bajo esfuerzos mecánicos de los sustratos por flexión, cizalladura o dilatación, los transistores de capa delgada son sometidos también a esfuerzos, con lo que se producen fácilmente lesiones de las capas de semiconductor y desprendimientos desde la capa de sustrato.
La invención se basa en el problema de indicar transistores verticales y un procedimiento para su fabricación, en donde se deberá emplear un sustrato flexible, pero cuyo esfuerzo mecánico no conduzca a perjuicios de la función de los transistores.
Según la invención, el problema se resuelve por medio de las características de las reivindicaciones 1 y 8. Ejecuciones convenientes son objetos de las reivindicaciones subordinadas.
Según esto, los transistores verticales están constituidos de modo que en microagujeros practicados a través de una película compuesta, constituida por dos películas de plástica con capa metálica intercalada, se ha introducido verticalmente un material semiconductor que ha sido provisto de contactos por metalización de los lados superior e inferior de la película compuesta.
Como microagujeros se utilizan según la invención canales cilíndricos de trazas iónicas que se forman en las películas de polímero o de poliéster por bombardeo iónico y subsiguiente tratamiento de corrosión. Estos canales de trazas iónicas pueden rellenarse por electrodeposición, separación química en baño u otros procedimientos adecuados con semiconductores de unión o primero con una capa aislante cilíndrica hueca y a continuación con un semiconductor de unión.
La película compuesta en la que se incrusta el material semiconductor se fabrica dotando a una película con una capa metálica, por ejemplo por vaporización, y pegando una segunda película, por medio de un promotor de adherencia, sobre el lado de la capa metálica de la primera película. A continuación, se efectúa el bombardeo iónico en un acelerador. Con el bombardeo iónico se forman en la película a lo largo de la traza iónica unos canales con un diámetro de pocos Angstroms. Los canales de trazas iónicas generados son sensibilizados después para un tratamiento de corrosión subsiguiente con el que se forman microagujeros en las películas de plástico. Eventualmente, antes del tratamiento de corrosión se efectúa aún una sensibilización adicional con otro sensibilizador químico. El procedimiento para formar microagujeros en películas, sobre todo con una película monocapa y sin la capa metálica introducida entre las capas de película, se utiliza hasta ahora para la fabricación de microfiltros y otras aplicaciones, pero no para
transistores.
Después del tratamiento de corrosión de las películas polímeras aplicadas por ambos lados se retira la película metálica en la zona de los agujeros por medio de otra operación de corrosión. La capa metálica puede ser retirada entonces justamente en una medida tal que llegue todavía hasta el canal de trazas iónicas en las películas. La capa metálica central sirve en el transistor propuesto como contacto de puerta y, por este motivo, deberá formar un contacto de Schottky con respecto al material semiconductor (MESFET) o deberá aislada con respecto al semiconductor (MOSFET), tal como se muestra, por ejemplo, en S. M. Sze, Physics of Semiconductor Devices, Wiley, Nueva York, 1981, páginas 312 y siguientes, así como páginas 431 y siguientes. Cuando lo admite la combinación de materiales metal/semiconductor, se puede hacer que crezca material semiconductor en electrodeposición desde el borde de la capa metálica central para formar un MESFET, con lo que se forma un contacto de Schottky.
Para la fabricación de MOSFET se hace que crezca primero una capa aislante en la pared interior de todo el canal, por ejemplo por medio de separación en baño. También se puede formar una capa aislante solamente en la zona de la capa metálica transformado ésta por vía química o electroquímica, por ejemplo oxidándola, desde los microagujeros. Una alternativa a una capa aislante es la eliminación por corrosión de la capa metálica alrededor del microagujero, con lo que se forma una cavidad aislante.
Después de que se han formado completamente los microagujeros a partir de los canales de trazas iónicas, se efectúa la introducción del material semiconductor por medio de electrodeposición o separación química en baño. Mediante una metalización subsiguiente de los lados superior e inferior de la película compuesta se forman contactos de fuente y de drenaje. Eventualmente, ya antes de la electrodeposición se tiene que metalizar al menos un lado de la película compuesta a fin de disponer de un electrodo para la aplicación de un potencial durante la electrodeposición. Mediante una estructuración de la capa metálica por medio de procedimientos litográficos usuales, por ejemplo en forma de matriz, se pueden agrupar entonces transistores para formar respectivos conjuntos de transistores que pueden ser activados después en común. Se puede favorecer la formación de disposiciones de transistores zonales enmascarando ya también la película compuesta antes del bombardeo iónico. Por último, se pueden fabricar también transistores individuales en un lugar predeterminado bombardeando la película compuesta con un chorro iónico controlado para formar canales individuales de trazas iónicas.
La disposición cilíndrica vertical de los transistores tiene la ventaja de que ésta es muy robusta en el aspecto mecánico, dado que la película es flexible o dilatable. El material orgánico de la película es, además, sensiblemente más blando que el material inorgánico del transistor. De este modo, las fuerzas de flexión, de cizalladura y de compresión que se presenten son absorbidas casi lisa y llanamente por el material de la película, con lo que la curva característica del transistor y otros parámetros eléctricos son ampliamente constantes bajo fuerzas de curvado, de flexión y de tracción.
Dado que los microagujeros se pueden producir bajando hasta 30 nm de diámetro y se pueden rellenar de material semiconductor, se pueden fabricar también transistores a escala nanométrica sin litografía y sin técnica de enmascaramiento. La longitud del canal del transistor viene dada por la zona de carga espacial del contacto de puerta central. En general, éste es sensiblemente más pequeño que el espesor de las películas que determina la distancia fuente-drenaje, con lo que el transistor es hecho funcionar en condiciones óptimas en el "modo de empobrecimiento"; véase el documento DE-C 199 16 403. Debido al pequeño diámetro y a la pequeña longitud del canal resultan posibilidades para hacer funcionar el transistor en régimen cuántico.
Debido a las dimensiones posibles muy pequeñas resultan también ventajas para la integración en circuitos de mando.
Las aplicaciones son múltiples. Para aplicaciones en el sector de pantallas de visualización entra en consideración, por ejemplo, una película en tamaño DIN A 4 con transistores verticales colocados uno muy junto a otro, los cuales se ordenan formando píxeles ópticos con aproximadamente 1000 transistores. Los transistores están ciertamente distribuidos en forma irregular, pero, debido al alto número de transistores/píxel, se puede efectuar una activación exacta de los píxeles. En caso de un diámetro de los transistores de 150 nm y una distancia media de 500 nm resulta para 1000 transistores, por ejemplo, un tamaño de píxel de aproximadamente 20x20 \mum^{2}, es decir, un tamaño enteramente corriente.
Se explicará seguidamente la invención con más detalle haciendo referencia a ejemplos de realización. En los dibujos correspondientes muestran:
La figura 1, un transistor según la invención en sección,
La figura 2, una segunda variante de un transistor en sección y
La figura 3, el hueco de la banda de energía de un transistor según la invención.
\vskip1.000000\baselineskip
Se explicará el procedimiento de fabricación haciendo referencia a la representación en sección de un transistor individual en la figura 1. En primer lugar, se recubre al vapor un lado de una película 1 de PET (politereftalato de etileno) de aproximadamente 5 \mum de espesor con una capa metálica 2 (por ejemplo, Al, Cu, Ag). Por medio de un promotor de adherencia se pega a continuación el lado metálico con una segunda película 3 de PET de 5 \mum de espesor para formar una película compuesta.
Unos tramos de diámetro aproximado DIN A 4 son bombardeados en un acelerador, para formar canales de trazas iónicas, con iones rápidos, preferiblemente con iones de criptón o de xenón con una energía de algunos centenares de MeV a una densidad de aproximadamente 10^{8}/cm^{2}. Los canales de trazas iónicas producidos son pretratados seguidamente con un sensibilizador (por ejemplo, dimetilformamida, piridina, dioxano) y corroídos seguidamente en lejía de sosa (NaOH). Según el tiempo de corrosión, se originan así unos microagujeros 4 con un diámetro comprendido entre 30 nm y 20 \mum. A continuación, se corroe la capa metálica central (en el caso de Al, por ejemplo, también con lejía de sosa, en el caso de Cu con HNO_{3}, etc.). Mediante separación química en baño o mediante otro procedimiento, como el que se muestra en el documento DE-C 199 16 403, se revisten luego los microagujeros 4 con una capa aislante 5 de TiO_{2} u otro óxido.
A continuación, se efectúa por vía electroquímica el crecimiento de tiocianato de cobre 8 de conducción p (CuSCN) en los microagujeros 4, pudiendo variarse el dopado mediante el ajuste de las condiciones de potencial; véase también C. Rost et al., Appl. Phys. Lett. 75, 692 (1999). A este fin, para la aplicación de un potencial, un lado de la película compuesta es primeramente provisto de una capa metálica de oro que forma más tarde un contacto de fuente 6 o un contacto de drenaje 7. La electrodeposición puede efectuarse en un potenciostato normal, habiéndose demostrado como practicable una solución de Cu(BF_{4})_{2} 0,05 molar y KSCN 0,025 molar en etanol a una tensión catódica de -(0,2 a 0,8) V con respecto a un electrodo de referencia de platino. Se ha visto que es posible la formación de cristales hexagonales con orientación <001> o con orientación <101>.
Después del rellenado completo de los microagujeros 4 con CuSCN se produce un contacto de fuentes 6 o un contacto de drenaje 7 por revestimiento al vapor del segundo lado de la película compuesta con platino. La capa metálica central 2 forma el contacto de puerta.
La figura 2 muestra otra posibilidad. Debido al progreso de la corrosión se originan unos microagujeros 4 ensanchados algo cónicamente hacia afuera que tienen en la zona de la puerta un diámetro de aproximadamente 100 nm. La capa metálica 2 consiste en aluminio. Ésta se oxida por vía electroquímica en su borde, en los microagujeros 4 producidos por corrosión, para formar dióxido de aluminio 9, con lo que en este caso no tiene que aplicarse ninguna capa aislante.
En la figura 3 se representan las condiciones de energía de la división de electrones en un transistor de esta clase. La puerta origina una zona de carga espacial de aproximadamente 400 nm de longitud en la que se puede desplazar el potencial de CuSCN. Dado que el CuSCN tiene conducción p, se produce a un potencial positivo de la puerta un empobrecimiento en el canal. Cuando el empobrecimiento atraviesa todo el espesor del cilindro semiconductor, se presenta una fuerte reducción de la conductividad entre la fuente y el drenaje. A potencial negativo de la puerta se produce un enriquecimiento en el canal. Sin embargo, dado que la longitud del canal es pequeña en comparación con la distancia fuente-drenaje, se mantiene pequeño el aumento de conductividad entre la fuente y el drenaje.

Claims (23)

1. Transistores verticales, caracterizados porque se ha introducido en microagujeros (4) practicados a través de una película compuesta, constituida por dos películas de plástico (1, 3) con una capa metálica intercalada (2), un material semiconductor (8) que ha sido provisto de contactos (6, 7) por metalización de los lados superior e inferior de la película compuesta.
2. Transistores verticales según la reivindicación 1, caracterizados porque las películas (1, 3) son películas de polímero.
3. Transistores verticales según la reivindicación 1, caracterizados porque las películas (1, 3) son películas de poliéster.
4. Transistores verticales según la reivindicación 3, caracterizados porque las películas (1, 3) son películas de PET.
5. Transistores verticales según cualquiera de las reivindicaciones anteriores, caracterizados porque las películas (1, 3) presentan un espesor de 2 \mum a 30 \mum.
6. Transistores verticales según cualquiera de las reivindicaciones anteriores, caracterizados porque la capa metálica (2) es de cobre, aluminio o plata.
7. Transistores verticales según cualquiera de las reivindicaciones anteriores, caracterizados porque el material semiconductor es tiocianato de cobre (CuSCN) (8).
8. Procedimiento para fabricar transistores verticales, caracterizado porque se incrusta una capa metálica (2) entre dos películas de plástico (1, 3), se producen canales de trazas iónicas en esta película compuesta por medio de bombardeo iónico, se somete seguidamente la película compuesta a un tratamiento de corrosión, produciéndose entonces, debido al erosión por corrosión de los canales de trazas iónicas, unos microagujeros (4) a través de la película compuesta, se rellenan los microagujeros con material semiconductor (8) y se generan contactos de fuente/drenaje mediante un revestimiento metálico (6, 7) aplicado a los lados superior e inferior de la película compuesta.
9. Procedimiento según la reivindicación 8, caracterizado porque la capa metálica dispuesta entre las películas de plástico se somete dentro de los microagujeros a un tratamiento de corrosión separado.
10. Procedimiento según la reivindicación 8 ó 9, caracterizado porque los microagujeros son provistos de una capa aislante para formar transistores de efecto de campo.
11. Procedimiento según la reivindicación 8 ó 9, caracterizado porque la capa metálica es eliminada por corrosión en la zona de los microagujeros hasta detrás del diámetro de dichos microagujeros para formar transistores de efecto de campo.
12. Procedimiento según la reivindicación 8 ó 9, caracterizado porque la capa metálica es oxidada por vía electroquímica en la zona de los microagujeros para formar transistores de efecto de campo.
13. Procedimiento según cualquiera de las reivindicaciones 8 a 12, caracterizado porque el rellenado de los microagujeros con material semiconductor se efectúa por medio de electrodeposición.
14. Procedimiento según cualquiera de las reivindicaciones 8 a 12, caracterizado porque el rellenado de los microagujeros con material semiconductor se efectúa por medio de separación química en baño.
15. Procedimiento según cualquiera de las reivindicaciones 8 a 14, caracterizado porque con el tratamiento de corrosión de los canales de trazas iónicas se forman microagujeros con un diámetro comprendido entre 30 nm y
20 \mum.
16. Procedimiento según cualquiera de las reivindicaciones 8 a 15, caracterizado porque la capa metálica se aplica sobre un lado de una película de plástico por evaporación o pulverización catódica.
17. Procedimiento según la reivindicación 16, caracterizado porque se pegan una con otra la película de plástico provista de la capa metálica y una segunda película de plástico.
18. Procedimiento según cualquiera de las reivindicaciones 8 a 17, caracterizado porque la corrosión de los canales de trazas iónicas se efectúa con lejía de sosa.
19. Procedimiento según cualquiera de las reivindicaciones 8 a 18, caracterizado porque en el bombardeo iónico se trabaja con una densidad de iones de 10^{7} a 10^{9}/cm^{2}.
20. Procedimiento según cualquiera de las reivindicaciones 8 a 19, caracterizado porque en el bombardeo iónico se trabaja con una energía de varios centenares de MeV.
21. Procedimiento según cualquiera de las reivindicaciones 8 a 20, caracterizado porque se trata la película compuesta con un sensibilizador antes de la corrosión de los canales de trazas iónicas.
22. Procedimiento según cualquiera de las reivindicaciones 8 a 21, caracterizado porque se enmascara la película compuesta antes del revestimiento metálico de sus lados superior e inferior.
23. Procedimiento según cualquiera de las reivindicaciones 8 a 22, caracterizado porque se enmascara la película compuesta antes del bombardeo iónico.
ES02764558T 2001-08-27 2002-08-27 Disposicion de transistores y procedimiento para su fabricacion. Expired - Lifetime ES2322444T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10142913A DE10142913B4 (de) 2001-08-27 2001-08-27 Vertikale Transistoranordnung mit einem flexiblen, aus Kunststofffolien bestehenden Substrat und Verfahren zu deren Herstellung
DE10142913 2001-08-27

Publications (1)

Publication Number Publication Date
ES2322444T3 true ES2322444T3 (es) 2009-06-22

Family

ID=7697404

Family Applications (1)

Application Number Title Priority Date Filing Date
ES02764558T Expired - Lifetime ES2322444T3 (es) 2001-08-27 2002-08-27 Disposicion de transistores y procedimiento para su fabricacion.

Country Status (7)

Country Link
US (2) US20040201107A1 (es)
EP (1) EP1421633B1 (es)
JP (1) JP4102755B2 (es)
AT (1) ATE427566T1 (es)
DE (2) DE10142913B4 (es)
ES (1) ES2322444T3 (es)
WO (1) WO2003026034A1 (es)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250868B8 (de) * 2002-10-31 2008-06-26 Qimonda Ag Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors
ITTO20030145A1 (it) * 2003-02-28 2004-09-01 Infm Istituto Naz Per La Fisi Ca Della Mater Procedimento per la fabbricazione di dispositivi ad effetto di campo a film sottile privi di substrato e transistore a film sottile organico ottenibile mediante tale procedimento.
DE10339529A1 (de) * 2003-08-21 2005-03-24 Hahn-Meitner-Institut Berlin Gmbh Vertikaler Nano-Transistor, Verfahren zu seiner Herstellung und Speicheranordnung
DE10339531A1 (de) * 2003-08-21 2005-03-31 Hahn-Meitner-Institut Berlin Gmbh Vertikaler Nano-Transistor, Verfahren zu seiner Herstellung und Speicheranordnung
DE10361934B3 (de) * 2003-12-28 2005-06-09 Hahn-Meitner-Institut Berlin Gmbh Quantenelektronisches Nanobauelement und Verfahren zu seiner Herstellung
DE102004040238A1 (de) * 2004-08-13 2006-02-23 Hahn-Meitner-Institut Berlin Gmbh Flexibler Nanotransistor und Verfahren zur Herstellung
WO2007064334A1 (en) * 2005-12-02 2007-06-07 Advanced Micro Devices, Inc. Polymer-based transistor devices, methods, and systems
EP2169721B1 (en) 2007-07-03 2019-09-04 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device, semiconductor device manufacturing method and image display device
WO2009019864A1 (ja) * 2007-08-07 2009-02-12 Panasonic Corporation 半導体装置とその製造方法および画像表示装置
TW200913337A (en) * 2007-08-07 2009-03-16 Panasonic Corp Semiconductor device, manufacturing method thereof and image display device
EP2161755A1 (en) * 2008-09-05 2010-03-10 University College Cork-National University of Ireland, Cork Junctionless Metal-Oxide-Semiconductor Transistor
DE102010033198B4 (de) 2010-08-03 2013-04-04 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Verfahren zur Herstellung einer nanokristallinen CuSCN-Schicht auf einem Substrat
JP5708031B2 (ja) * 2011-02-25 2015-04-30 富士通株式会社 縦型電界効果トランジスタとその製造方法及び電子機器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4554570A (en) * 1982-06-24 1985-11-19 Rca Corporation Vertically integrated IGFET device
JPS614017A (ja) * 1984-06-18 1986-01-09 Seiko Epson Corp 薄膜トランジスタ液晶パネル
US5106778A (en) * 1988-02-02 1992-04-21 Massachusetts Institute Of Technology Vertical transistor device fabricated with semiconductor regrowth
US5208172A (en) * 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor
US5324673A (en) * 1992-11-19 1994-06-28 Motorola, Inc. Method of formation of vertical transistor
JP2801127B2 (ja) * 1993-07-28 1998-09-21 日本碍子株式会社 半導体装置およびその製造方法
US5668391A (en) * 1995-08-02 1997-09-16 Lg Semicon Co., Ltd. Vertical thin film transistor
US6653733B1 (en) * 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US5981970A (en) * 1997-03-25 1999-11-09 International Business Machines Corporation Thin-film field-effect transistor with organic semiconductor requiring low operating voltages
JPH11329334A (ja) * 1998-05-20 1999-11-30 Sanyo Electric Co Ltd 半導体装置の製造方法
DE19916403C1 (de) 1999-04-06 2000-10-12 Hahn Meitner Inst Berlin Gmbh Verfahren zur Herstellung dünner, schwer löslicher Beschichtungen
US6107660A (en) * 1999-05-19 2000-08-22 Worldwide Semiconductor Manufacturing Corp. Vertical thin film transistor
US6392271B1 (en) * 1999-06-28 2002-05-21 Intel Corporation Structure and process flow for fabrication of dual gate floating body integrated MOS transistors
FR2803237A1 (fr) * 1999-12-29 2001-07-06 Iniversite Catholique De Louva Procede de creation de pores dans un materiau polymere en feuilles ou une couche polymere telle qu'un film mince d'epaisseur egale a une centaine de nanometres, prealablement deposee sur un support metallique
DE10036897C1 (de) * 2000-07-28 2002-01-03 Infineon Technologies Ag Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors
GB0024294D0 (en) * 2000-10-04 2000-11-15 Univ Cambridge Tech Solid state embossing of polymer devices
US6426259B1 (en) * 2000-11-15 2002-07-30 Advanced Micro Devices, Inc. Vertical field effect transistor with metal oxide as sidewall gate insulator
DE10153563A1 (de) * 2001-10-30 2003-05-15 Infineon Technologies Ag Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren durch Einbettung von Nanopartikeln zur Erzeugung von Feldüberhöhungen

Also Published As

Publication number Publication date
DE10142913A1 (de) 2003-03-27
US20060121654A1 (en) 2006-06-08
WO2003026034A1 (de) 2003-03-27
US20040201107A1 (en) 2004-10-14
ATE427566T1 (de) 2009-04-15
DE50213415D1 (de) 2009-05-14
JP4102755B2 (ja) 2008-06-18
DE10142913B4 (de) 2004-03-18
JP2005503042A (ja) 2005-01-27
US7579281B2 (en) 2009-08-25
EP1421633A1 (de) 2004-05-26
EP1421633B1 (de) 2009-04-01

Similar Documents

Publication Publication Date Title
ES2322444T3 (es) Disposicion de transistores y procedimiento para su fabricacion.
US8372731B2 (en) Device fabrication by ink-jet printing materials into bank structures, and embossing tool
KR101095294B1 (ko) 자동차
US6861674B2 (en) Electroluminescent device
CN105374748B (zh) 薄膜晶体管基板的制作方法及制得的薄膜晶体管基板
ES2191716T3 (es) Un procedimiento de fabricacion de celulas solares de capa delgada.
CN101421842A (zh) 高冷却率应用的热二极管式器件及其制造方法
US20110033971A1 (en) Organic inverter including surface-treated layer and method of manufacturing the same
US20130026503A1 (en) Light emitting diode display and manufacturing method thereof
EP1047095A3 (en) Field emission-type electron source and manufacturing method thereof
KR101328275B1 (ko) 화학적 박리 방법을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
Monaico et al. Electrochemical deposition by design of metal nanostructures
KR970013427A (ko) 액정 표시 장치용 박막 트랜지스터 및 그 제조 방법
US20060030067A1 (en) Method for manufacturing organic thin-film transistor with plastic substrate
JP2004103719A (ja) 有機半導体素子
IT1250463B (it) Procedimento per la fabbricazione di transistori con struttura gate -isolante -semiconduttore.
TWI305684B (en) Organic semiconductor device and method of fabricating the same
KR100540698B1 (ko) 개선된 절연막 구조를 갖는 유기물 트랜지스터
JP2006324368A (ja) 薄膜トランジスタ搭載パネル及びその製造方法
KR101186574B1 (ko) 전기소자의 채널층 형성 방법 및 이를 이용하는 전기소자의 제조 방법
US20250280512A1 (en) Stretchable vapor chamber and methods of using the same
CN108878445A (zh) Tft基板及其制作方法
KR960036139A (ko) 반도체 집적회로의 제조방법
JP2003258259A5 (es)
Belov et al. Features of the formation of porous alumina mask for local plasma etching of semiconductors