ES2630386T3 - Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal - Google Patents

Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal Download PDF

Info

Publication number
ES2630386T3
ES2630386T3 ES14183414.3T ES14183414T ES2630386T3 ES 2630386 T3 ES2630386 T3 ES 2630386T3 ES 14183414 T ES14183414 T ES 14183414T ES 2630386 T3 ES2630386 T3 ES 2630386T3
Authority
ES
Spain
Prior art keywords
signal
symbol
symbols
bits
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES14183414.3T
Other languages
English (en)
Inventor
Woo Suk Ko
Sang Chul Moon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40991015&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=ES2630386(T3) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Application granted granted Critical
Publication of ES2630386T3 publication Critical patent/ES2630386T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0053—Allocation of signalling, i.e. of overhead other than pilot signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/0413—MIMO systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/65—Arrangements characterised by transmission systems for broadcast
    • H04H20/71—Wireless systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H04L27/261—Details of reference signals
    • H04L27/2613—Structure of the reference signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H04L27/261—Details of reference signals
    • H04L27/2613—Structure of the reference signals
    • H04L27/26134—Pilot insertion in the transmitter chain, e.g. pilot overlapping with data, insertion in time or frequency domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2657—Carrier synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2662—Symbol synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
    • H04L5/26—Arrangements affording multiple use of the transmission path using time-division multiplexing combined with the use of different frequencies

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Multimedia (AREA)
  • Radio Relay Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Radio Transmission System (AREA)

Abstract

Un método de transmisión de una señal de difusión, el método que comprende: codificar (S110) datos PLP para entregar un servicio; intercalar los datos PLP codificados; correlacionar los datos PLP intercalados a símbolos; construir (S150) una trama de señal que incluye los símbolos correlacionados; modular (S160) la trama de señal y modular un símbolo piloto, P1, según un esquema de multiplexación por división de frecuencia ortogonal, OFDM, en el que el símbolo P1 está situado en una parte inicial de la trama de señal; y transmitir (S180) la señal de difusión que incluye la trama de señal modulada y el símbolo P1, en el que, el símbolo P1 comprende una parte eficaz, un prefijo cíclico obtenido mediante el desplazamiento de frecuencia de una primera parte de la parte eficaz, y un sufijo cíclico obtenido mediante el desplazamiento de frecuencia de una segunda parte de la parte eficaz, y en el que una cantidad de desplazamiento de frecuencia del desplazamiento de frecuencia es inversamente proporcional a una duración de la parte aplicada respectiva.

Description

5
10
15
20
25
30
35
40
45
50
DESCRIPCION
Aparato para transmitir y recibir una senal y metodo para transmitir y recibir una senal
La presente invencion se refiere a un metodo para transmitir y recibir una senal y a un aparato para transmitir y recibir una senal, y mas particularmente, a un metodo para transmitir y recibir una senal y a un aparato para transmitir y recibir una senal, que pueden mejorar la eficacia de transmision de datos.
Debido al desarrollo de una tecnologfa de difusion digital, los usuarios han recibido una imagen en movimiento de alta definicion (HD). Con el desarrollo continuo de un algoritmo de compresion y un alto rendimiento de hardware, se proporcionara un mejor entorno a los usuarios en el futuro. Un sistema de television digital (DTV) puede recibir una senal de difusion digital y proporcionar una diversidad de servicios complementarios a los usuarios asf como una senal de video y una senal de audio.
Con el desarrollo de la tecnologfa de difusion digital, se aumenta la necesidad de un servicio tal como una senal de video y una senal de audio y la cantidad de datos deseada por un usuario o el numero de canales de difusion se aumenta gradualmente. El documento: Karol M J et al: “Performance advantages of time-frequency-sliced systems” Personal, indoor and mobile radio communications 1995, PIMRC'95. Fusion inalambrica sobre la superautopista de la informacion, Sexto Simposio Internacional del IEEE en Toronto, ONT., Canada 27-29 de septiembre de 1995, Nueva York, NY, USA., IEEE, US vol. 3, 27 de septiembre de 1995, paginas 1104-1111 ISBN 978-0-7803-3002-3 describe sistemas de transmision digital en los que se aplica segmentacion de tiempo-frecuencia a tramas de datos transmitidos.
Por consiguiente, la presente invencion se refiere a un metodo para transmitir una senal y a un aparato para transmitir una senal que elimina sustancialmente uno o mas problemas debidos a limitaciones y desventajas de la tecnica relacionada.
Un objeto de la presente invencion es proporcionar un metodo para transmitir una senal y un aparato para transmitir una senal como se indica en las reivindicaciones 1 a 6 adjuntas, que puedan mejorar la eficacia de transmision de datos.
Otro objetivo de la presente invencion es proporcionar un metodo para transmitir una senal y un aparato para transmitir una senal, que puedan mejorar capacidad de correccion de errores de bits que configuran un servicio.
Estos y otros objetos se logran mediante un metodo segun la reivindicacion 1 y un aparato segun la reivindicacion 4. Ventajas, objetos y caractensticas adicionales de la invencion se expondran en parte en la descripcion que sigue y en parte seran evidentes para los expertos en la tecnica tras examinar lo siguiente o puede aprenderse de la practica de la invencion. Los objetos y otras ventajas de la invencion pueden llevarse a cabo y lograrse mediante la estructura particularmente senalada en la descripcion y reivindicaciones de este documento asf como en los dibujos adjuntos.
Los dibujos adjuntos, que se incluyen para proporcionar una comprension adicional de la invencion y se incorporan en, y forman parte de, esta solicitud, ilustran (una) realizacion/realizaciones de la invencion y junto con la descripcion, sirven para explicar el principio de la invencion. En los dibujos:
la figura 1 es una vista que muestra una trama de senal para transmitir un servicio;
la figura 2 es una vista que muestra la estructura de una primera senal piloto P1 de la trama de senal;
la figura 3 es una vista que muestra una ventana de senalizacion;
la figura 4 es una vista esquematica que muestra una realizacion de un aparato para transmitir una senal; la figura 5 es una vista que muestra un ejemplo de un procesador 110 de entrada; la figura 6 es una vista que muestra una realizacion de una unidad de codificacion y modulacion;
la figura 7 es una vista que muestra una realizacion de un formador de tramas;
la figura 8 es una vista que muestra un primer ejemplo de una proporcion de sfmbolos cuando los correlacionadores 131a y 131b realizan una correlacion de sfmbolos tnbrida;
la figura 9 es una vista que muestra un segundo ejemplo de una proporcion de sfmbolos cuando los correlacionadores 131a y 131b realizan una correlacion de sfmbolos tnbrida;
la figura 10 es una vista que muestra el numero de sfmbolos y el numero de bits por palabra de celula segun un esquema de correlacion de sfmbolos en un modo normal de LDPC;
la figura 11 es una vista que muestra otro ejemplo del numero de sfmbolos segun un esquema de correlacion de sfmbolos en un modo normal de LDPC;
5
10
15
20
25
30
35
40
45
la figura 12 es una vista que muestra otro ejemplo del numero de sfmbolos segun un esquema de correlacion de s^bolos en un modo normal de LDPC;
la figura 13 es una vista que muestra el numero de sfmbolos segun un esquema de correlacion de sfmbolos en un modo corto de LDPC;
la figura 14 es una vista que muestra un ejemplo del numero de sfmbolos segun un esquema de correlacion de sfmbolos en un modo corto de LDPC;
la figura 15 es una vista que muestra otro ejemplo del numero de sfmbolos segun un esquema de correlacion de sfmbolos en un modo corto de LDPC;
la figura 16 es una vista que muestra una realizacion de cada uno de los correlacionadores 131a y 131b de sfmbolos de mostrados en la figura 7;
la figura 17 es una vista que muestra otra realizacion de cada uno de los correlacionadores 131a y 131b de sfmbolos;
la figura 18 es una vista que muestra otra realizacion del correlacionador de sfmbolos;
la figura 19 es una vista que muestra otra realizacion de cada uno de los correlacionadores 131a y 131b de
sfmbolos;
la figura 20 es una vista que muestra el concepto de entrelazar bits mediante los entrelazadores 1312a y 1312b de bits;
la figura 21 es una vista que muestra un primer ejemplo del numero de filas y columnas de memorias de los entrelazadores 1312a y 1312b de bits segun los tipos de correlacionadores 1315a y 1315b de sfmbolos;
la figura 22 es una vista que muestra un segundo ejemplo del numero de filas y columnas de las memorias de los entrelazadores 1312a y 1312b de bits segun los tipos de correlacionadores 1315a y 1315b de sfmbolos;
la figura 23 es un diagrama que muestra el concepto de otra realizacion de entrelazado de un entrelazador de bits;
la figura 24 es una vista que muestra otra realizacion de entrelazado de bits;
la figura 25 es una vista que muestra otra realizacion de entrelazado de bits;
la figura 26 es una vista que muestra el concepto de demultiplexar bits de entrada de los demux 1313a y 1313b;
la figura 27 es una vista que muestra una realizacion para demultiplexar un flujo de entrada mediante el demux;
la figura 28 es una vista que muestra un ejemplo de un tipo de demultiplexacion segun un metodo de correlacion de sfmbolos;
la figura 29 es una vista que muestra una realizacion para demultiplexar un flujo de bits de entrada segun un tipo de demultiplexacion;
la figura 30 es una vista que muestra un tipo de demultiplexacion que se determina segun una tasa de codigo de una codificacion de correccion de errores y un metodo de correlacion de sfmbolos;
la figura 31 es una vista que muestra un ejemplo para expresar el metodo de demultiplexacion mediante una ecuacion;
la figura 32 es una vista que muestra un ejemplo para correlacionar un sfmbolo mediante un correlacionador de sfmbolos;
la figura 33 es una vista que muestra un ejemplo de un codificador de senal multitrayectoria;
la figura 34 es una vista que muestra una realizacion de un modulador;
la figura 35 es una vista que muestra una realizacion de un procesador 160 analogico;
la figura 36 es una vista que muestra una realizacion de un aparato de recepcion de senales que puede recibir una trama de senal;
la figura 37 es una vista que muestra una realizacion de un receptor de senales;
5
10
15
20
25
30
35
40
45
la figura 38 es una vista que muestra una realizacion de un demodulador;
la figura 39 es una vista que muestra un decodificador de senal multitrayectoria;
la figura 40 es una vista que muestra una realizacion de un analizador sintactico de tramas;
la figura 41 es una vista que muestra una realizacion de cada uno de los decorrelacionadores 247a y 247p de sfmbolos;
la figura 42 es una vista que muestra otra realizacion de cada uno de los decorrelacionadores 247a y 247p de sfmbolos;
la figura 43 es una vista que muestra otra realizacion de cada uno de los decorrelacionadores 247a y 247p de sfmbolos;
la figura 44 es una vista que muestra otra realizacion de cada uno de los decorrelacionadores 247a y 247p de sfmbolos;
la figura 45 es una vista que muestra una realizacion para multiplexar un subflujo demultiplexado; la figura 46 es una vista que muestra un ejemplo de una unidad de decodificacion y demodulacion; la figura 47 es una vista que muestra una realizacion de un procesador de salida;
la figura 48 es una vista que muestra otra realizacion de un aparato de transmision de senales para transmitir una trama de senal;
la figura 49 es una vista que muestra otra realizacion de un aparato de recepcion de senales para recibir una trama de senal;
la figura 50 es una vista que muestra una realizacion de la estructura de una primera senal piloto;
la figura 51 es una vista que muestra una realizacion para detectar una senal de preambulo mostrada en la
figura 50 y estimar un desfase de sincronismo y un desfase de frecuencia;
la figura 52 es una vista que muestra otra realizacion de la estructura de la primera senal piloto;
la figura 53 es una vista que muestra una realizacion para detectar la primera senal piloto mostrada en la figura 52 y medir un desfase de sincronismo y un desfase de frecuencia;
la figura 54 es una vista que muestra una realizacion para detectar la primera senal piloto y medir un desfase de sincronismo y un desfase de frecuencia usando el resultado detectado;
la figura 55 es una vista que muestra una realizacion de un metodo para transmitir una senal;
la figura 56 es una vista que muestra una realizacion de un metodo para recibir una senal; y
la figura 57 es un diagrama de flujo que ilustra una realizacion para identificar una primera senal piloto y estimar un desfase en un proceso de demodulacion.
A continuacion se hara referencia con detalle a las realizaciones preferidas de la presente invencion, ejemplos de las cuales se ilustran en los dibujos adjuntos. Siempre que sea posible, se usaran los mismos numeros de referencia en todos los dibujos para referirse a partes identicas o similares.
En la siguiente descripcion, el termino “servicio” es indicativo o bien de contenido de difusion que puede transmitirse/recibirse por un aparato de transmision/recepcion de senales, o bien del hecho de proporcionar contenido.
Antes de la descripcion de un aparato para transmitir y recibir una senal segun una realizacion de la presente invencion, se describira una trama de senal que se transmite y recibe por el aparato para transmitir y recibir la senal segun la realizacion de la presente invencion.
La figura 1 muestra una trama de senal para transmitir un servicio segun una realizacion de la presente invencion.
La trama de senal mostrada en la figura 1 muestra una trama de senal ejemplar para transmitir un servicio de difusion incluyendo flujos de audioMdeo (A/V). En este caso, un unico servicio se multiplexa en canales de tiempo y frecuencia, y se transmite el servicio multiplexado. El esquema de transmision de senales mencionado anteriormente se denomina esquema de segmentacion de tiempo-frecuencia (TFS). Un ejemplo de la tecnica anterior de un esquema de este tipo se describe en el artfculo “Performance Advantages of Time-Frecuency sliced Systems” de Mark J. Karol, et al. En comparacion con el caso en el que se transmite un unico servicio a solo una banda de radiofrecuencia (RF), el aparato de transmision de senales segun una realizacion de la presente invencion transmite
5
10
15
20
25
30
35
40
45
50
55
el servicio de senal a traves de al menos una banda de RF (posiblemente varias bandas de RF), de modo que puede adquirir una ganancia de multiplexacion estad^stica que puede transmits muchos mas servicios. El aparato de transmision/recepcion de senales transmite/recibe un unico servicio sobre varios canales de RF, de modo que puede adquirir una ganancia de diversidad de frecuencia.
Los servicios primero a tercero (servicios 1-3) se transmiten a cuatro bandas de RF (RF1-RF4). Sin embargo, este numero de bandas de RF y este numero de servicios se han dado a conocer solo por motivos ilustrativos, de modo que en caso necesario tambien pueden usarse otros numeros. Dos senales de referencia (es decir, un primera senal piloto (P1) y una segunda senal piloto (P2)) estan ubicadas en la parte de comienzo de la trama de senal. Por ejemplo, en el caso de la banda de RF1, la primera senal piloto (P1) y la segunda senal piloto (P2) estan ubicadas en la parte de comienzo de la trama de senal. La banda de RF1 incluye tres ranuras asociadas con el servicio 1, dos ranuras asociadas con el servicio 2 y una unica ranura asociada con el servicio 3. Las ranuras asociadas con otros servicios tambien pueden estar ubicadas en otras ranuras (ranuras 4-17) ubicadas tras la unica ranura asociada con el servicio 3.
La banda de RF2 incluye una primera senal piloto (P1), una segunda senal piloto (P2) y otras ranuras 13 - 17. Ademas, la banda de rF2 incluye tres ranuras asociadas con el servicio 1, dos ranuras asociadas con el servicio 2 y una unica ranura asociada con el servicio 3.
Los servicios 1 - 3 se multiplexan, y a continuacion se transmiten a las bandas de RF3 y RF4 segun el esquema de segmentacion de tiempo-frecuencia (TFS). El esquema de modulacion para la transmision de senales puede basarse en un esquema de multiplexacion por division de frecuencia ortogonal (OFDM).
En la trama de senal, los servicios individuales se desplazan hacia las bandas de RF (en el caso de que haya una pluralidad de bandas de RF en la trama de senal) y un eje de tiempo.
Si hay tramas de senal iguales a la trama de senal anterior dispuestas sucesivamente en el tiempo, puede componerse una supertrama de varias tramas de senal. Una trama de extension futura tambien puede estar ubicada entre las diversas tramas de senal. Si la trama de extension futura esta ubicada entre las diversas tramas de senal, la supertrama puede terminarse en la trama de extension futura.
La figura 2 muestra una primera senal piloto (P1) contenida en la trama de senal de la figura 1 segun una realizacion de la presente invencion.
La primera senal piloto P1 y la segunda senal piloto P2 estan ubicadas en la parte de comienzo de la trama de senal. La primera senal piloto P1 se modula mediante un modo de FFT de 2K y puede transmitirse simultaneamente mientras incluye un intervalo de seguridad de 1/4. En la figura 2, una banda de 7,61 MHz de la primera senal piloto P1 incluye una banda de 6,82992 MHz. La primera senal piloto usa 256 portadoras de entre 1705 portadoras activas. Se usa una unica portadora activa para cada 6 portadoras como promedio. Los intervalos portadores de datos pueden disponerse de manera irregular en el orden de 3, 6 y 9. En la figura 2, una lmea continua indica la ubicacion de una portadora usada, una lmea discontinua delgada indica la ubicacion de una portadora no usada y una lmea encadenada indica una ubicacion central de la portadora no usada. En la primera senal piloto, puede realizarse una correlacion de sfmbolo de la portadora usada mediante una modulacion por desplazamiento de fase binaria (BPSK), y puede modularse una secuencia de bits pseudoaleatoria (PRBS). El tamano de una FFT usada para la segunda senal piloto puede indicarse mediante varias PRBS.
El aparato de recepcion de senales detecta una estructura de una senal piloto, y reconoce una segmentacion de tiempo-frecuencia (TFS) usando la estructura detectada. El aparato de recepcion de senales adquiere el tamano de FFT de la segunda senal piloto, compensa un desfase de frecuencia aproximado de una senal de recepcion, y adquiere sincronizacion de tiempo.
En la primera senal piloto, pueden fijarse un tipo de transmision de senal y un parametro de transmision.
La segunda senal piloto P2 puede transmitirse con un tamano de FFT y un intervalo de seguridad iguales a los del sfmbolo de datos. En la segunda senal piloto, se usa una unica portadora como portadora piloto a intervalos de tres portadoras. El aparato de recepcion de senales compensa un desfase de sincronizacion de frecuencia fina usando la segunda senal piloto, y realiza una sincronizacion de tiempo fina. La segunda senal piloto transmite informacion de una primera capa (L1) de entre capas de interconexion de sistemas abiertos (OSI). Por ejemplo, la segunda senal piloto puede incluir un parametro ffsico e informacion de construccion de trama. La segunda senal piloto transmite un valor de parametro mediante el que un receptor puede acceder a un flujo de servicio de conexion de capa ffsica (PLP).
La informacion de L1 (capa 1) contenida en la segunda senal piloto P2 es la siguiente.
La Informacion de capa 1 (L1) incluye un indicador de longitud que indica la longitud de datos que incluyen la informacion de L1, de modo que puede usar facilmente los canales de senalizacion de las capas 1 y 2 (L1 y L2). La informacion de capa 1 (L1) incluye un indicador de frecuencia, una longitud de intervalo de seguridad, un numero maximo de bloques de FEC (correccion de errores sin canal de retorno) para cada trama en asociacion con canales ffsicos individuales, y el numero de bloques de FEC reales que van a contenerse en la memoria intermedia de
5
10
15
20
25
30
35
40
45
50
55
bloques de FEC asociada con una trama actual/previa en cada canal ffsico. En este caso, el indicador de frecuencia indica informacion de frecuencia que corresponde al canal de RF.
La informacion de capa 1 (L1) puede incluir una diversidad de informacion en asociacion con ranuras individuales. Por ejemplo, la informacion de capa 1 (L1) incluye el numero de tramas asociadas con un servicio, una direccion inicial de una ranura que tiene la precision de una portadora de OFDM contenida en un sfmbolo de OFDM, una longitud de la ranura, ranuras correspondientes a la portadora de OFDM, el numero de bits rellenados en la ultima portadora de OFDM, informacion de modulacion de servicio, informacion de tasa de modo de servicio e informacion de esquema de multiples entradas multiples salidas (MIMO).
La informacion de capa 1 (L1) puede incluir un ID de celula, una bandera para servicio de mensaje de notificacion de tipo de servicio (por ejemplo, un mensaje de emergencia), el numero de tramas actuales y el numero de bits adicionales para su uso futuro. En este caso, el ID de celula indica un area de difusion transmitida por un transmisor de difusion.
La segunda senal piloto P2 esta adaptada para realizar una estimacion de canal para decodificar un sfmbolo contenido en la senal P2. La segunda senal piloto P2 puede usarse como un valor inicial para la estimacion de canal para el siguiente sfmbolo de datos. La segunda senal piloto P2 tambien puede transmitir informacion de capa 2 (L2). Por ejemplo, la segunda senal piloto puede describir informacion asociada con el servicio de transmision en la informacion de capa 2 (L2). El aparato de transmision de senales decodifica la segunda senal piloto, de modo que puede adquirir informacion de servicio contenida en la trama de segmentacion de tiempo-frecuencia (TFS) y puede realizar de manera eficaz la exploracion de canal. Mientras tanto, esta informacion de capa 2 (L2) puede incluirse en una PLP espedfica de la trama de TFS. Segun otro caso, puede incluirse informacion de L2 en una PLP espedfica, y la informacion de descripcion de servicio tambien puede transmitirse en la PLP espedfica.
Por ejemplo, la segunda senal piloto puede incluir dos sfmbolos de OFDM del modo de FFT de 8k. En general, la segunda senal piloto puede ser una cualquiera de un sfmbolo de OFDM unico del modo de FFT de 32K, un sfmbolo de OFDM unico del modo de FFT de 16k, dos sfmbolos de OFDM del modo de FFT de 8k, cuatro sfmbolos de OFDM del modo de FFT de 4k y ocho sfmbolos de OFDM del modo de FFT de 2k.
Dicho de otro modo, un sfmbolo de OFDM unico que tiene el tamano de una FFT grande o varios sfmbolos de OFDM, cada uno de los cuales tiene el tamano de una FFT pequena, pueden estar contenidos en la segunda senal piloto P2, de modo que puede mantenerse la capacidad que puede transmitirse al piloto.
Si la informacion que va a transmitirse a la segunda senal piloto supera la capacidad del sfmbolo de OFDM de la segunda senal piloto, pueden usarse ademas los sfmbolos de OFDM tras la segunda senal piloto. Se realiza una codificacion de correccion de errores sobre la informacion de L1 (capa 1) y L2 (capa 2) contenida en la segunda senal piloto y a continuacion se entrelaza, de modo que se lleva a cabo la recuperacion de datos aunque se produzca un ruido impulsivo.
Como se describio anteriormente, tambien puede incluirse informacion de L2 en una PLP espedfica que transporte la informacion de descripcion de servicio.
La figura 3 muestra una ventana de senalizacion segun una realizacion de la presente invencion. La trama de segmentacion de tiempo-frecuencia (TFS) muestra un concepto de desfase de la informacion de senalizacion. La informacion de capa 1 (L1) contenida en la segunda senal piloto incluye informacion de construccion de trama e informacion de capa ffsica requerida por el aparato de recepcion de senales que decodifica el sfmbolo de datos. Por tanto, si esta contenida informacion de los siguientes sfmbolos de datos ubicados tras la segunda senal piloto, en la segunda senal piloto, y se transmite la segunda senal piloto resultante, puede ser que el aparato de recepcion de senales no pueda decodificar inmediatamente los siguientes sfmbolos de datos anteriores debido a un tiempo de decodificacion de la segunda senal piloto.
Por tanto, como se muestra en la figura 3, la informacion de L1 contenida en la segunda senal piloto (P2) incluye informacion de un tamano de trama de segmentacion de tiempo-frecuencia (TFS) unica, e incluye informacion contenida en la ventana de senalizacion en una ubicacion separada de la segunda senal piloto el desfase de ventana de senalizacion.
Mientras tanto, para realizar una estimacion de canal de un sfmbolo de datos que construye el servicio, el sfmbolo de datos puede incluir un piloto dispersado y un piloto continuo.
A continuacion en el presente documento se describira el sistema de transmision/recepcion de senales que puede transmitir/recibir las tramas de senal mostradas en las figuras 1 - 3. Pueden transmitirse y recibirse servicios individuales sobre varios canales de RF. Una trayectoria para transmitir cada uno de los servicios o un flujo transmitido a traves de esta trayectoria se denomina PLP. La PLP puede distribuirse entre las ranuras divididas en el tiempo en varios canales de rF o una banda de RF unica. Esta trama de senal puede transportar la PLP dividida en el tiempo en al menos un canal de RF. Dicho de otro modo, una unica PLP puede transferirse a traves de al menos un canal de RF con regiones divididas en el tiempo. A continuacion en el presente documento, se daran a conocer los sistemas de transmision/recepcion de senales que transmiten/reciben una trama unica a traves de al menos una banda de RF.
5
10
15
20
25
30
35
40
45
50
55
La figura 4 es un diagrama de bloques que ilustra un aparato para transmitir una senal segun una realizacion de la presente invencion. Con referencia a la figura 4, el aparato de transmision de senales incluye un procesador 110 de entrada, una unidad 120 de codificacion y modulacion, un formador 130 de tramas, un codificador 140 MIMO/MISO, una pluralidad de moduladores (150a, ..., 150r) del codificador 140 MIMO/MISO, y una pluralidad de procesadores (160a,...,160r) analogicos.
El procesador 110 de entrada recibe flujos equipados con varios servicios, genera un numero P de tramas de banda base (P es un numero natural) que incluye informacion de modulacion y codificacion correspondiente a trayectorias de transmision de los servicios individuales, y emite el numero P de tramas de banda base.
La unidad 120 de codificacion y modulacion recibe tramas de banda base desde el procesador 110 de entrada, realiza la codificacion y el entrelazado de canal en cada una de las tramas de banda base, y emite el resultado de codificacion y el entrelazado de canal.
El formador 130 de tramas forma tramas que transmiten tramas de banda base contenidas en el numero P de PLP a un numero R de canales de RF (donde R es un numero natural), divide las tramas formadas y emite las tramas divididas a trayectorias correspondientes al numero R de canales de RF. Pueden multiplexarse varios servicios en un unico canal de RF en el tiempo. Las tramas de senal generadas a partir del formador 140 de tramas pueden incluir una estructura de a segmentacion de tiempo-frecuencia (TFS) en la que se multiplexa el servicio en dominio de tiempo y frecuencia.
El codificador 140 MIMO/MISO codifica senales que van a transmitirse al numero R de canales de RF, y emite las senales codificadas a trayectorias que corresponden a un numero A de antenas (donde A es un numero natural). El codificador 140 MIMO/MISO emite la senal codificada en la que un unico que va a transmitirse a un canal de RF unico se codifica respecto al numero A de antenas, de modo que una senal se transmite/recibe a/desde una estructura MIMO (multiples entradas multiples salidas) o MISO (multiples entradas unica salida).
Los moduladores (150a, ..., 150r) modulan senales de dominio de frecuencia introducidas a traves de la trayectoria correspondiente a cada canal de RF para dar senales de dominio de tiempo. Los moduladores (150a, ..., 150r) modulan las senales de entrada segun un esquema de multiplexacion por division de frecuencia ortogonal (OFDM), y emiten las senales moduladas.
Los procesadores (160a, ..., 160r) analogicos convierten las senales de entrada en senales de RF, de modo que las senales de RF pueden emitirse a los canales de RF.
El aparato de transmision de senales segun esta realizacion puede incluir un numero predeterminado de moduladores (150a,...150r) que corresponde al numero de canales de RF y un numero predeterminado de procesadores (160a,...,160r) analogicos que corresponde al numero de canales de RF. Sin embargo, en el caso de usar el esquema MIMO, el numero de procesadores analogicos debe ser igual al producto de R (es decir, el numero de canales de RF) y A (es decir, el numero de antenas).
La figura 5 es un diagrama de bloques que ilustra un procesador 110 de entrada segun una realizacion de la presente invencion. Con referencia a la figura 5, el procesador 110 de entrada incluye el primer multiplexor 111a de flujo, el primer divisor 113a de servicios y una pluralidad de primeros formadores (115a, ..., 115m) de tramas de banda base (BB). El procesador 110 de entrada incluye un segundo multiplexor 111b de flujo, un segundo divisor 113b de servicios y una pluralidad de segundos formadores (115n, ..., 115p) de tramas de banda base (BB).
Por ejemplo, el primer multiplexor 111a de flujo recibe varios flujos de transporte (TS) de MPEG-2, multiplexa los flujos TS de MPEG-2 recibidos y emite los flujos TS de MPEG-2 multiplexados. El primer divisor 113a de servicios recibe los flujos multiplexados, divide los flujos de entrada de servicios individuales y emite los flujos divididos. Como se describio anteriormente, siempre que el servicio transmitido a traves de una trayectoria de canal ffsico se denomine PLP, el primer divisor 113a de servicios divide el servicio que va a transmitirse a cada PLP y emite el servicio dividido.
Los primeros formadores (115a, ..., 115m) de tramas de BB forman datos contenidos en un servicio que va a transmitirse a cada PLP en forma de una trama espedfica, y emiten los datos formateados de trama espedfica. Los primeros formadores (115a, ..., 115m) de tramas de BB forman una trama que incluye una cabecera y carga util equipada con datos de servicio. La cabecera de cada trama puede incluir informacion de modo basada en la modulacion y codificacion de los datos de servicio, y un valor de contador basado en una velocidad de reloj del modulador para sincronizar flujos de entrada.
El segundo multiplexor 111b de flujo recibe varios flujos, multiplexa flujos de entrada y emite los flujos multiplexados. Por ejemplo, el segundo multiplexor 111b de flujo puede multiplexar flujos de protocolo de Internet (IP) en lugar de los flujos TS de MPEG-2. Estos flujos pueden encapsularse mediante un esquema de encapsulacion de flujo generico (GSE). Los flujos multiplexados por el segundo multiplexor 111b de flujo pueden ser uno cualquiera de los flujos. Por tanto, los flujos mencionados anteriormente diferentes de los flujos Ts de MPEG-2 se denominan flujos genericos (flujos GS).
El segundo divisor 113b de servicios recibe los flujos genericos multiplexados, divide los flujos genericos recibidos
5
10
15
20
25
30
35
40
45
50
55
segun servicios individuales (es dedr, tipos de PLP) y emite los flujos GS divididos.
Los segundos formadores (115n, ..., 115p) de tramas de BB forman datos de servicio que van a transmitirse a PLP individuales en forma de una trama espedfica usada como una unidad de procesamiento de senales, y emiten los datos de servicio resultantes. El formato de trama formado por los segundos formadores (115n, ..., 115p) de tramas de BB puede ser igual al de los primeros formadores (115a, ..., 115m) de tramas de BB segun sea necesario. En caso necesario, tambien puede proponerse otra realizacion. En otra realizacion, el formato de trama formado por los segundos formadores (115n, ..., 115p) de tramas de BB puede ser diferente del de los primeros formadores (115a, ..., 115m) de tramas de BB. La cabecera de TS de MpEG-2 incluye ademas una palabra de sincronizacion de paquete que no esta contenida en el flujo GS, dando como resultado la aparicion de diferentes cabeceras.
La figura 6 es un diagrama de bloques que ilustra una unidad de codificacion y modulacion segun una realizacion de la presente invencion. La unidad de codificacion y modulacion incluye un primer entrelazador 123, un segundo codificador 125 y un segundo entrelazador 127.
El primer codificador 121 actua como codificador externo de la trama de banda base de entrada y puede realizar la codificacion de correccion de errores. El primer codificador 121 realiza la codificacion de correccion de errores de la trama de banda base de entrada usando un esquema de Bose-Chaudhuri-Hocquenghem (BCH). El primer entrelazador 123 realiza un entrelazado de los datos codificados, de modo que evita la generacion de un error de rafaga en una senal de transmision. Puede ser que el primer entrelazador 123 no este contenido en la realizacion mencionada anteriormente.
El segundo codificador 125 actua como codificador interno o bien de los datos de salida del primer codificador 121 o bien de los datos de salida del primer entrelazador 123, y puede realizar la codificacion de correccion de errores. Puede usarse un esquema de bits de paridad de baja densidad (LDPC) como esquema de codificacion de correccion de errores. El segundo entrelazador 127 mezcla los datos con codificacion de correccion de errores generados a partir del segundo codificador 125 y emite los datos mezclados. El primer entrelazador 123 y el segundo entrelazador 127 pueden realizar un entrelazado de datos en unidades de un bit.
La unidad 120 de codificacion y modulacion se refiere un flujo de PLP unica. El flujo de PLP se somete a codificacion de correccion de errores y se modula mediante la unidad 120 de codificacion y modulacion, y a continuacion se transmite al formador 130 de tramas.
La figura 7 es un diagrama de bloques que ilustra un formador de tramas segun una realizacion de la presente invencion. Con referencia a la figura 7, el formador 130 de tramas recibe flujos de varias trayectorias desde la unidad 120 de codificacion y modulacion, y dispone los flujos recibidos en una trama de senal unica. Por ejemplo, el formador de tramas puede incluir un primer correlacionador 131a y un primer entrelazador 132a en tiempo en una primera trayectoria, y puede incluir un segundo correlacionador 131b y un segundo entrelazador 132b en tiempo en una segunda trayectoria. El numero de trayectorias de entrada es igual al numero de PLP para transmision de servicio o el numero de flujos transmitidos a traves de cada PLP.
El primer correlacionador 131a realiza una correlacion de datos contenidos en el flujo de entrada segun el primer esquema de correlacion de sfmbolos. Por ejemplo, el primer correlacionador 131a puede realizar una correlacion de los datos de entrada usando un esquema de QAM (por ejemplo, 16 QAM, 64 QAM y 256 QAM).
Si el primer correlacionador 131a realiza una correlacion del sfmbolo, los datos de entrada pueden correlacionarse con varios tipos de sfmbolos segun varios esquemas de correlacion de sfmbolos. Por ejemplo, el primer correlacionador 131a clasifica los datos de entrada en una unidad de trama de banda base y una subunidad de trama de banda base. Puede realizarse una correlacion de sfmbolos Idbrida de datos clasificados individuales mediante al menos dos esquemas de QAM (por ejemplo, 16 QAM y 64 QAM). Por tanto, los datos contenidos en un unico servicio pueden correlacionarse con sfmbolos basandose en diferentes esquemas de correlacion de sfmbolos en intervalos individuales.
El primer entrelazador 132a en tiempo recibe una secuencia de sfmbolos correlacionada mediante el primer correlacionador 131a, y puede realizar el entrelazado en un dominio de tiempo. El primer correlacionador 131a correlaciona datos, que estan contenidos en la unidad de trama con correccion de errores recibida desde la unidad 120 de codificacion y modulacion, para dar sfmbolos. El primer entrelazador 132a en tiempo recibe la secuencia de sfmbolos correlacionada mediante el primer correlacionador 131a y entrelaza la secuencia de sfmbolos recibida para dar unidades de la trama con correccion de errores.
De este modo, el correlacionador 131p de orden p o el entrelazador 132p en tiempo de orden p recibe datos de servicio que van a transmitirse a la PLP de orden p, correlaciona los datos de servicio para dar sfmbolos segun el esquema de correlacion de sfmbolos de orden p. Los sfmbolos correlacionados pueden entrelazarse en un dominio de tiempo. Debe observarse que este esquema de correlacion de sfmbolos y este esquema de entrelazado son iguales a los del primer entrelazador 132a en tiempo y el primer correlacionador 131a.
El esquema de correlacion de sfmbolos del primer correlacionador 131a puede ser igual al o diferente del correlacionador 131p de orden p. El primer correlacionador 131a y el correlacionador 131p de orden p pueden correlacionar datos de entrada con sfmbolos individuales usando los mismos o diferentes esquemas de correlacion
5
10
15
20
25
30
35
40
45
50
55
de s^bolos hffbrida.
Los datos de los entrelazadores en tiempo ubicados en trayectorias individuales (es decir, los datos de servicio entrelazados por el primer entrelazador 132a en tiempo y los datos de servicio que van a transmitirse al numero R de canales de RF por el entrelazador 132p en tiempo de orden p) se entrelazan, de modo que el canal ffsico permite entrelazar los datos anteriores sobre varios canales de RF.
En asociacion con flujos recibidos en tantas trayectorias como el numero de PLP, el formador 133 de tramas de TFS forma la trama de senal de TFS tal como la senal de trama mencionada anteriormente, de modo que el servicio se desplaza en tiempo segun los canales de RF. El formador 133 de tramas de TFS divide los datos de servicio recibidos en una cualquiera de las trayectorias y emite los datos de servicio divididos en datos del numero R de bandas de RF segun un esquema de planificacion de senal.
El formador 133 de tramas de TFS recibe la primera senal piloto y la segunda senal piloto desde la unidad 135 de informacion de senalizacion (designada por la senal Ref/PL), dispone las senales piloto primera y segunda en la trama de senal, e inserta la senal de senalizacion (L1 y L2) de la capa ffsica mencionada anteriormente en la segunda senal piloto. En este caso, las senales piloto primera y segunda se usan como las senales de comienzo de la trama de senal contenida en cada canal de rF de entre la trama de senal de TFS recibida desde la unidad 135 de informacion de senalizacion (senal de Ref/PL). Como se muestra en la figura 2, la primera senal piloto puede incluir un tipo de transmision y parametros de transmision basicos, y la segunda senal piloto puede incluir un parametro ffsico e informacion de construccion de trama. Ademas, la segunda senal piloto incluye una senal de senalizacion de L1 (capa 1) y una senal de senalizacion de L2 (capa 2).
El numero R de entrelazadores (137a, ..., 137r) en frecuencia entrelazan datos de servicio, que van a transmitirse a canales de RF correspondientes de la trama de senal de TFS, en un dominio de frecuencia. Los entrelazadores (137a, ..., 137r) en frecuencia pueden entrelazar los datos de servicio a un nivel de celulas de datos contenidas en un sfmbolo de OFDM.
Por tanto, se realiza un procesamiento con desvanecimiento selectivo en frecuencia de los datos de servicio que van a transmitirse a cada canal de RF en la trama de senal de TFS, de modo que no se pierden en un dominio de frecuencia espedfico.
La figura 8 es una vista que muestra un primer ejemplo de una proporcion de sfmbolos cuando los correlacionadores 131a y 131b realizan una correlacion de sfmbolos hffbrida. Esta figura muestra el numero de bits transmitidos por una subportadora (celula) si se realiza codificacion de correccion de errores por la unidad de codificacion y modulacion en un modo normal (la longitud del codigo con codificacion de correccion de errores es de 64800 bits) del modo de codificacion de correccion de errores de LDPC.
Por ejemplo, si los correlacionadores 131a y 131b realizan una correlacion de sfmbolos usando 256QAM, se correlacionan 64800 bits con 8100 sfmbolos. Si los correlacionadores 131a y 131b realizan una correlacion de sfmbolos hffbrida (Hyb 128-QAM) usando 256QAM y 64QAM con una proporcion de 3:2, el numero de sfmbolos correlacionados por 256QAM es de 4860 y el numero de sfmbolos correlacionados por 64QAM es de 4320. El numero de bits transmitidos por cada subportadora (celula) es de 7,0588.
Si se usa un metodo de correlacion de sfmbolos de 64QAM, los datos de entrada pueden correlacionarse con 10800 sfmbolos y pueden transmitirse seis bits por celula. Si los datos se correlacionan con los sfmbolos mediante un metodo de correlacion de sfmbolos hffbrida de 64QAM y 16QAM (64QAM:16QAM=3:2, Hyb32-QAM), pueden transmitirse cinco bits mediante una subportadora (celula).
Si se correlacionan datos con sfmbolos mediante el metodo 16QAM, los datos se correlacionan con 16200 sfmbolos, cada uno de los cuales se usa para transmitir cuatro bits.
De manera similar, si se correlacionan datos con sfmbolos mediante un metodo de correlacion de sfmbolos tffbrida de 16QAM y QPSK (16QAM:QPSK=2:3, Hyb8-QAM), pueden transmitirse tres bits mediante una subportadora (celula).
Si se correlacionan datos con sfmbolos mediante un metodo QPSK, los datos pueden correlacionarse con 32400 sfmbolos, cada uno de los cuales se usa para transmitir dos bits.
La figura 9 muestra metodos de correlacion de sfmbolos de datos con correccion de errores mediante un metodo de codificacion de correccion de errores de LDPC de un modo corto (la longitud del codigo con codificacion de correccion de errores es de 16200 bits), que son iguales a los metodos de correlacion de sfmbolos de la figura 8, y los numeros de bits por subportadora segun los metodos de correlacion de sfmbolos.
Los numeros de bits transmitidos por la subportadora son iguales a los del modo normal (64800 bits) segun los metodos de correlacion de sfmbolos tales como 256QAM, Hyb 128-QAM, 64-QAM, Hyb 32-QAM, 16QAM, Hyb8- QAM y QPSK, pero los numeros totales de sfmbolos transmitidos son diferentes de los del modo normal. Por ejemplo, se transmiten 16200 bits por 2025 sfmbolos en 256QAM, se transmiten 16200 bits por 1215 sfmbolos segun 256QAM y 1080 sfmbolos segun 64QAM (2295 sfmbolos totales) en Hyb 128-QAM.
5
10
15
20
25
30
35
40
45
50
55
Por consiguiente, puede ajustarse una tasa de transmision de datos por subportadora (celula) para cada PLP segun un metodo de correlacion de s^bolos hforida o un metodo de correlacion de s^bolos unica.
La figura 10 es una vista que muestra el numero de sfmbolos y el numero de bits por palabra de celula segun un metodo de correlacion de sfmbolos en un modo normal de LDPC. Si una trama de senal de TFS incluye al menos un canal de RF, pueden asignarse de manera uniforme sfmbolos que configuran una PLP espedfica a canales de RF. Las ubicaciones de los sfmbolos de PLP asignados a los canales de RF pueden direccionarse mas eficazmente. Por consiguiente, cuando el aparato de recepcion de senales selecciona los canales de RF, los bits usados para direccionar la PLP espedfica pueden reducirse.
En este dibujo, un metodo de correlacion de sfmbolos representado por 256-QAM indica un metodo de correlacion de bits que configuran un unico bloque con codificacion de correccion de errores con sfmbolos con una proporcion de 256QAM:64QAM=8:1. Segun este metodo de correlacion de sfmbolos, el numero de bits en un unico bloque con codificacion de correccion de errores mediante el metodo 256-QAM es de 57600, el numero de bits en un unico bloque con codificacion de correccion de errores mediante el metodo 256-QAM es de 1200, el numero de sfmbolos totales en el bloque es de 8400, y el numero de bits por palabra de celula es de 7,714285714.
Un metodo de correlacion de sfmbolos representado por Hyb 128-QAM indica un metodo de correlacion de bits que configuran un unico bloque con codificacion de correccion de errores con sfmbolos con una proporcion de 256QAM:64QAM=8:7. Segun el metodo de correlacion de sfmbolos Hyb 128-QAM, el numero de sfmbolos totales en un unico bloque con codificacion de correccion de errores es de 9600, y el numero de bits por palabra de celula es de 6,75.
Segun un metodo de correlacion de sfmbolos representado por 64 QAM, el numero de sfmbolos totales en un unico bloque con codificacion de correccion de errores es de 10800 y el numero de bits por palabra de celula es de 6.
Un metodo de correlacion de sfmbolos representado por Hyb 32-QAM indica un metodo de correlacion de bits que configuran un unico bloque con codificacion de correccion de errores con sfmbolos con una proporcion de 64QAM:32QAM=5:4. Segun el metodo de correlacion de sfmbolos Hyb 32-QAM, el numero de sfmbolos totales en el bloque con codificacion de correccion de errores es de 13200, y el numero de bits por palabra de celula es de 4,9090909.
Un metodo de correlacion de sfmbolos representado por 16 QAM indica un metodo de correlacion de bits que configuran un unico bloque con codificacion de correccion de errores con sfmbolos con una proporcion de
16QAM:QPSK=1:8. Segun el metodo de correlacion de sfmbolos 16 QAM, el numero de sfmbolos totales en un
bloque con codificacion de correccion de errores es de 15600, y el numero de bits por palabra de celula es de 4,153846154.
Un metodo de correlacion de sfmbolos representado por Hyb 8-QAM indica un metodo de correlacion de bits que
configuran un unico bloque con codificacion de correccion de errores con sfmbolos con una proporcion de
16QAM:QPSK=2:1. Segun el metodo de correlacion de sfmbolos Hyb 8-QAM, el numero de sfmbolos totales en un bloque con codificacion de correccion de errores es de 21600, y el numero de bits por palabra de celula es de 3.
Segun un metodo de correlacion de sfmbolos representado por QPSK, el numero de sfmbolos totales en un bloque con codificacion de correccion de errores es de 32400 y el numero de bits por palabra de celula es de 2.
Cuando los sfmbolos que configuran la PLP se asignan a los canales de RF, la ganancia de diversidad del dominio de frecuencia puede maximizarse cuando los numeros de los sfmbolos asignados a los respectivos canales de RF son iguales. Si se considera un maximo de seis canales de RF, el mmimo comun multiplo de 1 a 6 es 60 y el maximo comun divisor de los numeros de sfmbolos correlacionados con un bloque con codificacion de correccion de errores es de 1200. Por consiguiente, si se asigna el multiplo integral de 1200/60=20 sfmbolos a cada uno de los canales de RF, los sfmbolos pueden asignarse de manera uniforme a todos los canales de RF. En este momento, si se consideran 20 sfmbolos como un grupo y se direcciona el grupo, puede reducirse la sobrecarga de direccionamiento de log2 (20)«4,32 bits en comparacion con el caso en el que se direccionan los sfmbolos uno a uno.
La figura 11 es una vista que muestra otro ejemplo del numero de sfmbolos segun un metodo de correlacion de sfmbolos en un modo normal de LDPC. En el ejemplo de este dibujo, se usaron como metodo de correlacion de sfmbolos un metodo 256-QAM que usa sfmbolos 256QAM y 64QAM (256QAM:64QAM=4:1), un metodo Hyb 128- QAM que usa sfmbolos 256QAM y 64QAM (256QAM:64QAM=8:7), un metodo 64QAM, un metodo Hyb 32-qAm que usa sfmbolos 64QAM y 8QAM (64QAM:8QAM=3:2), un metodo 16 QAM que usa sfmbolos 16QAM y QPSK (16QAM:QPSK=1:14), un metodo Hyb 8-QAM que usa 16QAM:QPSK=2:1 y un metodo QPSK. El maximo comun divisor (MCD) de los numeros de sfmbolos totales de un bloque con codificacion de correccion de errores (modo normal) segun los metodos de correlacion de sfmbolos es 720. Por consiguiente, si se asigna el multiplo integral de 12(=720/60) sfmbolos a cada uno de los canales de RF, los sfmbolos pueden asignarse de manera uniforme a todos los canales de RF. En este momento, si se consideran 12 sfmbolos como un grupo y se direcciona el grupo, puede reducirse la sobrecarga de direccionamiento de log2(12)«3,58 bits en comparacion con el caso en el que se direccionan los sfmbolos uno a uno. El aparato de recepcion de senales puede recoger los sfmbolos de PLP asignados mediante el esquema de direccionamiento y obtener un flujo de servicio de PLP.
5
10
15
20
25
30
35
40
45
50
55
60
La figura 12 es una vista que muestra otro ejemplo del numero de sfmbolos segun un metodo de correlacion de s^bolos en un modo normal de LDPC. En el ejemplo de este dibujo, se usaron como metodo de correlacion de sfmbolos un esquema 256-QAM, un esquema Hyb 128-QAM, un esquema 64QAM, un esquema Hyb 32-QAM, un esquema 16 QAM, un esquema Hyb 8-QAM y un esquema QPSK. El metodo de correlacion de sfmbolos 256QAM usa sfmbolos 256QAM y 64QAM (256QAM: 64QAM=44:1) y el metodo de correlacion de sfmbolos Hyb 128-QAM usa sfmbolos 256QAM y 64QAM (256QAM: 64QAM=28:17). El metodo Hyb 32-QAM usa sfmbolos 64QAM y 8QAM (64QAM:8QAM=3:2), el metodo de correlacion de sfmbolos 16QAM usa sfmbolos 16QAM y QPSK (16QAM: QPSK=1:14) y el metodo de correlacion de sfmbolos Hyb 8-QAM usa sfmbolos 16QAM y QPSK (16QAM:QPSK=2:1). El MCD de los numeros de s^bolos totales de un bloque con codificacion de correccion de errores (modo normal) segun los metodos de correlacion de sfmbolos es 240. Por consiguiente, si se asigna el multiplo integral de 240/60=4 sfmbolos a cada uno de los canales de RF, los sfmbolos pueden asignarse de manera uniforme a todos los canales de RF. En este momento, si se consideran cuatro sfmbolos como un grupo y se direcciona el grupo, puede reducirse la sobrecarga de direccionamiento de log2 (4)« 2 bits en comparacion con el caso en el que se direccionan los sfmbolos uno a uno. Por consiguiente, incluso cuando el numero de canales de RF es uno cualquiera de 1 a 6 en la trama de senal, los sfmbolos de PLP pueden asignarse de manera uniforme a los canales de RF.
La figura 13 es una vista que muestra el numero de sfmbolos segun un metodo de correlacion de sfmbolos en un modo corto de LDPC. Como se describio anteriormente, si se realiza una correlacion de sfmbolos segun este ejemplo, los sfmbolos de PLP pueden asignarse de manera uniforme a los canales de RF y puede reducirse la sobrecarga del direccionamiento de sfmbolos de PLP. Los metodos de correlacion de sfmbolos mostrados en este dibujo son iguales a los mostrados en la figura 10. Sin embargo, dado que el numero de bits del modo corto de LDPC es diferente del modo normal, el MCD de los numeros de sfmbolos totales de un bloque con codificacion de correccion de errores (modo corto) segun los metodos de correlacion de sfmbolos es 300, al contrario que en la figura 10. Por consiguiente, si se asigna el multiplo integral de 300/60=5 sfmbolos a cada uno de los canales de RF, los sfmbolos pueden asignarse de manera uniforme a todos los canales de RF. En este momento, si se consideran cinco sfmbolos como un grupo y se direcciona el grupo, puede reducirse la sobrecarga de direccionamiento de log2(5) bits en comparacion con el caso en el que se direccionan los sfmbolos uno a uno. Por consiguiente, en esta realizacion, quedan sin utilizar log2(5) bits de los bits de direccionamiento cuando se direccionan los sfmbolos de PLP divididos.
La figura 14 es una vista que muestra un ejemplo del numero de sfmbolos segun un metodo de correlacion de
sfmbolos en un modo corto de LDPC. Los metodos de correlacion de sfmbolos de este dibujo son iguales a los
mostrados en la figura 11. En este ejemplo, el MCD de los numeros de sfmbolos totales de un bloque con
codificacion de correccion de errores (modo corto) segun los metodos de correlacion de sfmbolos es 180, que puede
usarse para la asignacion de sfmbolos de PLP de un canal de RF y el direccionamiento de los sfmbolos asignados. En esta realizacion, quedan sin utilizar log2(3) bits de los bits de direccionamiento.
La figura 15 es una vista que muestra otro ejemplo del numero de sfmbolos segun un metodo de correlacion de
sfmbolos en un modo corto de LDPC. Los metodos de correlacion de sfmbolos de este dibujo son iguales a los
mostrados en la figura 12. En este ejemplo, el MCD de los numeros de sfmbolos totales de un bloque con
codificacion de correccion de errores (modo corto) segun los metodos de correlacion de sfmbolos es 60. En esta
realizacion, quedan sin utilizar log2(1) bits de los bits de direccionamiento (es decir, no queda sin utilizar el bit de direccionamiento).
La figura 16 es una vista que muestra un ejemplo de cada uno de los correlacionadores 131a y 131b de sfmbolos mostrados en la figura 7. Cada uno de los correlacionadores 131a y 131b de sfmbolos incluye un correlacionador (1315a) de primer orden, un correlacionador 131b de segundo orden, un fusionador 1317 de sfmbolos y un fusionador 1318 de bloque de correccion de errores.
El analizador 1311 sintactico de flujo de bits recibe el flujo de servicio de PLP desde la unidad de codificacion y modulacion y divide el flujo de servicio recibido.
El correlacionador 1315a de sfmbolos de primer orden correlaciona los bits del flujo de servicio dividido mediante un metodo de correlacion de sfmbolos de orden superior con sfmbolos. El correlacionador 1315b de sfmbolos de segundo orden correlaciona los bits del flujo de servicio dividido mediante un metodo de correlacion de sfmbolos de orden inferior con sfmbolos. Por ejemplo, en el ejemplo anterior, el correlacionador 1315a de sfmbolos de primer orden puede correlacionar el flujo de bits con sfmbolos segun 256QAM y el correlacionador 1315b de sfmbolos de segundo orden puede correlacionar el flujo de bits con sfmbolos segun 64QAM.
El fusionador 1317 de sfmbolos fusiona los sfmbolos emitidos desde los correlacionadores 1315a y 1315b de sfmbolos con un flujo de sfmbolos y emite el flujo de sfmbolos. El fusionador 1317 de sfmbolos puede emitir el flujo de sfmbolos incluido en una PLP.
El fusionador 1318 de bloque de correccion de errores puede emitir un flujo de sfmbolos fusionado por el fusionador 1317 de sfmbolos en la unidad de bloque de codigo con codificacion de correccion de errores. El fusionador 1318 de bloque de correccion de errores puede emitir un bloque de sfmbolos de modo que los bloques de codigo con codificacion de correccion de errores se asignan de manera uniforme al menos a una banda de RF de la trama de
5
10
15
20
25
30
35
40
45
50
55
senal de TFS. El fusionador 1318 de bloque de correccion de errores puede emitir el bloque de s^bolos de modo que la longitud del bloque de sfmbolos del bloque con codificacion de correccion de errores de un modo normal es igual a la del bloque de sfmbolos del bloque con codificacion de correccion de errores de un modo corto. Por ejemplo, pueden fusionarse cuatro bloques de sfmbolos del bloque con codificacion de correccion de errores del modo corto con un bloque de sfmbolos.
El fusionador 1318 de bloque de correccion de errores puede dividir el flujo de sfmbolos segun un multiplo comun del numero de bandas de RF de modo que el formador de tramas de senal dispone de manera uniforme los sfmbolos en las bandas de RF. Si el numero maximo de bandas de RF en la trama de senal es 6, el fusionador 1318 de bloque de correccion de errores emite el bloque de sfmbolos de modo que el numero total de sfmbolos puede dividirse entre 60 que es un multiplo comun de 1, 2, 3, 4, 5 y 6.
Los sfmbolos incluidos en el bloque de sfmbolos de salida pueden disponerse para asignarse de manera uniforme a las seis bandas de RF. Por consiguiente, aunque se combinan un modo de correccion de errores segun una tasa de codigo y un metodo de correlacion de sfmbolos, los sfmbolos que configuran la PLP se asignan de manera uniforme a las bandas de RF.
La figura 17 es una vista que muestra otra realizacion de cada uno de los correlacionadores 131a y 131b de sfmbolos. La realizacion de este dibujo es similar a la realizacion de la figura 16 excepto porque se incluyen ademas una unidad 1316a de calibracion de potencia de primer orden y una unidad 1316b de calibracion de potencia de segundo orden.
La unidad 1316a de calibracion de potencia de primer orden calibra la potencia de los sfmbolos correlacionados mediante el correlacionador 1315a de sfmbolos de primer orden segun el tamano de la constelacion y emite los sfmbolos calibrados. La unidad 1316b de calibracion de potencia de segundo orden calibra la potencia de los sfmbolos correlacionados mediante el correlacionador 1315b de sfmbolos de segundo orden segun el tamano de la constelacion y emite los sfmbolos calibrados. Por consiguiente, aunque el metodo de correlacion de sfmbolos se cambia en una PLP o se cambia en una pluralidad de PLP, si la potencia del sfmbolo mediante el metodo de correlacion de sfmbolos se ajusta segun el tamano de la constelacion, puede mejorarse el rendimiento de recepcion de senales de un receptor.
El fusionador 1317 de sfmbolos fusiona los sfmbolos calibrados por las unidades 1316a y 1316b de calibracion de potencia y emite un flujo de sfmbolos.
La figura 18 es una vista que muestra otra realizacion del correlacionador de sfmbolos. En la realizacion de esta figura, el correlacionador de sfmbolos incluye el segundo codificador 125 y el segundo entrelazador 127 incluidos en la unidad de codificacion y modulacion. Es decir, si se usa esta realizacion, la unidad de codificacion y modulacion puede incluir solo el primer codificador 121, el primer entrelazador 123 y el segundo codificador 125.
La realizacion del correlacionador de sfmbolos incluye un analizador 1311 sintactico de flujo de bits, un entrelazador 1312a de bits de primer orden, un entrelazador 1312b de bits de segundo orden, un demux 1313a de primer orden, un demux 1313b de segundo orden, un correlacionador 1315a de sfmbolos de primer orden, un correlacionador 1315b de sfmbolos de segundo orden y un fusionador 1317 de sfmbolos.
Cuando el segundo codificador 125 realiza una codificacion de correccion de errores de LDPC, la longitud del bloque con codificacion de correccion de errores (por ejemplo, la longitud de 64800 bits y la longitud de 16200 bits) puede variar segun un modo de LDPC. Si los bits incluidos en el bloque con codificacion de correccion de errores se correlacionan con los sfmbolos, las capacidades de correccion de errores de los bits incluidos en una palabra de celula que configura el sfmbolo pueden variar segun las ubicaciones de los bits. Por ejemplo, la palabra de celula que es el sfmbolo puede determinarse segun la tasa de codigo de la codificacion de correccion de errores y el metodo de correlacion de sfmbolos (ya sea el metodo de correlacion de sfmbolos es el metodo de correlacion de sfmbolos de orden superior o el metodo de correlacion de sfmbolos de orden inferior). Si el codigo de correccion de errores es el LDPC, las capacidades de correccion de errores de los bits vanan segun las ubicaciones de los bits en el bloque con codificacion de correccion de errores. Por ejemplo, las fiabilidades de los bits codificados segun las caractensticas de la matriz H usada en el metodo de codificacion de correccion de errores de LDPC irregular pueden variar segun las ubicaciones de los bits. Por consiguiente, el orden de los bits que configuran la palabra de celula correlacionada con el sfmbolo se cambia de modo que se ajustan las capacidades de correccion de errores de los bits que son inferiores frente a la correccion de errores en el bloque con codificacion de correccion de errores y puede ajustarse la robustez frente al error en el nivel de bits.
En primer lugar, el segundo codificador 125, por ejemplo, realiza la codificacion de correccion de errores con respecto al flujo incluido en una PLP mediante el metodo de codificacion de correccion de errores de LDPC.
El analizador 1311 sintactico de flujo de bits recibe el flujo de servicio segun la PLP y divide el flujo de servicio recibido.
El entrelazador 1312a de bits de primer orden entrelaza los bits incluidos en un primer flujo de bits de los flujos de servicio divididos. De manera similar, el entrelazador 1312b de bits de segundo orden entrelaza los bits incluidos en un segundo flujo de bits de los flujos de servicio divididos.
5
10
15
20
25
30
35
40
45
50
55
El entrelazador 1312a de bits de primer orden y el entrelazador 1312b de bits de segundo orden pueden corresponder al segundo entrelazador 127 usado como entrelazador interno. El metodo de entrelazado del entrelazador 1312a de bits de primer orden y el entrelazador 1312b de bits de segundo orden se describiran posteriormente.
El demux 1313a de primer orden y el demux 1313b de segundo orden demultiplexan los bits de los flujos de bits entrelazados por el entrelazador 1312a de bits de primer orden y el entrelazador 1312b de bits de segundo orden. Los demux 1313a y 1313b dividen el flujo de bits de entrada en subflujos de bits que se correlacionaran con un eje real y un eje imaginario de una constelacion y emiten los subflujos de bits. Los correlacionadores 1315a y 1315b de sfmbolos correlacionan los subflujos de bits demultiplexados mediante los demux 1313a y 1313b con los sfmbolos correspondientes.
Los entrelazadores 1312a y 1312b de bits y los demux 1313a y 1313b pueden combinar las caractensticas de la palabra de codigo de LDPC y las caractensticas de la fiabilidad de constelacion de la correlacion de sfmbolos segun la constelacion. La realizacion detallada de los demux 1313a y 1313b de primer orden se describira posteriormente.
El correlacionador 1315a de sfmbolos de primer orden realiza una correlacion de sfmbolos de primer orden, por ejemplo, correlacion de sfmbolos de orden superior, y el correlacionador 1315b de sfmbolos de segundo orden realiza una correlacion de sfmbolos de segundo orden, por ejemplo, correlacion de sfmbolos de orden inferior. El correlacionador 1315a de sfmbolos de primer orden correlaciona los subflujos de bits emitidos desde el demux 1313 de primer orden con los sfmbolos y el correlacionador 1315b de sfmbolos de segundo orden correlaciona los subflujos de bits emitidos desde el demux 1313b de segundo orden con los sfmbolos.
El fusionador 1317 de sfmbolos fusiona los sfmbolos correlacionados por el correlacionador 1315a de sfmbolos de primer orden y el correlacionador 1315b de sfmbolos de segundo orden con el flujo de sfmbolos y emite el flujo de sfmbolos.
Como se describio anteriormente, en el LDPC, las capacidades de correccion de errores de los bits pueden cambiarse segun las ubicaciones de los bits en el bloque con codificacion de correccion de errores. Por consiguiente, si el entrelazador de bits y el demux se controlan segun las caractensticas del codificador 125 de LDPC de modo que se cambia el orden de los bits que configuran la palabra de celula, la capacidad de correccion de errores en el nivel de bits puede maximizarse.
La figura 19 es una vista que muestra otra realizacion de cada uno de los correlacionadores 131a y 131b de sfmbolos. La realizacion de este dibujo es similar a la realizacion de la figura 18 excepto porque se incluyen ademas una unidad 1316a de calibracion de potencia de primer orden y una unidad 1316b de calibracion de potencia de segundo orden.
La unidad 1316a de calibracion de potencia de primer orden calibra la potencia de los sfmbolos correlacionados por el correlacionador 1315a de sfmbolos de primer orden segun el tamano de la constelacion y emite los sfmbolos calibrados. La unidad 1316b de calibracion de potencia de segundo orden calibra la potencia de los sfmbolos correlacionados por el correlacionador 1315b de sfmbolos de segundo orden segun el tamano de la constelacion y emite los sfmbolos calibrados. Por consiguiente, aunque el esquema de correlacion de sfmbolos se cambia en una PLP o se cambia en una pluralidad de PLP, si la potencia del sfmbolo se ajusta segun el tamano de la constelacion, puede mejorarse el rendimiento de recepcion de senales.
El fusionador 1317 de sfmbolos fusiona los sfmbolos calibrados por las unidades 1316a y 1316b de calibracion de potencia y emite un flujo de sfmbolos.
La figura 20 es una vista que muestra el concepto del entrelazado de bits por los entrelazadores 1312a y 1312b de bits de las figuras 18 y 19.
Por ejemplo, se almacenan bits de entrada en, y se leen de, una memoria en forma de matriz que tiene un numero predeterminado de filas y columnas. Cuando se almacenan los bits de entrada, en primer lugar, se almacenan los bits en una primera columna en direccion de filas, y, si se llena la primera columna, se almacenan los bits en otra columna en direccion de filas. Cuando se leen los bits almacenados, los bits se leen en direccion de columnas y, si se leen todos los bits almacenados en una primera fila, se leen los bits en otra fila en direccion de columnas. En otras palabras, cuando se almacenan los bits, se almacenan los bits en filas de modo que las columnas se llenan en serie. Y cuando se leen los bits almacenados, se leen los bits almacenados en columnas desde la primera fila hasta la ultima fila en serie. En esta figura, MSB significa el bit mas significativo y LSB significa el bit menos significativo.
Con el fin de correlacionar los bits con codificacion de correccion de errores de LDPC con los sfmbolos en la misma longitud de unidad de bloque de correccion de errores a diversas tasas de codigo, los entrelazadores 1312a y 1312b de bits pueden cambiar el numero de filas y columnas de la memoria segun los tipos de los correlacionadores 1315a y 1315b de sfmbolos.
La figura 21 es una vista que muestra un ejemplo del numero de filas y columnas de memorias de los entrelazadores 1312a y 1312b de bits segun los tipos de correlacionadores 1315a y 1315b de sfmbolos, si el modo de LDPC es el modo normal.
5
10
15
20
25
30
35
40
45
50
55
Por ejemplo, si el correlacionador 1315a de s^bolos correlaciona los bits con sfmbolos 256QAM, el entrelazador 1312a de primer orden entrelaza los bits mediante una memoria que tiene 8100 filas y 8 columnas. Si los sfmbolos se correlacionan mediante 64QAM, el entrelazador 1312a de primer orden entrelaza los bits mediante una memoria que tiene 10800 filas y 6 columnas. Si los sfmbolos se correlacionan mediante 16QAM, el entrelazador 1312a de primer orden entrelaza los bits mediante una memoria que tiene 16200 filas y 4 columnas.
Por ejemplo, si los correlacionadores 1315a y 1315b de sfmbolos correlacionan los bits con sfmbolos Hyb128-QAM, el entrelazador 1312a de primer orden entrelaza los bits usando una memoria que tiene 4860 filas y 8 columnas, y el entrelazador 1312b de segundo orden entrelaza los bits usando una memoria que tiene 4320 filas y 6 columnas.
De manera similar, si los correlacionadores 1315a y 1315b de sfmbolos correlacionan los sfmbolos mediante Hyb32- QAM, el entrelazador 1312a de primer orden entrelaza los bits usando una memoria que tiene 6480 filas y 6 columnas, y el entrelazador 1312b de segundo orden entrelaza los bits usando una memoria que tiene 6480 filas y 4 columnas.
La figura 22 es una vista que muestra un ejemplo del numero de filas y columnas de las memorias de los entrelazadores 1312a y 1312b de bits segun los tipos de los correlacionadores 1315a y 1315b de sfmbolos, si el modo de LDPC es el modo corto.
Por ejemplo, si el correlacionador 1315a de sfmbolos correlaciona los bits con sfmbolos 256QAM, el entrelazador 1312a de primer orden entrelaza los bits mediante una memoria que tiene 2025 filas y 8 columnas. Si los correlacionadores 1315a y 1315b de sfmbolos correlacionan los sfmbolos mediante Hyb128-QAM, el entrelazador 1312a de primer orden entrelaza los bits usando una memoria que tiene 1215 filas y 8 columnas, y el entrelazador 1312b de segundo orden entrelaza los bits usando una memoria que tiene 1080 filas y 6 columnas.
Si el entrelazado de bits se realiza con respecto al bloque con codificacion de correccion de errores, las ubicaciones de los bits en el bloque con codificacion de correccion de errores pueden cambiarse.
La figura 23 es un diagrama que muestra el concepto de otra realizacion para el entrelazado de un entrelazador de bits. En la realizacion mostrada en este dibujo, cuando se escriben bits en una memoria, los bits se escriben en una direccion de columnas. Cuando se leen los bits escritos, los bits de las ubicaciones desplazadas de manera circular se leen en una direccion de filas. En cada fila, los bits escritos en cada fila se desplazan de manera circular. Si los bits se escriben o se leen mediante un metodo de desplazamiento circular con respecto a la fila o la columna de la memoria, esto se denomina entrelazado de bits por desplazamiento. Esta realizacion se refiere al metodo de entrelazado de bits por desplazamiento usando un metodo de lectura de los bits tras haber desplazado los bits una columna en la direccion de filas. En vez de desplazar los bits escritos en la memoria, puede desplazarse el punto para leer bits en la memoria o el punto para escribir bits en la memoria.
En esta realizacion, N designa la longitud del bloque con codificacion de correccion de errores y C designa la longitud de la columna. Cuando se escriben los bits, los bits se escriben en una primera columna (representada mediante una sombra) en el orden de 1,2, 3, 4, ..., y C y los bits se escriben en una segunda columna en el orden de C+1, C+2, C+3 , ....
Los bits escritos se desplazan en la direccion de filas columna por columna.
Si se leen los bits escritos, los bits desplazados se leen en la direccion de filas. Por ejemplo, en esta realizacion, los bits se leen en una primera fila en el orden de 1, C+1, ... y los bits se leen en una segunda fila en el orden de X1, 2, C+2, ...(X1 es un bit en la primera columna de la segunda fila). Los bits se leen fila por fila y se leen los bits desplazados de manera circular. Evidentemente, en vez de desplazar los bits escritos en la memoria, el punto para leer bits escritos en la memoria puede desplazarse.
La figura 24 es una vista que muestra otra realizacion de entrelazado de bits. En esta realizacion, N designa la longitud del bloque con codificacion de correccion de errores y C designa la longitud de la columna. Cuando se escriben los bits, los bits se escriben en una primera columna en el orden de 1, 2, 3, 4, ..., C-1, y C y los bits se escriben en una segunda columna en el orden de C+1, C+2, C+3, ....
Los bits escritos se desplazan dos veces en la direccion de filas de dos columnas en dos columnas. Si se leen los bits escritos, los bits desplazados de manera circular dos columnas se leen en la direccion de columna en cada fila. Este metodo puede denominarse un metodo de entrelazado de bits por desplazamiento doble.
La figura 25 es una vista que muestra otra realizacion de entrelazado de bits. En esta realizacion, N designa la longitud del bloque con codificacion de correccion de errores y C designa la longitud de la columna. Los bits se escriben en una primera columna en el orden de 1, 2, 3, 4, ..., C-1, y C y los bits se escriben en una segunda columna en el orden de C+1, C+2, C+3, ....
Cuando se leen los bits escritos, en una primera region de las filas, los bits pueden leerse mediante el metodo de entrelazado de bits por desplazamiento.
En una segunda region de las filas, los bits pueden leerse mediante el metodo de entrelazado de por
5
10
15
20
25
30
35
40
45
50
desplazamiento doble.
En una tercera region de las filas, los bits pueden leerse mediante el metodo de entrelazado de bits por desplazamiento.
Si los bits se entrelazan mediante al menos uno del metodo de entrelazado de bits por desplazamiento y el metodo de entrelazado por desplazamiento doble, los bits en el bloque con codificacion de correccion de errores pueden mezclarse de manera mas aleatoria.
La figura 26 es una vista que muestra el concepto de multiplexado de los bits de entrada de los demux 1313a y 1313b.
Los entrelazadores 1312a y 1312b de bits entrelazan los bits de entrada x0, x1, ..., y xn-1 y emiten los bits entrelazados. El metodo de entrelazado ya se describio anteriormente.
Los demux 1313a y 1313b demultiplexan los flujos de bits entrelazados. El metodo de demultiplexacion puede variar segun la tasa de codigo del metodo de codificacion de correccion de errores y el metodo de correlacion de sfmbolos del correlacionador de sfmbolos. Si el metodo de sfmbolos del correlacionador de sfmbolos es QPSK, los bits de entrada, por ejemplo, se entrelazan a dos subflujos y el correlacionador de sfmbolos correlaciona los dos subflujos con los sfmbolos para que correspondan al eje real y el eje imaginario de la constelacion. Por ejemplo, un primer bit y0 del primer subflujo demultiplexado corresponde al eje real y un primer bit y1 del segundo subflujo demultiplexado corresponde al eje imaginario.
Si el metodo de sfmbolos del correlacionador de sfmbolos es 16QAM, los bits de entrada, por ejemplo, se demultiplexan a cuatro subtramas. El correlacionador de sfmbolos selecciona los bits incluidos en los cuatro subflujos y correlaciona los bits seleccionados con los sfmbolos para que correspondan al eje real y el eje imaginario de la constelacion.
Por ejemplo, los bits y0 e y2 de los subflujos demultiplexados primero y tercero corresponden al eje real y los bits y1 e y3 de los subflujos demultiplexados segundo y cuarto corresponden al eje imaginario.
De manera similar, si el metodo de sfmbolos del correlacionador de sfmbolos es 64QAM, los bits de entrada pueden demultiplexarse a seis flujos de bits. El correlacionador de sfmbolos correlaciona los seis subflujos con los sfmbolos para que correspondan al eje real y el eje imaginario de la constelacion. Por ejemplo, los bits y0, y2 e y4 de los subflujos demultiplexados primero, tercero y quinto corresponden al eje real y los bits y1, y3 e y6 de los subflujos demultiplexados segundo, cuarto y sexto corresponden al eje imaginario.
De manera similar, si el metodo de sfmbolos del correlacionador de sfmbolos es 256QAM, los bits de entrada pueden demultiplexarse a ocho flujos de bits. El correlacionador de sfmbolos correlaciona los ocho subflujos con los sfmbolos para que correspondan al eje real y el eje imaginario de la constelacion. Por ejemplo, en primer lugar, los bits y0, y2, y4 e y6 de los subflujos demultiplexados primero, tercero, quinto y septimo corresponden al eje real y los bits y1, y3, y6 e y7 de los subflujos demultiplexados segundo, cuarto, sexto y octavo corresponden al eje imaginario.
Si el correlacionador de sfmbolos correlaciona los sfmbolos, los subflujos demultiplexados mediante el demux pueden correlacionarse con los flujos de bits del eje real y el eje imaginario de la constelacion.
El metodo de entrelazado de bits descrito anteriormente, el metodo de demultiplexacion y el metodo de correlacion de sfmbolos son a modo de ejemplo y pueden usarse diversos metodos como el metodo para seleccionar los bits en los subflujos de modo que los subflujos demultiplexados mediante el demux pueden corresponder al eje real y el eje imaginario de la constelacion.
La palabra de celula correlacionada con los sfmbolos puede variar segun uno cualquiera de los flujos de bits con correccion de errores segun la tasa de codigo, el metodo de entrelazado de flujos de bits, el metodo de demultiplexacion y el metodo de correlacion de sfmbolos. El MSB de la palabra de celula es superior al LSB de la palabra de celula en la fiabilidad de la decodificacion de correccion de errores. Aunque la fiabilidad del bit de una ubicacion espedfica del bloque con codificacion de correccion de errores es baja, la fiabilidad del bit puede mejorarse mediante el proceso de decorrelacion de sfmbolos si el bit de la palabra de celula se dispone en el MSB o cerca del MSB.
Por consiguiente, aunque se cambia la fiabilidad del bit codificado segun las caractensticas de la matriz H usada en el metodo de codificacion de correccion de errores de LDPC irregular, el bit puede transmitirse/recibirse de forma robusta mediante el proceso de correlacion y decorrelacion de sfmbolos y puede ajustarse el rendimiento del sistema.
La figura 27 es una vista que muestra una realizacion para demultiplexar un flujo de entrada mediante el demux.
Si el metodo de correlacion de sfmbolos es QPSK, dos bits se correlacionan con un sfmbolo y los dos bits de una
5
10
15
20
25
30
35
40
45
50
55
unidad de s^bolo se demultiplexan en el orden de los mdices de bit (indices 0 y 1 de b).
Si el metodo de correlacion de s^bolos es 16QAM, 4 bits se correlacionan con un sfmbolo y los cuatro bits de una unidad de sfmbolo se demultiplexan segun el resultado de calculo del modulo-4 de los indices de bit (indices 0, 1, 2 y 3 de b).
Si el metodo de correlacion de sfmbolos es 64QAM, 6 bits se correlacionan con un sfmbolo y los seis bits de una unidad de sfmbolo se demultiplexan segun el resultado de calculo del modulo-6 de los indices de bit (indices 0, 1, 2, 3, 4 y 5 de b).
Si el metodo de correlacion de sfmbolos es 256QAM, 8 bits se correlacionan con un sfmbolo y los ocho bits de una unidad de sfmbolo se demultiplexan segun el resultado de calculo del modulo-8 de los indices de bit (indices 0, 1, 2, 3, 4, 5, 6 y 7 de b).
El orden de demultiplexacion de los subflujos es a modo de ejemplo y puede modificarse.
La figura 28 es una vista que muestra un ejemplo de un tipo de demultiplexacion segun un metodo de correlacion de sfmbolos. El metodo de correlacion de sfmbolos incluye QPSK, 16QAM, 64QAM y 256QAM, y el tipo de demultiplexacion incluye un primer tipo a un sexto tipo.
El primer tipo es un ejemplo en el que los bits de entrada corresponden secuencialmente a indices de numero par (0, 2, 4, 8, ...) (o el eje real de la constelacion) y corresponden secuencialmente a indices de numero impar (1, 3, 5, 7, ...) (o el eje imaginario de la constelacion). A continuacion en el presente documento, la demultiplexacion de bits del primer tipo puede representarse mediante un identificador 10 de demultiplexacion (un numero binario de 1010; la ubicacion de 1 es la ubicacion del MSB que corresponde al eje real y el eje imaginario de la constelacion).
El segundo tipo es un ejemplo en el que la demultiplexacion se realiza en un orden inverso del primer tipo, es decir, los LSB de los bits de entrada corresponden secuencialmente a indices de numero par (6, 4, 2, 0) (o el eje real de la constelacion) e indices de numero impar (1, 3, 5, 7, ...) (o el eje imaginario de la constelacion). A continuacion en el presente documento, la demultiplexacion de bits del segundo tipo puede representarse mediante un identificador 5 de demultiplexacion (un numero binario de 0101).
El tercer tipo es un ejemplo en el que los bits de entrada se disponen de modo que los bits de ambos extremos de la palabra de codigo pasan a ser los MSB. Los bits de entrada vuelven a disponerse para llenar la palabra de codigo desde ambos extremos de la palabra de codigo. A continuacion en el presente documento, la demultiplexacion de bits del tercer tipo puede representarse mediante un identificador 9 de demultiplexacion (un numero binario de 1001).
El cuarto tipo es un ejemplo en el que los bits de entrada se disponen de modo que un bit central de la palabra de codigo pasa a ser el MSB. Un bit de los bits de entrada se llena en primer lugar en la ubicacion central de la palabra de codigo y los bits restantes vuelven a disponerse entonces hacia ambos extremos de la palabra de codigo en el orden de los bits de entrada. A continuacion en el presente documento, la demultiplexacion de bits del cuarto tipo puede representarse mediante un identificador 6 de demultiplexacion (un numero binario de 0110).
El quinto tipo es un ejemplo en el que los bits se demultiplexan de modo que un ultimo bit de la palabra de codigo pasa a ser el MSB y un primer bit de la misma pasa a ser el LSB, y el sexto tipo es un ejemplo en el que los bits vuelven a disponerse de modo que el primer bit de la palabra de codigo pasa a ser el MSB y el ultimo bit de la misma pasa a ser el LSB. A continuacion en el presente documento, la demultiplexacion de bits del quinto tipo puede representarse mediante un identificador 3 de demultiplexacion (un numero binario de 0011), y la demultiplexacion de bits del sexto tipo puede representarse mediante un identificador 12 de demultiplexacion (un numero binario de 1100).
Como se describio anteriormente, el tipo de demultiplexacion puede variar segun el metodo de correlacion de sfmbolos o la tasa de codigo del metodo de codificacion de correccion de errores. Es decir, puede usarse un tipo de demultiplexacion diferente si se cambia el metodo de correlacion de sfmbolos o la tasa de codigo.
La figura 29 es una vista que muestra una realizacion para demultiplexar un flujo de bits de entrada segun un tipo de demultiplexacion. Esta realizacion puede incluir los entrelazadores 1312a y 1312b de bits, los demux 1313a y 1313b y los correlacionadores 1315a y 1315b.
Los entrelazadores 1312a y 1312b de bits entrelazan los flujos de servicio de PLP con codificacion de correccion de errores. Por ejemplo, los entrelazadores 1312a y 1312b de bits pueden realizar el entrelazado de bits en las unidades de codificacion de correccion de errores segun el modo de codificacion de correccion de errores. El metodo de entrelazado de bits ya se describio anteriormente.
Los demux 1313a y 1313b pueden incluir unos demux 1313a1 y 1313b1 de primer tipo, ..., y unos demux 1313a2 y 1313b2 de tipo de orden n. En este caso, n es un numero entero. Los metodos de demultiplexar los bits mediante los n tipos de demux siguen a los tipos mostrados en la figura 17. Por ejemplo, los demux de primer tipo pueden corresponder a la demultiplexacion de bits de primer tipo (1100) y los demux de segundo tipo (no mostrados) pueden
5
10
15
20
25
30
35
40
45
50
corresponder a la demultiplexacion de bits de segundo tipo (0011). El demux 1313b de tipo de orden n demultiplexa el flujo de bits de entrada segun la multiplexacion de bits de tipo de orden n (por ejemplo, el identificador 1100 de demultiplexacion) y emite el flujo de bits demultiplexado. Los selectores 1313a3 y 1313b3 reciben una senal de seleccion de demux del tipo de demultiplexacion adecuado para los bits de entrada y emiten el flujo de bits demultiplexado segun uno cualquiera del primer tipo al tipo de orden n y la senal de seleccion de demux. La senal de seleccion de demux puede variar segun la tasa de codigo de la codificacion de correccion de errores y el metodo de correlacion de sfmbolos de la constelacion. Por consiguiente, el tipo de demultiplexacion puede determinarse segun la tasa de codigo del metodo de codificacion de correccion de errores y/o el metodo de correlacion de sfmbolos de la constelacion. El ejemplo detallado segun los sfmbolos correlacionados con la constelacion y/o la tasa de codigo de la codificacion de correccion de errores segun la senal de seleccion de demux se describiran posteriormente.
Los correlacionadores 1315a y 1315b pueden correlacionar los subflujos de bits demultiplexados con los sfmbolos segun la senal de seleccion de demux y emitir los sfmbolos correlacionados.
La figura 30 es una vista que muestra un tipo de demultiplexacion que se determina segun una tasa de codigo de la codificacion de correccion de errores y el metodo de correlacion de sfmbolos.
En el metodo de correlacion de sfmbolos 4QAM, incluso cuando la tasa de codigo cr del metodo de codificacion de correccion de errores de LDPC es una cualquiera de, 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6, 8/9 y 9/10, el flujo de bits puede demultiplexarse segun todos los tipos de demultiplexaciones (designado por todos).
En el metodo de correlacion de sfmbolos 16QAM, si la tasa de codigo del metodo de codificacion de correccion de errores de LDPC es 1/4, 1/3, 2/5 y 1/2, los sfmbolos pueden correlacionarse sin realizar el entrelazado de bits y la demultiplexacion de bits (designado por No-Int y No-Demux). Si la tasa de codigo de la codificacion de correccion de errores es 3/5, el bit puede demultiplexarse segun uno cualquiera de los identificadores 9, 10 y 12 de demultiplexacion. Si la tasa de codigo de la codificacion con correccion de errores es 2/3, 3/4, 4/5, 5/6, 8/9 y 9/10, el flujo de bits de entrada puede demultiplexarse segun el identificador 6 de demultiplexacion.
En el metodo de correlacion de sfmbolos 64QAM, si la tasa de codigo de la codificacion de correccion de errores de LDPC es 1/4, 1/3, 2/5 y 1/2, los sfmbolos pueden correlacionarse sin realizar el entrelazado de bits y la demultiplexacion de bits. Si la tasa de codigo es 3/5, los bits pueden demultiplexarse segun uno cualquiera de los identificadores 9 y 10 de demultiplexacion. Si la tasa de codigo es 2/3, 3/4, 4/5, 5/6, 8/9 y 9/10, los bits pueden demultiplexarse segun el identificador 6 de demultiplexacion.
En el metodo de correlacion de sfmbolos 256QAM, si la tasa de codigo de la codificacion de correccion de errores de LDPC es 1/4, 1/3, 2/5 y 1/2, los sfmbolos pueden correlacionarse sin realizar el entrelazado de bits y la demultiplexacion de bits. Si la tasa de codigo es 3/5, los bits pueden demultiplexarse segun el identificador 9 de demultiplexacion. Si la tasa de codigo es 2/3, 3/4, 4/5, 5/6, 8/9 y 9/10, los bits pueden demultiplexarse segun el identificador 6 de demultiplexacion.
Como se describio anteriormente, el tipo de demultiplexacion de bits puede variar segun la tasa de codigo usada para la codificacion de correccion de errores y el metodo de correlacion de sfmbolos. Por consiguiente, la capacidad de correccion de errores de un bit ubicado en una ubicacion espedfica del bloque con codificacion de correccion de errores puede ajustarse correlacionando los subflujos demultiplexados con los sfmbolos. Por consiguiente es posible optimizar la robustez en el nivel de bit.
La figura 31 es una vista que muestra un ejemplo para expresar el metodo de demultiplexacion mediante una ecuacion. Por ejemplo, si el metodo de correlacion de sfmbolos es QPSK, los bits de entrada (xi xN/2+i corresponden a los bits demultiplexados yO e y1. Si el metodo de correlacion de simbolos es 16QAM, los bits de entrada
X7,\r
' 2/V >-/v3W >Xi’Xn )
------+/ -------+/ —+/ '
4 4 4
el metodo
de
(
Si
(
6 6 6 6 o corresponden a los bits demultiplexados y0, y1, y2, y3,
y4 e y5. Si el metodo de correlacion de simbolos es 256QAM, los bits de entrada
corresponden a los bits demultiplexados y0, y1, y2 e y3. correlacion de simbolos es 64QAM, los bits de entrada
' 4N
-+/
*X5N *X2N >X3N >Xi >X,V )
t ------+/ -------+/ -------+/ —+/ '
6
imagen1
demultiplexados y0, y1, y2, y3, y4, y5, y6 e y7.
corresponden a
los
bits
En este caso, N designa el numero de bits correlacionados con los simbolos con respecto a la entrada del entrelazador de bits.
La figura 32 es una vista que muestra un ejemplo para correlacionar un sfmbolo mediante un correlacionador de
5
10
15
20
25
30
35
40
45
50
s^bolos. Por ejemplo, en el metodo de correlacion de s^bolos QPSK, los s^bolos en la constelacion corresponden al valor del bit y0 del primer subflujo demultiplexado y el valor del bit y1 del segundo subflujo demultiplexado.
En la 16QAM, el eje real de los sfmbolos en la constelacion corresponde a los bits de los subflujos demultiplexados primero y tercero (bits separados de la ubicacion del MSB por 0 y 2) y el eje imaginario de los mismos corresponde a los bits de los subflujos demultiplexados segundo y cuarto (bits separados de la ubicacion del MSB por 1 y 3).
En la 64QAM, el eje real de los sfmbolos en la constelacion corresponde a los bits de los subflujos demultiplexados primero, tercero y quinto (bits separados de la ubicacion del MSB por 0, 2 y 4) y el eje imaginario de los mismos corresponde a los bits de los subflujos demultiplexados segundo, cuarto y sexto (bits separados de la ubicacion del MSB por 1, 3 y 5).
Por consiguiente, los bits que configuran el sfmbolo pueden correlacionarse con la palabra de celula en el orden de demultiplexacion. Si se demultiplexan los bits que configuran la palabra de celula, se cambian el MSB y el LSB de la palabra de celula y puede ajustarse la robustez de los bits aunque las fiabilidades de los bits con codificacion de correccion de errores de LDPC vanen segun las ubicaciones.
La figura 33 es un diagrama de bloques que ilustra un codificador MIMO/MISO segun una realizacion de la presente invencion. El codificador de MIMO/MISO codifica los datos de entrada usando el esquema de codificacion MIMO/MISO, y emite los datos codificados a varias trayectorias. Si un extremo de recepcion de senales recibe la senal transmitida a las diversas trayectorias desde una o mas trayectorias, puede adquirir una ganancia (tambien denominada ganancia de diversidad, una ganancia de carga util o una ganancia de multiplexacion).
El codificador 140 MIMO/MISO codifica datos de servicio de cada trayectoria generada a partir del formador 130 de tramas, y emite los datos codificados al numero A de trayectorias que corresponde al numero de antenas de salida.
La figura 34 es un diagrama de bloques que ilustra un modulador segun una realizacion de la presente invencion. El modulador incluye un primer controlador 151 de potencia (PAPR Reducel), una unidad 153 de transformacion de dominio de tiempo (IFFT), un segundo controlador 157 de potencia (PAPR Reduce2) y un insertador 159 de intervalo de seguridad.
El primer controlador 151 de potencia reduce una PAPR (proporcion potencia pico a potencia promedio) de datos transmitidos al numero R de trayectorias de senal en el dominio de frecuencia.
La unidad 153 de transformacion de dominio de tiempo (IFFT) convierte las senales de dominio de frecuencia recibidas en senales de dominio de tiempo. Por ejemplo, las senales de dominio de frecuencia pueden convertirse en las senales de dominio de tiempo segun el algoritmo de IFFT. Por tanto, los datos de dominio de frecuencia pueden modularse segun el esquema de OFDM.
El segundo controlador 157 de potencia (PAPR Reduce2) reduce una PAPR (proporcion potencia pico a potencia promedio) de datos de canal transmitidos al numero R de trayectorias de senal en el dominio de tiempo. En este caso, puede usarse un esquema de reserva de tono, y un esquema de extension de constelacion activa (ACE) para extender una constelacion de sfmbolos.
El insertador 159 de intervalo de seguridad inserta el intervalo de seguridad en el sfmbolo de OFDM de salida, y emite el resultado insertado. Como se describio anteriormente, la realizacion mencionada anteriormente puede llevarse a cabo en cada senal del numero R de trayectorias.
La figura 35 es un diagrama de bloques que ilustra un procesador 160 analogico segun una realizacion de la presente invencion. El procesador 160 analogico incluye un convertidor 161 digital a analogico (DAC), una unidad 163 de conversion ascendente y un filtro 165 analogico.
El DAC 161 convierte los datos de entrada en una senal analogica, y emite la senal analogica. La unidad 163 de conversion ascendente convierte un dominio de frecuencia de la senal analogica en un area de RF. El filtro 165 analogico filtra la senal de area de RF y emite la senal de RF filtrada.
La figura 36 es un diagrama de bloques que ilustra un aparato para recibir una senal segun una realizacion de la presente invencion. El aparato de recepcion de senales incluye un primer receptor 210a de senales, un receptor 210n de senales de orden n, un primer demodulador 220a, un demodulador 220n de orden n, un codificador 230 MIMO/MISO, un analizador 240 sintactico de tramas, y un demodulador 250 de decodificacion, y un procesador 260 de salida.
En el caso de una senal de recepcion segun la estructura de trama de senal de TFS, varios servicios se multiplexan a R canales, y entonces se desplazan en tiempo, de modo que se transmite el resultado desplazado en tiempo.
El receptor puede incluir al menos un receptor de senales para recibir un servicio transmitido sobre al menos un canal de RF. La trama de senal de TFS transmitida al numero R (donde R es un numero natural) de canales de RF puede transmitirse a una multitrayectoria a traves del numero A de antenas. Las A antenas se han usado para los R
5
10
15
20
25
30
35
40
45
50
canales de RF, de modo que un numero total de antenas es R x A.
El primer receptor 210a de senales puede recibir datos de servicio transmitidos a traves de al menos una trayectoria de entre datos de servicio globales transmitidos a traves de varios canales de RF. Por ejemplo, el primer receptor 210a de senales puede recibir la senal de transmision procesada mediante el esquema MIMO/MISO a traves de varias trayectorias.
El primer receptor 210a de senales y el receptor 210n de senales de orden n pueden recibir varias unidades de datos de servicio transmitidas a traves de un numero n de canales de RF de entre varios canales de RF, como una unica PLP. Concretamente, esta realizacion muestra el aparato de recepcion de senales que puede recibir simultaneamente datos del numero R de canales de RF. Por tanto, si esta realizacion recibe un unico canal de RF, solo es necesario el primer receptor 210a.
El primer demodulador 220a y el demodulador 220n de orden n demodulan senales recibidas en los receptores 210a y 210n de senales primero y de orden n segun el esquema de OFDM, y emiten las senales demoduladas.
El decodificador 230 MIMO/MISO decodifica datos de servicio recibidos a traves de varias trayectorias de transmision segun el esquema de decodificacion MIMO/MISO, y emite los datos de servicio decodificados a una unica trayectoria de transmision. Si se recibe el numero R de servicios transmitidos a traves de varias trayectorias de transmision, el decodificador 230 MIMO/MISO puede emitir datos de servicio de una unica PLP contenidos en cada uno de los R servicios que corresponden al numero de R canales. Si se transmite el numero P de servicios a traves del numero R de canales de RF, y se reciben senales de canales de RF individuales a traves del numero A de antenas, el receptor decodifica el numero P de servicios usando un total de (R x A) antenas de recepcion.
El analizador 240 sintactico de tramas analiza sintacticamente la trama de senal de TFS que incluye varios servicios, y emite los datos de servicio analizados sintacticamente.
El demodulador 250 de decodificacion realiza la decodificacion de correccion de errores en los datos de servicio contenidos en la trama analizada sintacticamente, decorrelaciona los datos de sfmbolos decodificados para dar datos de bits, y emite el resultado procesado mediante decorrelacion.
El procesador 260 de salida decodifica un flujo que incluye los datos de bits decorrelacionados, y emite el flujo decodificado.
En la descripcion mencionada anteriormente, cada uno del analizador 240 sintactico de tramas, y el demodulador 250 de decodificacion, y el procesador 260 de salida recibe varias unidades de datos de servicio hasta el numero de las PLP, y realiza un procesamiento de senales en los datos de servicio recibidos.
La figura 37 es un diagrama de bloques que ilustra un receptor de senales segun una realizacion de la presente invencion. El receptor de senales puede incluir un sintonizador 211, un convertidor 213 descendente y un convertidor 215 analogico a digital (ADC).
El sintonizador 211 realiza saltos de algunos canales de RF que pueden transmitir servicios seleccionados por el usuario en todos los canales de RF cuando la PLP se incluye en varios canales de RF, y emite el resultado de los saltos. El sintonizador 211 realiza saltos de canales de RF contenidos en la trama de senal de TFS segun las frecuencias centrales de RF de entrada, y al mismo tiempo sintoniza senales de frecuencia correspondientes, de modo que emite las senales sintonizadas. Si una senal se transmite a un numero A de multiples trayectorias, el sintonizador 211 realiza la sintonizacion a un canal de RF correspondiente, y recibe senales de recepcion a traves del numero A de antenas.
El convertidor 213 descendente realiza una conversion descendente de la frecuencia de RF de la senal sintonizada por el sintonizador 211, y emite el resultado de conversion descendente. El ADC 215 convierte una senal analogica en una senal digital.
La figura 38 es un diagrama de bloques que ilustra un demodulador segun una realizacion de la presente invencion. El demodulador incluye un detector 221 de tramas, una unidad 222 de sincronizacion de tramas, un elemento 223 de eliminacion de intervalo de seguridad, una unidad 224 de transformacion de dominio de frecuencia (FFT), un estimador 225 de canal, un ecualizador 226 de canales y un extractor 227 de informacion de senalizacion.
Si el demodulador adquiere datos de servicio transmitidos a un unico flujo de PLP, se llevara a cabo la siguiente demodulacion de senal. Una descripcion detallada de ello se describira a continuacion en el presente documento.
El detector 221 de tramas identifica un sistema de suministro de una senal de recepcion. Por ejemplo, el detector 221 de tramas determina si la senal de recepcion es una senal DVB-TS o no. Ademas, el detector 221 de tramas puede determinar tambien si una senal de recepcion es una trama de senal de TFS o no. La unidad 222 de sincronizacion de tramas adquiere una sincronizacion de dominio de tiempo y frecuencia de la trama de senal de TFS.
El controlador 223 de intervalo de grna elimina un intervalo de seguridad ubicado entre sfmbolos de OFDM del
5
10
15
20
25
30
35
40
45
50
55
dominio de tiempo. El conversor 224 de dominio de frecuencia (FFT) convierte una senal de recepcion en una senal de dominio de frecuencia usando el algoritmo de FFT, de modo que adquiere datos de sfmbolo de dominio de frecuencia.
El estimador 225 de canal realiza una estimacion de canal de un canal de recepcion usando un sfmbolo piloto contenido en datos de sfmbolo del dominio de frecuencia. El ecualizador 226 de canales realiza una ecualizacion de canales de datos de recepcion usando informacion de canal estimada por el estimador 225 de canal.
El extractor 227 de informacion de senalizacion puede extraer la informacion de senalizacion de una capa ffsica establecida en las senales piloto primera y segunda contenidas en datos de recepcion de canales ecualizados.
La figura 39 es un diagrama de bloques que ilustra un decodificador MIMO/MISO segun una realizacion de la presente invencion. El receptor de senales y el demodulador se disenan para procesar una senal recibida en una unica trayectoria. Si el receptor de senales y el demodulador reciben datos de servicio de PLP proporcionando un unico servicio a traves de varias trayectorias de varias antenas, y demodulan los datos de servicio de PLP, el decodificador 230 MIMO/MIMO emite la senal recibida en varias trayectorias como datos de servicio transmitidos a una unica PLP. Por tanto, el decodificador 230 MIMO/MISO puede adquirir una ganancia de diversidad y una ganancia de multiplexacion a partir de datos de servicio recibidos en una pLp correspondiente.
El decodificador 230 MIMO/MISO recibe una senal de transmision multitrayectoria desde varias antenas, y puede decodificar una senal usando un esquema de MIMO que puede recuperar cada senal de recepcion en forma de una unica senal. De otro modo, el decodificador 230 MIMO/MISO puede recuperar una senal usando un esquema de MIMO que recibe la senal de transmision multitrayectoria desde una unica antena y recupera la senal de transmision multitrayectoria recibida.
Por tanto, si la senal se transmite a traves del numero R de canales de RF (donde R es un numero natural), el decodificador 230 MIMO/MISO puede decodificar senales recibidas a traves del numero A de antenas de canales de RF individuales. Si el valor A es igual a “1”, las senales pueden decodificarse mediante el esquema de MISO. Si el valor A es superior a “1”, las senales pueden decodificarse mediante el esquema de MIMO.
La figura 40 es un diagrama de bloques que ilustra un analizador sintactico de tramas segun una realizacion de la presente invencion. El analizador sintactico de tramas incluye un primer desentrelazador 241a de frecuencia, un desentrelazador 241r de frecuencia de orden r, un analizador 243 sintactico de tramas, un primer desentrelazador 245a de tiempo, un desentrelazador 245p de tiempo de orden p, un primer decorrelacionador 247a de sfmbolos, y un decorrelacionador de sfmbolos de orden p. El valor de “r” puede decidirse por el numero de canales de RF, y el valor de “p” puede decidirse por el numero de flujos que transmiten datos de servicio de PLP generados a partir del analizador 243 sintactico de tramas.
Por tanto, si se transmite un numero p de servicios a un numero p de flujos de PLP sobre un numero R de canales de RF, el analizador sintactico de tramas incluye el numero r desentrelazadores de frecuencia, el numero p de desentrelazadores de tiempo, y el numero p de decorrelacionadores de sfmbolos.
En asociacion con un primer canal de RF, el primer entrelazador 241a de frecuencia realiza un desentrelazado de datos de entrada de dominio de frecuencia, y emite el resultado de desentrelazado.
El analizador 243 sintactico de tramas analiza sintacticamente la trama de senal de TFS transmitida a varios canales de RF usando informacion de planificacion de la trama de senal de TFS, y analiza sintacticamente los datos de servicio de PLP contenidos en la ranura de un canal de RF espedfico que incluye un servicio deseado. El analizador 243 sintactico de tramas analiza sintacticamente la trama de senal de TFS para recibir datos de servicio espedficos distribuidos a varios canales de RF segun la estructura de trama de senal de TFS, y emite datos de servicio de PLP de primera trayectoria.
El primer desentrelazador 245a de tiempo realiza el desentrelazado de los datos de servicio de PLP de primera trayectoria analizados sintacticamente en el dominio de tiempo. El primer decorrelacionador 247a de sfmbolos determina datos de servicio correlacionados con el sfmbolo para que sean datos de bits, de modo que puede emitir un flujo de PLP asociado con los datos de servicio de PLP de primera trayectoria.
Siempre que los datos de sfmbolos se convierten en datos de bits, y cada datos de sfmbolos incluya sfmbolos basados en el esquema de correlacion de sfmbolos tubrido, el numero p de decorrelacionadores de sfmbolos, cada uno de los cuales incluye el primer decorrelacionador de sfmbolos, puede determinar que los datos de sfmbolos sean datos de bits usando diferentes esquemas de decorrelacion de sfmbolos en intervalos individuales de los datos de sfmbolos de entrada.
La figura 41 es una vista que muestra una realizacion de cada uno de los decorrelacionadores 247a y 247p de sfmbolos. Los decorrelacionadores de sfmbolos reciben los flujos que corresponden a las PLP desde los entrelazadores 245a y 245p de tiempo que corresponden respectivamente a los decorrelacionadores de sfmbolos.
Cada uno de los decorrelacionadores 247a y 247p de sfmbolos puede incluir un divisor 2471 de bloques de correccion de errores, un divisor 2473 de sfmbolos, un decorrelacionador 2475a de primer orden, un
5
10
15
20
25
30
35
40
45
50
decorrelacionador 2475b de segundo orden y un fusionador 2478 de flujos de bits.
El divisor 2471 de bloques de correccion de errores puede dividir el flujo de PLP recibido desde el correspondiente de los entrelazadotes 245a y 245p de tiempo en las unidades de bloque de correccion de errores. El divisor 2471 de bloques de correccion de errores puede dividir el flujo de servicio en la unidad de bloque de LDPC de modo normal. En este caso, el flujo de servicio puede dividirse en un estado en el que cuatro bloques segun el modo corto (en el que el bloque tiene la longitud de 16200 bits) se tratan como el bloque de correccion de errores de un bloque segun el modo normal (en el que el bloque tiene la longitud de 64800 bits).
El divisor 2473 de sfmbolos puede dividir el flujo de sfmbolos en el bloque de correccion de errores dividido segun el metodo de correlacion de sfmbolos del flujo de sfmbolos.
Por ejemplo, el decorrelacionador 2475a de primer orden convierte los sfmbolos segun el metodo de correlacion de sfmbolos de orden superior en los bits. El decorrelacionador 2475b de segundo orden convierte los sfmbolos segun el metodo de correlacion de sfmbolos de orden inferior en los bits.
El fusionador 2478 de flujo de bits puede recibir los bits convertidos y emitir un flujo de bits..
La figura 42 es una vista que muestra otra realizacion de cada uno de los decorrelacionadores 247a y 247p de sfmbolos. La realizacion de este dibujo es similar a la realizacion de la figura 41 excepto porque se incluyen ademas una unidad 2474a de calibracion de potencia de primer orden y una unidad 2474b de calibracion de potencia de segundo orden.
La unidad 2474a de calibracion de potencia de primer orden recibe los sfmbolos divididos por el divisor 2473 de sfmbolos, calibra la potencia de los sfmbolos recibidos segun los esquemas de correlacion de sfmbolos, y emite los sfmbolos calibrados. La potencia de los sfmbolos recibidos puede tener la potencia calibrada segun el tamano de la constelacion basandose en los metodos de correlacion de sfmbolos. La unidad 2474a de calibracion de potencia de primer orden convierte la potencia calibrada segun en la potencia de sfmbolos original de la constelacion. El decorrelacionador 2475a de primer orden puede realizar la decorrelacion entre los sfmbolos, de los que se calibra la potencia por la unidad de calibracion de potencia de primer orden, y los bits.
De manera similar, la unidad 2474b de calibracion de potencia de segundo orden recibe los sfmbolos divididos por el divisor 2473 de sfmbolos, modifica la potencia calibrada de los sfmbolos recibidos a la potencia original segun el tamano de la constelacion, y emite los sfmbolos modificados.
La figura 43 es una vista que muestra otra realizacion de cada uno de los decorrelacionadores 247a y 247p de sfmbolos. Cada uno de los decorrelacionadores 247a y 247p de sfmbolos puede incluir un divisor 2473 de sfmbolos, un decorrelacionador 2474a de primer orden, un decorrelacionador 2474b de segundo orden, un mux 2475a de primer orden, un mux 2475b de segundo orden, un desentrelazador 2476a de bits de primer orden, un desentrelazador 2476b de bits de segundo orden y un fusionador 2478 de flujo de bits. Mediante esta realizacion, la realizacion de la unidad de decodificacion y demodulacion de la figura 33 incluye un primer decodificador 253, un primer desentrelazador 255 y un segundo decodificador 257.
El divisor 2473 de sfmbolos puede dividir el flujo de sfmbolos de la PLP segun el metodo que corresponde al metodo de correlacion de sfmbolos.
El decorrelacionador 2474a de primer orden y el decorrelacionador 2474b de segundo orden convierten los flujos de sfmbolos divididos en bits. Por ejemplo, el decorrelacionador 2474a de primer orden realiza la decorrelacion de sfmbolos del QAM de orden superior y el decorrelacionador 2474b de segundo orden realiza la decorrelacion de sfmbolos del QAM de orden inferior. Por ejemplo, el decorrelacionador 2474a de primer orden puede realizar la decorrelacion de sfmbolos de 256QAM y el decorrelacionador 2474b de segundo orden puede realizar la decorrelacion de sfmbolos de 64QAM.
El mux 2475a de primer orden y el mux 2475b de segundo orden multiplexan los bits correlacionados con sfmbolos. Los metodos de multiplexado pueden corresponder a los metodos de demultiplexacion descritos con referencia a las figuras 15 a 18. Por consiguiente, los subflujos demultiplexados pueden convertirse en un flujo de bits.
El desentrelazador 2476a de bits de primer orden desentrelaza los flujos de bits multiplexados por el mux 2475a de primer orden. El desentrelazador 2476b de bits de segundo orden desentrelaza los bits multiplexados por el mux 2475a de primer orden. El metodo de desentrelazado corresponde al metodo de entrelazado de bits. El metodo de entrelazado de bits se muestra en la figura 12.
El fusionador 2478 de flujo de bits puede fusionar los flujos de bits desentrelazados por los entrelazadores 2476a y 2476b de bits para dar un flujo de bits.
El primer decodificador 253 de la unidad de decodificacion y demodulacion puede realizar la decodificacion de correccion de errores del flujo de bits de salida segun el modo normal o el modo corto y la tasa de codigo segun los modos.
5
10
15
20
25
30
35
40
45
50
55
La figura 44 es una vista que muestra otra realizacion de cada uno de los decorrelacionadores 247a y 247p de s^bolos. La realizacion de este dibujo es similar a la realizacion de la figura 43 excepto porque se incluyen ademas una unidad 2474a de calibracion de potencia de primer orden y una unidad 2474b de calibracion de potencia de segundo orden. La unidad 2474a de calibracion de potencia de primer orden y la unidad 2474b de calibracion de potencia de segundo orden modifican las potencias calibradas de los sfmbolos segun los metodos de correlacion de sfmbolos y emiten los sfmbolos modificados a los decorrelacionadores 2475a y 2475b de sfmbolos.
La figura 45 es una vista que muestra una realizacion para multiplexar el subflujo demultiplexado. En esta realizacion, los decorrelacionadores 2474a y 2474b deciden las palabras de celula que incluyen los bits. Los mux 2475a y 2475b multiplexan las palabras de celula decididas segun la senal de seleccion de mux. Las palabras de celula demultiplexadas se introducen en uno cualquiera de los primeros mux 2475a2 y 2475b2 a los mux 2475a3 y 2475b3 de orden n.
Los primeros mux 2475a2 y 2475b2 a los mux 2475a3 y 2475b3 de orden n cambian el orden de los bits en las palabras de celula introducidas segun la senal de seleccion de mux. La senal de seleccion de mux puede cambiarse segun la tasa de codigo de la codificacion de correccion de errores o el metodo de correlacion de sfmbolos. Con el fin de generar un flujo y los flujos de bits suministrados a los mux, el orden de seleccionar el subflujo puede cambiarse segun la senal de seleccion de mux.
Los primeros demux 2475a1 y 2475b1 emiten los flujos de bits decorrelacionados con sfmbolos a uno cualquiera de los primeros mux 2475a2 y 2475b2 a los mux 2475a3 y 2475b3 de orden n segun la senal de seleccion de mux. Los primeros submux 2475a1 y 2475b1 pueden recibir los subflujos multiplexados mediante los primeros mux 2475a2 y 2475b2 a los mux 2475a3 y 2475b3 de orden n y emitir un flujo, segun la senal de seleccion de mux.
Las palabras de celula que incluyen los bits cambiados se introducen en los entrelazadores 2476a y 2476b de bits, y los desentrelazadores 2476a y 2476b de bits desentrelazan los bits de entrada y emiten los bits desentrelazados.
La figura 46 es un diagrama de bloques que ilustra un demodulador de decodificacion segun una realizacion de la presente invencion. El demodulador de decodificacion puede incluir varios bloques de funcion que corresponden a la unidad de codificacion y modulacion. En esta realizacion, el demodulador de decodificacion de la figura 16 puede incluir un primer desentrelazador 251, un primer decodificador 253, un segundo desentrelazador 255 y un segundo decodificador 257. El segundo desentrelazador 255 puede estar contenido selectivamente en el demodulador de decodificacion.
El primer desentrelazador 251 actua como desentrelazador interno, y puede realizar un desentrelazado del flujo de PLP de orden p generado a partir del analizador sintactico de tramas.
El primer decodificador 253 actua como decodificador interno, puede realizar una correccion de errores de los datos desentrelazados, y puede usar un algoritmo de decodificacion con correccion de errores basandose en el esquema de LDPC.
El segundo desentrelazador 255 actua como entrelazador externo, y puede realizar un desentrelazado de los datos con decodificacion de correccion de errores.
El segundo decodificador 257 actua como decodificador externo. Los datos desentrelazados por el segundo desentrelazador 255 o corregidos respecto a errores por el primer decodificador 253 se corrigen de nuevo respecto a errores, de modo que el segundo decodificador 257 emite los datos que se han vuelto a corregir respecto a errores. El segundo decodificador 257 decodifica datos usando el algoritmo de decodificacion de correccion de errores basandose en el esquema BCH, de modo que emite los datos decodificados.
El primer desentrelazador 251 y el segundo desentrelazador 255 pueden convertir el error de rafaga generado en los datos contenidos en el flujo de PLP en un error aleatorio. El primer decodificador 253 y el segundo decodificador 257 pueden corregir los errores contenidos en los datos.
El demodulador de decodificacion muestra procesos de operacion asociados con un unico flujo de PLP. Si existe el numero p de flujos, es necesario el numero p de demoduladores de decodificacion, o el demodulador de decodificacion puede decodificar repetidamente datos de entrada p veces.
La figura 47 es un diagrama de bloques que ilustra un procesador de salida segun una realizacion de la presente invencion. El procesador de salida puede incluir el numero p de analizadores (251a, ... 261p) sintacticos de tramas de banda base (BB), un primer fusionador 263a de servicio, un segundo fusionador 263b de servicio, un primer demultiplexador 265a y un segundo demultiplexador 265b.
Los analizadores (261a, ..., 261p) sintacticos de tramas de BB eliminan cabeceras de trama de BB de los flujos de PLP primero a de orden p segun las trayectorias de PLP recibidas, y emiten el resultado eliminado. Esta realizacion muestra que se transmiten datos de servicio a al menos dos flujos. Un primer flujo es un flujo MPEG-2 TS, y un segundo flujo es un flujo GS.
El primer fusionador 263a de servicio calcula la suma de datos de servicio contenidos en la carga util de al menos
5
10
15
20
25
30
35
40
45
50
una trama de BB, de modo que emite la suma de datos de servicio como un unico flujo de servicio. El primer demultiplexador 255a puede demultiplexar el flujo de servicio, y emitir el resultado demultiplexado.
De este modo, el segundo fusionador 263b de servicio calcula la suma de los datos de servicio contenidos en la carga util de al menos una trama de BB, de modo que puede emitir otro flujo de servicio. El segundo demultiplexador 255b puede demultiplexar el flujo de servicio de formato GS, y emitir el flujo de servicio demultiplexado.
La figura 48 es un diagrama de bloques que ilustra un aparato para transmitir una senal segun una realizacion de otra realizacion de una realizacion de la presente invencion. El aparato de transmision de senales incluye un compositor 310 de servicio, un divisor 320 de frecuencia y un transmisor 400. El transmisor 400 codifica o modula una senal que incluye un flujo de servicio que va a transmitirse a cada banda de RF.
El compositor 310 de servicio recibe varios flujos de servicio, multiplexa varios flujos de servicio que van a transmitirse a canales de RF individuales, y emite los flujos de servicio multiplexados. El compositor 310 de servicio emite informacion de planificacion, de modo que controla el transmisor 400 usando la informacion de planificacion, cuando el transmisor 400 transmite la PLP a traves de varios canales de RF. Mediante esta informacion de planificacion, el compositor 310 de servicio modula varias tramas de servicio que van a transmitirse a los diversos canales de RF mediante el transmisor 400, y transmite las tramas de servicio moduladas.
El divisor 320 de frecuencia recibe un flujo de servicio que va a transmitirse a cada banda de RF, y divide cada flujo de servicio en varios subflujos, de modo que las bandas de frecuencia RF individuales pueden asignarse a los subflujos.
El transmisor 400 procesa los flujos de servicio que van a transmitirse a bandas de frecuencia individuales, y emite los flujos resultantes procesados. Por ejemplo, en asociacion con un flujo de servicio espedfico que va a transmitirse al primer canal de rF, el primer correlacionador 410 correlaciona los datos de flujo de servicio de entrada para dar sfmbolos. El primer entrelazador 420 entrelaza los sfmbolos correlacionados para evitar el error de rafaga.
El primer insertador 430 de sfmbolos puede insertar una trama de senal equipada con una senal piloto (por ejemplo, una senal piloto de dispersion o una senal piloto continua) en la senal modulada.
El primer modulador 440 modula los datos entrelazados mediante el esquema de modulacion de senal. Por ejemplo, el primer modulador 440 puede modular senales usando el esquema de OFDM.
El primer insertador 450 de sfmbolos piloto inserta la primera senal piloto y la segunda senal piloto en la trama de senal, y puede transmitir la trama de senal de TFS.
Los datos de flujo de servicio transmitidos al segundo canal de RF se transmiten a la trama de senal de TFS a traves de varios bloques 415, 425, 435, 445 y 455 de diferentes trayectorias mostradas en el transmisor de la figura 18.
El numero de trayectorias de procesamiento de senales transmitidas desde el transmisor 400 puede ser igual al numero de canales de RF contenidos en la trama de senal de TFS.
El primer correlacionador 410 y el segundo correlacionador pueden incluir respectivamente los demultiplexadores 1313a y 1313b, y permitir cambiar las ubicaciones del MSB y el LSB en la palabra de celula correlacionada con sfmbolos.
La figura 49 es un diagrama de bloques que ilustra un aparato para recibir una senal segun otra realizacion de la presente invencion. El aparato de recepcion de senales puede incluir una unidad 510 de recepcion, una unidad 520 de sincronizacion, un detector 530 de modos, un ecualizador 540, un detector 550 de parametros, un desentrelazador 560, un decorrelacionador 570 y un decodificador 580 de servicio.
La unidad 500 de recepcion puede recibir senales de un primer canal de RF seleccionado por un usuario entre la trama de senal. Si la trama de senal incluye varios canales de RF, la unidad 500 de recepcion realiza saltos de los diversos canales de RF, y al mismo tiempo puede recibir una senal que incluye la trama de servicio seleccionada.
La unidad 510 de sincronizacion adquiere la sincronizacion de una senal de recepcion, y emite la senal de recepcion sincronizada. El demodulador 520 puede demodular la senal adquirida mediante sincronizacion. El detector 530 de modos puede adquirir un modo de FFT (por ejemplo, longitud de operacion de FFT de 2k, 4k, 8k) de la segunda senal piloto usando la primera senal piloto de la trama de senal.
El demodulador 520 demodula la senal de recepcion en el modo de FFT de la segunda senal piloto. El ecualizador 540 realiza una estimacion de canal de la senal de recepcion, y emite la senal resultante de la estimacion de canal. El desentrelazador 560 desentrelaza la senal de recepcion de canales ecualizados. El decorrelacionador 570 decorrelaciona el sfmbolo entrelazado usando el esquema de decorrelacion de sfmbolos que corresponde al esquema de correlacion de sfmbolos de senal de transmision (por ejemplo, QAM).
El detector 550 de parametros adquiere informacion de parametros ffsicos (por ejemplo, informacion de capa 1 (L1)) contenida en la segunda senal piloto a partir de la senal de salida del ecualizador 540, y transmite la informacion de
5
10
15
20
25
30
35
40
45
parametros fisicos adquirida a la unidad 500 de recepcion y la unidad 510 de sincronizacion. La unidad 500 de recepcion puede cambiar el canal de RF a otro canal usando informacion de red detectada por el detector 550 de parametros.
El detector 550 de parametros emite informacion asociada con servicio, el decodificador 580 de servicio decodifica datos de servicio de la senal de recepcion segun la informacion asociada con servicio desde el detector 550 de parametros, y emite los datos de servicio decodificados.
El decorrelacionador 570 puede incluir los mux 2475a y 2475b y emitir el flujo de bits obtenido restaurando el orden de los bits de los que se cambian las ubicaciones del MSB y el LSB segun la tasa de codigo de la codificacion de correccion de errores y el metodo de correlacion de simbolos.
A continuacion en el presente documento, se describira un metodo para modular una primera senal piloto de una trama de senal que tiene al menos una banda de RF y un metodo y un aparato para recibir la primera senal piloto modulada.
Los simbolos de PLP entrelazados en tiempo se transmiten a traves de regiones, que se dividen temporalmente en la trama de senal. Los simbolos de PLP entrelazados en tiempo pueden transmitirse a traves de regiones, que se dividen en el dominio de frecuencia, si existe una pluralidad de bandas de RF. Por consiguiente, si la PLP se transmite o se recibe, puede obtenerse una ganancia de diversidad. Un modo de correccion de errores y un metodo de correlacion de simbolos pueden cambiarse segun servicios que corresponden a flujos de transporte o pueden cambiarse en el servicio.
Una primera senal piloto y una segunda senal piloto se disponen en la ubicacion inicial de la trama de senal que tiene caracteristicas de este tipo, como senal de preambulo.
Como se describio anteriormente, la primera senal piloto incluida en la trama de senal puede incluir un identificador para identificar la trama de senal que tiene la estructura descrita anteriormente. La primera senal piloto puede incluir informacion acerca de la estructura de transmision que indica si la trama de senal se transmite o no a traves de multiples trayectorias e informacion acerca de un modo de FFT de una senal que sigue a la primera senal piloto. El receptor puede detectar la trama de senal a partir de la primera senal piloto y obtener la informacion acerca de la estimacion de desfase de frecuencia de portadora integral e informacion acerca del modo de FFT del simbolo de datos.
La figura 50 es una vista que muestra una realizacion de la estructura de una primera senal piloto. Una parte designada mediante A es una parte util de la primera senal piloto. B designa el mismo prefijo ciclico que una primera parte de la parte A en el dominio de tiempo y C designa el mismo sufijo ciclico que una segunda parte de la parte A en la region de tiempo. La primera parte puede duplicarse a partir de la segunda mitad de la parte A y la segunda parte puede duplicarse a partir de la primera mitad de la parte A.
B y C pueden obtenerse respectivamente duplicando la primera parte y la segunda parte y realizando un desplazamiento en frecuencia de las partes duplicadas. Una relacion entre B o C y A es como sigue.
[Ecuacion 1]
B = unaparte(A) • ej2^sn‘
C = otraparte(A) ■ ej2^SH‘
En la ecuacion anterior, SH designa una unidad de desplazamiento del desplazamiento en frecuencia. Por consiguiente; los valores de desplazamiento en frecuencia de las partes B y C pueden ser inversamente proporcionales a las longitudes de las partes B y C.
Si la primera senal piloto se configura mediante desplazamiento en frecuencia del prefijo dclico (B) y el sufijo dclico (C), la probabilidad de que el simbolo de datos se detecte de manera erronea respecto al preambulo es baja y la probabilidad de que el preambulo se detecte de manera erronea se reduce, aunque los simbolos de datos que configuran la PLP y los simbolos que configuran el preambulo se modulan en el mismo modo de FFT.
Si se incluye una interferencia de onda continua (CW) tal como una senal de TV analogica, se reduce la probabilidad de que el preambulo se detecte de manera erronea debido a una componente de DC de ruido generada en un proceso de correlacion. Ademas, si el tamano de la FFT aplicada a los simbolos de datos que configuran la PLP es mayor que el de la FFT aplicada al preambulo, puede mejorarse el rendimiento de deteccion de preambulo incluso en un canal de dispersion de retardo que tiene una longitud igual a o mayor que la de la parte A de simbolo util del preambulo. Puesto que tanto el prefijo dclico (B) como el sufijo dclico (C) se usan en el preambulo, el desfase de frecuencia de portadora fraccional puede estimarse mediante el proceso de correlacion.
5
10
15
20
25
30
35
40
45
La figura 51 es una vista que muestra una realizacion para detectar una senal de preambulo mostrada en la figura 50 y que estima un desfase de sincronismo y un desfase de frecuencia. Esta realizacion puede incluirse en el detector 221 de tramas o la unidad 222 de sincronizacion de tramas.
Esta realizacion puede incluir una primera unidad 601 de retardo, una unidad (603) de calculo de conjugada compleja, un primer multiplicador 605, un segundo multiplicador 607, un primer filtro 611, una segunda unidad 615 de retardo, un tercer multiplicador 609, un segundo filtro 613, un cuarto multiplicador 617, una unidad 619 de busqueda de picos y una unidad 621 de medicion de fase.
La primera unidad 601 de retardo puede retardar una senal recibida. Por ejemplo, la primera unidad 601 de retardo puede retardar la senal recibida por la longitud de la parte (A) de simbolo util de la primera senal piloto.
La unidad 603 de calculo de conjugada compleja puede calcular la conjugada compleja de la primera senal piloto retardada y emitir la senal calculada.
El primer multiplicador 605 puede multiplicar la senal emitida desde la unidad 603 de calculo de conjugada compleja por la senal recibida y emitir la senal multiplicada.
Puesto que la primera senal piloto incluye las partes B y C obtenidas mediante desplazamiento en frecuencia de la parte A util, los respectivos valores de correlacion se obtienen mediante el desplazamiento de las senales recibidas por las respectivas cantidades de desplazamiento en frecuencia. En la primera senal piloto, la parte B es una parte que se desplaza en frecuencia de manera ascendente o se desplaza en frecuencia de manera descendente desde la parte A, y C es una parte que se desplaza en frecuencia de manera ascendente o se desplaza en frecuencia de manera descendente desde la parte A.
Por ejemplo, si se usa la salida de la unidad 603 de calculo de conjugada compleja, la salida del primer multiplicador 605 puede incluir el resultado de correlacion de B (o la conjugada compleja de B) y A (o la conjugada compleja de A).
El segundo multiplicador 607 puede multiplicar la senal emitida desde el primer multiplicador 605 por la cantidad de desplazamiento en frecuencia (designada por ej^fsHt) aplicada a la parte B y emitir la senal multiplicada.
El primer filtro 611 realiza un promedio en movimiento durante un periodo predeterminado con respecto a la senal emitida desde el segundo multiplicador 607. La parte de promedio en movimiento puede pasar a ser la longitud del prefijo dclico (B) o la longitud del sufijo dclico (C). En esta realizacion, el primer filtro 611 puede calcular un promedio de la senal incluida en la longitud de la parte B. Despues, en el resultado emitido desde el primer filtro 611, el valor de correlacion de las partes A y C incluidas en la parte, de la que se calcula el promedio, pasa a ser sustancialmente cero y el resultado de correlacion de las partes B y A se mantiene. Puesto que la senal de la parte B se multiplica por el valor de desplazamiento en frecuencia mediante el segundo multiplicador 607, es igual a la senal obtenida duplicando la segunda mitad de la parte A.
El tercer multiplicador 609 puede multiplicar la senal emitida desde el primer multiplicador 605 por la cantidad de desplazamiento en frecuencia (designada por -ejdW) aplicada a la parte C y emitir la senal multiplicada.
El segundo filtro 613 realiza un promedio en movimiento durante un periodo predeterminado con respecto a la senal emitida desde el tercer multiplicador 609. La parte de promedio en movimiento puede ser la longitud del prefijo dclico (B) o la longitud del sufijo dclico (C). En esta realizacion, el segundo filtro 613 puede calcular el promedio de la senal incluida en la longitud de la parte C. Despues, en el resultado emitido desde el segundo filtro 613, el valor de correlacion de las partes A y B incluidas en la parte, de la que se calcula el promedio, pasa a ser sustancialmente cero y el resultado de correlacion de las partes C y A se mantiene. Puesto que la senal de la parte C se multiplica por el valor de desplazamiento en frecuencia mediante el tercer multiplicador 609, es igual a la senal obtenida duplicando la primera mitad de la parte A.
La longitud Tb de la parte respecto a la que se realiza el promedio en movimiento mediante el primer filtro 611 y el segundo filtro 613 se exprime como sigue.
[Ecuadon 2]
TB=k/fsH,
donde k designa un numero entero. En otras palabras, la unidad fsH del desplazamiento en frecuencia usado en las partes B y C puede decidirse por k/TB.
La segunda unidad 615 de retardo puede retardar la senal emitida desde el primer filtro 611. Por ejemplo, la
5
10
15
20
25
30
35
40
segunda unidad 615 de retardo retarda la senal filtrada mediante el primer filtro 611 por la longitud de la parte B y emite la senal retardada.
El cuarto multiplicador 617 multiplica la senal retardada mediante la segunda unidad 615 de retardo por la senal filtrada mediante el segundo filtro 613 y emite la senal multiplicada.
La unidad 619 de busqueda de picos busca la ubicacion en la que se genera un valor pico a partir de la senal multiplicada emitida desde el cuarto multiplicador 617 y emite la ubicacion buscada a la unidad 621 de medicion de fase. El valor pico y la ubicacion pueden usarse para la estimacion de desfase de sincronismo.
La unidad 621 de medicion de fase puede medir la fase cambiada usando el valor pico y la ubicacion emitida desde la unidad 619 de busqueda de picos y emitir la fase medida. El valor de fase puede usarse para la estimacion de desfase de frecuencia de portadora fraccional.
Mientras tanto, un oscilador para generar la frecuencia usada para realizar el desplazamiento en frecuencia mediante el segundo multiplicador 607 y el tercer multiplicador 609 puede generar cualquier error de fase.
Incluso en este caso, el cuarto multiplicador 617 puede eliminar el error de fase del oscilador. Los resultados emitidos desde el primer filtro 611 y el segundo filtro 613 y el resultado emitido desde el cuarto multiplicador 617 pueden expresarse mediante la siguiente ecuacion.
[Ecuadon 3]
>Wi =||ai(")|f •ey2'*/W’
yp,;u> Hh («)|f M-e'2*’4'
donde, yMAF1 e yMAF2 designan respectivamente las salidas del primer filtro 611 y del segundo filtro 613, e yprod designa la salida del cuarto multiplicador 617. Ademas, a1 y a2 designan respectivamente los niveles de los resultados de correlacion y Af y 0 designan respectivamente el desfase de frecuencia y el error de fase del oscilador.
Por consiguiente, yMAF1 e yMAF2 pueden incluir los errores de fase del oscilador que tienen diferentes signos, aunque el error de fase del oscilador se elimina en el resultado del cuarto multiplicador 617. Por consiguiente, el desfase de frecuencia Af puede estimarse independientemente del error de fase del oscilador del aparato de recepcion de senales.
El desfase de frecuencia estimado puede expresarse mediante la siguiente ecuacion.
[Ecuacion 4]
fB = ^ prod 1
donde, el desfase de frecuencia estimado Af es 0<=<0,5.
La figura 52 es una vista que muestra otra realizacion de la estructura de la primera senal piloto. En la primera senal piloto, el desplazamiento en frecuencia de la primera mitad de la parte A util es el prefijo dclico (B) y el desplazamiento en frecuencia del segundo desplazamiento de la parte A util es el sufijo dclico (C). Las longitudes de la parte A util para generar las partes B y C pueden ser, por ejemplo, 1/2 de la longitud de la parte A, y las longitudes de B y C pueden ser diferentes.
La figura 53 es una vista que muestra una realizacion para detectar la primera senal piloto mostrada en la figura 52 y medir un desfase de sincronismo y un desfase de frecuencia usando el resultado detectado. En esta realizacion, por motivos de una descripcion mas conveniente, B y C designan respectivamente el prefijo dclico y el sufijo dclico obtenidos mediante desplazamiento en frecuencia de 1/2 de la longitud de la parte A.
Esta realizacion incluye una primera unidad 601 de retardo, una unidad 603 de calculo de conjugada compleja, un primer multiplicador 605, un segundo multiplicador 607, un primer filtro 611, una segunda unidad 615 de retardo, un tercer multiplicador 609, un segundo filtro 613, un cuarto multiplicador 617, una unidad 619 de busqueda de picos y una unidad 621 de medicion de fase. Es decir, esta realizacion es igual a la realizacion de la figura 51, aunque las caracteristicas de las componentes pueden cambiarse segun la longitud de la parte A mediante la que se generan las partes B y C. B designa una parte desplazada en frecuencia de manera descendente desde la parte A, y C designa una parte desplazada en frecuencia de manera ascendente desde la parte A.
5
10
15
20
25
30
35
40
45
La primera unidad 601 de retardo puede retardar una senal recibida. Por ejemplo, la primera unidad 601 de retardo puede retardar la senal recibida por 1/2 de la longitud de la parte A de simbolo util de la primera senal piloto.
La unidad 603 de calculo de conjugada compleja puede calcular la conjugada compleja de la primera senal piloto retardada y emitir la senal calculada.
El primer multiplicador 605 puede multiplicar la senal emitida desde la unidad 603 de calculo de conjugada compleja por la senal recibida y emitir la senal multiplicada.
El segundo multiplicador 607 puede multiplicar la senal emitida desde el primer multiplicador 605 por la cantidad de desplazamiento en frecuencia (designada por ejrtfsH) aplicada a la parte B y emitir la senal multiplicada.
El primer filtro 611 realiza un promedio en movimiento durante un periodo predeterminado con respecto a la senal emitida desde el segundo multiplicador 607. La parte de promedio en movimiento puede ser la longitud del prefijo ciclico (B). En esta realizacion, el primer filtro 611 puede calcular el promedio de la senal incluida en la longitud de la parte B. Despues, en el resultado emitido desde el primer filtro 611, el valor de correlacion de las partes A y C incluidas en la parte, de la que se calcula el promedio, pasa a ser sustancialmente cero y el resultado de correlacion de las partes B y se mantiene A. Puesto que la senal de la parte B se multiplica por el valor de desplazamiento en frecuencia mediante el segundo multiplicador 607, es igual a la senal obtenida duplicando la segunda mitad de la parte A.
El tercer multiplicador 609 puede multiplicar la senal emitida desde el primer multiplicador 605 por la cantidad de desplazamiento en frecuencia (designada por -ejrcfsHt) aplicada a la parte C y emitir la senal multiplicada.
El segundo filtro 613 realiza un promedio en movimiento durante un periodo predeterminado con respecto a la senal emitida desde el tercer multiplicador 609. La parte de promedio en movimiento puede ser la longitud del sufijo ciclico (C). En esta realizacion, el segundo filtro 613 puede calcular el promedio de la senal incluida en la longitud de la parte C. Despues, en el resultado emitido desde el segundo filtro 613, el valor de correlacion de A y B incluidas en la parte, de la que se calcula el promedio, pasa a ser sustancialmente cero y el resultado de correlacion de las partes C y A se mantiene. Puesto que la senal de la parte C se multiplica por el valor de desplazamiento en frecuencia mediante el tercer multiplicador 609, es igual a la senal obtenida duplicando la primera mitad de la parte A.
La segunda unidad 615 de retardo puede retardar la senal emitida desde el primer filtro 611. Por ejemplo, la segunda unidad 615 de retardo retarda la senal filtrada mediante el primer filtro 611 por la longitud de la parte B + 1/2A y emite la senal retardada.
El cuarto multiplicador 617 multiplica la senal retardada mediante la segunda unidad 615 de retardo por la senal filtrada mediante el segundo filtro 613 y emite la senal multiplicada.
La unidad 619 de busqueda de picos busca la ubicacion en la que se genera un valor pico a partir de la senal multiplicada emitida desde el cuarto multiplicador 617 y emite la ubicacion buscada a la unidad 621 de medicion de fase. El valor pico y la ubicacion pueden usarse para la estimacion de desfase de sincronismo.
La unidad 621 de medicion de fase puede medir la fase cambiada usando el valor pico y la ubicacion emitida desde la unidad 619 de busqueda de picos y emitir la fase medida. El valor de fase puede usarse para la estimacion de desfase de frecuencia de portadora fraccional.
Como se describio anteriormente, un oscilador para generar la frecuencia usada para realizar el desplazamiento en frecuencia mediante el segundo multiplicador 607 y el tercer multiplicador 609 puede generar cualquier error de fase. Sin embargo, incluso en esta realizacion, el cuarto multiplicador 617 puede eliminar el error de fase del oscilador.
Los resultados emitidos desde el primer filtro 611 y desde el segundo filtro 613 y el resultado emitido desde el cuarto multiplicador 617 pueden expresarse mediante la siguiente ecuacion.
[Ecuacion 5]
yMAF\ =|h(«)|f-e'2*/+* yMAF2 = \<*i(n)t
yPro<< = lh(«)|f -hoof ■ej2n2*j
respectivamente las salidas del primer filtro 611 y del segundo filtro 613, e yProd multiplicador 617. Ademas, a1 y a2 designan respectivamente los niveles de los resultados de correlacion y Af y 0 designan respectivamente el desfase de frecuencia y el error de fase del oscilador.
donde, yMAF1 e yMAF2 designan designa las salidas del cuarto
5
10
15
20
25
30
35
40
45
Por consiguiente, yMAF1 e yMAF2 pueden incluir los errores de fase del oscilador que tienen diferentes signos, aunque el error de fase del oscilador se elimina en el resultado del cuarto multiplicador 617. Por consiguiente, el desfase de frecuencia Af puede estimarse independientemente del error de fase del oscilador del aparato de recepcion de senales.
El desfase de frecuencia estimado puede expresarse mediante la siguiente ecuacion.
[Ecuacion 6]
f B ~ prod / 2/T donde, el desfase de frecuencia estimado Af es 0<=Af<1.
Es decir, puede generarse un solapamiento de fase en un intervalo de 0,5<=Af <1 en el desfase de frecuencia estimado en la [Ecuacion 4], aunque no se genera solapamiento de fase en el desfase de frecuencia estimado en la [Ecuacion 6]. Por consiguiente, el desfase de frecuencia puede medirse con mas precision. La estructura de la primera senal piloto puede usarse en el simbolo de datos y la segunda senal de frecuencia. Si se usa una estructura de este tipo, puede mejorarse el rendimiento de estimacion de desfase tal como interferencia de CW y puede mejorarse el rendimiento de recepcion del receptor.
La figura 54 es una vista que muestra una realizacion para detectar la primera senal piloto y medir un desfase de sincronismo y un desfase de frecuencia usando el resultado detectado.
Esta realizacion incluye una primera unidad 601 de retardo, una tercera unidad 602 de retardo, una primera unidad 603 de calculo de conjugada compleja, una segunda unidad 604 de calculo de conjugada compleja, un primer multiplicador 605, un quinto multiplicador 606, un segundo multiplicador 607, un primer filtro 611, una segunda unidad 615 de retardo, un tercer multiplicador 609, un segundo filtro 613, un cuarto multiplicador 617, una unidad 619 de busqueda de picos y una unidad 621 de medicion de fase.
En esta realizacion, la primera unidad 601 de retardo puede retardar una senal recibida. Por ejemplo, la primera unidad 601 de retardo puede retardar la senal recibida por la longitud del sufijo dclico.
La tercera unidad 602 de retardo puede retardar la senal retardada mediante la primera unidad 601 de retardo. Por ejemplo, la tercera unidad 602 de retardo retarda ademas la senal por una diferencia entre la longitud del prefijo dclico y la longitud del sufijo dclico.
La primera unidad 603 de calculo de conjugada compleja puede calcular la conjugada compleja de la senal retardada mediante la tercera unidad 602 de retardo y emitir la senal calculada. La segunda unidad 604 de calculo de conjugada compleja puede calcular la conjugada compleja de la senal retardada mediante la primera unidad 601 de retardo y emitir la senal calculada.
El primer multiplicador 605 puede multiplicar la senal emitida desde la primera unidad 603 de calculo de conjugada compleja por la senal recibida y emitir la senal multiplicada. El quinto multiplicador 606 puede multiplicar la conjugada compleja calculada mediante la segunda unidad 604 de calculo de conjugada compleja por la senal recibida y emitir la senal multiplicada.
El segundo multiplicador 607 puede multiplicar la senal emitida desde el primer multiplicador 605 por la cantidad de desplazamiento en frecuencia (designada por ej^fsHt) aplicada a la parte B y emitir la senal multiplicada.
El primer filtro 611 realiza un promedio en movimiento durante un periodo predeterminado con respecto a la senal emitida desde el segundo multiplicador 607. La parte de promedio en movimiento puede ser la longitud de la parte (A) util de la primera senal piloto.
El tercer multiplicador 609 puede multiplicar la senal emitida desde el segundo multiplicador 604 por la cantidad de desplazamiento en frecuencia (designada por -ejpfSHt) aplicada a la parte C y emitir la senal multiplicada.
El segundo filtro 613 realiza un promedio en movimiento durante un periodo predeterminado con respecto a la senal emitida desde el tercer multiplicador 609. La parte de promedio en movimiento puede pasar a ser la longitud de la parte A util de la primera senal piloto.
La segunda unidad 615 de retardo puede retardar la senal emitida desde el primer filtro 611. Por ejemplo, la segunda unidad 615 de retardo retarda la senal filtrada mediante el primer filtro 611 por la longitud de la parte (A) util de la primera senal piloto y emite la senal retardada.
El cuarto multiplicador 617 multiplica la senal retardada mediante la segunda unidad 615 de retardo por la senal filtrada mediante el segundo filtro 613 y emite la senal multiplicada. El cuarto multiplicador 617 puede eliminar el error de fase del oscilador.
5
10
15
20
25
30
35
40
45
50
55
Las operaciones de la unidad 619 de busqueda de picos y la unidad 621 de medicion de fase son iguales a las de la realizacion descrita anteriormente. La unidad 619 de busqueda de picos busca la ubicacion en la que se genera un valor pico a partir de la senal multiplicada emitida desde el cuarto multiplicador 617 y emite la ubicacion buscada a la unidad 621 de medicion de fase. El valor pico y la ubicacion pueden usarse para la estimacion de desfase de sincronismo.
La figura 55 es una vista que muestra una realizacion de un metodo para transmitir una senal.
Un flujo de servicio se convierte a una PLP (S110). La PLP puede generarse modulando un flujo de servicio tal como un flujo de transporte y un paquete de GSE, en el que se realizan una codificacion de correccion de errores y una correlacion de sfmbolos en el flujo de servicio. El flujo de servicio modulado puede distribuirse en al menos una trama de senal y puede transmitirse sobre al menos un canal ffsico como una PLP. Por ejemplo, un proceso de modulacion de un flujo de servicio a una PLP puede realizarse mediante las siguientes etapas S110a a S110d.
Un flujo de servicio tal como un flujo de transporte y un paquete de GSE que transfiere servicio se somete a codificacion de correccion de errores S110a. Un esquema de codificacion con correccion de errores puede cambiarse segun los flujos de servicio.
Puede usarse un esquema de codificacion de correccion de errores de LDPC ya que el esquema de codificacion de correccion de errores y la codificacion de correccion de errores pueden realizarse a diversas tasas de codigo. Los bits que se someten a codificacion de correccion de errores segun una tasa de codigo de correccion de errores espedfica pueden incluirse en un bloque con codificacion de correccion de errores segun el modo de codificacion de correccion de errores. Si el esquema de codificacion de correccion de errores es el LDPC, pueden usarse un modo normal (64800 bits) y un modo corto (16200 bits).
Se entrelaza el flujo de servicio con codificacion de correccion de errores (S110b). El entrelazado puede realizarse diferenciando las direcciones para escritura y lectura de los bits incluidos en el bloque con codificacion de correccion de errores en y desde una memoria. El numero de filas y el numero de columnas de la memoria puede cambiarse segun el modo de codificacion de correccion de errores. El entrelazado puede realizarse en la unidad de los bloques con codificacion de correccion de errores.
Los bits entrelazados del flujo de servicio se correlacionan con sfmbolos (S110c). Un metodo de correlacion de sfmbolos puede cambiarse segun flujos de servicio o en el flujo de servicio. Por ejemplo, como metodo de correlacion de sfmbolos, pueden usarse un metodo de correlacion de sfmbolos de orden superior y un metodo de correlacion de sfmbolos de orden inferior. Cuando los sfmbolos se correlacionan, los bits entrelazados del flujo de servicio pueden demultiplexarse segun el metodo de correlacion de sfmbolos o la tasa de codigo del codigo de correccion de errores, y los sfmbolos pueden correlacionarse usando los bits incluidos en los subflujos demultiplexados. Despues, puede cambiarse la secuencia de los bits en la palabra de celula correlacionados con los sfmbolos.
Se entrelazan los sfmbolos correlacionados (S110d). Los sfmbolos correlacionados pueden entrelazarse en la unidad de bloques con codificacion de correccion de errores. Los entrelazadores 132a y 132b en tiempo pueden entrelazar los sfmbolos en la unidad de bloques con codificacion de correccion de errores. Es decir, el flujo de servicio se entrelaza de nuevo en el nivel de sfmbolo.
La PLP convertida como se describio anteriormente se asigna en al menos una trama de senal y un preambulo que incluye una primera senal piloto se dispone en una parte de comienzo de la trama de senal (S150). La asignacion de la PLP puede describirse como sigue.
Los sfmbolos entrelazados del flujo de servicio se dividen, los sfmbolos divididos se asignan a una trama de senal que tiene al menos una banda de frecuencia y que incluye ranuras que se dividen temporalmente en las bandas de frecuencia, y un preambulo que incluye una primera senal piloto se dispone en una parte inicial de la trama de senal. Los sfmbolos entrelazados del flujo de servicio pueden configurar la PLP con respecto al flujo de servicio para proporcionar el servicio. Los sfmbolos que configuran la PLP pueden dividirse y asignarse a la trama de senal. La PLP puede asignarse a al menos una trama de senal que tiene al menos una banda de frecuencia. Si se dispone una pluralidad de bandas de frecuencia, los sfmbolos que configuran la PLP pueden disponerse en las ranuras desplazadas entre las bandas de frecuencia. Los bits incluidos en el flujo de servicio pueden disponerse en la trama de senal en la unidad de bloques entrelazados con codificacion de correccion de errores.
La trama de senal se convierte en un dominio de tiempo segun un esquema de OFDM (S160).
El prefijo dclico obtenido desplazando en frecuencia una primera parte de una parte util de la primera senal piloto y el sufijo dclico obtenido desplazando en frecuencia una segunda parte de la parte util se insertan en la primera senal piloto en el dominio de tiempo (S170). Si el preambulo no se inserta en el dominio de frecuencia, el preambulo que incluye la primera senal piloto y la segunda senal piloto puede insertarse en el dominio de tiempo. La primera senal piloto del dominio de tiempo puede incluir la parte util, el prefijo dclico de la primera parte de la parte util y el sufijo dclico de la segunda parte de la parte util. La primera parte puede ser una parte mas posterior o la parte mas anterior de la parte util. La segunda parte puede ser la parte mas anterior o la parte mas posterior de la parte util.
5
10
15
20
25
30
35
40
45
50
La trama de senal que incluye la primera senal de trama se transmite sobre al menos un canal de RF (S180).
Puesto que la parte util de la primera senal piloto incluye el prefijo dclico y el sufijo dclico desplazados en frecuencia, la trama de senal puede identificarse claramente como la estructura de la primera senal piloto. El desfase de sincronismo o el desfase de frecuencia puede estimarse y compensarse el uso de la estructura de la primera senal piloto.
La figura 56 es una vista que muestra una realizacion de un metodo para recibir una senal.
Una senal se recibe desde una banda de frecuencia espedfica que transfiere tramas de senal (S210). La trama de senal puede transmitirse sobre al menos una banda de frecuencia. La senal puede recibirse desde una banda de frecuencia espedfica.
A partir de la senal recibida, se identifica una primera senal piloto que incluye un prefijo dclico obtenido desplazando en frecuencia una primera parte de una parte util y un sufijo dclico obtenido desplazando en frecuencia una segunda parte de la parte util, y la trama de senal que incluye las PLP se identifica se demodula mediante el esquema de OFDM usando la primera senal piloto (S220). El proceso de demodulacion que usa informacion declarada en la primera senal piloto se describira con detalle mas adelante.
La trama de senal identificada se analiza sintacticamente (S230). La trama de senal puede incluir al menos una banda de frecuencia. En la trama de senal, una primera PLP que incluye los bloques con codificacion de correccion de errores de los sfmbolos, con los que se correlaciona el flujo de servicio, puede asignarse a sfmbolos de OFDM junto con una segunda PLP que incluye los bloques con codificacion de correccion de errores de otro flujo de servicio. Si la trama de senal incluye una pluralidad de bandas de frecuencia, los bloques con codificacion de correccion de errores de la PLP pueden asignarse a los sfmbolos de OFDM que se desplazan temporalmente en la pluralidad de bandas de frecuencia.
Un servicio puede obtenerse a partir de la PLP de la trama de senal analizada sintacticamente (S240), en la que este proceso se describe en las etapas S240a a S240c.
Los sfmbolos, con los que se correlaciona el flujo de servicio, se desentrelazan de la trama de senal analizada sintacticamente (S240a). El desentrelazado puede realizarse en el nivel de sfmbolo con el que se correlaciona el flujo de servicio. Por ejemplo, los desentrelazadores 245a y 245b en tiempo pueden desentrelazar los bloques con codificacion de correccion de errores que incluyen los sfmbolos, con los que se correlaciona el flujo de servicio.
Entonces, los sfmbolos desentrelazados se correlacionan para obtener el flujo de servicio (S240b). Cuando se realiza la decorrelacion de los sfmbolos, puede emitirse una pluralidad de subflujos obtenidos realizando la decorrelacion de los sfmbolos, pueden multiplexarse los subflujos emitidos y puede emitirse el flujo de servicio con codificacion de correccion de errores. El esquema de multiplexacion puede cambiarse segun el metodo de correlacion de sfmbolos y la tasa de codigo de correccion de errores. El metodo de decorrelacion de sfmbolos puede cambiarse en un flujo de servicio o segun flujos de servicio.
El flujo de servicio se desentrelaza y el flujo de servicio desentrelazado se somete a codificacion de correccion de errores (240c).
Segun un aparato para transmitir y recibir una senal y un metodo para transmitir y recibir una senal de una realizacion de la presente invencion, es posible detectar y restaurar facilmente una senal transmitida. Ademas, es posible mejorar el rendimiento de transmision/recepcion de senales del sistema de transmision/recepcion.
La figura 57 es un diagrama de flujo que ilustra una realizacion para identificar una primera senal piloto y estimar un desfase en un proceso de demodulacion.
La primera senal piloto incluye el prefijo dclico obtenido desplazando en frecuencia la primera parte de la parte util de la misma y el sufijo dclico obtenido desplazando en frecuencia la segunda parte de la parte util de la misma. El desfase de sincronismo y el desfase de frecuencia pueden calcularse usando la primera senal piloto como sigue.
Se retarda (S311) la senal recibida. Por ejemplo, la parte de retardo puede ser la parte util de la primera senal piloto o 1/2 de la parte util. Como alternativa, la parte de retardo puede ser la longitud del prefijo dclico o la longitud del sufijo dclico.
Se calcula (S313) la conjugada compleja de la senal retardada.
Se multiplican (S315) la conjugada compleja de la senal recibida y la senal retardada. La senal retardada multiplicada por la conjugada compleja puede ser la senal que tiene la longitud descrita anteriormente. Si la senal de retardo es la longitud del prefijo dclico o el sufijo dclico, puede calcularse la conjugada compleja de la senal retardada.
La senal multiplicada por la conjugada compleja se desplaza inversamente segun el desplazamiento en frecuencia del prefijo dclico (S317). Es decir, la senal multiplicada por la conjugada compleja se desplaza la cantidad de
5
10
15
20
25
30
35
40
45
desplazamiento inverso de la cantidad de desplazamiento en frecuencia de la senal de prefijo dclico. Es decir, una senal que se desplaza en frecuencia de manera ascendente se desplaza en frecuencia de manera descendente (o la senal que se desplaza en frecuencia de manera descendente se desplaza en frecuencia de manera ascendente).
Despues, se calcula un promedio con respecto a la senal que se desplaza inversamente segun el desplazamiento en frecuencia del prefijo dclico (S319). La parte de la que se calcula el promedio puede ser la longitud del prefijo dclico o la longitud de la parte A util de la primera senal piloto segun las realizaciones. Puesto que el promedio se calcula con respecto a la senal que tiene la misma longitud junto con la senal recibida, el valor promedio en movimiento puede emitirse junto con la senal recibida.
La senal de la que se calcula el promedio se retarda (S321). La parte de retardo puede ser la suma de la longitud del prefijo cfclico y la longitud de 1/2 del periodo util, la longitud del prefijo dclico o la longitud de la parte A util de la primera senal piloto, segun la realizacion.
La senal multiplicada en la etapa S315 se desplaza inversamente segun el desplazamiento en frecuencia del sufijo dclico (S323). La senal multiplicada por la conjugada compleja se desplaza la cantidad de desplazamiento inverso de la cantidad de desplazamiento en frecuencia de la senal de sufijo dclico. Es decir, una senal que se desplaza en frecuencia de manera ascendente se desplaza en frecuencia de manera descendente (o la senal que se desplaza en frecuencia de manera descendente se desplaza en frecuencia de manera ascendente).
Se calcula un promedio con respecto a la senal que se desplaza inversamente segun el desplazamiento en frecuencia del sufijo dclico (S325). El promedio en movimiento se realiza con respecto a la senal que corresponde a la longitud del sufijo dclico calculado o la longitud de la parte util de la primera senal piloto segun las realizaciones.
La senal retardada en la etapa S321 y la senal de la que se calcula el promedio en la etapa S325 se multiplican (S327).
Se busca una ubicacion pico del resultado multiplicado (S329) y se mide la fase de la senal usando el pico (S331). El pico buscado puede usarse para estimar el desfase de sincronismo y la fase medida puede usarse para estimar el desfase de frecuencia.
En este diagrama de flujo, pueden cambiarse la longitud del sufijo dclico, la longitud del prefijo dclico y la cantidad de desplazamiento inverso en frecuencia.
Segun el aparato para transmitir y recibir la senal y el metodo para transmitir y recibir la senal de la invencion, si el sfmbolo de datos que configura la PLP y los sfmbolos que configuran el preambulo se modulan en el mismo modo de FFT, la probabilidad de que el preambulo detecte el sfmbolo de datos es baja y la probabilidad de que se detecte erroneamente el preambulo es reducida. Si se incluye una interferencia de onda continua (CW) como la senal de TV analogica, la probabilidad de que el preambulo se detecte erroneamente por una componente de DC de ruido generada en el momento de correlacion es reducida.
Segun el aparato para transmitir y recibir la senal y el metodo para transmitir y recibir la senal de la invencion, si el tamano de la FFT aplicada al sfmbolo de datos que configura la PLP es mayor que el de la FFT aplicada al preambulo, el rendimiento de deteccion del preambulo puede mejorarse incluso en un canal de dispersion del retardo que tiene una longitud igual a o mayor que la de la parte A de sfmbolo util del preambulo. Puesto que tanto el prefijo dclico (B) como el sufijo dclico (C) se usan en el preambulo, puede estimarse el desfase de frecuencia de portadora fraccional.
La estructura dada a conocer de la senal piloto puede no usarse para una trama de senal que incluye la PLP, y si la senal piloto se usa para cualquiera trama de senal, puede tomarse el efecto descrito.
Resultara evidente para los expertos en la tecnica que pueden realizarse diversas modificaciones y variaciones en la presente invencion sin apartarse de la invencion. Por tanto, se pretende que la presente invencion cubra las modificaciones y variaciones de esta invencion siempre que se encuentren dentro del alcance de las reivindicaciones adjuntas y sus equivalentes.

Claims (6)

  1. 5
    10
    15
    20
    25
    30
    35
    40
    45
    REIVINDICACIONES
    1. Un metodo de transmision de una senal de difusion, el metodo que comprende:
    codificar (S110) datos PLP para entregar un servicio; intercalar los datos PLP codificados; correlacionar los datos PLP intercalados a sfmbolos;
    construir (S150) una trama de senal que incluye los sfmbolos correlacionados;
    modular (S160) la trama de senal y modular un sfmbolo piloto, P1, segun un esquema de multiplexacion por division de frecuencia ortogonal, OFDM, en el que el sfmbolo P1 esta situado en una parte inicial de la trama de senal; y
    transmitir (S180) la senal de difusion que incluye la trama de senal modulada y el sfmbolo P1,
    en el que, el sfmbolo P1 comprende una parte eficaz, un prefijo cfclico obtenido mediante el desplazamiento de frecuencia de una primera parte de la parte eficaz, y un sufijo cfclico obtenido mediante el desplazamiento de frecuencia de una segunda parte de la parte eficaz, y
    en el que una cantidad de desplazamiento de frecuencia del desplazamiento de frecuencia es inversamente proporcional a una duracion de la parte aplicada respectiva.
  2. 2. El metodo de la reivindicacion 1, en el que la primera parte es la parte mas delantera de la parte eficaz y la segunda parte es la parte mas trasera de la parte eficaz.
  3. 3. El metodo de la reivindicacion 1, en el que la correlacion de los datos PLP intercalados a sfmbolos comprende:
    demultiplexar los datos PLP intercalados para emitir bits demultiplexados segun una tasa de codigo para los datos PLP codificados y un metodo de correlacion de sfmbolos,
    en el que un orden de los bits demultiplexados es diferente de un orden de los datos PLP intercalados; y correlacionar los bits demultiplexados a los sfmbolos.
  4. 4. Un aparato para transmitir una senal de difusion, el aparato que comprende:
    un codificador (120) para codificar datos PLP para entregar un servicio;
    un intercalador (1312a) para intercalar los datos PLP codificados;
    un correlacionador (131a) para correlacionar los datos PLP intercalados a sfmbolos;
    un constructor (130) para construir una trama de senal que incluye los sfmbolos correlacionados;
    un modulador (150a) para modular la trama de senal y modular un sfmbolo piloto, P1, segun un esquema de multiplexacion por division de frecuencia ortogonal, OFDM, en el que el sfmbolo P1 esta situado en una parte inicial de la trama de senal; y
    un procesador analogico (160a) para transmitir la senal de difusion que incluye la trama de senal modulada y el sfmbolo P1,
    en el que, el sfmbolo P1 comprende una parte eficaz, un prefijo cfclico obtenido mediante el desplazamiento de frecuencia de una primera parte de la parte eficaz, y un sufijo cfclico obtenido mediante el desplazamiento de frecuencia de una segunda parte de la parte eficaz, y
    en el que una cantidad de desplazamiento de frecuencia del desplazamiento de frecuencia es inversamente proporcional a una duracion de la parte aplicada respectiva.
  5. 5. El metodo de la reivindicacion 4, en el que la primera parte es la parte mas delantera de la parte eficaz y la segunda parte es la parte mas trasera de la parte eficaz.
  6. 6. El metodo de la reivindicacion 4, en el que el correlacionador (131a) comprende:
    un de multiplexor para demultiplexar los datos PLP intercalados para emitir bits demultiplexados segun una tasa de codigo para los datos PLP codificados y un metodo de correlacion de sfmbolos,
    en el que un orden de los bits demultiplexados es diferente de un orden de los datos PLP intercalados; y
    un correlacionador para correlacionar los bits demultiplexados a los sfmbolos.
ES14183414.3T 2007-12-11 2008-12-11 Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal Active ES2630386T3 (es)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US1288907P 2007-12-11 2007-12-11
US12889P 2007-12-11
KR1020080124333A KR100917201B1 (ko) 2007-12-11 2008-12-08 신호 송수신 방법 및 신호 송수신 장치
KR20080124333 2008-12-08

Publications (1)

Publication Number Publication Date
ES2630386T3 true ES2630386T3 (es) 2017-08-21

Family

ID=40991015

Family Applications (6)

Application Number Title Priority Date Filing Date
ES10170587T Active ES2375450T3 (es) 2007-12-11 2008-12-11 Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal.
ES10170589T Active ES2373030T3 (es) 2007-12-11 2008-12-11 Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal.
ES09178374T Active ES2374160T3 (es) 2007-12-11 2008-12-11 Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal.
ES08171403T Active ES2344173T3 (es) 2007-12-11 2008-12-11 Aparato para transmitir y recibir una señal y procedimiento para transmitir y recibir una señal.
ES11166397.7T Active ES2536427T3 (es) 2007-12-11 2008-12-11 Aparato para transmitir una señal y método para transmitir una señal
ES14183414.3T Active ES2630386T3 (es) 2007-12-11 2008-12-11 Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal

Family Applications Before (5)

Application Number Title Priority Date Filing Date
ES10170587T Active ES2375450T3 (es) 2007-12-11 2008-12-11 Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal.
ES10170589T Active ES2373030T3 (es) 2007-12-11 2008-12-11 Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal.
ES09178374T Active ES2374160T3 (es) 2007-12-11 2008-12-11 Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal.
ES08171403T Active ES2344173T3 (es) 2007-12-11 2008-12-11 Aparato para transmitir y recibir una señal y procedimiento para transmitir y recibir una señal.
ES11166397.7T Active ES2536427T3 (es) 2007-12-11 2008-12-11 Aparato para transmitir una señal y método para transmitir una señal

Country Status (12)

Country Link
US (6) US8385460B2 (es)
EP (7) EP2385671B1 (es)
KR (6) KR100917201B1 (es)
CN (1) CN101897186B (es)
AT (4) ATE528896T1 (es)
DE (1) DE602008000969D1 (es)
DK (5) DK2239906T3 (es)
ES (6) ES2375450T3 (es)
PL (6) PL2157754T3 (es)
RU (1) RU2475984C2 (es)
SI (4) SI2239906T1 (es)
WO (1) WO2009075532A2 (es)

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2437237C1 (ru) * 2007-09-28 2011-12-20 ЭлДжи ЭЛЕКТРОНИКС ИНК. Устройство для передачи и приема сигнала и способ передачи и приема сигнала
KR100917201B1 (ko) 2007-12-11 2009-09-16 엘지전자 주식회사 신호 송수신 방법 및 신호 송수신 장치
US8270502B2 (en) * 2007-12-14 2012-09-18 Agere Systems Inc. Timing-frequency offset and carrier-frequency offset estimations for multi-carrier modulated signals using pilot tones
PL2238798T3 (pl) * 2008-01-29 2018-09-28 Nokia Technologies Oy System i sposób separacji serii i powiększania długości przeplotu
US8208522B2 (en) * 2008-03-07 2012-06-26 Nokia Corporation System and methods for receiving OFDM symbols having timing and frequency offsets
US8565326B2 (en) * 2008-07-08 2013-10-22 Industrial Technology Research Institute System and method for bit allocation and interleaving
US9130789B2 (en) * 2008-10-15 2015-09-08 Stmicroelectronics Asia Pacific Pte. Ltd. Recovering data from a secondary one of simultaneous signals, such as orthogonal-frequency-division-multiplexed (OFDM) signals, that include a same frequency
WO2010146985A1 (ja) * 2009-06-19 2010-12-23 シャープ株式会社 無線通信システム、送信機および無線通信方法
WO2012030319A2 (en) 2009-06-26 2012-03-08 Hypres, Inc. System and method for controlling combined radio signals
GB0916001D0 (en) * 2009-09-11 2009-10-28 Univ Edinburgh Inter-carrier modulation
US20110113301A1 (en) * 2009-11-06 2011-05-12 Limberg Allen Leroy Diversity broadcasting of gray-labeled CCC data using 8-VSB AM
US8196007B2 (en) * 2009-12-07 2012-06-05 Limberg Allen Leroy Frequency-diversity 8-VSB AM broadcasting to mobile/handheld receivers
EP3029841B1 (en) * 2010-02-04 2017-10-11 LG Electronics Inc. Broadcast signal transmitter and receiver, and broadcast signal transmitting and receiving method
US8824590B2 (en) * 2010-02-11 2014-09-02 Electronics And Telecommunications Research Institute Layered transmission apparatus and method, reception apparatus and reception method
US20110194645A1 (en) * 2010-02-11 2011-08-11 Electronics And Telecommunications Research Institute Layered transmission apparatus and method, reception apparatus, and reception method
US20110195658A1 (en) * 2010-02-11 2011-08-11 Electronics And Telecommunications Research Institute Layered retransmission apparatus and method, reception apparatus and reception method
US9009775B2 (en) 2010-02-23 2015-04-14 Lg Electronics Inc. Broadcasting signal transmission device, broadcasting signal reception device, and method for transmitting/receiving broadcasting signal using same
EP3002942B1 (en) * 2010-02-23 2017-06-07 Lg Electronics Inc. Broadcasting signal transmitter/receiver and broadcasting signal transmission/reception method
WO2011105745A2 (ko) * 2010-02-23 2011-09-01 엘지전자 주식회사 방송 신호 송/수신기 및 방송 신호 송/수신 방법
WO2011105746A2 (ko) * 2010-02-23 2011-09-01 엘지전자 주식회사 방송 신호 송/수신기 및 방송 신호 송/수신 방법
ES2587689T3 (es) * 2010-02-23 2016-10-26 Lg Electronics Inc. Transmisor/receptor de señal de difusión y método de transmisión/recepción de señal de difusión
EP2541905A4 (en) * 2010-02-23 2014-10-15 Lg Electronics Inc BROADCASTING SIGNAL TRANSCEIVER AND METHOD OF TRANSMITTING BROADCAST SIGNAL TRANSMITTING
US9456234B2 (en) 2010-02-23 2016-09-27 Lg Electronics Inc. Broadcasting signal transmission device, broadcasting signal reception device, and method for transmitting/receiving broadcasting signal using same
WO2011105853A2 (ko) * 2010-02-26 2011-09-01 엘지전자 주식회사 방송 신호 송/수신기 및 방송 신호 송/수신 방법
EP2566156A4 (en) * 2010-04-28 2015-04-29 Lg Electronics Inc BROADCAST TRANSMITTER, BROADCAST RECEIVER AND METHOD FOR SENDING AND RECEIVING BROADCAST SIGNALS WITH DEVICES FOR TRANSMITTING AND RECEIVING BROADCAST SIGNALS
WO2012025234A1 (en) * 2010-08-27 2012-03-01 Lantiq Deutschland Gmbh Robust preamble for communication over noisy media
CA2824464C (en) 2010-09-14 2016-07-12 Lg Electronics Inc. Apparatus for transmitting broadcasting signal, apparatus for receiving broadcasting signal, and method for transmitting/receiving broadcasting signal through apparatus for transmitting/receiving broadcasting signal
GB201016407D0 (en) * 2010-09-29 2010-11-10 Samsung Electronics Co Ltd Frame structure and signalling for digital broadcasting system
WO2012081869A1 (en) * 2010-12-13 2012-06-21 Samsung Electronics Co., Ltd. Method and apparatus for transmitting/receiving data stream in broadcast system
KR101223048B1 (ko) * 2011-01-21 2013-01-17 경북대학교 산학협력단 직교 주파수 분할 다중화 시스템의 심볼 복조 방법 및 복조 장치
US8837611B2 (en) * 2011-02-09 2014-09-16 Silicon Laboratories Inc. Memory-aided synchronization in a receiver
EP3547550A1 (en) * 2011-03-30 2019-10-02 Samsung Electronics Co., Ltd. Apparatus and method for mapping and demapping signals in a communication system using a low density parity check code
GB2489750A (en) 2011-04-08 2012-10-10 Samsung Electronics Co Ltd Frame structure and signalling for wireless broadcast system
WO2012152993A1 (en) * 2011-05-10 2012-11-15 Nokia Corporation Delay feedback for coordinated multi-point transmission
IL222786A (en) 2012-11-01 2016-09-29 Elta Systems Ltd Enable Boost to Downlink channels on a cellular communication system
US9088455B2 (en) * 2012-12-20 2015-07-21 Broadcom Corporation OFDM or OFDMA signaling for ranging and data
EP2945291B1 (en) 2013-01-11 2019-12-18 Sun Patent Trust Data processing method, precoding method, and communication device
EP2946560A4 (en) 2013-01-17 2016-12-07 Lg Electronics Inc APPARATUS FOR TRANSMITTING RADIO SIGNALS, RADIO SIGNAL RECEIVING DEVICE, METHOD FOR TRANSMITTING RADIO SIGNALS AND METHOD FOR RECEIVING BROADCAST SIGNALS
KR102097450B1 (ko) * 2013-03-22 2020-04-06 삼성전자주식회사 Sc-fdma 기반 무선 통신 시스템에서 papr 감소 방법 및 장치
WO2014188413A1 (en) 2013-05-23 2014-11-27 Elta Systems Ltd. Add-on apparatus for synchronization of frequency diversity communications and methods useful in conjunction therewith
SG10201709666PA (en) * 2013-05-23 2017-12-28 Elta Systems Ltd Receiver, system and method for frequency diversity communications using beacon and methods useful in conjunction therewith
US9847810B2 (en) 2013-05-23 2017-12-19 Elta Systems Ltd. Add-on apparatus for channel compensation of frequency diversity communications and methods useful in conjunction therewith
CN108923888B (zh) * 2013-06-19 2021-10-22 Lg 电子株式会社 传输和接收广播信号的装置、传输和接收广播信号的方法
KR101805536B1 (ko) * 2013-06-30 2017-12-07 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 방법, 방송 신호 송신 방법 및 방송 신호 수신 방법
US20150012801A1 (en) * 2013-07-03 2015-01-08 Chih-Nan YEN Method of detecting and correcting errors with bch and ldpc engines for flash storage systems
KR102080607B1 (ko) * 2013-07-08 2020-02-25 삼성전자주식회사 방송 및 통신 시스템에서 신호 송수신 장치 및 방법
KR101763601B1 (ko) * 2013-08-01 2017-08-01 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
WO2015016669A1 (en) 2013-08-01 2015-02-05 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
KR101737853B1 (ko) 2013-08-01 2017-05-19 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
CN105453553B (zh) * 2013-08-01 2018-08-28 Lg 电子株式会社 发送广播信号的设备、接收广播信号的设备、发送广播信号的方法以及接收广播信号的方法
WO2015023098A1 (ko) * 2013-08-12 2015-02-19 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 방법, 방송 신호 송신 방법 및 방송 신호 수신 방법
RU2617993C1 (ru) 2013-08-14 2017-05-02 ЭлДжи ЭЛЕКТРОНИКС ИНК. Устройство для передачи широковещательных сигналов, устройство для приема широковещательных сигналов, способ для передачи широковещательных сигналов и способ для приема широковещательных сигналов
CN105453555B (zh) 2013-08-14 2019-07-12 Lg电子株式会社 传输广播信号的装置、传输广播信号的方法和接收广播信号的方法
KR101775007B1 (ko) 2013-08-23 2017-09-04 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
WO2015046919A1 (en) * 2013-09-27 2015-04-02 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2015055256A1 (en) 2013-10-18 2015-04-23 Huawei Technologies Co., Ltd. Transmission and receiving method in a wireless communication system
WO2015076511A1 (en) * 2013-11-25 2015-05-28 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
WO2015080392A1 (en) 2013-11-29 2015-06-04 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
JP6426183B2 (ja) 2013-12-06 2018-11-28 エルジー エレクトロニクス インコーポレイティド 放送信号送受信装置及び方法
EP3092760A4 (en) * 2014-01-08 2017-10-18 LG Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
EP2914039A1 (de) * 2014-02-26 2015-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Datensendeanordnung, Datenempfänger und Verfahren zum Betreiben derselben
CN106134185B (zh) 2014-04-08 2019-04-16 Lg电子株式会社 发送广播信号的装置、接收广播信号的装置、发送广播信号的方法以及接收广播信号的方法
CN106878223A (zh) * 2014-04-16 2017-06-20 上海数字电视国家工程研究中心有限公司 频域ofdm符号的生成方法
KR101975551B1 (ko) * 2014-04-16 2019-08-28 상하이 내셔널 엔지니어링 리서치 센터 오브 디지털 텔레비전 컴퍼니, 리미티드 프리앰블 심볼의 생성 및 수신방법과 주파수 영역 심볼의 생성방법 및 장치
WO2015163588A1 (ko) * 2014-04-20 2015-10-29 엘지전자(주) 방송 신호 송수신 장치 및 방법
JP6567548B2 (ja) * 2014-04-21 2019-08-28 エルジー エレクトロニクス インコーポレイティド 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法
US9780808B2 (en) 2014-05-21 2017-10-03 Samsung Electronics Co., Ltd. Transmitter apparatus and bit interleaving method thereof
KR101785692B1 (ko) * 2014-05-21 2017-10-16 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
JP2017520171A (ja) 2014-05-28 2017-07-20 エルジー エレクトロニクス インコーポレイティド 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法
US10523383B2 (en) 2014-08-15 2019-12-31 Huawei Technologies Co., Ltd. System and method for generating waveforms and utilization thereof
CN111934816A (zh) 2014-10-12 2020-11-13 Lg 电子株式会社 广播信号发送方法和装置及广播信号接收方法和装置
JP6615879B2 (ja) 2014-12-31 2019-12-04 エルジー エレクトロニクス インコーポレイティド 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法
WO2016122061A1 (ko) 2015-01-27 2016-08-04 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
CN107251589B (zh) * 2015-03-09 2020-11-13 Lg电子株式会社 广播信号发送装置、广播信号接收装置、广播信号发送方法和广播信号接收方法
US9595978B2 (en) 2015-05-19 2017-03-14 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9680505B2 (en) * 2015-05-19 2017-06-13 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9634692B2 (en) 2015-05-19 2017-04-25 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9748975B2 (en) 2015-05-19 2017-08-29 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9692453B2 (en) * 2015-05-19 2017-06-27 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US10313492B2 (en) * 2015-05-29 2019-06-04 Samsung Electronics Co., Ltd. Layer one signaling for physical layer pipes (PLPS)
WO2017003028A1 (ko) * 2015-06-30 2017-01-05 엘지전자(주) 방송 신호 송수신 장치 및 방법
WO2017010640A1 (ko) 2015-07-16 2017-01-19 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2017018606A1 (ko) * 2015-07-27 2017-02-02 엘지전자(주) 방송 신호 송수신 장치 및 방법
EP3349378B1 (en) * 2015-09-10 2021-11-03 Apple Inc. Communication apparatus and communication method
WO2017073853A1 (ko) 2015-11-01 2017-05-04 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
CN121864105A (zh) * 2015-12-23 2026-04-14 三星电子株式会社 处理低密度奇偶校验码的装置及其方法
WO2017204376A1 (ko) * 2016-05-24 2017-11-30 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
WO2018204587A1 (en) * 2017-05-04 2018-11-08 Ntt Docomo, Inc. Transmission and reception point (trp) and method of channel state information-reference signal (csi-rs) transmission
CN109561037A (zh) * 2017-09-27 2019-04-02 株式会社Ntt都科摩 比特到符号的映射方法和通信装置
US11569845B2 (en) * 2017-12-29 2023-01-31 Intel Corporation Polar encoding and polar decoding systems and methods
CN110875794B (zh) * 2018-08-13 2022-04-15 中兴通讯股份有限公司 一种多址接入方法和装置、及终端
RU2724914C1 (ru) * 2020-02-07 2020-06-26 Акционерное Общество "Национальный институт радио и инфокоммуникационных технологий" (АО "НИРИТ") Способ передачи данных на основе OFDM-сигналов
CN114978412A (zh) * 2021-02-26 2022-08-30 华为技术有限公司 一种数据编码方法、数据译码方法及相关设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6546055B1 (en) * 1998-01-12 2003-04-08 The Board Of Trustees Of The Leland Stanford Junior University Carrier offset determination for RF signals having a cyclic prefix
WO2000072488A1 (en) * 1999-05-21 2000-11-30 Fujitsu Limited Digital subscriber's line transmitting method and device
WO2002009334A1 (en) * 2000-07-26 2002-01-31 Mitsubishi Denki Kabushiki Kaisha Multi-carrier cdma communication device, multi-carrier cdma transmitting device, and multi-carrier cdma receiving device
US6651210B1 (en) * 2000-12-21 2003-11-18 Arraycomm, Inc. Flexible multi-bit per symbol rate encoding
US7706458B2 (en) * 2001-04-24 2010-04-27 Mody Apurva N Time and frequency synchronization in Multi-Input, Multi-Output (MIMO) systems
US7969857B2 (en) * 2003-08-07 2011-06-28 Nortel Networks Limited OFDM system and method employing OFDM symbols with known or information-containing prefixes
US7221680B2 (en) * 2003-09-02 2007-05-22 Qualcomm Incorporated Multiplexing and transmission of multiple data streams in a wireless multi-carrier communication system
US7746886B2 (en) * 2004-02-19 2010-06-29 Broadcom Corporation Asymmetrical MIMO wireless communications
US8577299B2 (en) * 2004-06-04 2013-11-05 Qualcomm Incorporated Wireless communication system with configurable cyclic prefix length
AU2005319950B2 (en) * 2004-12-23 2010-07-01 Electronics And Telecommunications Research Institute Apparatus for transmitting and receiving data to provide high-speed data comunication and method thereof
KR100899749B1 (ko) * 2005-01-13 2009-05-27 삼성전자주식회사 다중 입력 다중 출력 방식을 사용하는 직교 주파수 분할 다중 통신시스템에서 프리앰블 시퀀스 송수신 방법
CN1812386A (zh) 2005-01-27 2006-08-02 松下电器产业株式会社 低复杂度正交频分复用通信系统及多用户接入方法
CN100479445C (zh) * 2005-01-28 2009-04-15 北京大学 使用了前后缀信号的正交频分复用通信方法
US20060221810A1 (en) * 2005-03-10 2006-10-05 Bojan Vrcelj Fine timing acquisition
KR100746554B1 (ko) * 2005-12-08 2007-08-06 한국전자통신연구원 신호 송/수신 장치
US7620880B2 (en) * 2005-12-20 2009-11-17 Samsung Electronics Co., Ltd. LDPC concatenation rules for IEEE 802.11n system with packets length specified in OFDM symbols
US20070206686A1 (en) * 2006-01-05 2007-09-06 Vook Frederick W Method and apparatus for performing cyclic-shift diversity with beamforming
CN101336533B (zh) * 2006-02-03 2012-07-11 艾利森电话股份有限公司 恢复正交频分复用信号的方法、设备和系统
KR20070103917A (ko) * 2006-04-20 2007-10-25 엘지전자 주식회사 통신 시스템에서의 보호구간 삽입 방법 및 그를 위한 송신장치
US8209736B2 (en) * 2006-08-23 2012-06-26 Mediatek Inc. Systems and methods for managing television (TV) signals
US20090094356A1 (en) * 2007-10-09 2009-04-09 Nokia Corporation Associating Physical Layer Pipes and Services Through a Program Map Table
US7974254B2 (en) * 2007-10-22 2011-07-05 Nokia Corporation Digital broadcast signaling metadata
KR100917201B1 (ko) * 2007-12-11 2009-09-16 엘지전자 주식회사 신호 송수신 방법 및 신호 송수신 장치

Also Published As

Publication number Publication date
EP2157754B1 (en) 2011-10-12
PL2157754T3 (pl) 2012-03-30
DK2824881T3 (en) 2017-07-17
US8929481B2 (en) 2015-01-06
ATE528896T1 (de) 2011-10-15
EP2385671A3 (en) 2012-03-21
US20150071378A1 (en) 2015-03-12
US9768998B2 (en) 2017-09-19
DK2239906T3 (da) 2011-12-12
EP2239906A1 (en) 2010-10-13
EP2239906B1 (en) 2011-08-31
CN101897186B (zh) 2012-11-28
EP3148147A1 (en) 2017-03-29
ES2536427T3 (es) 2015-05-25
DK2385671T3 (en) 2015-05-04
EP3148147B1 (en) 2018-04-11
EP2071792A1 (en) 2009-06-17
EP2385671A2 (en) 2011-11-09
EP2239905B1 (en) 2011-11-16
KR101701862B1 (ko) 2017-02-13
SI2239905T1 (sl) 2012-01-31
SI2385671T1 (sl) 2015-07-31
WO2009075532A3 (en) 2009-08-20
US9258164B2 (en) 2016-02-09
ATE534222T1 (de) 2011-12-15
US20140112412A1 (en) 2014-04-24
KR20160030498A (ko) 2016-03-18
ES2374160T3 (es) 2012-02-14
KR20140001696U (ko) 2014-03-21
US10009206B2 (en) 2018-06-26
EP2385671B1 (en) 2015-02-11
EP2239905A1 (en) 2010-10-13
KR101603119B1 (ko) 2016-03-14
ES2375450T3 (es) 2012-03-01
PL2385671T3 (pl) 2015-07-31
PL2824881T3 (pl) 2017-09-29
US20170338991A1 (en) 2017-11-23
PL2239905T3 (pl) 2012-04-30
KR101568709B1 (ko) 2015-11-12
KR20090061610A (ko) 2009-06-16
SI2239906T1 (sl) 2011-12-30
ATE463914T1 (de) 2010-04-15
EP2157754A1 (en) 2010-02-24
US20100246719A1 (en) 2010-09-30
US20130064314A1 (en) 2013-03-14
EP2071792B1 (en) 2010-04-07
ES2344173T3 (es) 2010-08-19
SI2157754T1 (sl) 2012-01-31
KR20150132052A (ko) 2015-11-25
KR20140071974A (ko) 2014-06-12
RU2475984C2 (ru) 2013-02-20
PL2239906T3 (pl) 2012-01-31
EP2824881A2 (en) 2015-01-14
DK2157754T3 (da) 2012-02-06
RU2010128657A (ru) 2012-01-20
KR20090061587A (ko) 2009-06-16
US20160112233A1 (en) 2016-04-21
ATE523013T1 (de) 2011-09-15
DK2239905T3 (da) 2012-03-05
US8385460B2 (en) 2013-02-26
EP2824881A3 (en) 2015-05-27
US8565339B2 (en) 2013-10-22
EP2824881B1 (en) 2017-05-10
ES2373030T3 (es) 2012-01-30
CN101897186A (zh) 2010-11-24
KR100917201B1 (ko) 2009-09-16
WO2009075532A2 (en) 2009-06-18
DE602008000969D1 (de) 2010-05-20
PL2071792T3 (pl) 2010-09-30

Similar Documents

Publication Publication Date Title
ES2630386T3 (es) Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal
ES2462546T3 (es) Método de corrección de errores para transmitir y recibir una señal y aparato correspondiente
ES2388417T3 (es) Procedimiento y aparato para recibir una señal
ES2379625T3 (es) Aparato y método para transmitir y recibir una señal
ES2468549T3 (es) Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal
ES2353578T3 (es) Aparato para transmitir y recibir una señal y procedimiento para transmitir y recibir una señal.
ES2388382T3 (es) Aparato para transmitir y recibir una señal y un método para transmitir y recibir una señal
ES2382887T3 (es) Aparato para transmitir y recibir una señal y método para transmitir y recibir una señal
ES2342232T3 (es) Aparato para transmitir y recibir una señal y procedimiento para transmitir y recibir una señal.
ES2342909T3 (es) Aparato para transmitir y recibir una señal y procedimiento para transmitir y recibir una señal.