ES3033139T3 - Packaging substrate and semiconductor device comprising same - Google Patents
Packaging substrate and semiconductor device comprising sameInfo
- Publication number
- ES3033139T3 ES3033139T3 ES20769733T ES20769733T ES3033139T3 ES 3033139 T3 ES3033139 T3 ES 3033139T3 ES 20769733 T ES20769733 T ES 20769733T ES 20769733 T ES20769733 T ES 20769733T ES 3033139 T3 ES3033139 T3 ES 3033139T3
- Authority
- ES
- Spain
- Prior art keywords
- cavity
- layer
- central
- unit
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
- H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
- H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
- H10W70/692—Ceramics or glasses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Una realización se refiere a un sustrato de encapsulado y a un dispositivo semiconductor. El dispositivo semiconductor comprende: una unidad de elementos que incluye un elemento semiconductor; y un sustrato de encapsulado conectado eléctricamente a la unidad de elementos, donde un sustrato de vidrio se utiliza como núcleo del sustrato de encapsulado para lograr una conexión más estrecha entre el elemento semiconductor y una placa base, permitiendo así la transmisión de una señal eléctrica a la menor distancia posible. Por consiguiente, se proporciona un sustrato de encapsulado que puede mejorar significativamente las características eléctricas, como la velocidad de transmisión de la señal, puede prevenir sustancialmente la aparición de un elemento parásito y, por lo tanto, simplificar el proceso de tratamiento de la capa de aislamiento, y puede aplicarse a un circuito de alta velocidad. (Traducción automática con Google Translate, sin valor legal)
Description
DESCRIPCIÓN
Sustrato de empaquetado y dispositivo semiconductor que lo comprende
Campo
La presente invención se refiere a un sustrato de empaquetado y un dispositivo semiconductor que comprende el mismo.
Técnica relacionada
En la fabricación de componentes electrónicos, la implementación de un circuito en una oblea de semiconductor se denomina proceso front-end (FE), y el ensamblaje de una oblea de modo que pueda utilizarse realmente en un producto se denomina proceso back-end (BE). En el proceso back-end se incluye un proceso de empaquetado. Las cuatro tecnologías clave de la industria de semiconductores que permiten el rápido desarrollo de productos electrónicos en los últimos años incluyen la tecnología de semiconductores, tecnología de empaquetado de semiconductores, la tecnología de procesos de fabricación y tecnología de software. La tecnología de semiconductores se ha desarrollado en diversas formas, tal como la anchura de línea de una unidad nanométrica, que es menor que una unidad micrométrica, 10 millones de celdas o más, funcionamiento a alta velocidad y mucha disipación del calor, pero la tecnología de empaquetarlo completamente aún no se ha promovido. Por tanto, el rendimiento eléctrico de los semiconductores puede estar determinado por la tecnología de empaquetado y la conexión eléctrica resultante más que por el rendimiento del propio semiconductor.
La cerámica o la resina se utiliza como material de un sustrato de empaquetado. En el caso de un sustrato cerámico tal como sustrato de Si, no es fácil montar en ella un elemento semiconductor de alto rendimiento y alta frecuencia debido a su alta resistencia o a su alta constante dieléctrica.
En el caso de un sustrato de resina, es posible montar en él un elemento semiconductor de alto rendimiento y alta frecuencia, pero hay una clara limitación a la reducción de inclinaciones de cableado.
Recientemente, se está realizando una investigación para la aplicación de silicio o vidrio a un sustrato de empaquetado de gama alta. Al formar una vía pasante en un sustrato de silicio o vidrio y aplicar un material conductor en la vía pasante, es posible acortar una longitud de líneas conductoras entre un elemento y una placa base y tener excelentes características eléctricas.
Además, un paquete de semiconductores puede generar calor durante la conducción y puede incluir adicionalmente medios emisores de calor para emitir dicho calor.
Como documentos de la técnica relacionada, están
la publicación de patente coreana n.° 10-2019-0008103,
la publicación de patente coreana n.° 10-2016-0114710,
la patente coreana n.° 10-1468680, y similares.
Además, el documento de patente KR 2016-0094502 A, divulga un sustrato de empaquetado que comprende un centro de vidrio que tiene una cavidad formada en el mismo. En la cavidad del centro de vidrio se coloca un chip semiconductor.
Divulgación de la invención
Problema técnico
El objetivo de la presente invención es fabricar un sustrato de empaquetado con una estructura de cavidad y, por tanto, proporcionar un dispositivo semiconductor más integrado, al aplicar un sustrato de vidrio.
Solución técnica
Para lograr el objetivo anterior, la presente invención proporciona un sustrato de empaquetado según la reivindicación 1 y un dispositivo semiconductor según la reivindicación 10.
Según la invención, un sustrato de empaquetado incluye:
una capa central y una capa superior dispuesta sobre la capa central,
en donde la capa central incluye un sustrato de vidrio y una vía central,
el sustrato de vidrio tiene una primera superficie y una segunda superficie enfrentadas,
el sustrato de vidrio incluye una primera área con un primer grosor y una segunda área próxima a la primera y con un segundo grosor más fino que el primer grosor,
la vía central que penetra a través del sustrato de vidrio en una dirección de grosor está dispuesta en un número plural,
la capa central incluye una capa de distribución central dispuesta sobre una superficie del sustrato de vidrio o de la vía central,
al menos una parte de la capa de distribución central conecta eléctricamente una capa eléctricamente conductora de la primera superficie y una capa eléctricamente conductora de la segunda superficie, a través de la vía central, y
la capa superior está dispuesta sobre la primera superficie e incluye una capa eléctricamente conductora que conecta eléctricamente la capa de distribución central y la unidad de elementos semiconductores de exterior; en donde se incluye una unidad de cavidad dispuesta por encima o por debajo de la segunda área, la unidad de cavidad incluye un espacio interior, y
una capa de distribución de cavidad conectada eléctricamente a la capa de distribución central y un elemento de cavidad dispuesto en el espacio interior.
En una realización, en al menos una superficie de la unidad de cavidad puede incluirse además una unidad de soporte que sobresalga hacia el espacio interior.
En una realización, la unidad de soporte puede tener una forma de arco que conecta un extremo y el otro extremo de una superficie lateral de la unidad de cavidad.
En una realización, la unidad de soporte puede estar conectada, al menos parcialmente, a una superficie en una dirección de grosor de la primera área y otra parte de la unidad de soporte puede sobresalir hacia el espacio interior, fijando la posición de un elemento de cavidad a insertar.
En una realización, la unidad de soporte puede estar conectada, al menos parcialmente, a una superficie en una dirección de grosor de la primera área y otra parte de la unidad de soporte puede sobresalir hacia el espacio interior, fijando la posición de un elemento de cavidad a insertar.
En una realización, la unidad de soporte puede ser del mismo material que el sustrato de vidrio.
En una realización, una superficie lateral de la unidad de cavidad es una primera superficie lateral de la cavidad, la otra superficie lateral diferente de la primera superficie lateral de la cavidad, es una segunda superficie lateral de la cavidad, y una unidad de soporte puede estar dispuesta respectivamente en la primera superficie lateral de la cavidad y en la segunda superficie lateral de la cavidad.
En una realización, la capa de distribución de cavidad puede incluir un patrón de distribución de cavidad que es una capa eléctricamente conductora conectada eléctricamente a un elemento de cavidad del que al menos una parte está dispuesta en el espacio interior y conectado eléctricamente a la capa de distribución central; y una capa aislante de cavidad que es una capa aislante que rodea el patrón de distribución de la cavidad. En una realización, puede incluirse una unidad emisora de calor dispuesta entre la capa central y la unidad de cavidad, y la unidad emisora de calor puede estar dispuesta en una superficie en la cual la primera área del sustrato de vidrio y el espacio interior de la unidad de cavidad están en contacto.
En una realización, la unidad emisora de calor puede estar conectada, al menos parcialmente, a la capa de distribución central.
Para lograr el objetivo anterior, un dispositivo semiconductor según la invención incluye:
una unidad de elementos semiconductores donde se disponen uno o más elementos semiconductores; un sustrato de empaquetado conectado eléctricamente al elemento semiconductor; y una placa base conectada eléctricamente al sustrato de empaquetado, transmitir señales eléctricas del elemento semiconductor y externas, y conectarse entre sí.
Efectos
El sustrato de empaquetado y el dispositivo semiconductor que comprende el mismo de la invención pueden mejorar significativamente las propiedades eléctricas, tal como la velocidad de transmisión de la señal, conectando el elemento semiconductor y una placa base para que estén más cerca el uno del otro, de modo que las señales eléctricas se transmitan a través de un trayecto lo más corto posible.
También, ya que un sustrato de vidrio aplicado como centro del sustrato es un aislante en sí mismo, hay una menor posibilidad de generar elementos parásitos en comparación con un centro de silicio convencional, y por lo tanto es posible simplificar un proceso de tratamiento para una capa aislante y también es aplicable a un circuito de alta velocidad.
Además, a diferencia del silicio que se fabrica en forma de oblea redonda, el sustrato de vidrio se fabrica en forma de un gran panel, por lo que la producción en serie es relativamente fácil y se puede mejorar aún más la eficiencia económica.
Asimismo, al disponer los elementos, tal como un transistor, dentro del sustrato de empaquetado, las señales eléctricas pueden transmitirse a través de un trayecto más corto, por lo que es posible obtener un rendimiento excelente con un sustrato más fino.
Es más, es posible fijar un elemento de cavidad en una posición más precisa mediante una unidad de soporte dentro de una unidad de cavidad, y puede mejorarse la viabilidad.
Breve descripción de los dibujos
La FIG. 1 es una vista conceptual para ilustrar una sección transversal de un dispositivo semiconductor según una realización.
La FIG. 2 es una vista conceptual para ilustrar una sección transversal de un sustrato de empaquetado según otra realización.
Las FIGs. 3 (a) y (b) son vistas conceptuales para ilustrar una parte de un sustrato de empaquetado según una realización mediante una sección transversal de la misma, respectivamente.
Las FIGs. 4 (a) y (b) son vistas conceptuales para ilustrar una parte de un sustrato de empaquetado según una realización mediante una sección transversal de la misma, respectivamente.
La FIG. 5 es una vista conceptual detallada para ilustrar algunas partes de secciones transversales de un sustrato de empaquetado según una realización (un círculo indica una vista obtenida mediante observación desde arriba o desde abajo).
La FIG. 6 es una vista conceptual detallada para ilustrar algunas partes de secciones transversales de un sustrato de empaquetado según una realización (un círculo indica una vista obtenida mediante observación desde arriba o desde abajo).
La FIG. 7 es una vista conceptual para ilustrar una forma de una vía central formada sobre un sustrato de vidrio según una realización mediante una sección transversal de la misma.
La FIG. 8 es una vista conceptual para ilustrar una estructura de un sustrato de empaquetado según otra realización mediante una sección transversal de la misma.
Las FIGs. 9 (a) y (b) son vistas conceptuales para ilustrar algunas partes de un sustrato de empaquetado según otra realización, respectivamente.
Las FIGs. 10 (a) y (b) son vistas conceptuales para ilustrar algunas partes de un sustrato de empaquetado de otra realización, respectivamente.
La FIG. 11 es una vista conceptual para ilustrar una forma de elemento de cavidad fijado sobre el sustrato de vidrio que tiene una unidad de cavidad que se aplica con una unidad de soporte, según una realización. La FIG. 12 es una vista conceptual para ilustrar una vista superior de un sustrato de vidrio que tiene una unidad de cavidad que se aplica con una unidad de soporte según una realización.
Las FIGs. 13 son vistas conceptuales para ilustrar un sustrato de vidrio de cavidad aplicado con una unidad de soporte y un patrón de distribución central según una realización, mediante secciones transversales de las mismas, en donde (a) es una sección transversal observada en a-a' de la FIG. 11 y (b) es una sección transversal de un patrón de distribución central formado en (a).
La FIG. 14 es una vista conceptual para ilustrar una unidad central y una unidad de cavidad en un sustrato de empaquetado aplicado con una unidad de soporte según una realización, mediante una sección transversal de la misma.
La FIG. 15 es una vista conceptual para ilustrar una sección transversal de un sustrato de empaquetado aplicado con una unidad de soporte según una realización.
Descripción detallada de realizaciones ilustrativas
A continuación en la presente memoria, los ejemplos se describirán en detalle con referencia a los dibujos adjuntos, de modo que puedan ser fácilmente practicados por los expertos en la técnica a la que pertenece la invención. Sin embargo, la invención puede realizarse de muchas formas diferentes y no debe interpretarse como limitada a las realizaciones expuestas en la presente memoria. Los números de referencia similares designan elementos similares en toda la memoria descriptiva.
A lo largo de la presente memoria descriptiva, la expresión "combinación(es) de los mismos" incluida en una expresión del tipo Markush denota una o más mezclas o combinaciones seleccionadas del grupo que consiste en los componentes indicados en la expresión del tipo Markush, es decir, denota que se incluyen uno o más componentes seleccionados del grupo que consiste en los componentes.
A lo largo de la presente memoria descriptiva, los términos como "primero", "segundo", "A", o "B" se utilizan para distinguir los mismos términos entre sí. Las formas en singular "un", "una", y "los/las" incluyen la forma plural a menos que el contexto dicte claramente lo contrario.
A lo largo de la presente memoria descriptiva, el término "basado en X" puede significar que un compuesto incluye un compuesto correspondiente a X, o un derivado de X.
A lo largo de la presente memoria descriptiva, "B estando dispuesto sobre A" significa que B está dispuesto en contacto directo con A o dispuesto sobre A con otra capa o estructura interpuesta entre los mismos y, por tanto, no debe interpretarse como limitado a que B esté dispuesto en contacto directo con A.
A lo largo de la presente memoria descriptiva, "B estando conectado a A" significa que B está conectado a A directamente o a través de otro elemento entre los mismos, por lo que no debe interpretarse que se limita a que B esté directamente conectado a A, salvo que se indique lo contrario.
A lo largo de la presente memoria descriptiva, una forma singular se interpreta contextualmente como incluyendo una forma plural así como una forma singular a menos que se indique especialmente lo contrario. Los inventores han reconocido que, en el proceso de desarrollo de un dispositivo semiconductor capaz de exhibir un alto rendimiento con un grosor más integrado y fino, no solo el propio dispositivo, sino también el proceso de empaquetado es un factor importante para mejorar su rendimiento. Y mientras se investigaba esto, los inventores han confirmado que, mediante métodos tales como aplicar un centro de vidrio en una sola capa y aplicar una estructura de cavidad, etc., es posible hacer que un sustrato de empaquetado sea más fino y mejorar las propiedades eléctricas del dispositivo semiconductor, a diferencia de un intermediador convencional y un sustrato orgánico en el cual se aplican dos o más capas de núcleos en una placa base como sustrato de empaquetado, y de este modo se completó la invención.
Además, los inventores han confirmado que, mediante métodos tales como aplicar una unidad emisora de calor capaz de transferir el calor generado por un elemento interior al exterior, es posible hacer un sustrato de empaquetado como un sustrato de empaquetado más fino y mejorar las propiedades eléctricas del dispositivo semiconductor, y de este modo se completó la invención.
También, cuando un elemento está dispuesto en dicha estructura de cavidad, el rendimiento de un dispositivo semiconductor puede mejorarse más en caso de que el elemento esté dispuesto en una posición precisa que esté predeterminada, y la posición se mantenga, por lo que los inventores han reconocido que la viabilidad de la fabricación de un sustrato y el rendimiento de un sustrato de empaquetado pueden mejorarse más aplicando además una unidad de soporte para guiar y soportar la posición de un elemento dentro de un espacio de cavidad, y de este modo se ha completado la invención.
La FIG. 1 es una vista conceptual para ilustrar una sección transversal de un sustrato de empaquetado según una realización, la FIG. 2 es una vista conceptual para ilustrar una estructura de un sustrato de empaquetado según otra realización, mediante una sección transversal de la misma, las FIGs. 3 (a) y (b) son vistas conceptuales para ilustrar una parte de un sustrato de empaquetado según una realización mediante una sección transversal de la misma, respectivamente, las FIGs. 4 (a) y (b) son vistas conceptuales para ilustrar una parte de un sustrato de empaquetado según una realización mediante una sección transversal de la misma, respectivamente, la FIG. 5 es una vista conceptual detallada para ilustrar algunas partes de secciones transversales de un sustrato de empaquetado según una realización (un círculo indica una vista obtenida mediante observación desde arriba o desde abajo), la FIG. 6 es una vista conceptual detallada para ilustrar algunas partes de secciones transversales de un sustrato de empaquetado según una realización (un círculo indica una vista obtenida mediante observación desde arriba o desde abajo). También, la FIG. 7 es una vista conceptual para ilustrar una forma de una vía central formada sobre un sustrato de vidrio según una realización mediante una sección transversal de la misma. La FIG. 8 es una vista conceptual para ilustrar una estructura de un sustrato de empaquetado según otra realización mediante una sección transversal de la misma, las FIGs.
9 (a) y (b) son vistas conceptuales para ilustrar algunas partes de un sustrato de empaquetado según otra realización, respectivamente. las FIGs. 10 (a) y (b) son vistas conceptuales para ilustrar algunas partes de un sustrato de empaquetado de otra realización, respectivamente, La FIG. 11 es una vista conceptual para ilustrar una forma de elemento de cavidad fijado sobre el sustrato de vidrio que tiene una unidad de cavidad que se aplica con una unidad de soporte, según una realización. La FIG. 12 es una vista conceptual para ilustrar una vista superior de un sustrato de vidrio que tiene una unidad de cavidad que se aplica con una unidad de soporte según una realización, las FIGs. 13 son vistas conceptuales para ilustrar un sustrato de vidrio de cavidad aplicado con una unidad de soporte y un patrón de distribución central según una realización, mediante secciones transversales de las mismas, en donde (a) es una sección transversal observada en a-a' de la FIG.
11 y (b) es una sección transversal de un patrón de distribución central formado en (a). La FIG. 14 es una vista conceptual para ilustrar una unidad central y una unidad de cavidad en un sustrato de empaquetado aplicado con una unidad de soporte según una realización, mediante una sección transversal de la misma, la FIG. 15 es una vista conceptual para ilustrar una sección transversal de un sustrato de empaquetado aplicado con una unidad de soporte según una realización. A continuación en la presente memoria, la realización se describirá con más detalle haciendo referencia a las FIGs. anteriores.
Para lograr el objetivo anterior, un dispositivo semiconductor 100 según la realización comprende una unidad 30 de elementos semiconductores donde se disponen uno o más elementos 32, 34, y 36 semiconductores; un sustrato 20 de empaquetado conectado eléctricamente al elemento semiconductor; y una placa base 10 conectada eléctricamente al sustrato de empaquetado, transmitir señales eléctricas del elemento semiconductor y externas, y conectarse entre sí.
El sustrato 20 de empaquetado según otra realización comprende una capa central 22, una capa superior 26 dispuesta sobre una superficie de la capa central; y una unidad 28 de cavidad en la cual es posible disponer un elemento 40 de cavidad.
El sustrato de empaquetado comprende además una unidad emisora de calor H dispuesta entre la capa central y la unidad de cavidad; y/o una unidad 285 de soporte que sobresale en el espacio interior, en al menos una superficie de la unidad de cavidad.
La unidad 30 de elementos semiconductores se refiere a los elementos montados en un dispositivo semiconductor y se monta en el sustrato 20 de empaquetado a través de un electrodo de conexión o similar. En detalle, por ejemplo, un elemento de computación (un primer elemento 32 y un segundo elemento 34), tal como una unidad central de procesamiento (CPU) y una unidad de procesamiento gráfico (GPU), un elemento de memoria (un tercer elemento 36), tal como un chip de memoria, o similar, puede ser aplicado como la unidad 30 de elementos semiconductores, pero cualquier elemento semiconductor capaz de ser montado en un dispositivo semiconductor puede ser aplicable sin limitación.
Una placa base tal como una placa de circuito impreso y una placa de cableado impreso puede aplicarse como la placa base 10.
El sustrato 20 de empaquetado puede comprender además una capa inferior 29 dispuesta bajo la capa central, opcionalmente.
La capa central 22 comprende un sustrato 21 de vidrio que comprende una primera área 221 con un primer grosor 211 y una segunda área 222 próxima a la primera área y con un segundo grosor 212 más fino que el primer grosor; una pluralidad de vías centrales 23 que penetran a través del sustrato 21 de vidrio en una dirección del grosor; y una capa 24 de distribución central dispuesta sobre una superficie del sustrato de vidrio o de la vía central, y conecta eléctricamente la primera superficie 213 del sustrato de vidrio y la segunda superficie 214 orientada hacia la primera superficie, a través de la vía central.
La capa central 22 comprende una primera área 221 con un primer grosor 211 y una segunda área 222 próxima a la primera y con un segundo grosor 212 más fino que el primer grosor y la segunda área puede servir como estructura de cavidad.
Dentro de la misma área, el sustrato 21 de vidrio tiene una primera superficie 213 y una segunda superficie 214 una frente a la otra y las dos superficies son sustancialmente paralelas entre sí y tienen un grosor global uniforme en todo el sustrato de vidrio.
Una característica del sustrato 21 de vidrio con una primera superficie 213 y una segunda superficie 214 una frente a otra, es que el primer grosor 211 que es un grosor de la primera área, es más grueso que el segundo grosor 212, que es un grosor de la segunda área. Por consiguiente, en la parte donde la primera área y la segunda área están en contacto, una pared de superficie lateral que es una superficie de la primera área en una dirección de grosor, está expuesta en un lugar donde no se forma una vía central en el sustrato de vidrio. Además, un espacio interior 281 formado por la diferencia de grosor entre la primera área y la segunda área sirve para alojar algunos o todos los elementos de la cavidad.
Una unidad 285 de soporte que sobresale en el espacio interior 281 de una cavidad puede estar dispuesta en una superficie en la dirección del grosor, de la primera área donde está expuesta la pared de la superficie lateral. La unidad 285 de soporte puede tener al menos una parte conectada a una superficie en una dirección de grosor de la primera área y la unidad 285 de soporte puede tener otra parte que sobresale hacia el espacio interior 281, fijando de este modo la posición de un elemento 40 de cavidad a insertar.
El sustrato 21 de vidrio en una forma que la primera área y la segunda área con diferentes grosores estén próximas entre sí de esta forma, puede fabricarse apilando o combinando sustratos de vidrio de diferentes tamaños, y es deseable fabricar mediante un método de eliminación de la diferencia entre el primer grosor y el segundo grosor en el sustrato de vidrio, teniendo en cuenta la durabilidad, eficiencia de fabricación, y similares. En este momento, la eliminación es un proceso de grabado que se realiza simultáneamente o por separado, con un proceso para formar una vía central descrito a continuación, y puede aplicarse un método tal como aplicar fuerza mecánica para eliminar a una parte donde la fuerza de unión se debilita, pero sin limitarse a los mismos.
El sustrato 21 de vidrio puede formar la unidad 285 de soporte al mismo tiempo con la eliminación. En detalle, cuando tras formarse un defecto en el sustrato 21 de vidrio por un método tal como la irradiación láser, se forma una vía o una unidad de cavidad mediante un método de grabado aplicando un ácido fuerte, tal como el ácido fluorhídrico, es posible formar una unidad de soporte junto a la unidad de cavidad regulando un intervalo y una intensidad de la irradiación láser, pero el método de fabricación de la unidad de soporte no se limita al método descrito anteriormente.
El sustrato 21 de vidrio tiene una vía central 23 que penetra a través de la primera superficie y la segunda superficie. La vía central 23 está formada tanto en la primera área como en la segunda área y está formada con un paso y un patrón previstos.
Convencionalmente, un sustrato de silicio y un sustrato orgánico se aplicaron al sustrato de empaquetado del dispositivo semiconductor, en una forma de apilado. En el caso de un sustrato de silicio, cuando se aplica a un circuito de alta velocidad, puede producirse un efecto de elemento parásito debido a su propiedad semiconductora y existe la ventaja de una pérdida de potencia relativamente grande.
También, en el caso de un sustrato orgánico, requiere una superficie mayor para formar un patrón de distribución más complicado, pero esto no se corresponde con la tendencia a la miniaturización de los dispositivos electrónicos. Para formar un patrón de distribución complicado dentro de un tamaño predeterminado, es necesario hacer patrones más finos sustancialmente, pero ha habido un límite práctico a la miniaturización de los patrones debido a una propiedad material del polímero, etc., aplicado a un sustrato orgánico.
En la realización, el sustrato 21 de vidrio se aplica como cuerpo de soporte de la capa central 22 para resolver estos problemas. También, mediante la aplicación de un sustrato de vidrio y la vía central 23 formada para penetrar a través del sustrato de vidrio, es posible proporcionar un sustrato 20 de empaquetado que tenga una longitud de flujo eléctrico acortada, un tamaño más pequeño, una respuesta más rápida y una propiedad de menor pérdida.
Como el sustrato 21 de vidrio, se puede aplicar un sustrato de vidrio al semiconductor. Por ejemplo, pueden ser aplicables un sustrato de vidrio de borosilicato, un sustrato de vidrio no alcalino, o similares, aunque no de forma limitativa a estos.
El sustrato 21 de vidrio puede tener un grosor 211 (un primer grosor), medido en una primera área de 1500 |um o menos, 300 a 1200 |um, 350 a 900 |um o 350 a 700 |um. Aunque aplicar un sustrato de empaquetado más fino es ventajoso en el sentido de que la transmisión de la señal eléctrica puede hacerse más eficiente, pero el sustrato de empaquetado también debe servir como cuerpo de soporte del empaquetado, por lo que es preferible aplicar el sustrato 21 de vidrio con el grosor mencionado.
El sustrato 21 de vidrio puede tener un grosor 212 (un segundo grosor) de la segunda área del 80 % o menos, del 20 al 80 %, o del 30 al 70 % del primer grosor. También, específicamente, el sustrato 21 de vidrio puede tener un grosor 212 (un segundo grosor) medido en una segunda área de 1000 |um o menos, 700 |um o menos, o 500 |um o menos. También, el segundo grosor 212 puede ser de 100 a 500 |um, o de 100 a 350 |um. Además, la diferencia de grosor entre la primera área y la segunda puede ser mayor que el grosor de un elemento de cavidad. Cuando se aplica un sustrato de vidrio de la segunda área con tal grosor, es posible formar una estructura de cavidad de forma más eficaz y estable.
En la presente memoria, el grosor del sustrato de vidrio puede ser el grosor del propio sustrato de vidrio, excepto el grosor de una capa eléctricamente conductora sobre el sustrato de vidrio.
Una diferencia entre el segundo grosor y el primer grosor del sustrato 21 de vidrio puede ser menor o mayor que un grosor del elemento de cavidad. Cuando la diferencia es menor que el grosor del elemento de cavidad, disponer el elemento de cavidad total en el espacio interior puede ser difícil, y en este caso, existe la posibilidad de que la estructura del sustrato de empaquetado sea más complicada. Por consiguiente, es deseable que la diferencia sea mayor que el grosor del elemento de cavidad para simplificar la estructura de un sustrato de empaquetado.
La altura del espacio interior puede ser de 50 gm a 500 gm, 150 gm a 450 gm, o 250 gm a 400 gm.
La vía central 23 penetra a través del sustrato 21 de vidrio. La vía central puede formarse eliminando una región predeterminada del sustrato 21 de vidrio. En detalle, puede formarse grabando una placa de vidrio física y/o químicamente.
En detalle, la vía central 23 puede formarse aplicando un método de formación de un defecto (desperfecto), en la superficie del sustrato de vidrio mediante un láser o similar y, a continuación, un grabado químico, grabado por láser o similares, aunque no de forma limitativa a estos.
La vía central 23 comprende una primera parte 233 de abertura en contacto con la primera superficie; una segunda parte 234 de abertura en contacto con la segunda superficie; y una parte 235 de diámetro interior mínimo que es un área con el diámetro interior más estrecho en toda la vía central conectando la primera parte de abertura y la segunda parte de abertura.
Según la invención, un primer diámetro de la parte de abertura CV1, que es un diámetro de la primera parte de abertura, y un segundo diámetro de la parte de abertura CV2, que es un diámetro de la segunda parte de abertura, difieren sustancialmente, o el primer diámetro de la parte de abertura CV1 y el segundo diámetro de la parte de abertura CV2 son sustancialmente iguales.
En este último caso de diámetro sustancialmente igual, la forma de la vía central 23 observada en la sección transversal es sustancialmente como una forma cuadrangular, que puede ser una vía central de tipo cilíndrico general o una vía central de tipo barril general cuyo diámetro se hace algo más estrecho en la parte media en función del grosor del sustrato de vidrio (véase la FIG. 7 [b]).
En el primer caso de diámetro sustancialmente diferente, una de las dos partes de abertura CV1 y CV2 tiene un diámetro menor que la otra, y puede tener forma de cono truncado cuya sección transversal es sustancialmente un trapecio (véase la FIG. 7 [a]).
El diámetro de la primera parte de abertura de superficie y el diámetro de la segunda parte de abertura de superficie pueden ser de 150 gm o menos, 40 a 200 gm, o 70 a 120 gm, respectivamente.
Según la invención, la parte de diámetro interior mínimo está dispuesta en la primera parte de abertura o en la segunda parte de abertura. En este caso, una vía central puede ser de tipo cilíndrico o de tipo trigonal-piramidal (truncada). En este caso, un diámetro CV3 de la parte de diámetro interior mínimo corresponde a un diámetro de una de la más pequeña entre la primera parte de abertura y la segunda parte de abertura.
Como alternativa, según la invención, la parte de diámetro interior mínimo puede estar dispuesta entre la primera parte de abertura y la segunda parte de abertura. En este caso, la vía central puede ser una vía central tipo barril. En este caso, el diámetro CV3 de la parte de diámetro interior mínimo puede ser menor que uno mayor entre un diámetro de la primera parte de abertura y un diámetro de la segunda parte de abertura.
Cuando al menos una parte de la vía central 23 tiene un área de estrechamiento, un tamaño del diámetro interior mínimo estrechado CV3 puede ser del tamaño del 50 al 99 % o del 70 al 95 %, basándose en uno mayor entre el diámetro de la primera parte de abertura de superficie CV1 y el diámetro de la segunda parte de abertura de superficie CV2. En caso de tener un tamaño de diámetro estrechado a este intervalo, la formación de la capa eléctricamente conductora y similares, puede llevarse a cabo sin problemas.
La pieza de diámetro interior mínimo puede tener un diámetro medio de 50 gm a 95 gm.
La parte de diámetro interior mínimo puede satisfacer la condición de la Ecuación 1 siguiente.
[Ecuación 1]
0,83 x D<90>á D<50>á 1,25 x D<10>
En la Ecuación 1, D<50>es un valor correspondiente al 50 % en la distribución de diámetros de la parte de diámetro interior mínimo, D<90>es un valor correspondiente al 90 % en la distribución de diámetros de la parte de diámetro interior mínimo, y D<10>es un valor correspondiente al 10 % en la distribución de diámetros de la parte de diámetro interior mínimo.
Con mayor detalle, la parte de diámetro interior mínimo puede tener un diámetro medio de 55 gm a 85 gm, o de 60 gm a 70 gm.
Con mayor detalle, la parte de diámetro interior mínimo puede satisfacer la condición de la Ecuación 1-1 siguiente.
[Ecuación 1-1]
0,88 x D<90>á D<50>á 1,18 x D<10>
En la Ecuación 1, D<50>es un valor correspondiente al 50 % en la distribución de diámetros de la parte de diámetro interior mínimo, D<90>es un valor correspondiente al 90 % en la distribución de diámetros de la parte de diámetro interior mínimo, y D<10>es un valor correspondiente al 10 % en la distribución de diámetros de la parte de diámetro interior mínimo.
En detalle, una parte de abertura objetivo que es una mayor entre el diámetro de la primera parte de abertura y el diámetro de la segunda parte de abertura de superficie, pueden tener un diámetro medio de 70 a 120 gm. En detalle, una parte de abertura objetivo que es una mayor entre el diámetro de la primera parte de abertura de superficie y el diámetro de la segunda parte de abertura de puede satisfacer la condición de la Ecuación 2 siguiente.
[Ecuación 2]
0,9 x D<90>á D<50>á 1,1 x D<10>
En la Ecuación 2, D<50>es un valor correspondiente al 50 % en la distribución de diámetros de una parte de abertura objetivo, D<90>es un valor correspondiente al 90 % en la distribución de diámetros de una parte de abertura objetivo, y D<10>es un valor correspondiente al 10 % en la distribución de diámetros de una parte de abertura objetivo.
En detalle, una parte de abertura de objetivo que es una mayor entre el diámetro de la primera parte de abertura de superficie y el diámetro de la segunda parte de abertura de superficie, pueden tener un diámetro medio de 80 gm a 105 gm.
En detalle, una parte de abertura objetivo que sea mayor entre el diámetro de la primera parte de abertura y el diámetro de la segunda parte de abertura puede satisfacer la condición de la Ecuación 2-1 siguiente.
[Ecuación 2-1]
0,92 x D<90>á D<50>á 1,08 x D<10>
En la ecuación 2-1, D<50>es un valor correspondiente al 50 % en la distribución de diámetros de una parte de abertura objetivo, D<90>es un valor correspondiente al 90 % en la distribución de diámetros de una parte de abertura objetivo, y D<10>es un valor correspondiente al 10 % en la distribución de diámetros de una parte de abertura objetivo.
En la vía central, un diámetro promedio de una parte de abertura objetivo que es el mayor entre el diámetro de la primera parte de abertura, que es un diámetro en una parte de abertura en contacto con la primera superficie, y el diámetro de la segunda parte de abertura, que es un diámetro en una parte de abertura en contacto con la segunda superficie, puede tener un valor mayor que D<50>, que es un valor correspondiente al 50 % en la distribución del diámetro de una parte de abertura objetivo.
La distribución de diámetros descrita anteriormente se evalúa en función de un diámetro que se observa y mide con microscopio en la sección transversal, tras dividir las muestras preparadas en 9 compartimentos (3 x 3), y procesar el corte de las muestras de 5 áreas de la parte superior izquierda, inferior derecha, central, superior derecha e inferior derecha.
Cuando toda la longitud de la vía central es del 100 %, el punto en el cual se encuentra la parte de diámetro interior mínimo puede ser el punto del 40 % al 60 % basándose en la primera parte de abertura, y puede ser el punto del 45 % al 55 %. Cuando la parte de diámetro interior mínimo se encuentra en la posición descrita anteriormente, basándose en toda la longitud de la vía central, el diseño de la capa eléctricamente conductora del sustrato de empaquetado y el proceso de formación de la capa eléctricamente conductora pueden ser más sencillos.
Un grosor de una capa eléctricamente conductora medido en uno mayor entre el diámetro de la primera parte de abertura CV1 y el diámetro de la segunda parte de abertura CV2 puede ser igual o más grueso que un grosor de una capa eléctricamente conductora formada en una parte CV3 con un diámetro interior mínimo en la vía central.
La vía central 23 puede estar dispuesta en un número de 100 a 3000, puede estar dispuesta en el número de 100 a 2500, o puede estar dispuesta en el número de 225 a 1024, basándose en una superficie unitaria (1 cm x 1 cm) del sustrato 21 de vidrio. Cuando la vía central satisface la condición de paso anterior, la formación de una capa eléctricamente conductora, etc., y el rendimiento de un sustrato de empaquetado, se pueden mejorar.
Según la invención, la vía central 23 está dispuesta en el sustrato 21 de vidrio en un paso de 0,12 a 1,2 mm, preferiblemente en un paso de 0,3 a 0,9 mm. En este caso, es ventajoso formar una capa eléctricamente conductora, etc., manteniendo las propiedades mecánicas del sustrato de vidrio por encima de cierto nivel.
En la primera superficie 213 del sustrato 21 de vidrio, una tensión medida en una línea simple que es una línea que une los lugares donde no está formada la vía central 23, y una tensión medida en una línea de vía que es una línea que vincula los lugares donde está formada la vía central 23, puede tener un valor de diferencia de tensiones (P) de 1,5 Mpa o menos.
Ecuación (1) P = Vp - Np
En la ecuación (1), el valor P es un valor de diferencia de tensión medido en el mismo sustrato de vidrio, el valor Vp es una diferencia entre el valor máximo y el valor mínimo de la tensión medida en una línea de vía, y el Np es una diferencia entre el valor máximo y el valor mínimo de la tensión medida en una línea simple.
El valor P puede ser de 1,35 Mpa o menos, el valor P puede ser de 1,2 MPa o menos o 1,1 Mpa o menos. También, el valor P puede ser igual o superior a 0,01 MPa, o igual o superior a 0,1 MPa.
Cuando un sustrato de vidrio con el valor de diferencia de tensión (P) arriba indicado se aplica como sustrato para el empaquetado de semiconductores, es posible fabricar un sustrato de empaquetado con propiedades mecánicas más estables.
El valor Vp del sustrato de vidrio puede ser de 2,5 MPa o menos, o de 2,3 MPa o menos, y el valor Vp puede ser de 2,0 MPa o menos, o de 1,8 MPa o menos. También, el valor Vp puede ser de 0,2 MPa o más, o de 0,4 MPa o más.
Cuando un sustrato de vidrio con diferencia (Vp) en estos intervalos entre el valor máximo y el valor mínimo de la tensión medida en una línea de vía, se aplica como sustrato para el empaquetado de semiconductores, es posible fabricar un sustrato de empaquetado con propiedades mecánicas más estables.
El valor Np del sustrato de vidrio puede ser de 1,0 MPa o menos, 0,9 MPa o menos, o 0,8 MPa o menos. También, el valor Np del sustrato de vidrio puede ser de 0,1 MPa o más, o 0,2 Mpa o más.
Cuando un sustrato de vidrio cuya diferencia (Np) en estos intervalos entre el valor máximo y el valor mínimo de la tensión medida en una línea simple, se aplica como sustrato para el empaquetado de semiconductores, es posible fabricar un sustrato de empaquetado con propiedades mecánicas más estables.
El sustrato de vidrio puede ser el que satisface la condición de que una relación de diferencia de tensión (K) según la siguiente ecuación (2), es 6 o menos.
Ecuación (2): K = Lp / La
En la ecuación (2), el valor K es una relación de diferencia de tensiones medida en el mismo plano del mismo sustrato de vidrio, el valor Lp es una diferencia entre el valor máximo y el valor mínimo de la tensión medida en una línea objetivo que es la seleccionada entre una línea simple que es una línea que vincula lugares donde no se forma una vía central, o una línea de vía que es una línea que vincula lugares donde se forma una vía central, y el valor La es un valor promedio de la tensión medida en la línea objetivo.
El valor K del sustrato de vidrio puede ser 5 o menos, 4,5 o menos, o 4 o menos. Cuando un sustrato de vidrio con el valor K anterior se aplica como sustrato para el empaquetado de semiconductores, es posible fabricar un sustrato de empaquetado con propiedades mecánicas más estables.
La relación de diferencia de tensiones (K) puede ser la medida en una línea simple y su valor puede ser de 2 o menos. En detalle, la relación de diferencia de tensiones (Kn) en una línea simple puede ser de 1,8 o menos, más de 0,3, o más de 0,5.
La relación de diferencia de tensiones (K) puede ser la medida en una línea de vía y su valor puede ser de 6 o menos, o de 5 o menos. La relación de diferencia de tensiones (Kv) de una línea de vía puede ser 4,5 o menos, o 3 o menos. También, la relación de diferencia de tensiones (Kv) de una línea de vía puede ser de 0,5 o más, 1,0 o más, o 1,5. o más.
En caso de tener tal relación de diferencia de tensión K y aplicar un sustrato de vidrio formado por vía central como sustrato para el empaquetado de semiconductores, es posible fabricar un sustrato de empaquetado con propiedades mecánicas más estables.
La tensión se analiza aplicando un dispositivo de evaluación de birrefringencia 2D. En detalle, el dispositivo de evaluación de dispersión de birrefringencia 2D puede ser el dispositivo WPA-200 de NPM (NIPPOn PULSE KOREA CO., LTD). En detalle, cuando los datos se leen en un sustrato de vidrio a lo largo de un trayecto de medición de tensión mostrado en la FIG. 2 mediante una sonda, se introducen en el dispositivo valores medidos, tal como un valor de birrefringencia, y la tensión en un trayecto de medición se presenta por unidad de presión (ej. Mpa), mediante un proceso de cálculo predeterminado. En este momento, la tensión puede medirse introduciendo un coeficiente de fotoelasticidad y el grosor de un objetivo de medición, y en los ejemplos se aplica 2,4 como valor fotoelasticidad.
A continuación se describe un ejemplo detallado de medición.
El diámetro medio de la parte de abertura era de 100 pm, el diámetro promedio de la parte de diámetro interior mínimo era de 75 pm, y se midió la tensión de la línea simple y la línea de vía de cuatro muestras de sustrato de vidrio con un grosor promedio de unos 300 pm mientras se cambiaban las posiciones cuatro veces o más, respectivamente. Y los valores VP, Np y P se muestran respectivamente en la Tabla 1 a continuación, utilizando su valor promedio.
[Tabla 1]
La capa 24 de distribución central comprende un patrón 241 de distribución central, que es una capa eléctricamente conductora que conecta eléctricamente la primera superficie y la segunda superficie del sustrato de vidrio a través de una vía pasante, y una capa aislante 223 central que rodea el patrón de distribución central. La capa central 22 tiene una capa eléctricamente conductora formada en ella a través de una vía central y sirve así como paso eléctrico que atraviesa el sustrato 21 de vidrio, conecta una parte superior y una parte inferior del sustrato de vidrio con una distancia relativamente corta, y por lo tanto puede tener propiedades de transmisión de señal eléctrica más rápida y menor pérdida.
El patrón 241 de distribución del núcleo es un patrón que conecta eléctricamente la primera superficie 213 y la segunda superficie 214 del sustrato de vidrio a través de una vía central 23, y, específicamente, comprende un primer patrón 241a de distribución de superficie, que es una capa eléctricamente conductora dispuesta sobre al menos una parte de la primera superficie 213, un segundo patrón 241c de distribución de superficie, que es una capa eléctricamente conductora dispuesta sobre al menos una parte de la segunda superficie 214, y un patrón 241b de distribución de la vía central, que es una capa eléctricamente conductora que conecta eléctricamente el primer patrón de distribución de superficie y el segundo patrón de distribución de superficie entre sí a través de la vía central 23. Como las capas eléctricamente conductoras, por ejemplo, puede ser aplicable una capa de chapado de cobre, aunque no de forma limitativa a esta.
El sustrato 21 de vidrio desempeña una función intermedia o intermediaria, conectando una unidad 30 de elementos semiconductores y una placa base 10 a una parte superior y otra inferior del mismo, respectivamente, y la vía central 23 sirve como pasaje de transmisión para las señales eléctricas de los mismos, facilitando así la transmisión de la señal.
Un grosor de una capa eléctricamente conductora medido en uno mayor entre el diámetro de la primera parte de abertura y el diámetro de la segunda parte de abertura puede ser igual o más grueso que un grosor de una capa eléctricamente conductora formada en una parte con un diámetro interior mínimo en una vía central.
La capa 24 de distribución central es una capa eléctricamente conductora formada sobre un sustrato de vidrio, y puede satisfacer que un valor de prueba de adherencia cruzada según ASTM D3359 sea 4B o superior, y específicamente puede satisfacer que el valor de prueba de adherencia cruzada sea 5B o superior. También, una capa eléctricamente conductora que es una capa 24 de distribución central, puede tener una fuerza adhesiva de 3 N/cm o más y una fuerza de unión de 4,5 N/cm o más con respecto al sustrato 21 de vidrio. Cuando se alcanza ese grado de fuerza de unión, tiene una fuerza de unión suficiente entre un sustrato y una capa eléctricamente conductora, para su aplicación como sustrato de empaquetado.
Sobre la primera superficie 213 se dispone una capa superior 26.
La capa superior 26 puede comprender una capa 25 de distribución superior y una capa 27 de conexión de superficie superior dispuesta sobre la capa 25 de distribución superior, y la superficie más superior de la capa superior 26 puede estar protegida por una capa 60 de cubierta que tiene una parte de abertura formada en la misma, que pueda estar en contacto directo con un electrodo de conexión de la unidad de elementos semiconductores.
La capa 25 de distribución superior comprende una capa aislante 253 superior dispuesta sobre la primera superficie; y un patrón 251 de distribución superior que tiene un patrón predeterminado y es una capa eléctricamente conductora al menos una parte de la cual está eléctricamente conectada a la capa 24 de distribución central y construida en la capa aislante superior.
Todo lo que se aplica como capa aislante para un elemento semiconductor o para un sustrato de empaquetado, es aplicable a la capa 253 aislante superior, por ejemplo, puede aplicarse una resina de base epóxica que contenga un relleno, aunque no de forma limitativa a esta.
La capa aislante puede formarse mediante un método de formación y endurecimiento de una capa de recubrimiento, o mediante un método de laminación de una película aislante que se hace película en un estado no endurecido o semiendurecido a una capa central y endureciéndola. En este momento, cuando se aplica un método de laminación sensible a la presión y similares, el aislante está incrustado incluso en el espacio interior de una vía central, por lo que se puede realizar un proceso eficiente. También, aunque se apliquen capas aislantes estratificadas apiladas, la distinción sustancial entre las capas puede resultar difícil, de modo que una pluralidad de capas aislantes se denomina colectivamente como una capa aislante superior. También, la capa 223 aislante central y la capa 253 aislante superior pueden aplicarse con el mismo material aislante, y en este caso, el límite entre las mismas puede no distinguirse sustancialmente.
El patrón 251 de distribución superior se refiere a una capa eléctricamente conductora dispuesta en la capa 253 aislante superior de una forma predeterminada. Por ejemplo, puede estar formada por un método de capa de acumulación. En detalle, el patrón 251 de distribución superior, donde la capa eléctricamente conductora se forma vertical u horizontalmente según un patrón deseado, puede formarse repitiendo un proceso de: formar una capa aislante, eliminar una parte innecesaria de la capa aislante y formar a continuación una capa eléctricamente conductora mediante un método de chapado en cobre y similares, eliminar una parte innecesaria de la capa eléctricamente conductora y volver a formar una capa aislante sobre esta capa eléctricamente conductora, y volver a eliminar una parte innecesaria y a continuación formar una capa eléctricamente conductora mediante un método de chapado y similares.
Dado que el patrón 251 de distribución superior está dispuesto entre la capa central 22 y la unidad 30 de elementos semiconductores, se forma para comprender al menos parcialmente un patrón fino de modo que la transmisión de señales eléctricas con la unidad 30 de elementos semiconductores pueda proceder suavemente y un patrón complicado deseado pueda ser acomodado suficientemente. En este caso, el patrón fino puede tener una anchura y un intervalo de aproximadamente menos de 4 pm, 3,5 pm o menos, 3 pm o menos, 2,5 pm o menos, o de 1 a 2,3 pm, respectivamente (en lo sucesivo, la descripción del patrón fino es la misma).
Con el fin de formar el patrón 251 de distribución superior para que comprenda un patrón fino, en la presente divulgación se aplican al menos dos o más métodos.
Uno de ellos, es aplicar un sustrato 21 de vidrio, como un sustrato 21 de vidrio de un sustrato de empaquetado. El sustrato 21 de vidrio puede tener una propiedad de superficie considerablemente plana con una rugosidad de superficie (Ra) de 10 angstroms o menos, y minimizando de este modo la influencia de la morfología de la superficie de un sustrato de soporte en la formación del patrón fino.
El otro, se basa en la propiedad de la capa aislante. En el caso de la capa aislante, a menudo se aplica un componente de relleno además de resina y las partículas inorgánicas, tal como las partículas de silicio, pueden ser aplicables como el relleno. Cuando las partículas inorgánicas se aplican a la capa aislante como el relleno, el tamaño de las partículas inorgánicas puede afectar a la formación del patrón fino y, por tanto, la capa aislante en la presente divulgación aplica rellenos de partículas con un diámetro promedio de unos 150 nm o menos, y en detalle, incluyendo partículas de relleno con un diámetro promedio de 1 a 100 nm. Tal característica puede minimizar la influencia de la propia capa aislante en la formación de una capa eléctricamente conductora con una anchura de varios micrómetros-unidad, a la vez que mantiene las propiedades necesarias para la capa aislante a un cierto nivel o más, y también puede ayudar a formar un patrón fino con buena adherencia a la superficie, debido a la fina morfología de la superficie.
La capa 27 de conexión de superficie superior comprende un patrón 272 de conexión de superficie superior dispuesto en la capa 253 aislante superior y al menos una parte del cual está conectado eléctricamente al patrón 251 de distribución superior y un electrodo 271 de conexión de superficie superior, conectando eléctricamente la unidad 30 de elementos semiconductores y el patrón 272 de conexión de la superficie superior. El patrón 272 de conexión de la superficie superior puede estar dispuesto en una superficie de la capa 253 aislante superior o puede estar incrustado con al menos una parte de la cual está siendo expuesta sobre la capa aislante superior. Por ejemplo, cuando el patrón de conexión de la superficie superior está dispuesto en un lado de la capa aislante superior, la capa aislante superior puede estar formada por un método de chapado y similares, y cuando el patrón de conexión de la superficie superior está incrustado con al menos una parte de la cual está siendo expuesta sobre la capa aislante superior, puede ser el que se forma mediante la formación de una capa de chapado de cobre y similares, y a continuación una parte de una capa aislante o capa eléctricamente conductora se elimina por un método de pulido de la superficie, grabado de la superficie y similares.
El patrón 272 de conexión de la superficie superior puede comprender, al menos parcialmente, un patrón fino como el patrón 251 de distribución superior descrito anteriormente. El patrón 272 de conexión de la superficie superior que incluye el patrón fino como este puede permitir que un mayor número de elementos se conecten eléctricamente entre sí incluso en un área estrecha, facilita la conexión de señales eléctricas entre elementos o con el exterior, y es posible un empaquetado más integrado.
El electrodo 271 de conexión de superficie superior puede conectarse a la unidad 30 de elementos semiconductores directamente a través de un terminal y similares o a través de una unidad 51 de conexión de elemento tal como una bola de soldadura.
La unidad 28 de cavidad está dispuesta por encima y/o por debajo de la segunda área y conectada eléctricamente a la capa de distribución central, y comprende, según la invención, un espacio interior 281 donde están dispuestos un elemento 40 de cavidad y una capa de distribución de cavidad.
En detalle, un grosor del sustrato de vidrio en la segunda área es más fino en comparación con la primera área, un elemento 40 de cavidad está dispuesto en un espacio interior 281 formado debido a la diferencia de grosor. Además, una vía central y una capa de distribución central, formadas sobre el sustrato de vidrio, sirven como estructura de conexión eléctrica que conecta el elemento de cavidad y un elemento externo.
La unidad 28 de cavidad tiene una forma sustancialmente circular, una forma triangular, una forma cuadrangular, una forma hexagonal, una forma octogonal, una forma de cruz, etc., y no está limitada en su forma, pero se describe un cuadrilátero a modo de ejemplo, en la presente divulgación.
Una superficie lateral de la unidad 28 de cavidad comprende además una unidad 285 de soporte que sobresale hacia el espacio interior.
Cuando una superficie lateral de la unidad 28 de cavidad se denomina primera superficie lateral 281a de cavidad y la otra superficie lateral que es diferente de la primera superficie lateral de la cavidad se denomina segunda superficie lateral 281b de la cavidad, la unidad 285 de soporte puede estar dispuesta en al menos una de la primera superficie lateral 281a de cavidad y la segunda superficie lateral 281b de cavidad.
También, una unidad 285a de soporte de la primera superficie lateral y una unidad 285b de soporte de la segunda superficie lateral pueden estar dispuestas en la primera superficie lateral 281a de cavidad y en la segunda superficie lateral 281b de cavidad, próximas entre sí, respectivamente.
La primera unidad 285a de soporte de superficie lateral y la segunda unidad 285b de soporte de superficie lateral sirven para soportar el elemento 40 de cavidad y fijar su posición. En comparación con el que solo aplicaba una unidad de soporte, aplicar dos o más cuerpos de soporte próximos entre sí es posible para fijar con más fuerza la posición de un elemento de cavidad.
Se puede aplicar a la unidad 285 de soporte uno que tenga elasticidad como un resorte, en detalle, la unidad 285 de soporte puede estar formada con el mismo material que el sustrato 21 de vidrio y puede ser una unidad de soporte de resorte de vidrio con elasticidad hacia una dirección opuesta a la fuerza aplicada a la unidad de soporte por el elemento 40 de cavidad.
El elemento 40 de cavidad puede tener forma de cilindro, paralelepípedo rectangular, o un polígono, sustancialmente.
Un ángulo en un lugar donde la primera superficie lateral 281 a de cavidad y la segunda superficie lateral 281 b de cavidad están en contacto, puede ser de 45 a 135 grados, de 75 a 105 grados, o sustancialmente 90 grados. Mediante el cuerpo de soporte de superficie lateral respectivamente preparado en la primera superficie lateral 281a de cavidad y la segunda superficie lateral 281 b de cavidad, el elemento 40 de cavidad puede soportarse de forma estable incluso cuando un ángulo en un lugar donde las propias primera superficie lateral 281 a de cavidad y primera superficie lateral 281a de cavidad están en contacto, es un ángulo arbitrario en el intervalo anterior.
En un lugar (punto de contacto de una primera línea tangente y una segunda línea tangente), donde una línea tangente (una primera línea tangente), en un lugar donde la primera unidad 285a de soporte de superficie lateral con forma de arco está en contacto con el elemento de cavidad, y una línea tangente (una segunda línea tangente), en un lugar donde la segunda unidad 285b de soporte de superficie lateral con forma de arco está en contacto con el elemento de cavidad, se encuentran, un ángulo entre la primera línea tangente y la segunda línea tangente puede ser de 45 a 135 grados, de 75 a 105 grados, o prácticamente 90 grados. En este caso, aunque la forma del elemento de cavidad no sea solo angular, sino también no angular, puede ser más ventajoso para fijar su posición.
La longitud CS1 de la unidad de soporte de la primera superficie lateral, que es la longitud de la parte sobresaliente máxima de la primera unidad 285a de soporte de superficie lateral, puede ser del 15 % o menos, o del 10 % o menos, cuando la longitud C1 de la primera superficie lateral de la cavidad se designa como 100 %. También, la longitud CS1 de la unidad de soporte de la primera superficie lateral puede ser del 1 % o más, o del 3 % o más, cuando la longitud C1 de la primera superficie lateral de la cavidad se designa como 100 %.
La longitud CS2 de la unidad de soporte de la segunda superficie lateral, que es la longitud de la parte sobresaliente máxima de la unidad 285b de soporte de la segunda superficie lateral, puede ser del 15 % o menos, o del 10 % o menos, cuando la longitud C2 de la primera superficie lateral de la cavidad se designa como 100 %. También, la longitud CS2 de la unidad de soporte de la segunda superficie lateral puede ser del 1 % o más, o del 3 % o más, cuando la longitud C2 de la primera superficie lateral de la cavidad se designa como 100 %.
La unidad 285 de soporte puede estar conectada directamente al sustrato 21 de vidrio, formando así un solo cuerpo. En este caso, la unidad 285 de soporte puede formarse mediante grabado del sustrato de vidrio, de modo que el proceso de fabricación de un sustrato de vidrio puede simplificarse más y las propiedades mecánicas de la unidad de soporte con fuerza de elasticidad son sustancialmente similares a las del sustrato de vidrio, por lo que puede resultar más ventajoso para controlar las propiedades mecánicas de un sustrato de empaquetado.
Cuando la unidad 285 de soporte sirve para soportar un elemento de cavidad derivado de la superficie lateral de la unidad de cavidad y para ser insertado, es suficiente, y en detalle, puede tener una forma de arco que conecta desde un punto de una superficie lateral de la unidad de cavidad a otro punto, o puede tener una forma de arco que conecta desde un extremo de la superficie lateral y a otro extremo. Cuando la unidad de soporte tiene forma de arco, las longitudes CS1 y CS2 de la unidad de soporte pueden medirse en una parte central de la unidad de soporte en forma de arco.
Una longitud desde la posición más sobresaliente de la primera unidad 285a de soporte de superficie lateral hasta una superficie lateral de la unidad de cavidad orientada hacia ella y una longitud desde la posición más sobresaliente de la segunda unidad 285b de soporte de superficie lateral hasta una superficie lateral de la unidad de cavidad orientada hacia ella, pueden ser respectivamente iguales a una longitud en una posición correspondiente de un elemento de cavidad que se va a insertar en la unidad de cavidad, o menores en un 10 % o menos, o deseablemente, 0,1 al 8 %. En este caso, es más ventajoso que la unidad de soporte fije de forma estable el elemento de cavidad.
La unidad 28 de cavidad puede comprender un patrón de distribución de cavidad que es una capa eléctricamente conductora que conecta eléctricamente el elemento 40 de cavidad y la capa 24 de distribución central y el patrón de distribución de cavidad puede comprender un patrón 283a de pared de superficie lateral que es una capa eléctricamente conductora dispuesta sobre una superficie en una dirección de grosor del sustrato 21 de vidrio en el borde de la primera área y la segunda área. Sin embargo, es deseable que el patrón de superficie de pared lateral se forme en una superficie excepto en una superficie lateral donde se forma el cuerpo de soporte.
El patrón 283a de superficie de la pared lateral puede servir para transmitir señales eléctricas y también puede funcionar como una capa emisora de calor que transfiere el calor generado en la unidad 28 de cavidad por un elemento de cavidad, etc., al exterior.
En detalle, la capa 282 de distribución de cavidad puede comprender un patrón (283) de distribución de cavidad que es una capa eléctricamente conductora conectada eléctricamente a un elemento 40 de cavidad al menos de una parte del cual está dispuesto en el espacio interior, y conectada eléctricamente a la capa de distribución central y/o a un patrón 283a de superficie de pared lateral, y una capa 284 aislante de cavidad que es una capa aislante a su alrededor.
El patrón de distribución de la cavidad puede formarse en el sustrato de empaquetado, o proporcionarse como una forma terminal tal como un electrodo 42 (electrodo de conexión), del elemento de cavidad.
El elemento 40 de cavidad puede comprender un transistor. Cuando un elemento tal como un transistor que sirve para convertir las señales eléctricas entre una placa base y una unidad de elementos semiconductores en un nivel adecuado, se utiliza como elemento 40 de cavidad, sería una forma que un transistor y similares se aplique en un trayecto del elemento 20 de empaquetado y entonces es posible proporcionar un dispositivo semiconductor 100 que es más eficiente y que tiene una velocidad rápida.
Los elementos pasivos tales como el condensador pueden ser insertados individualmente y aplicados al elemento 40 de cavidad, o pueden ser insertados dentro del elemento de cavidad tras el grupo de elementos que comprende múltiples elementos pasivos como forma de ser incrustados entre la capa aislante 46 (capa aislante del elemento de cavidad), se forman para exponer su electrodo. Este último caso puede facilitar el trabajo de fabricación de un sustrato de empaquetado y es más ventajoso para posicionar de forma suficiente y altamente fiable una capa aislante en un espacio entre elementos complicados.
Además, una vía central 232 de segunda área en contacto con el electrodo del elemento 40 de cavidad puede tener un patrón de distribución central formado como una forma de vía rellena 283c. Por ejemplo, un patrón 241b de distribución de vía central que es un patrón de distribución central formado en una vía central 231 de la primera área, puede tener una forma de ser llenada con una capa aislante central en su interior, y un espacio puede formarse en el interior cuando se observa en un lado de una capa eléctricamente conductora tal como una capa de metal. Sin embargo, a diferencia de esto, en el caso de una vía central conectada a un elemento 40 de cavidad anterior, puede tener la forma de una vía rellena 283c con la cual se rellena una capa eléctricamente conductora. En este caso, es posible facilitar la transmisión de energía eléctrica de un elemento de cavidad en el que está dispuesto un capacitador o similar, y de este modo es posible mejorar las propiedades de un sustrato de empaquetado.
Específicamente, un elemento 40 de cavidad está dispuesto en una unidad 28 de cavidad dispuesta bajo la segunda área 222. También, el elemento de cavidad puede estar conectado eléctricamente a una placa base 10 mediante un electrodo de conexión directamente, que se forma en su superficie inferior, o a través de una capa inferior.
Específicamente, un elemento 40 de cavidad puede estar dispuesto en una unidad 28 de cavidad dispuesta por encima de la segunda área 222. También, el elemento de cavidad puede estar conectado eléctricamente a una unidad 30 de elementos semiconductores mediante un electrodo de conexión directamente, que se forma en su superficie superior, o a través de una capa superior.
Cuando la unidad de cavidad está dispuesta por encima o por debajo de la segunda área así, es posible conectar al menos un electrodo de conexión entre los electrodos de conexión presentes a ambos lados del elemento de cavidad, directamente a una capa superior o a una capa inferior del sustrato de vidrio o conectar directamente a un elemento semiconductor o a una placa base, y de este modo es posible proporcionar un dispositivo semiconductor con una estructura más sencilla.
La unidad emisora de calor H puede estar dispuesta en una superficie donde la primera área 221 del sustrato de vidrio y el espacio interior 281 de la unidad de cavidad estén en contacto.
La unidad emisora de calor H puede estar situada entre la primera área 221 y la segunda área 222 del sustrato de vidrio, y entre la primera área 221 del sustrato de vidrio y el espacio interior 281 de la unidad de cavidad.
La unidad emisora de calor H puede estar conectada, al menos parcialmente, a la capa 24 de distribución central.
En detalle, cuando el espacio interior 281 está dispuesto por encima de la segunda área, la unidad emisora de calor H puede estar conectada al menos a una parte del primer patrón 241 a de distribución de superficie de la segunda área. En detalle, cuando el espacio interior 281 está dispuesto bajo la segunda área, la unidad emisora de calor H puede estar conectada al menos a una parte del segundo patrón central 241b de la segunda superficie de la segunda área.
La unidad emisora de calor H puede transferir el calor generado desde la unidad 28 de cavidad al exterior del sustrato de empaquetado. También, la unidad emisora de calor H conectada con la capa de patrón central entre sí, puede estar conectada a la capa de distribución central, o conectada a una capa eléctricamente conductora de una capa superior y/o de la capa inferior, la capa emisora de calor, etc., emitiendo así el calor generado por los elementos conectados y similares, al exterior del empaquetado de semiconductores.
La unidad emisora de calor H y la capa 282 de distribución de cavidad pueden estar aisladas eléctricamente por una capa aislante 284 de cavidad que es una capa aislante que rodea la capa de distribución de cavidad.
Pueden aplicarse materiales emisores de calor separados a la unidad emisora de calor, y también, se le puede aplicar una capa metálica que tenga simultáneamente conductividad eléctrica y propiedad emisora de calor. En este caso, se requiere que la unidad emisora de calor esté aislada de las capas de distribución, en particular una capa de distribución de cavidad de fácil localización próxima, excepto para el área predeterminada para una conexión. Dicho proceso de aislamiento puede proceder de forma similar al método de formación de una capa aislante descrito anteriormente.
Como la descripción anterior, la unidad 28 de cavidad puede incluir un patrón 283 de distribución de cavidad que es una capa eléctricamente conductora que conecta eléctricamente el elemento 40 de cavidad y la capa 24 de distribución central, y un patrón de superficie de pared lateral (no mostrado) que es una capa eléctricamente conductora dispuesta sobre una superficie en una dirección de grosor del sustrato 21 de vidrio en el borde de la primera área y la segunda área. El patrón de superficie de la pared lateral puede servir como la unidad emisora de calor H, y en particular, cuando se aplica una capa eléctricamente conductora con una conductividad térmica comparativamente alta como patrón de superficie de pared lateral, puede servir al mismo tiempo como patrón de superficie de pared lateral y como unidad emisora de calor.
La unidad emisora de calor H puede aplicarse con una que tiene una conductividad térmica de 300 a 450 W/(m.k).
La unidad emisora de calor H puede aplicarse con el mismo material que la capa eléctricamente conductora.
La unidad emisora de calor H puede formarse conjuntamente cuando se forma la capa eléctricamente conductora.
La unidad emisora de calor H puede ser una capa metálica eléctricamente conductora con un grosor de 4 pm o más.
La unidad emisora de calor H es una capa conductora de calor formada sobre un sustrato de vidrio, y puede satisfacer que un valor de prueba de adherencia transversal según ASTM D3359 sea 4B o superior, y específicamente puede satisfacer que el valor de prueba de adherencia cruzada sea 5B o superior. También, una capa eléctricamente conductora que es una capa 24 de distribución central, puede tener una fuerza de adherencia de 3 N/cm o más y una fuerza de adherencia de 4,5 N/cm o más con respecto al sustrato de vidrio. Cuando se alcanza ese grado de fuerza de unión, tiene una fuerza de unión suficiente entre el sustrato y la unidad emisora de calor, para su aplicación como sustrato de empaquetado.
El sustrato 20 de empaquetado puede comprender además una capa inferior 29 dispuesta bajo la capa central 22.
La capa inferior 29 puede incluir una capa 291 de distribución inferior conectada eléctricamente a la capa de distribución central y una capa 292 de conexión de superficie inferior que proporciona un electrodo 292a de conexión de superficie inferior conectado a una placa base de externa. En este momento, la unidad emisora de calor H puede estar conectada a la capa 291 de distribución inferior.
Específicamente, la unidad 28 de cavidad sirve de ruta de transmisión de señales eléctricas y de ruta de transferencia de calor, mediante un patrón 283a de superficie de pared lateral que es una capa eléctricamente conductora. Se exige que los sustratos de empaquetado tengan una función de emisión de calor, es decir, que emitan calor generado desde el interior del empaquetado o calor transmitido al sustrato de empaquetado, que se genera a partir de elementos externos. Cuando una capa eléctricamente conductora aplicada con un material como un metal tal como el cobre que tiene una excelente conductividad térmica, se aplica a la superficie de pared lateral de la unidad de cavidad, y similares, se obtienen al mismo tiempo dos efectos que son la transmisión de señales eléctricas y la emisión de calor. Adicionalmente, dicho patrón de superficie de pared lateral puede formarse conjuntamente en un proceso para formar un patrón de distribución central o similar, para que la eficiencia en el proceso de fabricación también sea grande.
El sustrato 20 de empaquetado también está conectado a la placa base 10. La placa base 10 puede estar directamente conectada al segundo patrón 241c de distribución superficial, que es una capa de distribución central dispuesta sobre al menos una parte de la segunda superficie 214 de la capa central 22, a través de un terminal de placa base o puede estar conectado eléctricamente a través de una unidad de conexión de la placa, tal como una bola de soldadura. También, el segundo patrón 241c de distribución superficial puede estar conectado a la placa base 10 a través de la capa inferior 29 dispuesta bajo la capa central 22.
La capa inferior 29 comprende una capa 291 de distribución inferior y una capa 292 de conexión de superficie inferior.
La capa 291 de distribución inferior comprende i) una capa aislante 291 b inferior al menos una parte de la cual está en contacto con la segunda superficie 214; y ii) un patrón 291a de distribución inferior que está incrustado en la capa aislante inferior y tiene un patrón predeterminado, y al menos una parte del cual está conectado eléctricamente a la capa de distribución central.
La capa 292 de conexión de superficie inferior comprende i) un electrodo 292a de conexión de superficie inferior conectado eléctricamente al patrón de conexión de superficie inferior y puede comprender además ii) un patrón 292b de conexión de superficie inferior al menos una parte del cual está conectado eléctricamente al patrón de distribución inferior, y al menos una parte del cual está expuesto a una superficie de la capa aislante inferior.
El patrón 292b de conexión de superficie inferior, que es una parte conectada a la placa base 10, puede formarse como un patrón no fino más ancho que el patrón fino, a diferencia del patrón 272 de conexión de superficie superior, para una transmisión más eficaz de las señales eléctricas.
No aplicar un sustrato sustancialmente adicional diferente del sustrato 21 de vidrio al sustrato 20 de empaquetado dispuesto entre la unidad 30 de elementos semiconductores y la placa base 10, es una de las características de la presente divulgación.
Convencionalmente, se aplicaron un intermediador y un sustrato orgánico apilados entre la conexión del elemento y la placa base. Se considera que se ha aplicado este tipo de forma multietapa al menos por dos motivos. Un motivo es que hay un problema de escala en la unión directa del patrón fino del elemento a la placa base, y el otro motivo es que el problema de daños en el cableado puede ocurrir debido a una diferencia en el coeficiente de expansión térmica durante el proceso de unión o durante el proceso de conducción del dispositivo semiconductor. La realización ha resuelto estos problemas mediante la aplicación del sustrato de vidrio con un coeficiente de expansión térmica similar a la del elemento semiconductor, y mediante la formación de un patrón fino con una escala lo suficientemente fina como para montar los elementos en la primera superficie del sustrato de vidrio y su capa superior.
En la realización de una capa eléctricamente conductora que compone el patrón 241 de distribución central, el grosor de la capa eléctricamente conductora puede ser del 90 % o más, del 93 % al 100 %, o del 95 % al 100 %, cuando una distancia desde una superficie de diámetro interior de la vía central 23 a una superficie del patrón 241 de distribución de la vía central es del 100 % en total. Además, en una capa eléctricamente conductora que compone el patrón 241 de distribución central, el grosor de la capa eléctricamente conductora puede ser del 97 % al 100 %, o del 96 % al 100 %, cuando una distancia desde una superficie de diámetro interior de la vía central 23 a una superficie del patrón 241 de distribución central es del 100 % en total.
Una distancia entre una superficie cercana a una superficie de diámetro interior de la vía central del patrón de vía central y la superficie de diámetro interior de la vía central puede ser de 1 pm o menos, y una capa de adhesión y similares con un grosor de 1 pm o más puede no formarse sustancialmente por separado entre una superficie de diámetro interior y una capa eléctricamente conductora.
Específicamente, en una abertura donde se dispone una mayor entre un primer diámetro de parte de abertura de superficie CV1 y el segundo diámetro de parte de abertura de superficie CV2, el grosor de la capa eléctricamente conductora puede ser del 90 % o más, del 93 al 100 %, del 95 a 100 %, o del 98 al 99,9 %, cuando una distancia desde una superficie de diámetro interior de la vía central 23 a una superficie del patrón 241 de distribución central es del 100 % en total.
Específicamente, en una posición de diámetro interior mínimo CV3, el grosor de la capa eléctricamente conductora puede ser del 90 % o más, del 93 al 100 %, del 95 a 100 %, o del 95,5 al 99 %, cuando una distancia desde una superficie de diámetro interior de la vía central 23 a una superficie del patrón 241 de distribución central es del 100 % en total.
Cuando se permite que el patrón 241 de distribución central se forme cerca de la superficie del diámetro interior de la vía central 23, que sustancialmente se formará directamente en la superficie de diámetro interior, no solo se simplifica el proceso de tratamiento, mejorando de este modo la eficacia del proceso, sino que el patrón de la vía central también se puede formar más grueso, de modo que la eficiencia del espacio pueda mejorarse más y las propiedades eléctricas del sustrato de empaquetado dentro de un espacio determinado puedan mejorarse más.
En la realización, un grosor de una de las capas más finas de entre las capas eléctricamente conductoras de la capa 24 de distribución central puede ser igual o mayor que el grosor Tus de una de las capas más finas de entre las capas eléctricamente conductoras de la capa superior 26. Cuando el grosor de una más delgada entre las capas eléctricamente conductoras de la capa 24 de distribución central es igual o más grueso que el grosor de una más delgada entre las capas eléctricamente conductoras de la capa superior 26 así, la transmisión de señales eléctricas puede hacerse más eficiente entre un elemento y una placa base.
El grosor de una capa eléctricamente conductora en un diámetro interior mínimo de la vía central 23 puede ser el mismo o mayor que el grosor de una de las capas eléctricamente conductoras más finas de la capa superior 26. Cuando el grosor de una capa eléctricamente conductora en el diámetro interior mínimo de la vía central es igual o mayor que el grosor de una más delgada entre las capas eléctricamente conductoras de la capa superior así, la transmisión de señales eléctricas puede hacerse más eficiente entre un elemento y una placa base.
En la realización, un grosor promedio del patrón 241 de distribución central puede tener un grosor Tcv más grueso de 0,7 a 12 veces basándose en un grosor Tus de uno más fino en el patrón 272 de conexión de superficie superior, o puede tener un grosor Tcv más grueso de 1,0 a 10 veces. También, el patrón 241 de distribución central puede tener un grosor Tcv más grueso de 1,1 a 8 veces basándose en un grosor Tus de uno más fino en el patrón 272 de conexión de superficie superior, o puede tener un grosor Tcv más grueso de 1,1 a 6 veces, o puede tener un grosor Tcv más grueso de 1,1 a 3 veces. En caso de tener un patrón 241 de distribución central con tal relación de grosor, un proceso de conexión de señales eléctricas desde un elemento altamente integrado a una placa base puede hacerse más eficiente.
El patrón 241 de distribución central puede tener una forma en la que una capa eléctricamente conductora se forma en un grosor uniforme en el diámetro interior de la vía central y una capa aislante puede ocupar el resto, como se ilustra en las FIGs. Y el espacio de la vía central puede ser ocupado con una capa eléctricamente conductora sin espacio restante, según sea necesario. Cuando el espacio de la vía central está ocupado con una capa eléctricamente conductora como esta, una distancia desde un lado del patrón de la vía central cercana a una superficie del diámetro interior, hasta el centro de una capa eléctricamente conductora se designa como anchura del patrón de vía central (igual que a continuación).
En la realización, una más gruesa en un segundo patrón 241c de distribución de superficie, puede tener un grosor de cableado Tsc más grueso de 0,7 a 20 veces basándose en un grosor Tus de uno más fino en el patrón 272 de conexión de superficie superior, o puede tener un grosor de cableado Tsc más grueso de 0,7 a 15 veces. También, el segundo patrón 241c de distribución de superficie puede tener un grosor de cableado Tsc más grueso de 1 a 12 veces basándose en un grosor Tus de uno más fino en el patrón 272 de conexión de superficie superior, o puede tener un grosor de cableado Tsc más grueso de 1,1 a 5 veces. Cuando el segundo patrón 241c de distribución de superficie tiene un grosor de cableado de este tipo, un proceso de conexión de señales eléctricas desde un elemento altamente integrado a una placa base puede hacerse más eficiente.
En la realización, el patrón 292b de conexión de la superficie inferior puede tener un grosor Tds más grueso de 0,7 a 30 veces basándose en un grosor Tus de uno más fino en el patrón 272 de conexión de la superficie superior, puede tener un grosor Tds más grueso de 1 a 25 veces, o puede tener un grosor Tds más grueso de 1,5 a 20 veces. Cuando se aplica un patrón 292a de conexión de superficie inferior con dicha relación, un proceso de conexión de señales eléctricas desde un elemento altamente integrado a una placa base puede hacerse más eficiente.
El dispositivo semiconductor 100 que tiene un sustrato 30 de empaquetado considerablemente fino, puede hacer que el grosor total del dispositivo semiconductor sea más fino y también es posible disponer un patrón de conexión eléctrica deseado incluso en un área más estrecha aplicando el patrón fino. En detalle, el sustrato 30 de empaquetado puede tener un grosor de 2000 gm o menos, 1800 gm o menos, o 1500 gm. También, el sustrato 30 de empaquetado puede tener un grosor de 350 gm o más, o de 550 gm o más. Debido a las características descritas anteriormente, el sustrato de empaquetado puede conectar de forma estable el elemento y la placa base eléctricamente y estructuralmente incluso con un grosor relativamente fino, contribuyendo así a la miniaturización y afinamiento del dispositivo semiconductor.
El método de fabricación del sustrato de empaquetado de la realización comprende una etapa de preparación consistente en formar un defecto en posiciones predeterminadas de una primera superficie y una segunda superficie de un sustrato de vidrio; una etapa de grabado que consiste en preparar un sustrato de vidrio con una vía central formada en el mismo aplicando un agente grabador al sustrato de vidrio donde se forma el defecto; una etapa de formación de la capa central que consiste en chapar la superficie del sustrato de vidrio con la vía central formada en ella, para formar una capa de distribución central que es una capa eléctricamente conductora, y formar de este modo una capa central; y una etapa de formación de una capa de distribución superior, que es una capa eléctricamente conductora rodeada por una capa aislante en un lado de la capa central, y fabricar de este modo el sustrato de empaquetado descrito anteriormente.
La etapa de formación de la capa central puede comprender un proceso de pretratamiento consistente en preparar un sustrato de vidrio pretratado mediante la formación de una capa de imprimación compuesta orgánico-inorgánica que contenga una nanopartícula con grupo de aminas sobre una superficie del sustrato de vidrio en la que se forma la vía central; y un proceso de chapado de una capa metálica sobre el sustrato de vidrio pretratado.
La etapa de formación de la capa central puede comprender un proceso de pretratamiento consistente en preparar un sustrato de vidrio pretratado formando una capa de imprimación que contenga metal mediante pulverización catódica sobre una superficie del sustrato de vidrio en la que se forma la vía central; y un proceso de chapado de una capa metálica sobre el sustrato de vidrio pretratado.
Entre la etapa de formación de la capa central y la etapa de formación de la capa superior puede haber además una etapa de formación de la capa aislante.
La etapa de formación de la capa aislante puede ser una etapa de posicionar una película aislante sobre la capa central y realizar una laminación sensible a la presión para formar una capa aislante central.
El método de fabricación del sustrato de empaquetado se describirá con más detalle.
1) Etapa de preparación (proceso de formación de defectos en el vidrio): se preparó un sustrato de vidrio con una primera superficie plana y una segunda superficie, y se formó un defecto (ranura) en una posición predeterminada de la superficie del sustrato de vidrio para formar una vía central. Como el sustrato de vidrio, un sustrato de vidrio aplicado a un sustrato para dispositivo electrónico, etc., por ejemplo, sustrato de vidrio no alcalino, etc., aunque no de forma limitativa a este. Como producto comercial, puede aplicarse el producto fabricado por fabricantes tales como CORNING, SCHOTT, AGC. En este momento, puede ser aplicable un sustrato de vidrio donde se forma una unidad de cavidad mediante un método de eliminación de una parte del sustrato de vidrio, puede ser aplicable un sustrato de vidrio con una unidad de cavidad formada uniendo sustratos de vidrio planos, o también es posible fabricar simultáneamente una vía central y una unidad de cavidad formando también un defecto descrito a continuación en una unidad de cavidad de un sustrato de vidrio plano. Además, también puede formarse una unidad de soporte simultáneamente o por separado con la fabricación de la unidad de cavidad. Para la formación del defecto (ranura), puede aplicarse un método de grabado mecánico, irradiación láser y similares.
2-1) Etapa de grabado (etapa de formación de la vía central): en el sustrato de vidrio donde se forma el defecto (ranura), se forma una vía central mediante un proceso de grabado físico o químico. Durante el proceso de grabado, el sustrato de vidrio forma vías en las partes con defecto, y al mismo tiempo, la superficie del sustrato de vidrio puede grabarse simultáneamente. Puede aplicarse una película de enmascaramiento para evitar el grabado de la superficie de vidrio, pero el propio sustrato de vidrio defectuoso puede grabarse teniendo en cuenta las inconveniencias, etc., del proceso de aplicación y eliminación de la película de enmascaramiento, y en este caso, un grosor del sustrato de vidrio que tiene la vía central puede ser ligeramente más fino que el grosor del primer sustrato de vidrio.
Se puede proceder al grabado químico colocando un sustrato de vidrio donde se forma una ranura, en un baño que contenga ácido fluorhídrico y/o ácido nítrico, y aplicando un tratamiento ultrasónico, etc. En este caso, la concentración de ácido fluorhídrico puede ser de 0,5 M o más, y puede ser de 1,1 M o más. La concentración de ácido fluorhídrico puede ser de 3 M o menos, y puede ser de 2 M o menos. La concentración de ácido nítrico puede ser de 0,5 M o más, y puede ser de 1 M o más. La concentración de ácido nítrico puede ser de 2 M o menos. El tratamiento ultrasónico puede realizarse a una frecuencia de 40 Hz a 120 Hz, y puede realizarse a una frecuencia de 60 Hz a 100 Hz.
2- 2) Etapa de formación de la unidad de cavidad: se forma una unidad de cavidad eliminando una parte del sustrato de vidrio simultáneamente o por separado con el proceso de grabado. En detalle, se forma por separado otro defecto para formar la unidad de cavidad, además del defecto para formar la vía central anterior. Posteriormente, un sustrato de vidrio que tiene una segunda área con un grosor más fino que una primera área, se fabrica simultáneamente con el grabado para formar la vía central, o se fabrica mediante un proceso de grabado independiente. Además, una unidad de soporte puede formarse simultáneamente con la formación de una vía central y una unidad de cavidad durante el proceso de grabado, mediante un método de ajuste de los láseres a irradiar para no eliminar una parte del interior de la parte de cavidad.
3- 1) Etapa de formación de la capa central: sobre el sustrato de vidrio se forma una capa eléctricamente conductora. En cuanto a la capa eléctricamente conductora, puede aplicarse de forma representativa una capa metálica que contenga cobre metálico, aunque no de forma limitativa a esta.
Una superficie del vidrio (que incluye una superficie de un sustrato de vidrio y una superficie de una vía central), y una superficie del metal de cobre tienen propiedades diferentes, por lo que la fuerza de adherencia es bastante deficiente. En la realización, la fuerza de adherencia entre la superficie del vidrio y el metal se mejora mediante dos métodos, un método seco y un método húmedo.
El método seco es un método que aplica la pulverización catódica, es decir, un método de formación de una capa semilla en el interior de la vía central y en la superficie de vidrio mediante pulverización catódica de metal. Para la formación de la capa semilla, diferentes tipos de metales, tal como el titanio, cromo y níquel pueden ser pulverizados catódicamente con cobre, etc., y en este caso, se considera que la adherencia del vidrio-metal mejora gracias a la morfología superficial del vidrio, un efecto de anclaje que es una interacción entre partículas metálicas, y similares.
El método húmedo es un método que aplica un tratamiento de imprimación, es decir, un método de formación de una capa de imprimación mediante la realización de un pretratamiento con un compuesto que tiene un grupo funcional tal como la amina. Tras un tratamiento previo con un agente de acoplamiento de silano en función del grado de adherencia deseado, el tratamiento de imprimación puede realizarse con un compuesto o partículas que tengan un grupo funcional de aminas. Como se ha mencionado anteriormente, el sustrato del cuerpo de soporte de la realización debe ser de alto rendimiento suficiente para formar un patrón fino, y debe mantenerse tras el tratamiento de imprimación. Por lo tanto, cuando dicha imprimación comprende una nanopartícula, es deseable aplicar una nanopartícula con un diámetro medio de 150 nm o menos, por ejemplo, una nanopartícula es deseable que se aplique a una partícula con grupo funcional de aminas. La capa de imprimación puede formarse aplicando un agente mejorador de la fuerza adhesiva fabricado en la serie CZ por MEC Inc, por ejemplo.
En la capa semilla/imprimación, una capa eléctricamente conductora puede formar selectivamente una capa metálica en el estado de eliminar una parte donde la formación de una capa eléctricamente conductora es innecesaria, o no eliminar. También, en la capa 21c semilla/imprimación, una parte donde es necesaria la formación de una capa eléctricamente conductora, o una parte en la que no es necesaria, puede procesarse selectivamente para que esté en un estado activado o un estado inactivo para el chapado. Se puede realizar el procesamiento para ser un estado activado o un estado inactivo, por ejemplo, utilizando un tratamiento de irradiación de luz, tal como la luz láser de una determinada longitud de onda, etc., tratamiento químico y similares. Un método de chapado de cobre, etc. aplicado a la fabricación de un elemento semiconductor puede aplicarse para formar la capa metálica, aunque no de forma limitativa a este.
Durante el chapado de metal, un grosor de una capa eléctricamente conductora formada puede controlarse regulando diversas variables, tal como la concentración de la solución de chapado, el tiempo de chapado y el tipo de aditivo que debe aplicarse.
Cuando una parte de la capa de distribución central es innecesaria, puede eliminarse, y puede formarse una capa grabada 21e de una capa de distribución central realizando un chapado metálico para formar una capa eléctricamente conductora como un patrón predeterminado, después de que la capa semilla se elimine parcialmente o se procese para ser inactivada.
Se forma una unidad emisora de calor aplicando un cobre o similar, que es una capa eléctricamente conductora y con una excelente conductividad térmica, al mismo tiempo que se forma la capa de distribución central. La unidad emisora de calor puede formarse independientemente de la formación de la capa de distribución central, pero la eficiencia del proceso puede mejorarse más porque la capa de distribución central y la unidad emisora de calor pueden formarse al mismo tiempo mediante el proceso de chapado anterior o similar.
Puede regularse la formación o no de una capa eléctricamente conductora independiente en la unidad de soporte durante el proceso de formar la capa de distribución central.
Además, al menos una parte de una vía central 232 (una vía central de la segunda área) conectada al electrodo del elemento de cavidad, puede fabricarse en forma de una vía rellena 283c para una transmisión más eficaz de la energía eléctrica, y en una etapa de formación de la capa de chapado conjuntamente o a través de una etapa independiente de formación de la vía rellena, la vía central de la segunda área puede rellenarse con un metal, tal como el cobre, formando una capa eléctricamente conductora y de este modo puede formarse una vía rellena capaz de transmitir señales de forma más eficaz.
También, el elemento de cavidad puede insertarse antes de una etapa posterior de formación de la capa aislante.
3-2) Etapa de formación de la capa aislante: una etapa de formación de capa aislante en el cual se forma un espacio vacío de una vía central se rellena con una capa aislante después de la capa de distribución central, que es una capa conductora de la electricidad, puede llevarse a cabo. En este caso, la fabricada en un tipo de película puede aplicarse a la capa aislante aplicada, y por ejemplo, puede aplicarse un método tal como el laminado sensible a la presión de la capa aislante de tipo película. Cuando se procede al laminado sensible a la presión de esta manera, la capa aislante puede hundirse lo suficiente en el espacio vacío dentro de la vía central para formar una capa aislante central sin formación de huecos.
4) Etapa de formación de la capa superior: es una etapa de formar una capa de distribución superior que incluye una capa aislante superior y un patrón de distribución superior sobre una capa central. La capa de distribución superior puede formarse mediante un método de revestimiento de una composición de resina que forma una capa aislante 23a, o laminando una película aislante. Por simplicidad, es deseable aplicar un método para laminar una película aislante. El laminado de la película aislante puede procederse mediante un proceso de laminado y posterior endurecimiento, y en este caso, si se aplica un método de laminación sensible a la presión, la resina aislante puede estar suficientemente hundida incluso en una capa donde no se forme una capa eléctricamente conductora dentro de la vía central. La capa aislante superior también está en contacto directo con un sustrato de vidrio, al menos en parte, y, por lo tanto, se aplica la que tiene una fuerza adhesiva suficiente. Específicamente, es deseable que el sustrato de vidrio y la capa aislante superior tengan características que satisfagan un valor de prueba de resistencia de la adherencia de 4B o más según ASTM D3359.
El patrón de distribución superior puede formarse repitiendo un proceso de formación de la capa aislante 23a, formando una capa 23c eléctricamente conductora para tener un patrón predeterminado, y formando una capa grabada 23d de la capa eléctricamente conductora grabando la parte innecesaria, y en el caso de una capa eléctricamente conductora formada para estar próxima con tener una capa aislante dispuesta entre las mismas, puede formarse mediante un método que consiste en realizar un proceso de chapado tras formar una vía ciega 23b en la capa aislante. Para la formación de la vía ciega, puede aplicarse un método de grabado en seco, tal como el grabado por láser y el grabado por plasma, y un método de grabado en húmedo utilizando una capa de enmascaramiento y una solución de grabado.
5) Etapa de formación de la capa de conexión de la superficie superior y la capa de cubierta: el patrón de conexión de la superficie superior y el electrodo de conexión de la superficie superior pueden realizarse mediante un proceso similar al de formación de la capa de distribución superior. Específicamente, puede formarse mediante un método tal como formar una capa grabada de una capa aislante sobre la capa aislante, y a continuación formar una capa eléctricamente conductora de nuevo sobre la misma, y a continuación formar una capa grabada de la capa eléctricamente conductora, pero también puede aplicarse un método para formar selectivamente solo una capa eléctricamente conductora sin aplicar un método de grabado. Una capa de cubierta puede estar formada para tener una parte de abertura en una posición correspondiente al electrodo de conexión de la superficie superior de modo que el electrodo de conexión de superficie superior esté expuesto y directamente conectado a una unidad de conexión de elemento, un terminal de un elemento, o similares.
6) Etapa de formación de la capa de conexión de la superficie inferior y la capa de cubierta: una capa de distribución inferior y/o una capa de conexión de superficie inferior, y opcionalmente una capa de cubierta pueden formarse de manera similar a la capa de conexión de superficie superior y a la etapa de formación de la capa de cubierta, descrita anteriormente.
Aunque los ejemplos deseables de la invención se han descrito anteriormente en detalle, el alcance de la invención no se limita a los mismos. La invención se define por las reivindicaciones adjuntas.
Descripción de los números de las figuras
100: Dispositivo semiconductor 10: Placa base
30: Unidad de elementos semiconductores 32: Primer elemento semiconductor
34: Segundo elemento semiconductor 36: Tercer elemento semiconductor
20: Sustrato de empaquetado 22: Capa central
223: Capa aislante central<21,>
21a:Sustrato de vidrio
3: Primera superficie 214: Segunda superficie : Vía central 233: Primera parte de abertura
4: Segunda parte de abertura 235: Parte de diámetro interior mínimo : Capa de distribución central 241: Patrón de distribución central
1a:<Patrón de distribución de primera>
superficie241b: Patrón de distribución de vía central 1c:<Patrón de distribución de segunda>
superficie26: Capa superior
: Capa de distribución superior 251: Patrón de distribución superior
2: Vía ciega 253: Capa aislante superior
:<Capa de conexión de la superficie>271:<Electrodo de conexión de la superficie>superior superior
2:<Patrón de conexión de la superficie>
superior
: Unidad de cavidad
1: Espacio interior 281a: Primera superficie lateral de la cavidad 1b: Segunda superficie lateral de la cavidad 282: Capa de distribución de cavidad
3: Patrón de distribución de cavidad 283a: Patrón de superficie de pared lateral 2b: Patrón de conexión de cavidad central o electrodo de conexión de elemento de cavidad
3c: Vía rellena 284: Capa aislante de cavidad
5: Unidad de soporte 29: Capa inferior
1: Capa de distribución inferior 291a: Patrón de distribución inferior
1b: Capa aislante inferior 292: Capa de conexión de la superficie inferior 2a:<Electrodo de conexión de la superficie>
inferior292b: Patrón de conexión de la superficie inferior : Elemento de cavidad 42: Electrodo del elemento de cavidad : Capa aislante del elemento de cavidad 50: Parte de conexión
: Parte de elemento de conexión 52: Parte de conexión de la placa
: Capa de cubierta H: Unidad emisora de calor
Claims (10)
1. Un sustrato (20) de empaquetado que comprende:
una capa central (22) y una capa superior (26) dispuesta sobre la capa central (22),
en donde la capa central (22) comprende un sustrato (21) de vidrio y una vía central (23),
el sustrato (21) de vidrio tiene una primera superficie (213) y una segunda superficie (214) enfrentadas, el sustrato (21) de vidrio comprende una primera área (221) con un primer grosor (211) y una segunda área (222) próxima a la primera área (221) y con un segundo grosor (212) más fino que el primer grosor (211), la vía central (23) que penetra a través del sustrato (21) de vidrio en una dirección de grosor está dispuesta en un número plural,
la capa central (22) comprende una capa (24) de distribución central dispuesta sobre una superficie del sustrato (21) de vidrio o de la vía central (23),
al menos una parte de la capa (24) de distribución central conecta eléctricamente una capa eléctricamente conductora de la primera superficie (213) y una capa eléctricamente conductora de la segunda superficie (214), a través de la vía central (23), y
la capa superior (26) está dispuesta sobre la primera superficie (213) y comprende una capa eléctricamente conductora configurada para conectar eléctricamente la capa (24) de distribución central y una unidad (30) de elementos semiconductores externa;
en donde una unidad (28) de cavidad está dispuesta por encima o por debajo de la segunda área (222); la unidad (28) de cavidad comprende un espacio interior (281), y
una capa (282) de distribución de cavidad conectada eléctricamente a la capa (24) de distribución central y un elemento (40) de cavidad están dispuestos en el espacio interior (281);
en donde la vía central (23) comprende una vía central (232) de la segunda área en contacto con un electrodo del elemento (40) de cavidad,
en donde la vía central (232) de la segunda área penetra a través de la segunda área (222),
en donde la vía central (23) comprende una primera parte (233) de abertura en contacto con la primera superficie (213), una segunda parte (234) de abertura en contacto con la segunda superficie (214) y una parte (235) de diámetro interior mínimo que es un área con el diámetro interior más estrecho en toda la vía central que conecta la primera parte (233) de abertura y la segunda parte (234) de abertura,
en donde:
un diámetro de la primera parte de abertura (CV1), que es un diámetro de la primera parte (233) de abertura, y un diámetro de la segunda parte de abertura (CV2), que es un diámetro de la segunda parte (234) de abertura, difieren entre sí, y la parte (235) de diámetro interior mínimo está dispuesta en la primera parte (233) de abertura o en la segunda parte (234) de abertura, o bien
el diámetro de la primera parte de abertura (CV1) y el diámetro de la segunda parte de abertura (CV2) son sustancialmente iguales, y la parte (235) de diámetro interior mínimo está dispuesta entre la primera parte (233) de abertura y la segunda parte (234) de abertura,
en donde la vía central (23) está dispuesta en el sustrato (21) de vidrio en un paso de 0,12 a 1,2 mm.
2. El sustrato (20) de empaquetado de la reivindicación 1, que comprende, además:
una unidad (285) de soporte que sobresale del espacio interior (281), en al menos una superficie de la unidad (28) de cavidad.
3. El sustrato (20) de empaquetado de la reivindicación 2,
en donde la unidad (285) de soporte tiene una forma de arco que conecta un extremo y el otro extremo de una superficie lateral de la unidad (28) de cavidad,
en donde una superficie lateral de la unidad (28) de cavidad se denomina primera superficie lateral (281a) de la cavidad y la otra superficie lateral que es diferente de la primera superficie lateral de la cavidad se denomina segunda superficie lateral (281 b) de la cavidad, la unidad (285) de soporte está dispuesta en al menos una de la primera superficie lateral (281 a) de la cavidad y la segunda superficie lateral (281 b) de la cavidad, y en donde una unidad (285a) de soporte de la primera superficie lateral y una unidad (285b) de soporte de la segunda superficie lateral están dispuestas en la primera superficie lateral (281a) de la cavidad y la segunda superficie lateral (281b) de la cavidad próximas entre sí, respectivamente;
en donde en un lugar donde una primera línea tangente en un lugar donde la unidad (285a) de soporte de la primera superficie lateral con forma de arco está en contacto con el elemento (40) de cavidad y una segunda línea tangente en un lugar donde la unidad (285b) de soporte de la segunda superficie lateral con forma de arco está en contacto con el elemento (40) de cavidad se encuentran, un ángulo entre la primera línea tangente y la segunda línea tangente es de 45 a 135 grados.
4. El sustrato (20) de empaquetado de la reivindicación 2,
en donde la unidad (285) de soporte está conectada al menos parcialmente a una superficie en una dirección de grosor de la primera área (221), y otra parte de la unidad (285) de soporte sobresale hacia el espacio interior (281), fijando la posición del elemento (40) de cavidad que se va a insertar.
5. El sustrato (20) de empaquetado de la reivindicación 2,
en donde la unidad (285) de soporte comprende el mismo material que el sustrato (21) de vidrio.
6. El sustrato (20) de empaquetado de la reivindicación 2,
en donde una superficie lateral de la unidad (28) de cavidad es una primera superficie lateral (281a) de la cavidad, la otra superficie lateral diferente con la primera superficie lateral (281a) de la cavidad es una segunda superficie lateral (281b) de la cavidad, y
una unidad (285a, 285b) de soporte está dispuesta respectivamente en la primera superficie lateral (281a) de la cavidad y la segunda superficie lateral (281b) de la cavidad.
7. El sustrato (20) de empaquetado de la reivindicación 1 o 2,
en donde la capa (282) de distribución de cavidad comprende un patrón (283) de distribución de cavidad que es una capa eléctricamente conductora conectada eléctricamente al elemento (40) de cavidad al menos una parte del cual está dispuesto en el espacio interior (281), y conectado eléctricamente a la capa (24) de distribución central; y una capa aislante (284) de cavidad que es una capa aislante que rodea el patrón (283) de distribución de cavidad.
8. El sustrato (20) de empaquetado de la reivindicación 1 o 2, que comprende, además:
una unidad emisora de calor (H) dispuesta entre la capa central (22) y la unidad (28) de cavidad, en donde la unidad emisora de calor (H) está dispuesta en una superficie donde la primera área (221) del sustrato (21) de vidrio y el espacio interior (281) de la unidad (28) de cavidad están en contacto.
9. El sustrato (20) de empaquetado de la reivindicación 8,
en donde la unidad emisora de calor (H) está conectada, al menos parcialmente, a la capa (24) de distribución central.
10. Un dispositivo semiconductor que comprende:
una unidad (30) de elementos semiconductores donde están dispuestos uno o varios elementos semiconductores (32, 34, 36);
un sustrato (20) de empaquetado conectado eléctricamente al elemento semiconductor (32, 34, 36); y una placa base (10) conectada eléctricamente al sustrato (20) de empaquetado, que transmite señales eléctricas del elemento semiconductor (32, 34, 36) y externas, y conectándose entre sí,
en donde el sustrato (20) de empaquetado es el sustrato (20) de empaquetado de la reivindicación 1.
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962817003P | 2019-03-12 | 2019-03-12 | |
| US201962817027P | 2019-03-12 | 2019-03-12 | |
| US201962816984P | 2019-03-12 | 2019-03-12 | |
| US201962825216P | 2019-03-28 | 2019-03-28 | |
| US201962826144P | 2019-03-29 | 2019-03-29 | |
| US201962826122P | 2019-03-29 | 2019-03-29 | |
| PCT/KR2020/003476 WO2020185016A1 (ko) | 2019-03-12 | 2020-03-12 | 패키징 기판 및 이를 포함하는 반도체 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES3033139T3 true ES3033139T3 (en) | 2025-07-31 |
Family
ID=72427150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES20769733T Active ES3033139T3 (en) | 2019-03-12 | 2020-03-12 | Packaging substrate and semiconductor device comprising same |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US11652039B2 (es) |
| EP (1) | EP3916771B1 (es) |
| JP (2) | JP7228697B2 (es) |
| KR (2) | KR102396184B1 (es) |
| CN (2) | CN113366628B (es) |
| ES (1) | ES3033139T3 (es) |
| PL (1) | PL3916771T3 (es) |
| WO (1) | WO2020185016A1 (es) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102396184B1 (ko) * | 2019-03-12 | 2022-05-10 | 앱솔릭스 인코포레이티드 | 패키징 기판 및 이를 포함하는 반도체 장치 |
| WO2022000191A1 (zh) * | 2020-06-29 | 2022-01-06 | 庆鼎精密电子(淮安)有限公司 | 内埋式电路板及其制作方法 |
| CN112867243A (zh) * | 2021-01-06 | 2021-05-28 | 英韧科技(上海)有限公司 | 多层电路板 |
| KR102515303B1 (ko) * | 2021-04-30 | 2023-03-29 | 앱솔릭스 인코포레이티드 | 패키징 기판 및 이를 포함하는 반도체 장치 |
| US11854922B2 (en) * | 2021-06-21 | 2023-12-26 | Texas Instruments Incorporated | Semicondutor package substrate with die cavity and redistribution layer |
| KR20230035258A (ko) | 2021-08-30 | 2023-03-13 | 앱솔릭스 인코포레이티드 | 패키징용 기판, 반도체 패키지, 패키징용 기판의 제조방법 및 반도체 패키지의 제조방법 |
| US12604744B2 (en) | 2021-09-13 | 2026-04-14 | Intel Corporation | Integration of glass core into electronic substrates for fine pitch die tiling |
| US20230079607A1 (en) * | 2021-09-13 | 2023-03-16 | Intel Corporation | Fine bump pitch die to die tiling incorporating an inverted glass interposer |
| KR102613002B1 (ko) * | 2021-09-30 | 2023-12-13 | 한국전자기술연구원 | 반도체 패키지 및 그 제조방법 |
| US20230197697A1 (en) * | 2021-12-16 | 2023-06-22 | Intel Corporation | Microelectronic assemblies with glass substrates and thin film capacitors |
| US20230197646A1 (en) * | 2021-12-21 | 2023-06-22 | Intel Corporation | Low loss microstrip and stripline routing with blind trench vias for high speed signaling on a glass core |
| US12464759B2 (en) * | 2022-08-18 | 2025-11-04 | Macom Technology Solutions Holdings, Inc. | High electron mobility transistors having reduced drain current drift and methods of fabricating such devices |
| CN116130456A (zh) * | 2022-09-14 | 2023-05-16 | 珠海越亚半导体股份有限公司 | 一种芯片高密度互连封装结构及其制作方法 |
| KR102855264B1 (ko) * | 2022-11-22 | 2025-09-03 | 앱솔릭스 인코포레이티드 | 패키징 기판 및 이를 포함하는 반도체 패키지 |
| CN115732425A (zh) * | 2022-11-30 | 2023-03-03 | 北京京东方光电科技有限公司 | 埋入式封装基板及其制备方法、埋入式封装器件 |
| KR102947530B1 (ko) * | 2023-05-15 | 2026-04-01 | 앱솔릭스 인코포레이티드 | 소자 내장 기판 및 이의 제조방법 |
| US12588291B2 (en) | 2023-06-13 | 2026-03-24 | Intel Corporation | Substrates including micro-structured thin film capacitors |
| JP2025024456A (ja) * | 2023-08-07 | 2025-02-20 | ソニーセミコンダクタソリューションズ株式会社 | 発光素子および測距装置 |
| US20250079243A1 (en) * | 2023-08-30 | 2025-03-06 | Absolics Inc. | Packaging substrate and method of manufacturing the same |
| US20250079244A1 (en) | 2023-08-30 | 2025-03-06 | Absolics Inc. | Method of manufacturing packaging substrate and packaging substrate manufactured thereby |
| JP2025059046A (ja) * | 2023-09-27 | 2025-04-09 | アブソリックス インコーポレイテッド | パッケージング基板の製造方法及びこれを用いたパッケージング基板 |
| US20250112098A1 (en) * | 2023-09-28 | 2025-04-03 | Absolics Inc. | Packaging substrate, method of manufacturing an element package and method of manufacturing packaging substrate |
| KR20250063190A (ko) * | 2023-10-31 | 2025-05-08 | 앱솔릭스 인코포레이티드 | 패키징 기판 및 패키징 기판의 제조 방법 |
| EP4560693A1 (en) * | 2023-11-23 | 2025-05-28 | Absolics Inc. | Packaging substrate and manufacturing method of packaging substrate |
| JP2025088734A (ja) * | 2023-11-30 | 2025-06-11 | アブソリックス インコーポレイテッド | パッケージング基板及びパッケージング基板の製造方法 |
| CN120640514A (zh) * | 2024-03-11 | 2025-09-12 | 奥特斯奥地利科技与系统技术有限公司 | 部件承载件和制造部件承载件的方法 |
| TWI886921B (zh) * | 2024-04-24 | 2025-06-11 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| WO2026033945A1 (ja) * | 2024-08-09 | 2026-02-12 | 株式会社村田製作所 | 発熱素子内蔵基板 |
| KR20260038810A (ko) * | 2024-09-12 | 2026-03-19 | 앱솔릭스 인코포레이티드 | 패키징 기판 및 이를 포함하는 반도체 패키지 |
Family Cites Families (171)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4835598A (en) | 1985-06-13 | 1989-05-30 | Matsushita Electric Works, Ltd. | Wiring board |
| US5081563A (en) | 1990-04-27 | 1992-01-14 | International Business Machines Corporation | Multi-layer package incorporating a recessed cavity for a semiconductor chip |
| US5304743A (en) | 1992-05-12 | 1994-04-19 | Lsi Logic Corporation | Multilayer IC semiconductor package |
| JP3173250B2 (ja) * | 1993-10-25 | 2001-06-04 | ソニー株式会社 | 樹脂封止型半導体装置の製造方法 |
| KR0184043B1 (ko) | 1995-08-01 | 1999-05-01 | 구자홍 | 브이오디용 멀티인터페이스 시스템 |
| KR0150124B1 (ko) | 1995-12-13 | 1998-10-15 | 김광호 | 액정표시장치 글래스 적재용 카세트 및 지그 |
| JP3152209B2 (ja) * | 1998-07-07 | 2001-04-03 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| WO2000016443A1 (en) | 1998-09-10 | 2000-03-23 | Viasystems Group, Inc. | Non-circular micro-via |
| JP2000142876A (ja) | 1999-01-01 | 2000-05-23 | Sharp Corp | 基板収納カセット |
| JP3878663B2 (ja) * | 1999-06-18 | 2007-02-07 | 日本特殊陶業株式会社 | 配線基板の製造方法及び配線基板 |
| JP4605184B2 (ja) | 1999-08-25 | 2011-01-05 | 日立化成工業株式会社 | 配線接続材料及びそれを用いた配線板製造方法 |
| JP3973340B2 (ja) | 1999-10-05 | 2007-09-12 | Necエレクトロニクス株式会社 | 半導体装置、配線基板、及び、それらの製造方法 |
| KR100361464B1 (ko) | 2000-05-24 | 2002-11-18 | 엘지.필립스 엘시디 주식회사 | 기판 수납용 카세트 |
| KR20020008574A (ko) | 2000-07-24 | 2002-01-31 | 김영민 | 멀티 포크형 엔드 이펙터 및 유리기판의 반송방법 |
| KR100720090B1 (ko) | 2000-08-29 | 2007-05-18 | 삼성전자주식회사 | 액정 표시 장치용 글래스 적재 카세트 |
| EP1220309A1 (en) * | 2000-12-28 | 2002-07-03 | STMicroelectronics S.r.l. | Manufacturing method of an electronic device package |
| JP4092890B2 (ja) | 2001-05-31 | 2008-05-28 | 株式会社日立製作所 | マルチチップモジュール |
| JP4012375B2 (ja) | 2001-05-31 | 2007-11-21 | 株式会社ルネサステクノロジ | 配線基板およびその製造方法 |
| KR200266536Y1 (ko) | 2001-07-12 | 2002-02-28 | (주)상아프론테크 | 액정표시장치 글래스 적재용 카세트의 사이드 프레임 |
| JP3998984B2 (ja) | 2002-01-18 | 2007-10-31 | 富士通株式会社 | 回路基板及びその製造方法 |
| KR100447323B1 (ko) | 2002-03-22 | 2004-09-07 | 주식회사 하이닉스반도체 | 반도체 소자의 물리기상 증착 방법 |
| US20040107569A1 (en) | 2002-12-05 | 2004-06-10 | John Guzek | Metal core substrate packaging |
| EP1435651B1 (en) | 2003-01-02 | 2012-11-07 | E.I. Du Pont De Nemours And Company | Process for the constrained sintering of asymetrically configured dielectric layers |
| JP2004311919A (ja) | 2003-02-21 | 2004-11-04 | Shinko Electric Ind Co Ltd | スルーホールフィル方法 |
| JP4265281B2 (ja) | 2003-05-22 | 2009-05-20 | 日立化成工業株式会社 | 多層回路基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 |
| EP1667225A4 (en) | 2003-09-24 | 2009-04-01 | Ibiden Co Ltd | INTERMEDIATE MEMBER AND MULTILAYER CONDUCTOR PLATE |
| KR20050044989A (ko) | 2003-11-08 | 2005-05-16 | 내일시스템주식회사 | 액정 패널용 유리기판 운반용 트레이 |
| JP3951055B2 (ja) | 2004-02-18 | 2007-08-01 | セイコーエプソン株式会社 | 有機エレクトロルミネッセンス装置及び電子機器 |
| US7214475B2 (en) | 2004-03-29 | 2007-05-08 | Christoph Georg Erben | Compound for optical materials and methods of fabrication |
| US7416789B2 (en) | 2004-11-01 | 2008-08-26 | H.C. Starck Inc. | Refractory metal substrate with improved thermal conductivity |
| US20060182556A1 (en) | 2005-01-10 | 2006-08-17 | Au Optronics Corporation | Substrate transportation device (wire) |
| US7299111B2 (en) | 2005-02-04 | 2007-11-20 | Johnson Controls Technology Company | Method of clearing an HVAC control fault code memory |
| JP2006293257A (ja) | 2005-04-08 | 2006-10-26 | Samsung Electronics Co Ltd | 表示パネル用ガラスを積載するためのガラスカセット |
| WO2006129354A1 (ja) | 2005-06-01 | 2006-12-07 | Matsushita Electric Industrial Co., Ltd. | 回路基板とその製造方法及びこれを用いた電子部品 |
| JP4804083B2 (ja) | 2005-09-15 | 2011-10-26 | 旭化成イーマテリアルズ株式会社 | 導電性金属ペースト |
| KR100687557B1 (ko) | 2005-12-07 | 2007-02-27 | 삼성전기주식회사 | 뒤틀림이 개선된 기판 및 기판형성방법 |
| KR100747023B1 (ko) | 2006-01-19 | 2007-08-07 | 삼성전기주식회사 | 다층 인쇄회로기판 및 그 제작방법 |
| TWI433626B (zh) | 2006-03-17 | 2014-04-01 | Ngk Spark Plug Co | 配線基板之製造方法及印刷用遮罩 |
| JP2007281251A (ja) | 2006-04-07 | 2007-10-25 | E I Du Pont De Nemours & Co | サポートバーおよび基板カセット |
| JP2007281252A (ja) | 2006-04-07 | 2007-10-25 | E I Du Pont De Nemours & Co | 基板カセット |
| KR100794961B1 (ko) | 2006-07-04 | 2008-01-16 | 주식회사제4기한국 | 인쇄회로기판 제조용 psap 방법 |
| US20080017407A1 (en) | 2006-07-24 | 2008-01-24 | Ibiden Co., Ltd. | Interposer and electronic device using the same |
| WO2008105496A1 (ja) | 2007-03-01 | 2008-09-04 | Nec Corporation | キャパシタ搭載インターポーザ及びその製造方法 |
| US20080217761A1 (en) | 2007-03-08 | 2008-09-11 | Advanced Chip Engineering Technology Inc. | Structure of semiconductor device package and method of the same |
| KR100859206B1 (ko) | 2007-03-15 | 2008-09-18 | 주식회사제4기한국 | 플라즈마를 이용한 lvh 제조방법 |
| JP4840245B2 (ja) | 2007-04-27 | 2011-12-21 | 株式会社日立製作所 | マルチチップモジュール |
| JP5496445B2 (ja) * | 2007-06-08 | 2014-05-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2008311508A (ja) * | 2007-06-15 | 2008-12-25 | Shinko Electric Ind Co Ltd | 電子部品パッケージおよびその製造方法 |
| JP2009295862A (ja) | 2008-06-06 | 2009-12-17 | Mitsubishi Electric Corp | 高周波樹脂パッケージ |
| WO2010010911A1 (ja) | 2008-07-23 | 2010-01-28 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2010080679A (ja) | 2008-09-26 | 2010-04-08 | Kyocera Corp | 半導体装置の製造方法 |
| KR101655331B1 (ko) | 2008-10-15 | 2016-09-07 | 사일렉스 마이크로시스템스 에이비 | 비아 상호접속을 제조하는 방법 |
| KR100993220B1 (ko) | 2008-10-22 | 2010-11-10 | 주식회사 디이엔티 | 노광장비용 카세트의 위치 정렬장치 |
| KR101058685B1 (ko) | 2009-02-26 | 2011-08-22 | 삼성전기주식회사 | 패키지 기판 및 이의 제조 방법 |
| CN102460685B (zh) | 2009-06-22 | 2014-08-06 | 三菱电机株式会社 | 半导体封装件以及该半导体封装件的安装构造 |
| US8774580B2 (en) * | 2009-12-02 | 2014-07-08 | Alcatel Lucent | Turning mirror for photonic integrated circuits |
| CN102097330B (zh) | 2009-12-11 | 2013-01-02 | 日月光半导体(上海)股份有限公司 | 封装基板的导通结构及其制造方法 |
| US9420707B2 (en) | 2009-12-17 | 2016-08-16 | Intel Corporation | Substrate for integrated circuit devices including multi-layer glass core and methods of making the same |
| KR101825149B1 (ko) | 2010-03-03 | 2018-02-02 | 조지아 테크 리서치 코포레이션 | 무기 인터포저상의 패키지-관통-비아(tpv) 구조 및 그의 제조방법 |
| KR101179386B1 (ko) | 2010-04-08 | 2012-09-03 | 성균관대학교산학협력단 | 패키지 기판의 제조방법 |
| JP2011228495A (ja) | 2010-04-20 | 2011-11-10 | Asahi Glass Co Ltd | 半導体デバイス貫通電極形成用のガラス基板の製造方法および半導体デバイス貫通電極形成用のガラス基板 |
| JPWO2011132600A1 (ja) | 2010-04-20 | 2013-07-18 | 旭硝子株式会社 | 半導体デバイス貫通電極用のガラス基板 |
| US8846451B2 (en) | 2010-07-30 | 2014-09-30 | Applied Materials, Inc. | Methods for depositing metal in high aspect ratio features |
| US8584354B2 (en) | 2010-08-26 | 2013-11-19 | Corning Incorporated | Method for making glass interposer panels |
| WO2012061304A1 (en) | 2010-11-02 | 2012-05-10 | Georgia Tech Research Corporation | Ultra-thin interposer assemblies with through vias |
| CN102122691B (zh) | 2011-01-18 | 2015-06-10 | 王楚雯 | Led外延片、led结构及led结构的形成方法 |
| KR20120051992A (ko) | 2010-11-15 | 2012-05-23 | 삼성전기주식회사 | 방열 기판 및 그 제조 방법, 그리고 상기 방열 기판을 구비하는 패키지 구조체 |
| JP5855905B2 (ja) | 2010-12-16 | 2016-02-09 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
| JP2013038374A (ja) | 2011-01-20 | 2013-02-21 | Ibiden Co Ltd | 配線板及びその製造方法 |
| CN103443916B (zh) * | 2011-03-09 | 2016-03-02 | 日立化成株式会社 | 半导体元件搭载用封装基板的制造方法、半导体元件搭载用封装基板以及半导体封装 |
| US9420708B2 (en) | 2011-03-29 | 2016-08-16 | Ibiden Co., Ltd. | Method for manufacturing multilayer printed wiring board |
| KR101160120B1 (ko) | 2011-04-01 | 2012-06-26 | 한밭대학교 산학협력단 | 유리기판의 금속 배선 방법 및 이를 이용한 유리기판 |
| US20130050227A1 (en) | 2011-08-30 | 2013-02-28 | Qualcomm Mems Technologies, Inc. | Glass as a substrate material and a final package for mems and ic devices |
| JP5820673B2 (ja) | 2011-09-15 | 2015-11-24 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| TWI437672B (zh) | 2011-12-16 | 2014-05-11 | 印能科技股份有限公司 | 利用氣體充壓以抑制載板翹曲的載板固定方法 |
| US9117730B2 (en) | 2011-12-29 | 2015-08-25 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
| US20130293482A1 (en) | 2012-05-04 | 2013-11-07 | Qualcomm Mems Technologies, Inc. | Transparent through-glass via |
| US8816218B2 (en) | 2012-05-29 | 2014-08-26 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structures with vias having different dimensions |
| JP6083152B2 (ja) * | 2012-08-24 | 2017-02-22 | ソニー株式会社 | 配線基板及び配線基板の製造方法 |
| JP6007044B2 (ja) | 2012-09-27 | 2016-10-12 | 新光電気工業株式会社 | 配線基板 |
| JP6114527B2 (ja) | 2012-10-05 | 2017-04-12 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| US9113574B2 (en) * | 2012-10-25 | 2015-08-18 | Ibiden Co., Ltd. | Wiring board with built-in electronic component and method for manufacturing the same |
| JP2015038912A (ja) * | 2012-10-25 | 2015-02-26 | イビデン株式会社 | 電子部品内蔵配線板およびその製造方法 |
| JP2014127701A (ja) | 2012-12-27 | 2014-07-07 | Ibiden Co Ltd | 配線板及びその製造方法 |
| JP2014139963A (ja) | 2013-01-21 | 2014-07-31 | Ngk Spark Plug Co Ltd | ガラス基板の製造方法 |
| US20140247269A1 (en) * | 2013-03-04 | 2014-09-04 | Qualcomm Mems Technologies, Inc. | High density, low loss 3-d through-glass inductor with magnetic core |
| DE112013006831T5 (de) | 2013-03-15 | 2015-12-10 | Schott Glass Technologies (Suzhou) Co., Ltd. | Chemisch vorgespanntes flexibles ultradünnes Glas |
| US20140326686A1 (en) | 2013-05-06 | 2014-11-06 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Substrate cartridge |
| KR101468680B1 (ko) | 2013-05-09 | 2014-12-04 | (주)옵토레인 | 인터포저 기판의 관통전극 형성 방법 및 인터포저 기판을 포함하는 반도체 패키지 |
| JP2014236029A (ja) | 2013-05-31 | 2014-12-15 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
| JP5993812B2 (ja) | 2013-07-10 | 2016-09-14 | 富士フイルム株式会社 | 導電膜の製造方法 |
| KR20150014167A (ko) | 2013-07-29 | 2015-02-06 | 삼성전기주식회사 | 유리 코어가 구비된 인쇄회로기판 |
| KR101531097B1 (ko) | 2013-08-22 | 2015-06-23 | 삼성전기주식회사 | 인터포저 기판 및 이의 제조방법 |
| US9296646B2 (en) | 2013-08-29 | 2016-03-29 | Corning Incorporated | Methods for forming vias in glass substrates |
| US9263370B2 (en) | 2013-09-27 | 2016-02-16 | Qualcomm Mems Technologies, Inc. | Semiconductor device with via bar |
| JP2015080800A (ja) | 2013-10-23 | 2015-04-27 | 旭硝子株式会社 | レーザ光を用いてガラス基板に貫通孔を形成する方法 |
| JP6201663B2 (ja) | 2013-11-13 | 2017-09-27 | 大日本印刷株式会社 | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 |
| US10293436B2 (en) | 2013-12-17 | 2019-05-21 | Corning Incorporated | Method for rapid laser drilling of holes in glass and products made therefrom |
| KR20160114710A (ko) | 2014-01-31 | 2016-10-05 | 코닝 인코포레이티드 | 반도체칩을 상호연결하기 위한 인터포저를 제공하기 위한 방법 및 장치 |
| JP6273873B2 (ja) | 2014-02-04 | 2018-02-07 | 大日本印刷株式会社 | ガラスインターポーザー基板の製造方法 |
| US9768090B2 (en) * | 2014-02-14 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
| US9935090B2 (en) * | 2014-02-14 | 2018-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
| US10026671B2 (en) * | 2014-02-14 | 2018-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
| KR102155740B1 (ko) | 2014-02-21 | 2020-09-14 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
| US10211169B2 (en) | 2014-05-27 | 2019-02-19 | University Of Florida Research Foundation, Inc. | Glass interposer integrated high quality electronic components and systems |
| JP6466252B2 (ja) | 2014-06-19 | 2019-02-06 | 株式会社ジェイデバイス | 半導体パッケージ及びその製造方法 |
| JP2016009844A (ja) | 2014-06-26 | 2016-01-18 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6387712B2 (ja) | 2014-07-07 | 2018-09-12 | イビデン株式会社 | プリント配線板 |
| CN110349691B (zh) | 2014-08-29 | 2021-09-24 | 三井金属矿业株式会社 | 导电体的连接结构及其制造方法、导电性组合物以及电子部件模块 |
| WO2016052221A1 (ja) | 2014-09-30 | 2016-04-07 | 株式会社村田製作所 | 半導体パッケージおよびその実装構造 |
| US20160111380A1 (en) | 2014-10-21 | 2016-04-21 | Georgia Tech Research Corporation | New structure of microelectronic packages with edge protection by coating |
| WO2016073549A1 (en) | 2014-11-05 | 2016-05-12 | Corning Incorporated | Glass articles with non-planar features and alkali-free glass elements |
| JP6539992B2 (ja) | 2014-11-14 | 2019-07-10 | 凸版印刷株式会社 | 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法 |
| JP2016111221A (ja) | 2014-12-08 | 2016-06-20 | 日本特殊陶業株式会社 | 配線基板の製造方法及び配線基板 |
| KR102380304B1 (ko) * | 2015-01-23 | 2022-03-30 | 삼성전기주식회사 | 전자부품 내장 기판 및 그 제조방법 |
| KR101696705B1 (ko) * | 2015-01-30 | 2017-01-17 | 주식회사 심텍 | 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지 |
| US9778226B2 (en) | 2015-02-19 | 2017-10-03 | Saudi Arabian Oil Company | Slug flow monitoring and gas measurement |
| US9585257B2 (en) | 2015-03-25 | 2017-02-28 | Globalfoundries Inc. | Method of forming a glass interposer with thermal vias |
| CN104714317B (zh) | 2015-04-07 | 2017-06-23 | 合肥鑫晟光电科技有限公司 | 一种卡匣及基板转移装置 |
| KR102172630B1 (ko) | 2015-04-16 | 2020-11-04 | 삼성전기주식회사 | 반도체 소자 패키지 및 그 제조방법 |
| JP6596906B2 (ja) | 2015-04-30 | 2019-10-30 | 大日本印刷株式会社 | 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置 |
| TWI544580B (zh) | 2015-05-01 | 2016-08-01 | 頎邦科技股份有限公司 | 具中空腔室之半導體封裝製程 |
| KR20160132751A (ko) | 2015-05-11 | 2016-11-21 | 삼성전기주식회사 | 전자부품 패키지 및 그 제조방법 |
| US9984979B2 (en) | 2015-05-11 | 2018-05-29 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package and method of manufacturing the same |
| KR102425753B1 (ko) | 2015-06-01 | 2022-07-28 | 삼성전기주식회사 | 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지 |
| JP6657609B2 (ja) | 2015-06-12 | 2020-03-04 | 凸版印刷株式会社 | 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法 |
| CN105035717B (zh) | 2015-06-23 | 2019-09-06 | 合肥鑫晟光电科技有限公司 | 装卸卡匣的系统和装卸卡匣的方法 |
| KR20180033193A (ko) | 2015-07-24 | 2018-04-02 | 아사히 가라스 가부시키가이샤 | 유리 기판, 적층 기판, 적층 기판의 제조 방법, 적층체, 곤포체, 및 유리 기판의 제조 방법 |
| JP2017050315A (ja) * | 2015-08-31 | 2017-03-09 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
| EP3758048B1 (en) | 2015-10-02 | 2022-11-09 | Mitsui Mining & Smelting Co., Ltd. | A bonding junction structure |
| US20170103249A1 (en) | 2015-10-09 | 2017-04-13 | Corning Incorporated | Glass-based substrate with vias and process of forming the same |
| JP6690929B2 (ja) | 2015-12-16 | 2020-04-28 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
| JP6720534B2 (ja) | 2016-01-07 | 2020-07-08 | 日立化成株式会社 | 組立品の製造方法、加圧接合容器及び加圧接合装置 |
| KR102450599B1 (ko) | 2016-01-12 | 2022-10-07 | 삼성전기주식회사 | 패키지기판 |
| US10330874B2 (en) | 2016-02-02 | 2019-06-25 | Georgia Tech Research Corporation | Mixed-signal substrate with integrated through-substrate vias |
| JP6927203B2 (ja) | 2016-04-28 | 2021-08-25 | Agc株式会社 | ガラス積層体およびその製造方法 |
| JP7258555B2 (ja) | 2016-04-29 | 2023-04-17 | ショット グラス テクノロジーズ (スゾウ) カンパニー リミテッド | 高強度の超薄ガラスおよびその製造方法 |
| TWI559410B (zh) | 2016-05-09 | 2016-11-21 | 印鋐科技有限公司 | 以壓差法抑制材料翹曲的方法 |
| KR102377183B1 (ko) | 2016-05-24 | 2022-03-21 | 이매진 코퍼레이션 | 고정밀 섀도 마스크 증착 시스템 및 그 방법 |
| JP6747063B2 (ja) * | 2016-06-01 | 2020-08-26 | 凸版印刷株式会社 | ガラス回路基板 |
| KR101738003B1 (ko) | 2016-08-18 | 2017-05-22 | (주)상아프론테크 | 기판 적재 카세트의 서포트 바를 지지하기 위한 인서트 구조체 및 이를 구비한 카세트 |
| US10366904B2 (en) | 2016-09-08 | 2019-07-30 | Corning Incorporated | Articles having holes with morphology attributes and methods for fabricating the same |
| KR101952864B1 (ko) * | 2016-09-30 | 2019-02-27 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| CN206541281U (zh) | 2016-10-12 | 2017-10-03 | 肖特玻璃科技(苏州)有限公司 | 一种电子器件结构及其使用的超薄玻璃板 |
| CN106449574B (zh) | 2016-12-05 | 2019-04-30 | 中国科学院微电子研究所 | 同轴式差分对硅通孔结构 |
| JP6984277B2 (ja) | 2016-12-27 | 2021-12-17 | 大日本印刷株式会社 | 有孔基板、有孔基板を備える実装基板及び有孔基板の製造方法 |
| JP6810617B2 (ja) | 2017-01-16 | 2021-01-06 | 富士通インターコネクトテクノロジーズ株式会社 | 回路基板、回路基板の製造方法及び電子装置 |
| JP7021854B2 (ja) | 2017-01-24 | 2022-02-17 | ゼネラル・エレクトリック・カンパニイ | 電力用電子回路パッケージおよびその製造方法 |
| DE102018100299A1 (de) | 2017-01-27 | 2018-08-02 | Schott Ag | Strukturiertes plattenförmiges Glaselement und Verfahren zu dessen Herstellung |
| US20180240778A1 (en) | 2017-02-22 | 2018-08-23 | Intel Corporation | Embedded multi-die interconnect bridge with improved power delivery |
| JP2018148086A (ja) | 2017-03-07 | 2018-09-20 | 大日本印刷株式会社 | 貫通電極基板の製造方法及び貫通電極基板 |
| JP2018163901A (ja) | 2017-03-24 | 2018-10-18 | イビデン株式会社 | プリント配線板 |
| JP7022365B2 (ja) | 2017-03-24 | 2022-02-18 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
| JP2018174189A (ja) | 2017-03-31 | 2018-11-08 | 大日本印刷株式会社 | 貫通電極基板およびその製造方法 |
| KR20180116733A (ko) | 2017-04-14 | 2018-10-25 | 한국전자통신연구원 | 반도체 패키지 |
| US10580725B2 (en) | 2017-05-25 | 2020-03-03 | Corning Incorporated | Articles having vias with geometry attributes and methods for fabricating the same |
| US11078112B2 (en) | 2017-05-25 | 2021-08-03 | Corning Incorporated | Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same |
| JP2018199605A (ja) | 2017-05-29 | 2018-12-20 | Agc株式会社 | ガラス基板の製造方法およびガラス基板 |
| JP6928896B2 (ja) | 2017-07-05 | 2021-09-01 | 大日本印刷株式会社 | 実装基板及び実装基板の製造方法 |
| JP6871095B2 (ja) | 2017-07-14 | 2021-05-12 | 株式会社ディスコ | ガラスインターポーザの製造方法 |
| CN109411432B (zh) | 2017-08-18 | 2020-09-18 | 财团法人工业技术研究院 | 半导体封装重布线层结构 |
| KR102028715B1 (ko) | 2017-12-19 | 2019-10-07 | 삼성전자주식회사 | 반도체 패키지 |
| KR101903485B1 (ko) | 2018-03-27 | 2018-10-02 | (주)상아프론테크 | 기판 적재용 카세트 |
| CN108878343B (zh) | 2018-06-29 | 2022-05-03 | 信利半导体有限公司 | 一种柔性显示装置的制造方法 |
| KR101944718B1 (ko) | 2018-07-05 | 2019-02-01 | (주)상아프론테크 | 인서트 구조체 및 이를 구비한 기판 적재용 카세트 |
| JP6669201B2 (ja) | 2018-07-06 | 2020-03-18 | 大日本印刷株式会社 | 貫通電極基板 |
| KR102163059B1 (ko) * | 2018-09-07 | 2020-10-08 | 삼성전기주식회사 | 연결구조체 내장기판 |
| KR102499038B1 (ko) * | 2018-12-06 | 2023-02-13 | 삼성전자주식회사 | 안테나 모듈 |
| KR102396184B1 (ko) * | 2019-03-12 | 2022-05-10 | 앱솔릭스 인코포레이티드 | 패키징 기판 및 이를 포함하는 반도체 장치 |
| KR20230033077A (ko) | 2021-08-26 | 2023-03-08 | 삼성디스플레이 주식회사 | 글래스 수납용 카세트, 글래스를 카세트에 적재하는 방법 및 커버 윈도우의 제조 방법 |
| US20240213170A1 (en) * | 2022-12-21 | 2024-06-27 | Intel Corporation | Glass substrate device with embedded components |
-
2020
- 2020-03-12 KR KR1020217015659A patent/KR102396184B1/ko active Active
- 2020-03-12 ES ES20769733T patent/ES3033139T3/es active Active
- 2020-03-12 US US17/433,349 patent/US11652039B2/en active Active
- 2020-03-12 KR KR1020227014092A patent/KR102653023B1/ko active Active
- 2020-03-12 WO PCT/KR2020/003476 patent/WO2020185016A1/ko not_active Ceased
- 2020-03-12 PL PL20769733.5T patent/PL3916771T3/pl unknown
- 2020-03-12 EP EP20769733.5A patent/EP3916771B1/en active Active
- 2020-03-12 CN CN202080011282.9A patent/CN113366628B/zh active Active
- 2020-03-12 JP JP2021536269A patent/JP7228697B2/ja active Active
- 2020-03-12 CN CN202211095786.0A patent/CN115440697B/zh active Active
-
2022
- 2022-12-27 JP JP2022210549A patent/JP7547452B2/ja active Active
-
2023
- 2023-03-01 US US18/176,975 patent/US12456672B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20230207442A1 (en) | 2023-06-29 |
| US11652039B2 (en) | 2023-05-16 |
| KR20220060557A (ko) | 2022-05-11 |
| US20220051972A1 (en) | 2022-02-17 |
| CN113366628A (zh) | 2021-09-07 |
| EP3916771A1 (en) | 2021-12-01 |
| CN115440697A (zh) | 2022-12-06 |
| EP3916771A4 (en) | 2023-01-11 |
| KR102396184B1 (ko) | 2022-05-10 |
| JP7228697B2 (ja) | 2023-02-24 |
| CN115440697B (zh) | 2025-08-15 |
| KR102653023B1 (ko) | 2024-03-28 |
| WO2020185016A1 (ko) | 2020-09-17 |
| CN113366628B (zh) | 2022-09-30 |
| JP7547452B2 (ja) | 2024-09-09 |
| US12456672B2 (en) | 2025-10-28 |
| JP2023052130A (ja) | 2023-04-11 |
| EP3916771B1 (en) | 2025-06-11 |
| PL3916771T3 (pl) | 2025-09-01 |
| JP2022517061A (ja) | 2022-03-04 |
| KR20210068579A (ko) | 2021-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12456672B2 (en) | Packaging substrate having element group in cavity unit and semiconductor device comprising the same | |
| ES3041275T3 (en) | Packaging glass substrate for semiconductor, packaging substrate for semiconductor, and semiconductor device | |
| US12456653B2 (en) | Packaging substrate and semiconductor device comprising the same | |
| US9307632B2 (en) | Multilayered substrate and method of manufacturing the same | |
| TWI495416B (zh) | 多層基板 | |
| JP2016051834A (ja) | プリント配線基板およびその製造方法 | |
| KR20210071075A (ko) | 패키징 기판 및 이의 제조방법 | |
| ES2991528T3 (es) | Sustrato de embalaje y dispositivo semiconductor que comprende el mismo | |
| US11270919B2 (en) | Customized module lid | |
| KR102652986B1 (ko) | 패키징 기판 및 이를 포함하는 반도체 장치 | |
| JP2021071472A (ja) | プローブカード装置 | |
| TWI508240B (zh) | Laminated wiring board | |
| Chen et al. | Low cost glass interposer development | |
| ES2348803T3 (es) | Conjunto de mã“dulos de semiconductores de potencia y dispositivo para la colocaciã“n y procedimiento de tratamiento de la superficie de dichos mã“dulos de semiconductores de potencia. | |
| US12506040B2 (en) | Packaging substrate, semiconductor package, packaging substrate preparation method, and semiconductor package preparation method | |
| ES3038715T3 (en) | Packaging substrate and semiconductor package including the same | |
| JP2025100953A (ja) | パッケージング基板に含まれる基板、及び基板の製造方法 | |
| US11330706B2 (en) | Component carrier with embedded large die |