FR2491679A1 - Methode d'isolation d'un dispositif a semi-conducteurs et dispositif ou circuit integre obtenu - Google Patents

Methode d'isolation d'un dispositif a semi-conducteurs et dispositif ou circuit integre obtenu Download PDF

Info

Publication number
FR2491679A1
FR2491679A1 FR8118851A FR8118851A FR2491679A1 FR 2491679 A1 FR2491679 A1 FR 2491679A1 FR 8118851 A FR8118851 A FR 8118851A FR 8118851 A FR8118851 A FR 8118851A FR 2491679 A1 FR2491679 A1 FR 2491679A1
Authority
FR
France
Prior art keywords
substrate
type
oxygen
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8118851A
Other languages
English (en)
Other versions
FR2491679B1 (fr
Inventor
Peter Denis Scovell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
ITT Inc
Original Assignee
Deutsche ITT Industries GmbH
ITT Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH, ITT Industries Inc filed Critical Deutsche ITT Industries GmbH
Publication of FR2491679A1 publication Critical patent/FR2491679A1/fr
Application granted granted Critical
Publication of FR2491679B1 publication Critical patent/FR2491679B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1908—Preparing SOI wafers using silicon implanted buried insulating layers, e.g. oxide layers [SIMOX]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/023—Deep level dopants
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/919—Compensation doping

Landscapes

  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

METHODE D'ISOLATION D'UN DISPOSITIF A SEMI-CONDUCTEURS FORME DANS UN SUBSTRAT EN SILICIUM DE TYPE P. ELLE CONSISTE A IMPLANTER DES IONS OXYGENE DANS LE SUBSTRAT 12 SOUS LES REGIONS ACTIVES 11 A DIFFUSER ULTERIEUREMENT, A UNE CONCENTRATION VOISINE DE CELLE DU DOPANT DE TYPE P, PAR EXEMPLE 10CM ET A UNE PROFONDEUR D'1MM. LE SUBSTRAT EST ENSUITE CHAUFFE A UNE TEMPERATURE DE 430 - 470C POUR ENTRAINER LA GENERATION DE DONNEURS PAR DES COMPLEXES SILICIUM-OXYGENE ET LA FORMATION D'UNE COUCHE INTRINSEQUE DE GRANDE RESISTIVITE 13. PAR AUGMENTATION DU TEMPS DE CUISSON ON PEUT AUSSI OBTENIR UNE COUCHE 13 DE TYPE N, A UNE TEMPERATURE MOINS ELEVEE QUE CELLE QUI EST NECESSAIRE POUR FAIRE CROITRE UNE COUCHE EPITAXIALE DE MEME TYPE. APPLICATION A LA FABRICATION DES CIRCUITS INTEGRES BIPOLAIRES OU MOS.

Description

249 1679
La présente invention concerne les techniques de traitement des semiconducteurs et, plus particulièrement, des techniques pour le dopage
à ''oxygène du silicium.
L'un des problèmes qui se pose pour toute technique de fabrica-
tion de circuits intégrés est l'isolation de certains ou de tous les différents dispositifs à semi-conducteurs par rapport au substrat. Les techniques actuelles d'isolation des dispositifs par rapport au substrat comprennent les procédés de diffusion, dans lesquels l'isolement est assuré par des jonctions diffusées qui sont polarisées en sens inverse et constituent souvent une partie des dispositifs, ainsi que l'isolation par diélectrique qui consiste à isoler les dispositifs au moyen d'une couche d'isolant. Bien que de telles techniques fournissent un isolement efficace, elles prennent du temps et entraînent une augmentation du coût
de traitement du dispositif.
On a récemment exploité une technique d'isolation qui emploie
un procédé d'implantation d'ions dans lequel une couche de substrat semi-
conducteur est fortement dopée par des ions oxygène. On la chauffe alors à une température élevée pour former une couche isolante de silice. Ce procédé implique une implantation de longue durée et, à cause du degré élevé d'endommagement du cristal, un long temps de recuisson à une
température relativement élevée.
L'objet de l'invention est de minimiser sinon de surmonter
ces inconvénients.
Selon l'un des aspects de l'invention, il est fourni une méthode d'isolation d'un dispositif à semi-conducteurs formé dans un substrat en silicium de type p, consistant à implanter dans le substrat en dessous du dispositif une couche d'ions oxygène à une concentration correspondant au niveau de dopage du substrat, et à chauffer le substrat à une température suffisante pour activer les ions oxygène et compenser l'impureté de type p dans la couche de telle sorte qu'il se forme en
dessous du dispositif une couche de matériau intrinsèque ou de type n.
Selon un autre aspect de l'invention, il est fourni une structure à semiconducteurs comportant un substrat en silicium de type p, un ou plusieurs dispositifs à semi-conducteurs formés dans une surface du substrat, et une couche isolante d'oxygène contenant du silicium
intrinsèque ou de type n disposé en dessous du ou des dispositifs.
Le silicium riche en oxygène présente une forte activation de donneurs quand il est chauffé, par exemple à une température comprise entre 430 et 4701C. La nature de cet effet n'est pas entièrement éclaircie, mais l'on pense que la formation de complexes de SiO4 joue
2 2491679
un certain rôle dans le processus. Le chauffage à une température inférieure n'entraîne pas de formation de complexes et par conséquent pas de production de donneurs, quoi que le chauffage à des températures
plus élevées n'entraîne pas non plus de production de donneurs.
Du silicium de type p riche en oxygène peut subir une inversion du type de conductivité et devenir de type n si l'on continue à chauffer pendant une période assez longue. Avant cette inversion du type de conductivité, du silicium intrinsèque est formé quand les donneurs dus aux complexes d'oxygène compensent les accepteurs présents dans le matériau initial de type p, ce qui entraine un accroissement de
la résistivité du semi-conducteur.
L'invention sera mieux comprise à la lecture de la description
détaillée qui va suivre, faite à titre d'exemple non limitatif, en se reportant aux figures annexées qui représentent: - la figure 1, une coupe transversale d'un dispositif à semi-conducteurs formé dans un substrat en silicium et isolé de celui-ci par une couche à résistivité élevée; - la figure 2, une coupe transversale d'une structure MOS à double diffusion isolde par l'intermédiaire d'une couche implantée
d'ions oxygène.
La figure 1 représente un dispositif à semi-conducteurs 11,
qui peut être par exemple un transistor MOS ou un transistor bipolei. -
formé dans l'une des faces d'un substrat en silicium0 Avant la fabricea tion du dispositif, une couche riche en oxygèn9 13 est feormze dans le substrat par une légère implantation d'ions oxygûne. D'ordinaire on implante la couche 13 jusqu'à un niveau d'oxygène de 101em-3. On fabrique alors le dispositif 11 dans la surface de la rondelle par les techniques classiques, après quoi on chauffe le substrat à une température comprise entre 430 et 470 C, de préférence 4500C, pour activer les complexes silicium/oxyg ne et compenser ou surcompenser le silicium de type p, formant ainsi une zone intrinsèque à résistivité élevée ou une région de type n dans la couche 13 et isolant le dispositif
11 du substrat 12.
On peut employer cette technique avec le traitement M0S ou le traitement bipolaire o une isolation des dispositifs par rapport au substrat est requise. On implante de l'oxygène dans une rondelle en silicium de type p exempt d'oxygène à une profondeur excédant la profondeur maximale de la structure des dispositifs. Les structures des dispositifs sont ensuite fabriquées de façon classique, mais avant la métallisation des dispositifs, on chauffe la rondelle à une température
24 91 6 79
de 430 à 4700C dans une atmosphère inerte pour activer la couche isolante.
La rondelle est enfin métallisée, coupée en dés qui vont être encapsulés
pour former les dispositifs finis.
Les techniques décrites ici conviennent particulièrement à la fabrication de structures MOS à double diffusion car des structures de ce type nécessitent la présence d'une région de type n légèrement dopée sur un substrat de type p. De manière classique une telle structure est obtenue en faisant croître des couches épitaxiales sur le substrat à des températures élevées. Cependant, le fait d'avoir recours à des températures aussi élevées implique les problèmes correspondants de distorsion des rondelles et de contrôle de l'épaisseur des couches. La technique présente, qui fait appel à des températures relativement
faibles, surmonte en grande partie ces problèmes.
Si, par exemple, on implante de l'oxygène dans une région flottante du substrat de type p (exempt d'oxygène), puis que l'on procède à une recuisson, la production de donneurs par l'oxygène produit une inversion de la surface du semi-conducteur et une couche de type n est formée. La résistivité de cette couche peut être contrôlée par une mise au point correspondante de la période de recuisson. Qui plus est, si les ions oxygène sont implantés à travers un masque dans la région active proposée, une isolation latérale du dispositif est effectuée dans le même temps. Ceci prévient la nécessité de procédés classiques de
diffusion profonde.
La figure 2 représente une structure typique MOS à double diffusion qui peut être fabriquée selon les techniques d'implantation d'oxygène qui sont décrites ici. Le dispositif se trouve dans un substrat de type p exempt d'oxygène. Comme le montre la figure, le dispositif comporte les zones habituelles source (S), électrode de commande ou grille (G) et drain (D) et est isolé du substrat par une région de type n-, dont la profondeur est ordinairement d'l pm, formée par implantation d'ions oxygène suivie par une recuisson à une température de 430-4700C pour activer les centres donneurs des ions oxygène. On peut habituellement fournir une couche de ce type en implantant des ions oxygène à deux charges négatives à une intensité de faisceau de 5 x 10 13cm 2 et, avec une énergie de 200 keY, de façon à fournir une concentration maximale en oxygène de 1018cm 3 à une profondeur d'l um, puis en effectuant une recuisson à 4500C pendant 16 heures. L'énergie des ions oxygène et leur concentration sont évidemment choisies selon le niveau de dopage désiré de la couche n, et le temps de recuisson
est choisi pour fournir la concentration optimale en donneurs.
4 24 9 167 9
Les techniques décrites ici ne sont bien sûr pas limitées à la production de dispositifs discrets mais peuvent également s'appliquer
de manière avantageuse à la fabrication de circuits intégrés.
Il est bien évident que la description qui précède n'a été
faite qu'à titre d'exemple non limitatif et que d'autres variantes peuvent
être envisagées sans sortir pour autant du cadre de l'invention.
v249 1479

Claims (10)

REVENDICATIONS
1. Méthode d'isolation d'un dispositif à semi-conducteurs formé dans un substrat en silicium de type p, caractérisée par le fait que l'on implante dans le substrat (12) en dessous du dispositif (11) une couche d'ions oxygène à une concentration correspondant au niveau de dopage du substrat, et que l'on chauffe le substrat à une température suffisante pour activer les ions oxygène et compenser l'impureté de type p dans la couche afin de former une couche de matériau intrinsèque ou de type n
(13) en dessous du dispositif.
2. Méthode conforme à la revendication 1, caractérisée par le
fait que l'on implante les ions oxygène à travers un masque.
3. Méthode conforme à la revendication 1 ou 2, caractérisée par le fait qu'avant l'implantation d'ions, le substrat (12) est pratiquement
dépourvu d'oxygène.
4. Méthode conforme à l'une quelconque des revendications 1, 2 ou
3, caractérisée par le fait que l'implantation est effectuée par bombarde-
ment du substrat (12) avec des ions oxygène à double charge négative et une énergie de 200 keV, de façon à fournir une concentration en ions
maximale de 10 18cm 3 à une profondeur d'Ilm.
5. Méthode conforme à la revendication 4, caractérisée par le fait que les centres donneurs constitués par les ions oxygène sont
activés par récuisson à une température de 4500C.
6. Structure de semi-conducteurs, caractérisée par le fait qu'elle comporte un substrat en silicium de type p, un ou plusieurs dispositifs à semi-conducteurs formés dans une surface du substrat, et une couche isolante en silicium intrinsèque ou de type n contenant de l'oxygène,
disposée en dessous du ou des dispositifs.
7. Structure de semi-conducteurs conforme à la revendication 6, caractérisée par le fait que le ou les dispositifs sont de configuration
MOS à double diffusion (S,G,D).
8. Structure de semi-conducteurs conforme à la revendication 6 ou 7, caractérisée par le fait que ladite couche isolante (n-) a une
épaisseur d'un micromètre.
9. Structure de semi-conducteurs, caractérisée par le fait qu'elle
se fabrique selon la méthode de l'une quelconque des revendications 1 à 5.
10. Circuit intégré à semi-conducteurs, caractérisé par le fait qu'il contient une ou plusieurs structures de semi-conducteurs conformes
à l'une quelconque des revendications 6 à 9.
FR8118851A 1980-10-07 1981-10-07 Methode d'isolation d'un dispositif a semi-conducteurs et dispositif ou circuit integre obtenu Expired FR2491679B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB8032246A GB2085224B (en) 1980-10-07 1980-10-07 Isolating sc device using oxygen duping

Publications (2)

Publication Number Publication Date
FR2491679A1 true FR2491679A1 (fr) 1982-04-09
FR2491679B1 FR2491679B1 (fr) 1988-03-04

Family

ID=10516517

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8118851A Expired FR2491679B1 (fr) 1980-10-07 1981-10-07 Methode d'isolation d'un dispositif a semi-conducteurs et dispositif ou circuit integre obtenu

Country Status (6)

Country Link
US (1) US4490182A (fr)
JP (1) JPS57132340A (fr)
DE (1) DE3138140A1 (fr)
FR (1) FR2491679B1 (fr)
GB (1) GB2085224B (fr)
IE (1) IE52184B1 (fr)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6031232A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
US4505759A (en) * 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
USH569H (en) 1984-09-28 1989-01-03 Motorola Inc. Charge storage depletion region discharge protection
KR860700314A (ko) * 1984-09-28 1986-08-01 빈센트 죠셉로너 반도체 소자 및 그 제조방법
JPS61121433A (ja) * 1984-11-19 1986-06-09 Sharp Corp 半導体基板
US4706378A (en) * 1985-01-30 1987-11-17 Texas Instruments Incorporated Method of making vertical bipolar transistor having base above buried nitride dielectric formed by deep implantation
US4717677A (en) * 1985-08-19 1988-01-05 Motorola Inc. Fabricating a semiconductor device with buried oxide
US4676841A (en) * 1985-09-27 1987-06-30 American Telephone And Telegraph Company, At&T Bell Laboratories Fabrication of dielectrically isolated devices utilizing buried oxygen implant and subsequent heat treatment at temperatures above 1300° C.
GB2183905B (en) * 1985-11-18 1989-10-04 Plessey Co Plc Method of semiconductor device manufacture
US4682407A (en) * 1986-01-21 1987-07-28 Motorola, Inc. Means and method for stabilizing polycrystalline semiconductor layers
JPS62219636A (ja) * 1986-03-20 1987-09-26 Hitachi Ltd 半導体装置
JPH0738435B2 (ja) * 1986-06-13 1995-04-26 松下電器産業株式会社 半導体装置の製造方法
US4863878A (en) * 1987-04-06 1989-09-05 Texas Instruments Incorporated Method of making silicon on insalator material using oxygen implantation
US4849370A (en) * 1987-12-21 1989-07-18 Texas Instruments Incorporated Anodizable strain layer for SOI semiconductor structures
US5670387A (en) * 1995-01-03 1997-09-23 Motorola, Inc. Process for forming semiconductor-on-insulator device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2046833A1 (de) * 1970-01-06 1971-07-22 Ibm Verfahren zur Herstellung isolierter Halbleiterzonen
FR2410364A1 (fr) * 1977-11-28 1979-06-22 Nippon Telegraph & Telephone Procede de fabrication d'avis d'isolement entre des dispositifs semi-conducteurs et dispositifs ainsi obtenus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3622382A (en) * 1969-05-05 1971-11-23 Ibm Semiconductor isolation structure and method of producing
GB1334520A (en) * 1970-06-12 1973-10-17 Atomic Energy Authority Uk Formation of electrically insulating layers in semiconducting materials
US3897274A (en) * 1971-06-01 1975-07-29 Texas Instruments Inc Method of fabricating dielectrically isolated semiconductor structures
US3976511A (en) * 1975-06-30 1976-08-24 Ibm Corporation Method for fabricating integrated circuit structures with full dielectric isolation by ion bombardment
JPS5640269A (en) * 1979-09-11 1981-04-16 Toshiba Corp Preparation of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2046833A1 (de) * 1970-01-06 1971-07-22 Ibm Verfahren zur Herstellung isolierter Halbleiterzonen
FR2410364A1 (fr) * 1977-11-28 1979-06-22 Nippon Telegraph & Telephone Procede de fabrication d'avis d'isolement entre des dispositifs semi-conducteurs et dispositifs ainsi obtenus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JOURNAL OF THE ELECTROCHEMICAL SOCIETY, vol. 127, no. 5, mai 1980, pages 1182-1186, Princeton, US; A.MURGAI et al.: "Microdistribution of oxygen in silicon" *

Also Published As

Publication number Publication date
FR2491679B1 (fr) 1988-03-04
GB2085224B (en) 1984-08-15
JPS6224945B2 (fr) 1987-05-30
IE812339L (en) 1982-04-07
DE3138140C2 (fr) 1989-10-19
IE52184B1 (en) 1987-08-05
US4490182A (en) 1984-12-25
DE3138140A1 (de) 1982-05-19
JPS57132340A (en) 1982-08-16
GB2085224A (en) 1982-04-21

Similar Documents

Publication Publication Date Title
US4463492A (en) Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state
KR100246602B1 (ko) 모스트랜지스터및그제조방법
EP0164281B1 (fr) Procédé de fabrication d'une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique
US4505759A (en) Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
TWI485856B (zh) 具有埋置應變層和減少之浮體效應的ｓｏｉ電晶體以及用於形成該ｓｏｉ電晶體之方法
CN1154165C (zh) 晶体管及其制造方法
FR2577348A1 (fr) Procede de formation de regions de silicium isolees et de dispositifs a effet de champ sur un substrat de silicium
FR2496983A1 (fr) Procede de fabrication par auto-alignement d'un dispositif semiconducteur comportant un igfet de dimension tres faible
FR2745952A1 (fr) Transistor bipolaire a grille isolee a canal court ayant des proprietes ameliorees pour sa chute de tension en sens direct et ses pertes de puissance par commutation
FR2604562A1 (fr) Dispositif semi-conducteur silicium-sur-isolant et procede de fabrication
FR2512274A1 (fr) Procede de fabrication d'une metallisation en siliciure de cobalt pour un transistor
FR2663464A1 (fr) Circuit integre en technologie silicium sur isolant comportant un transistor a effet de champ et son procede de fabrication.
FR2463507A1 (fr) Procede de fabrication d'une couche de silicium polycristallin a basse resistivite
JP3213357B2 (ja) シリコンスライス内に白金イオンを導入および拡散する方法
FR2481518A1 (fr) Procede de realisation d'un dispositif semiconducteur comportant des transistors a effet de champ complementaires
FR2533749A1 (fr) Procedure de fabrication d'un dispositif a semiconducteurs du type multicouches, par introduction selective d'une impurete a partir d'un masque
FR2714525A1 (fr) Procédé de fabrication d'un dispositif à semiconducteur comprenant des transistors à effet de champ métal-oxyde-semiconducteur.
US4490182A (en) Semiconductor processing technique for oxygen doping of silicon
US8546259B2 (en) Nickel silicide formation for semiconductor components
FR2731841A1 (fr) Transistors a effet de champ du type a grille isolee et son procede de fabrication
FR2570880A1 (fr) Procede de fabrication d'un transistor a effet de champ a grille isolee et transistor ainsi obtenu
EP0002421B1 (fr) Procédé de neutralisation des charges positives contenues dans l'isolant de porte d'au moins un transistor à effet de champ à porte isolée
FR2517120A1 (fr) Procede de fabrication d'un composant semiconducteur par diffusion avec implantation ionique prealable et composant obtenu
EP0231703B1 (fr) Procédé de fabrication d'une résistance électrique par dopage d'un matériau semiconducteur.
FR2494500A1 (fr) Circuit integre a semiconducteurs comprenant un transistor mos a couches de source et de drain diffusees

Legal Events

Date Code Title Description
ST Notification of lapse