FR2874455A1 - Traitement thermique avant collage de deux plaquettes - Google Patents

Traitement thermique avant collage de deux plaquettes Download PDF

Info

Publication number
FR2874455A1
FR2874455A1 FR0408980A FR0408980A FR2874455A1 FR 2874455 A1 FR2874455 A1 FR 2874455A1 FR 0408980 A FR0408980 A FR 0408980A FR 0408980 A FR0408980 A FR 0408980A FR 2874455 A1 FR2874455 A1 FR 2874455A1
Authority
FR
France
Prior art keywords
temperature
wafer
layer
wafers
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0408980A
Other languages
English (en)
Other versions
FR2874455B1 (fr
Inventor
Mohamed Nadia Ben
Christophe Maleville
Tussot Corinne Maunand
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR0408980A priority Critical patent/FR2874455B1/fr
Priority to US11/020,057 priority patent/US20060040470A1/en
Priority to KR1020050068122A priority patent/KR100769327B1/ko
Priority to EP05291636A priority patent/EP1628339A1/fr
Priority to SG200504915A priority patent/SG120244A1/en
Priority to CNB2005100928139A priority patent/CN100411094C/zh
Priority to JP2005238985A priority patent/JP4855015B2/ja
Publication of FR2874455A1 publication Critical patent/FR2874455A1/fr
Priority to US11/624,867 priority patent/US7749862B2/en
Application granted granted Critical
Publication of FR2874455B1 publication Critical patent/FR2874455B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19Preparing inhomogeneous wafers
    • H10P90/1904Preparing vertically inhomogeneous wafers
    • H10P90/1906Preparing SOI wafers
    • H10P90/1914Preparing SOI wafers using bonding
    • H10P90/1916Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00Cutting or separating of wafers, substrates or parts of devices
    • H10P54/50Cutting or separating of wafers, substrates or parts of devices by scoring, breaking or cleaving
    • H10P54/52Cutting or separating of wafers, substrates or parts of devices by scoring, breaking or cleaving by cleaving
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19Preparing inhomogeneous wafers
    • H10P90/1904Preparing vertically inhomogeneous wafers
    • H10P90/1906Preparing SOI wafers
    • H10P90/1914Preparing SOI wafers using bonding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10Isolation regions comprising dielectric materials
    • H10W10/181Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

Procédé de transfert de couche d'une première plaquette sur une deuxième plaquette, la première plaquette comprenant une zone de fragilisation délimitant, avec une surface de la première plaquette, une couche en matériau choisi parmi les matériaux semiconducteurs et ayant une épaisseur voisine ou supérieure à l'épaisseur de la couche à transférer, caractérisé en ce qu'il comprend les étapes suivantes :(a) mise en contact des deux plaquettes au niveau de leurs surfaces, de sorte que la couche ayant une profondeur voisine ou supérieure à l'épaisseur de la couche à transférer soit en contact avec la deuxième plaquette;(b) apport d'énergie thermique à une première température sensiblement supérieure à la température ambiante pendant une première durée de temps ;(c) apport d'énergie thermique supplémentaire pour accroître la température à partir de la première température de sorte à réaliser un détachement de la couche à transférer de la première plaquette au niveau de la zone de fragilisation.L'invention concerne aussi une application de ce procédé.

Description

La présente invention concerne un transfert de couche en matériau
semiconducteur d'une première plaquette sur une deuxième plaquette, afin de réaliser au final une structure pour la micro électronique, l'optique ou l'optoélectronique, telle qu'une structure semiconducteur-sur-isolant.
s Typiquement, un tel transfert de couche comprend les étapes suivantes: formation d'une zone de fragilisation dans la première plaquette à une profondeur voisine ou supérieure à l'épaisseur de la couche à transférer, par implantation d'espèces atomiques ou par formation d'une couche poreuse, ou par toute autre méthode apte à fragiliser localement les liaisons mécaniques dans la première plaquette; mise en contact des deux plaquettes au niveau de leurs surfaces, de sorte que la couche à transférer soit en contact avec la deuxième plaquette; apport d'énergie de sorte à réaliser un détachement de la couche à transférer de la première plaquette au niveau de la zone de fragilisation.
Un traitement thermique supplémentaire, encore appelé recuit de stabilisation , peut alors être mis en oeuvre pour améliorer le collage entre la deuxième plaquette et la couche transférée.
Une difficulté d'un tel transfert de couche réside dans le fait que des contaminants organiques ou inorganiques, des poches gazeuses, peuvent se trouver emprisonner à l'interface des deux plaquettes, lors de l'étape (a) , et porter atteinte à l'efficacité et à la qualité de leur collage, et donc à la qualité de la structure finale souhaitée.
C'est notamment le cas lorsque sont, en outre du collage, mis en oeuvre à proximité de l'interface de collage un ou plusieurs traitements particuliers destinés à modifier des propriétés mécaniques, physiques ou chimiques des deux plaquettes.
C'est en particulier le cas de traitements comprenant une implantation d'espèces atomiques avant collage à proximité d'une surface à coller pour former ladite zone de fragilisation (procédé dit Smart-Cut ). Ces contaminants ou poches gazeuses peuvent dans ce cas au cours du collage provoquer des cloques superficielles à la plaquette implantée et/ou des zones non transférées lors du détachement entre la zone au niveau de laquelle les espèces ont été implantées et l'interface entre les plaquettes.
Ces défauts superficiels ou avoisinant la surface de la plaquette ne sont s le plus souvent pas ou peu diminués en nombre lors du traitement thermique de recuit de stabilisation.
Lors de la mise en oeuvre d'un tel procédé Smart Cut , ces défauts peuvent perturber les propriétés structurelles de la couche qui a été détachée, voire provoquer à l'emplacement des défauts un détachement au niveau de io l'interface de collage et non au niveau de la zone implantée, créant ainsi des zones dites "non transférées", apportant ainsi des défauts structurels à la couche prélevée.
II est connu que lorsque de tels défauts sont détectés après la mise en contact, un redécollage des deux plaquettes par une aspiration face arrière, puis un nettoyage des plaquettes à nouveau, suivi enfin d'un recollage, peut permettre un retrait de certains desdits défauts.
On pourra par exemple nettoyer par brossage en utilisant un nettoyeur de plaquette encore appelé communément scrubber .
Cette technique, si elle paraît efficace, nécessite toutefois un 20 redécollage des plaquettes et une action mécanique ou chimique sur les surfaces entraînant les risques classiques de manipulation.
La présente invention tend, selon un premier aspect, à améliorer la situation en proposant un procédé de transfert de couche d'une première plaquette sur une deuxième plaquette, la première plaquette comprenant une zone de fragilisation délimitant, avec une surface de la première plaquette, une couche en matériau choisi parmi les matériaux semiconducteurs et ayant une épaisseur voisine ou supérieure à l'épaisseur de la couche à transférer, caractérisé en ce qu'il comprend les étapes suivantes: (a) mise en contact des deux plaquettes au niveau de leurs 30 surfaces, de sorte que la couche ayant une épaisseur voisine ou supérieure à l'épaisseur de la couche à transférer soit en contact avec la deuxième plaquette; (b) apport d'énergie thermique à une première température sensiblement supérieure à la température ambiante pendant une s première durée de temps; (c) apport d'énergie thermique supplémentaire pour accroître la température à partir de la première température de sorte à réaliser un détachement de la couche à transférer de la première plaquette au niveau de la zone de fragilisation.
io D'autres aspects préférés du procédé de collage sont: - le procédé comprend en outre, après l'étape (c), un apport d'énergie thermique à une deuxième température sensiblement supérieure à la première température pendant une deuxième durée de temps, de sorte à renforcer les liaisons de collage entre les deux plaquettes; la deuxième température est autour de 500 C; l'apport d'énergie thermique de l'étape (c) entre la première et la deuxième températures croît de manière sensiblement progressive. l'apport d'énergie thermique est tel que la température croît continûment dans le temps selon une pente supérieure à environ 0,5 C/minute; la première température est comprise entre 200 C et 400 C; la première température est autour de 350 C; la première durée est comprise entre 10 mn et 360 mn; la première durée est comprise entre environ 30 mn et environ 120 25 mn; avant l'étape (a), une étape supplémentaire est mise en oeuvre et consiste à former une couche de matériau de collage sur une des deux surfaces à coller des plaquettes; le matériau de collage est un isolant électrique; le matériau de collage est du SiO2; - au moins une des deux surfaces à coller a subi une étape de nettoyage avant l'étape (a) ; l'étape de nettoyage utilise au moins une des techniques de nettoyage suivantes: traitement chimique, rinçage, brossage; le procédé comprend en outre, avant l'étape (a), une étape de formation de la zone de fragilisation dans la première plaquette; la formation de la zone de fragilisation est mise en oeuvre par implantation d'espèces atomiques.
Selon un deuxième aspect, l'invention propose une application dudit io procédé de prélèvement selon l'invention, à la réalisation d'une structure SOI.
D'autres aspects, buts et avantages de l'invention sont décrits dans la suite de ce document en illustration des figures suivantes: La figure 1 représente une technique de mesure d'énergie de collage de deux plaquettes.
La figure 2 représente une comparaison graphique de des énergies moyennes de collage mesurées sur deux plaquettes ayant subi un traitement préalable sans prérecuit et un traitement préalable avec prérecuit.
La figure 3 représente un profil de température dans le temps, durant la mise en oeuvre d'un procédé selon l'invention.
Les figures 4a à 4c représentent les principales étapes d'un procédé de prélèvement de couche utile selon l'invention.
La figure 5 représente les résultats de mesure du nombre de défauts de transferts dans une couche utile prélevée à partir de deux plaquettes collées ayant subi un pré-recuit de deux heures et deux plaquettes collées ayant subi un pré recuit de trente minutes.
Un objectif principal de la présente invention est de diminuer l'importance des défauts et des rugosités sur la surface d'une couche mince ayant subi une désolidarisation (ou détachement) d'une première plaquette (dite plaquette donneuse ) au niveau d'une zone de fragilisation existante, lors d'un transfert de cette couche mince de cette plaquette donneuse sur une deuxième plaquette (encore appelée plaquette réceptrice ).
Après formation de la zone de fragilisation dans la plaquette donneuse, par exemple par implantation d'espèces atomiques comme nous le verrons plus loin, des étapes de collage des deux plaquettes et de détachement de la couche mince sont alors mises en oeuvre successivement, simultanément ou en se chevauchant, au moyen de traitements thermiques.
Avant collage et avant détachement, sont avantageusement mises en oeuvre des techniques de nettoyage des surfaces des plaquettes à coller, tels qu'un brossage, des traitements chimiques tels que des traitements RCA, des bains ozonés ou CARO ou des rinçages successifs.
io Ces opérations de finition de surface ont un double objectif de: retrait de particules de la surface; activation énergétique de surface.
Une activation énergétique d'une surface d'une plaquette s'entend ici comme une activation d'énergies potentielles en surface des plaquettes (ces énergies potentielles étant principalement la manifestation de liaisons pendantes d'atomes de surface) aptes à devenir des énergies de liaison avec d'autres particules qui viendraient à proximité de la surface.
Ainsi, lors d'une mise en contact de deux plaquettes dont leurs surfaces de collage respectives ont ainsi été traitées, une adhésion des deux plaquettes 20 est obtenue.
Cette adhésion est la plupart du temps de type interaction moléculaire, entre des atomes d'hydrogène présents en surface des plaquettes à coller.
L'adhésion moléculaire a été facilitée grâce au caractère hydrophile des surfaces à coller.
Selon l'invention, des traitements thermiques sont alors mis en oeuvre.
Au niveau de l'interface entre les plaquettes, les comportements et les liaisons physico-chimiques des atomes de surface sont différents selon la température et la durée auxquelles on astreint les plaquettes.
A température ambiante, les molécules d'eau présentes à l'interface 30 entre les plaquettes, sont libres de diffusion et vont se lier aux liaisons pendantes des atomes de silicium de surface sous la forme de radicaux OH.
L'ensemble des liaisons hydrogène entre les radicaux OH va alors constituer ladite adhésion moléculaire entre les plaquettes au niveau de leur interface.
Pour des températures supérieures à 1000 C il a été en outre observé, notamment dans les travaux faits par W. P. Maszara dans le document intitulé Silicon-On-Insulator by Wafer Bonding (J. Electrochem. Soc., vol. 138, p. 341 (1991)), une augmentation de la tenue de collage, provenant principalement de la formation de liaisons Si-O-Si remplaçant l'adhésion moléculaire des liaisons hydrogène à l'interface des plaquettes.
Entre ces deux valeurs limites de température (température ambiante et io 1000 C), et pour une température supérieure à environ 200 C, la Demanderesse a observé que l'eau ne devient plus vraiment libre de diffuser entre les plaquettes, et des molécules d'eau se forment principalement suite aux modifications de liaisons atomiques suivantes: Si-OH+Si-OH = Si-O-Si+H20 A la place des liaisons OH qui se sont combinées pour former des molécules d'eau, vont ainsi se créer des liaisons Si-O-Si liant plus fortement les deux plaquettes ensemble renforçant ainsi les liaisons d'adhérence. Ce phénomène sera d'autant plus fort que la température sera élevée.
Quant aux molécules d'eau formées suite à la réaction ci-dessus, elles se rassemblent en agrégats localisés et vont disparaître après un certain couple température/temps.
Par exemple, pour une température de 350 C, la Demanderesse a estimé que ce temps de libération des molécules d'eau est typiquement de l'ordre de 30 minutes ou de l'heure.
Une augmentation de la température pourrait alors permettre d'évacuer les molécules d'eau plus rapidement, et éviter les problèmes que pourraient causer la présence de ces agrégats aqueux.
Cependant, lorsque cette température augmente, la Demanderesse a aussi observé une augmentation des valeurs de rugosités post-détachement (i.e. au niveau de la surface de détachement), due principalement aux phénomènes thermiques se produisant au sein de la zone de fragilisation lorsqu'on augmente la température.
En outre, des inhomogénéités de rugosité apparaissent alors. Ainsi, des rugosités plus importantes sont classiquement présentes au niveau de la zone où le détachement des plaquettes s'initie (qui est le plus souvent la zone la plus chaude), cette zone étant encore appelée zone dense .
Ainsi au-delà d'environ quelques À RMS (acronyme anglo-saxon de Root Mean Square ) de rugosité, la rugosité peut être estimée comme étant trop importante pour une couche mince prélevée de quelques 100 À.
lo Cependant, cette estimation de la rugosité maximum tolérée dépend principalement des spécifications techniques que l'on souhaite avoir au final.
En tous les cas, la Demanderesse a remarqué qu'une augmentation de la température augmenterait la rugosité.
De ce qui précède, apparaît une notion de température seuil à partir de laquelle les agrégats d'eau vont disparaître à l'interface des deux plaquettes et une température maximum au-delà de laquelle la rugosité sur la surface de détachement de la couche prélevée pourra potentiellement devenir trop importante.
Un traitement thermique dont la température est située entre ces deux valeurs limites de température peut ainsi améliorer la qualité du collage des deux plaquettes avant qu'ait lieu le traitement thermique de détachement, qui se fera à une température plus élevée.
Ainsi, et selon l'invention, après la mise en contact des deux plaquettes avec adhésion moléculaire, une deuxième étape consiste à apporter de l'énergie thermique aux deux plaquettes adhérant ensemble afin d'augmenter la force et la qualité de collage, notamment en libérant des molécules d'eau à l'interface, et en rapprochant les plaquettes au niveau de l'interface de collage.
Ce premier apport d'énergie thermique est encore appelé pré-recuit.
Dans les cas déjà évoqués de mise en contact de deux plaquettes de silicium dont au moins une est recouverte d'une couche de silice, la température de pré-recuit est avantageusement comprise entre 200 C et 400 C, et plus particulièrement autour de 350 C.
La durée du pré-recuit peut être comprise entre environ 10 mn et environ 360 mn, et plus particulièrement entre environ 30 mn et environ 120 5 mn.
En référence aux figures 1 et 2, la Demanderesse a fait une étude comparative de l'énergie de collage à l'interface de deux plaquettes (dont l'une a subi au préalable une implantation d'espèces atomiques à l'hydrogène pour former une zone de fragilisation) n'ayant pas subi de pré-recuit et ayant subi un pré-recuit à 350 C pendant 30 mn.
En référence à la figure 1, la Demanderesse a utilisé une technique précise de mesure de l'énergie de collage proposée par Maszara dans le document intitulé Silicon-On-Insulator by Wafer Bonding (J. Electrochem. Soc., vol. 138, p. 341 (1991)).
Conformément à cette technique, la Demanderesse a ainsi inséré une lame d'épaisseur 50 sur un ou plusieurs bords de l'ensemble des plaquettes 10 et 20 en contact l'une avec l'autre et au niveau de l'interface de collage 15 L'application d'une force mécanique de la lame 50 dans une direction sensiblement parallèle au plan de l'interface 15, provoque localement un décollage des deux plaquettes 10 et 20 et une propagation de la zone décollée sur une certaine distance, la longueur L parcourue par l'onde de collage entre la zone localement décollée par la lame et l'arrêt du décollage nous renseigne alors sur l'énergie de collage qui existe entre les deux plaquettes 10 et 20.
En effet, la fin du décollage correspond à un équilibre entre l'énergie de collage et la déformation élastique caractérisant le décollage.
On calcule ainsi à partir d'une relation entre la longueur de la zone décollée L et l'énergie de surface, une énergie de collage moyenne T. On pourra par exemple se référer à la formule suivante tirée du document de Maszara: 2874455 3. E. t3. y2 E étant le module d'Young du matériau présent à l'interface entre les deux plaquettes 10 et 20; y étant la demi-épaisseur de la lame; t étant l'épaisseur de chaque plaquette.
En référence à la figure 2, quatre études comparatives effectuées par la Demanderesse sont présentées, chacune de ces études comparatives comprenant deux mesures d'énergie de collage, ces deux mesures étant effectuées sur des plaquettes 10 et 20 sensiblement identiques ayant subi des io traitements de surface préalables sensiblement identiques, et mises en contact dans des conditions similaires.
Il est important ici de signaler qu'une mesure de chaque étude comparative a été effectuée de façon sensiblement identique à l'autre mesure, et en particulier les applications de la lame à l'interface des plaquettes 10 et 20 ont été faites en exerçant des forces sensiblement identiques, dans une direction sensiblement identique et avec une lame sensiblement identique.
Pour la fiabilité de ces mesures, il est en outre important de s'assurer que la qualité de collage est essentiellement due à l'énergie de collage entre les deux plaquettes et n'est pas perturbée par la présence de particules résiduelles entre les plaquettes.
C'est pourquoi, avant les mesures d'énergie de collage, la Demanderesse a effectué des nettoyages efficaces des surfaces des plaquettes à coller.
Le graphe de la figure 2 exprime en ordonnées l'énergie de collage en Joulelm2, les colonnes claires représentant le résultat des mesures effectuées sur les plaquettes 10 et 20 en contact l'une avec l'autre n'ayant pas subi de pré-recuit, les colonnes sombres étant les mesures effectuées sur des plaquettes 10 et 20 en contact ayant subi un prérecuit. = 32.L4
2874455. io Ces mesures ont été effectuées sur des plaquettes de silicium dont l'une a été recouverte de SiO2, la couche de SiO2 représentant ainsi le matériau présent à l'interface des deux plaquettes 10 et 20.
Le résultat des quatre études comparatives montre que l'énergie de collage dans le cas d'un pré-recuit est de deux à trois fois plus importante que dans le cas où les plaquettes 10 et 20 n'ont pas subi de pré-recuit.
La Demanderesse a ainsi mis en évidence qu'un pré-recuit à 350 C pendant 30 mn sur des plaquettes de silicium oxydées augmente sensiblement les forces de collage entre les plaquettes.
io Après la mise en oeuvre de ce pré-recuit, un autre traitement thermique à une température sensiblement plus élevée que la première température de pré-recuit est réalisé, et a pour objet de désolidariser (ou détacher) une couche mince de la plaquette donneuse au niveau de ladite zone de fragilisation existante dans la plaquette donneuse, et éventuellement de renforcer d'avantage les liaisons de collage, en augmentant notamment la formation de liaisons Si-O-Si.
Dans le cas précédemment évoqué du collage de deux plaquettes en silicium recouvertes de silice, on mettra avantageusement en oeuvre une température de recuit jusqu'à environ 500 C.
Conformément à ce qui a déjà été expliqué plus haut, le pré-recuit a permis de libérer des molécules d'eau tout en renforçant l'interface de collage sans pour autant provoquer le détachement de la couche mince, ce qui permettra de diminuer les rugosités lors de l'étape de détachement ultérieure. Le pré-recuit empêche en outre l'apparition de nombreux défauts réels et/ou potentiels à l'interface des deux plaquettes qui seraient apparus beaucoup plus nombreux si on avait directement mis en oeuvre le traitement thermique de détachement.
Cette amélioration de la qualité de collage des deux plaquettes sera particulièrement mise en évidence à la suite de ce document, dans lequel est présenté un procédé préféré selon l'invention ayant pour objectif de prélever une couche mince d'une plaquette donneuse 10 pour la transférer sur une plaquette réceptrice 20, en mettant notamment en oeuvre un procédé de collage de ces deux plaquettes 10 et 20 tel que précédemment décrit.
En référence à la figure 4a, une plaquette donneuse 10 comprend un matériau semiconducteur dans sa partie supérieure.
Ce matériau comprend du silicium ou tout autre matériau ou alliage semiconducteur.
La surface à coller de la plaquette donneuse 10 est revêtue, dans une configuration particulière, d'une couche d'isolant.
Cet isolant peut en particulier être du SiO2 formé par exemple par io oxydation thermique, notamment dans le cas où la plaquette donneuse 10 comprend du matériau silicium au niveau de sa surface initiale.
Dans une première étape du procédé préféré de l'invention, on forme une zone de fragilisation 11 dans le matériau semiconducteur de la plaquette donneuse 10, la fragilisation correspondant à une rupture de liaisons atomiques au niveau de la zone de fragilisation liant la partie susjacente à la partie sous-jacente à la zone de fragilisation 11.
La zone de fragilisation 11 est avantageusement formée par implantation d'espèces atomiques à une énergie déterminée et à un dosage déterminé, et de sorte qu'elle s'étende sensiblement parallèlement au plan de la surface de la plaquette donneuse 10.
Ces espèces atomiques sont de préférence de l'hydrogène et/ou de l'hélium.
En référence à la figure 4b, une plaquette réceptrice 20 est mise en contact avec la plaquette donneuse 10 au niveau de l'interface 15.
Un traitement de nettoyage et/ou de finition des surfaces à coller est avantageusement mis en oeuvre au préalable pour nettoyer et lisser les surfaces. Ce traitement de nettoyage peut comprendre une humidification des surfaces en contact afin de créer une adhésion moléculaire OH-HO entre les plaquettes 10 et 20.
En référence à la figure 3, l'ensemble des deux plaquettes 10 et 20 subit alors un pré-recuit 1, tel que décrit précédemment, à une première température TI et à une première durée de temps déterminée (comprise entre un instant t1 et un instant t2).
Ce pré-recuit 1 pourra être réalisé, notamment dans le cas où la plaquette donneuse 10 est en Si oxydée, à une température TI comprise entre 200 C et 400 C, et plus particulièrement de l'ordre de 350 C, pendant une durée pouvant aller de quelques minutes à plusieurs heures.
En référence à la figure 4c, une troisième étape consiste à apporter de l'énergie à l'ensemble des deux plaquettes collées afin de détacher au niveau de la zone de fragilisation 11 la partie 12 de la plaquette donneuse 10 qui est en contact avec la plaquette réceptrice 20.
Cette partie 12 correspond alors à la couche mince prélevée de la plaquette donneuse 10 pour être transférée sur la plaquette réceptrice 20, dans laquelle on réalisera avantageusement des composants électroniques.
Cet apport d'énergie en vue de détacher la couche utile 12 comprend un apport d'énergie thermique croissant (en 2 sur la figure 3) entre la première température TI et une deuxième température T2.
La croissance en température est avantageusement et sensiblement continue, pouvant être supérieure à environ 0,5 C/minute, typiquement entre environ 5 C/minute et environ 20 C/minute, dans le cas de plaquettes 10 et 20 en silicium dont au moins une est recouverte de SiO2.
Le détachement (ou désolidarisation) de la couche utile 12 aura alors lieu lors de cette montée progressive en température, entre une température par exemple comprise entre environ 350 C et environ 500 C.
Une quatrième étape consistant à un traitement thermique de recuit est 25 alors optionnellement mise en oeuvre de sorte à renforcer l'interface de collage 15.
En référence à la figure 3, ce recuit 3 peut alors consister à maintenir à peu près constante, pendant une durée déterminée (comprise entre un instant t3 et t4), une température T2 supérieure à la température à laquelle a eu lieu le détachement.
On pourra par exemple mettre en oeuvre un recuit 3 à une température d'environ 500 C pendant environ 30 mn.
Ce recuit 3 permettra alors de créer d'avantage de liaisons Si-O-Si (plus fortes que les liaisons SiOH-HOSi).
Dans un autre cas, on ne met pas en oeuvre de recuit 3, et on fait redescendre la température directement après détachement.
Après enlèvement de la partie restante 10' de la plaquette donneuse, on obtient alors un ensemble 30 constituant la structure souhaitée avec une étape préférable de finition sur la surface de la couche utile 12 afin de retirer les rugosités subsistantes et de la rendre plus uniforme en épaisseur.
Cette finition peut être mise en oeuvre par exemple par polissage, CMP, lissage, traitement thermique, gravure chimique, abrasion, bombardement de particules.
Cette structure 30 dans le cas où la couche utile est en silicium et dans 15 le cas où l'interface 15 est comprise dans un matériau isolant, représente alors une structure SOI.
La plaquette donneuse restante 10' peut dans un cas de figure particulier être réutilisée au cours d'un autre procédé après une étape de recyclage.
En référence à la figure 5, est présentée une étude comparative entre des mesures du nombre de défauts de transfert apparaissant dans la couche utile 12 de la structure 30 après prélèvement et après un pré-recuit des plaquettes 10 et 20 initiales de 350 C pendant deux heures, et des mesures identiques avec des plaquettes 10 et 20 initiales ayant subi un pré-recuit à 350 C pendant 30 minutes.
Les plaquettes 10 et 20 étaient en silicium dont une a été recouverte d'une couche de SiO2 au niveau de la surface de collage.
Les ordonnées du graphe de la figure 5 représentent le nombre de défauts de transfert mesurés par plaquette dans les deux cas où le recuit a consisté à augmenter continûment la température d'environ 350 C/2 heures et d'environ 350 C/30 minutes, les points noirs représentant les résultats des mesures.
Les résultats des mesures effectuées se divisent en deux parties: une première partie, plus proche de l'origine du graphe, comprend un ensemble de mesures correspondant à des pré-recuits de deux heures; une deuxième partie, plus éloignée de l'origine du graphe, comprend un ensemble de mesures correspondant à des pré-recuits de 30 minutes.
Le nombre de défauts de transfert moyen pour un pré-recuit de 2 heures est d'environ 20 alors qu'il est de l'ordre de 160 pour un pré-recuit de 30 minutes.
Une couche utile ayant subi un pré-recuit de deux heures a donc en moyenne huit fois moins de défauts de transfert qu'une couche utile ayant subi un pré-recuit de 30 minutes, ce qui montre l'influence importante de la durée du pré-recuit sur la qualité du collage, une durée plus importante semblant améliorer la qualité du collage.
De façon plus générale, la Demanderesse a mis ici en évidence l'intérêt de mettre en oeuvre un pré-recuit dans un tel procédé de prélèvement de couche utile, notamment pour diminuer le nombre de défauts de transfert préjudiciables à la qualité de la couche utile dans laquelle seront réalisées les futurs composants électroniques.
Ainsi la Demanderesse a non seulement mis en évidence l'augmentation de l'énergie de collage avec un pré-recuit mais a aussi montré que ce prérecuit améliore la qualité du collage dans le sens où elle élimine des défauts apparaissant lors d'un prélèvement ultérieur au pré-recuit.
La présente invention ne se limite pas au collage de deux plaquettes de silicium ni de deux plaquettes de silicium recouvertes au moins l'une par de la silice mais à tout type de matériau, tels que des matériaux de type IV, ou des alliages de type IV-IV, III-VI ou Il-VI, binaires, ternaires ou de degré supérieur.

Claims (18)

REVENDICATIONS
1. Procédé de transfert de couche d'une première plaquette sur une deuxième plaquette, la première plaquette comprenant une zone de fragilisation délimitant, avec une surface de la première plaquette, une couche en matériau choisi parmi les matériaux semiconducteurs et ayant une épaisseur voisine ou supérieure à l'épaisseur de la couche à transférer, caractérisé en ce qu'il comprend les étapes suivantes: (a) mise en contact des deux plaquettes au niveau de leurs surfaces, io de sorte que la couche ayant une épaisseur voisine ou supérieure à l'épaisseur de la couche à transférer soit en contact avec la deuxième plaquette; (b) apport d'énergie thermique à une première température sensiblement supérieure à la température ambiante pendant une première 15 durée de temps; (c) apport d'énergie thermique supplémentaire pour accroître la température à partir de la première température de sorte à réaliser un détachement de la couche à transférer de la première plaquette au niveau de la zone de fragilisation.
2. Procédé selon la revendication précédente, caractérisé en ce qu'il comprend en outre, après l'étape (c), l'étape suivante: (d) apport d'énergie thermique à une deuxième température sensiblement supérieure à la première température pendant une deuxième 25 durée de temps, de sorte à renforcer les liaisons de collage entre les deux plaquettes.
3. Procédé selon la revendication précédente, caractérisé en ce que la deuxième température est autour de 500 C.
4. Procédé selon l'une des deux revendications précédentes, caractérisé en ce que l'apport d'énergie thermique de l'étape (c) entre la première et la deuxième température croît de manière sensiblement progressive.
5. Procédé selon la revendication précédente, caractérisé en ce que l'apport d'énergie thermique est tel que la température croît continûment dans le temps selon une pente supérieure à environ 0,5 C/minute.
6. Procédé selon l'une des revendications précédentes, caractérisé en ce que 10 la première température est comprise entre 200 C et 400 C.
7. Procédé selon la revendication précédente, caractérisé en ce que la première température est autour de 350 C.
8. Procédé selon l'une des revendications précédentes, caractérisé en ce que la première durée est comprise entre 10 mn et 360 mn.
9. Procédé selon la revendication précédente, caractérisé en ce que la première durée est comprise entre environ 30 mn et environ 120 mn.
10. Procédé selon l'une des revendications précédentes, caractérisé en ce qu'avant l'étape (a), il comprend une étape consistant à former une couche de matériau de collage sur une des deux surfaces à coller des plaquettes.
11. Procédé selon l'une des revendications 1 à 9, caractérisé en ce qu'avant l'étape (a), il comprend une étape consistant à former une couche de matériau de collage sur chacune des surfaces à coller des plaquettes.
12. Procédé selon l'une des deux revendications précédentes, caractérisé en 30 ce que le matériau de collage est un isolant électrique.
13. Procédé selon la revendication précédente, caractérisé en ce que le matériau de collage est du SiO2.
14. Procédé selon l'une des revendications précédentes, caractérisé en ce qu'au moins une des deux surfaces à coller a subi une étape de nettoyage avant l'étape (a).
15. Procédé selon la revendication précédente, caractérisé en ce que l'étape 10 de nettoyage met en oeuvre au moins une des techniques de nettoyage suivantes: traitement chimique, rinçage, brossage.
16. Procédé selon l'une des revendications précédentes, caractérisé en ce qu'il comprend en outre, avant l'étape (a), une étape de formation de la zone 15 de fragilisation dans la première plaquette.
17. Procédé selon la revendication précédente, caractérisé en ce que la formation de la zone de fragilisation est mise en oeuvre par implantation d'espèces atomiques.
18. Application du procédé selon l'une des revendications précédentes à la réalisation d'une structure SOI.
FR0408980A 2002-05-02 2004-08-19 Traitement thermique avant collage de deux plaquettes Expired - Lifetime FR2874455B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR0408980A FR2874455B1 (fr) 2004-08-19 2004-08-19 Traitement thermique avant collage de deux plaquettes
US11/020,057 US20060040470A1 (en) 2004-08-19 2004-12-21 Methods for minimizing defects when transferring a semiconductor useful layer
KR1020050068122A KR100769327B1 (ko) 2004-08-19 2005-07-27 두 웨이퍼 결합에 선행되는 열처리
EP05291636A EP1628339A1 (fr) 2004-08-19 2005-08-01 Traitement thermique préalable au collage de deux plaquettes
SG200504915A SG120244A1 (en) 2004-08-19 2005-08-03 Heat treatment prior to bonding two wafers
CNB2005100928139A CN100411094C (zh) 2004-08-19 2005-08-18 在键合两个晶片之前的热处理
JP2005238985A JP4855015B2 (ja) 2004-08-19 2005-08-19 二枚のウエハを結合する前の熱処理
US11/624,867 US7749862B2 (en) 2002-05-02 2007-01-19 Methods for minimizing defects when transferring a semiconductor useful layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0408980A FR2874455B1 (fr) 2004-08-19 2004-08-19 Traitement thermique avant collage de deux plaquettes

Publications (2)

Publication Number Publication Date
FR2874455A1 true FR2874455A1 (fr) 2006-02-24
FR2874455B1 FR2874455B1 (fr) 2008-02-08

Family

ID=34948972

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0408980A Expired - Lifetime FR2874455B1 (fr) 2002-05-02 2004-08-19 Traitement thermique avant collage de deux plaquettes

Country Status (7)

Country Link
US (2) US20060040470A1 (fr)
EP (1) EP1628339A1 (fr)
JP (1) JP4855015B2 (fr)
KR (1) KR100769327B1 (fr)
CN (1) CN100411094C (fr)
FR (1) FR2874455B1 (fr)
SG (1) SG120244A1 (fr)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100738460B1 (ko) * 2005-12-23 2007-07-11 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법
FR2905801B1 (fr) * 2006-09-12 2008-12-05 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
FR2910177B1 (fr) * 2006-12-18 2009-04-03 Soitec Silicon On Insulator Couche tres fine enterree
FR2914495B1 (fr) * 2007-03-29 2009-10-02 Soitec Silicon On Insulator Amelioration de la qualite d'une couche mince par recuit thermique haute temperature.
FR2926671B1 (fr) 2008-01-17 2010-04-02 Soitec Silicon On Insulator Procede de traitement de defauts lors de collage de plaques
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
JP5493343B2 (ja) 2008-12-04 2014-05-14 信越半導体株式会社 貼り合わせウェーハの製造方法
EP2200077B1 (fr) * 2008-12-22 2012-12-05 Soitec Procédé pour la liaison de deux substrats
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
FR2968121B1 (fr) 2010-11-30 2012-12-21 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
JP6056516B2 (ja) * 2013-02-01 2017-01-11 信越半導体株式会社 Soiウェーハの製造方法及びsoiウェーハ
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
WO2015112958A1 (fr) 2014-01-27 2015-07-30 Corning Incorporated Articles et procédés pour la liaison contrôlée de feuilles minces avec des supports
CN106457758B (zh) 2014-04-09 2018-11-16 康宁股份有限公司 装置改性的基材制品及其制备方法
CN107635769B (zh) 2015-05-19 2020-09-15 康宁股份有限公司 使片材与载体粘结的制品和方法
JP7106276B2 (ja) 2015-06-26 2022-07-26 コーニング インコーポレイテッド シート及び担体を有する物品及び方法
TW202216444A (zh) 2016-08-30 2022-05-01 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI810161B (zh) 2016-08-31 2023-08-01 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
CN106711027B (zh) * 2017-02-13 2021-01-05 中国科学院上海微系统与信息技术研究所 晶圆键合方法及异质衬底制备方法
JP7260523B2 (ja) 2017-08-18 2023-04-18 コーニング インコーポレイテッド ポリカチオン性高分子を使用した一時的結合
US11331692B2 (en) 2017-12-15 2022-05-17 Corning Incorporated Methods for treating a substrate and method for making articles comprising bonded sheets
CN109216223A (zh) * 2018-09-03 2019-01-15 德淮半导体有限公司 晶圆键合能检测装置以及晶圆键合能的测量方法
CN112951713A (zh) * 2021-02-07 2021-06-11 长春长光圆辰微电子技术有限公司 一种小尺寸晶圆的加工方法
CN113782462B (zh) * 2021-08-23 2024-06-07 芯盟科技有限公司 晶圆键合强度的测量方法及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020047169A1 (en) * 2000-09-01 2002-04-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and SOI substrate
EP1359615A1 (fr) * 2002-05-02 2003-11-05 S.O.I.Tec Silicon on Insulator Technologies Procédé de décollement de couches de matériau
EP1429381A2 (fr) * 2002-12-10 2004-06-16 S.O.I.Tec Silicon on Insulator Technologies Procédé de fabrication d'un matériau composé

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6129492A (en) 1995-09-04 2000-10-10 Nakasu Denki Kabushikigaisha Device and tool for securing electrical conduction at connections
US6150239A (en) 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
JPH11145438A (ja) * 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
US6171982B1 (en) 1997-12-26 2001-01-09 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
US6540827B1 (en) 1998-02-17 2003-04-01 Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Soi基板およびその製造方法
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP3921823B2 (ja) * 1998-07-15 2007-05-30 信越半導体株式会社 Soiウェーハの製造方法およびsoiウェーハ
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3911901B2 (ja) 1999-04-09 2007-05-09 信越半導体株式会社 Soiウエーハおよびsoiウエーハの製造方法
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6881644B2 (en) 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
WO2001006546A2 (fr) * 1999-07-16 2001-01-25 Massachusetts Institute Of Technology Liaison silicium iii-v d'un semiconducteur destinee a une integration monolithique optoelectronique
US6368938B1 (en) 1999-10-05 2002-04-09 Silicon Wafer Technologies, Inc. Process for manufacturing a silicon-on-insulator substrate and semiconductor devices on said substrate
KR100393208B1 (ko) 2001-01-15 2003-07-31 삼성전자주식회사 도핑된 다결정 실리콘-저매니움막을 이용한 반도체 소자및 그 제조방법
KR100401655B1 (ko) * 2001-01-18 2003-10-17 주식회사 컴텍스 ALE를 이용한 알루미나(Al₂O₃) 유전체 층 형성에 의한 스마트 공정을 이용한 유니본드형 SOI 웨이퍼의 제조방법
FR2821697B1 (fr) 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
FR2835097B1 (fr) * 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
US7202139B2 (en) * 2002-02-07 2007-04-10 Taiwan Semiconductor Manufacturing Company , Ltd. MOSFET device with a strained channel
US6812116B2 (en) 2002-12-13 2004-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a wafer with strained channel layers for increased electron and hole mobility for improving device performance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020047169A1 (en) * 2000-09-01 2002-04-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and SOI substrate
EP1359615A1 (fr) * 2002-05-02 2003-11-05 S.O.I.Tec Silicon on Insulator Technologies Procédé de décollement de couches de matériau
US20030216008A1 (en) * 2002-05-02 2003-11-20 Walter Schwarzenbach Process for dataching layers of material
EP1429381A2 (fr) * 2002-12-10 2004-06-16 S.O.I.Tec Silicon on Insulator Technologies Procédé de fabrication d'un matériau composé

Also Published As

Publication number Publication date
US20060040470A1 (en) 2006-02-23
JP4855015B2 (ja) 2012-01-18
EP1628339A1 (fr) 2006-02-22
KR20060048784A (ko) 2006-05-18
FR2874455B1 (fr) 2008-02-08
JP2006074034A (ja) 2006-03-16
KR100769327B1 (ko) 2007-10-24
SG120244A1 (en) 2006-03-28
CN1737994A (zh) 2006-02-22
US20070117229A1 (en) 2007-05-24
US7749862B2 (en) 2010-07-06
CN100411094C (zh) 2008-08-13

Similar Documents

Publication Publication Date Title
FR2874455A1 (fr) Traitement thermique avant collage de deux plaquettes
EP2073260B1 (fr) Procédé de transfer d'une couche mince
EP2764535B1 (fr) Procédé de double report de couche
EP2004768B1 (fr) Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
EP1359615B1 (fr) Procédé de décollement de couches de matériau
WO2005086227A1 (fr) Technique d’amelioration de la qualite d’une couche mince prelevee
EP1879220A2 (fr) Procédé de collage hydrophobe direct de deux substrats utilisés en électronique, optique ou opto-électronique.
WO2005086228A1 (fr) Traitement thermique apres detachement smart-cut
FR2816445A1 (fr) Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2954585A1 (fr) Procede de realisation d'une heterostructure avec minimisation de contrainte
WO2009087290A1 (fr) Procédé de fabrication d'une structure micro-électronique impliquant un collage moléculaire
FR2938702A1 (fr) Preparation de surface d'un substrat saphir pour la realisation d'heterostructures
FR2950734A1 (fr) Procede de collage et de transfert d'une couche
FR2811807A1 (fr) Procede de decoupage d'un bloc de materiau et de formation d'un film mince
FR2938975A1 (fr) Procede de realisation d'une heterostructure de type silicium sur saphir
FR2923079A1 (fr) Substrats soi avec couche fine isolante enterree
EP1922752B1 (fr) Procede de report d'une couche mince sur un support
FR2938119A1 (fr) Procede de detachement de couches semi-conductrices a basse temperature
EP2259302A1 (fr) Procédé d'obtention d'une couche mince de qualité accrue par co-implantation et recuit thermique.
WO2005013318A2 (fr) Procede d’obtention d’une couche mince de qualite accrue par co-implantation et recuit thermique
FR2858461A1 (fr) Realisation d'une structure comprenant une couche protegeant contre des traitements chimiques
WO2006069945A1 (fr) Procédé de traitement d'une surface de plaquette
FR2880186A1 (fr) Procede de traitement d'une surface de plaquette
FR3133104A1 (fr) Procédé de collage par activation de surface par bombardement d’ions ou d’atomes d’une première surface d’un premier substrat à une deuxième surface d’un deuxième substrat
FR2915624A1 (fr) Procedes de collage et de fabrication d'un substrat du type a couche enterree tres fine.

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20120423

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 17

PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 19

PLFP Fee payment

Year of fee payment: 20